JP3991772B2 - 複合集積半導体装置 - Google Patents
複合集積半導体装置 Download PDFInfo
- Publication number
- JP3991772B2 JP3991772B2 JP2002164890A JP2002164890A JP3991772B2 JP 3991772 B2 JP3991772 B2 JP 3991772B2 JP 2002164890 A JP2002164890 A JP 2002164890A JP 2002164890 A JP2002164890 A JP 2002164890A JP 3991772 B2 JP3991772 B2 JP 3991772B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- input
- surge
- input means
- composite integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段や、電気的信号変換機能を具えた電気的信号変換手段など、異なる手段が同一半導体基板に集積された複合集積半導体装置に関し、特に自動車の電装品を制御する制御装置に電位レベルのあった、サージやノイズのない信号を入力させるために前記制御装置の入力側に接続される複合集積半導体装置に関する。
【０００２】
【従来の技術】
一般に、自動車の電装品を制御するコントロールユニット（ＥＣＵ）と呼ばれる制御装置に、電位レベルのあった、サージやノイズのない信号を入力させるため、制御装置の入力側に、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収回路や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト回路や、電気的信号変換機能を具えた電気的信号変換回路などが接続される。図１６は、それら機能回路の従来構成を模式的に示すブロック図である。
【０００３】
図１６に示すように、従来、それらの機能を実現する回路は、図示しないプリント基板上に抵抗、コンデンサおよびダイオード等の複数のディスクリート部品１を適宜組み合わせて実装した構成となっている。外部から供給された電気的入力信号２は、これらの機能回路を経て、半導体装置４の入力端子５に、半導体装置４の駆動電位レベルにあった、サージやノイズのない電気的出力信号３として供給される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成では、所望の機能を具えた回路を、複数のディスクリート部品１により実現していたため、部品点数が多くなり、プリント基板における実装面積が大きくなってしまうという問題点があった。また、部品点数が多いため、それらの実装工数が多いという問題点があった。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、プリント基板上に実装される部品点数を減らすことによって、プリント基板上での実装面積を小さくするとともに、部品の実装工数を減らすことができる複合集積半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる複合集積半導体装置は、サージ・ノイズ吸収回路や減衰・レベルシフト回路や電気的信号変換回路などを同一半導体基板に集積したものである。
【０００７】
すなわち、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【０００８】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【０００９】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１０】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１１】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１２】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１３】
あるいは、本発明にかかる複合集積半導体装置は、前記サージ・ノイズ吸収手段は、信号入力端子にアノードが接続され、電源端子にカソードを接続した第１のダイオードと、ＧＮＤにアノードが接続され、電源端子にカソードを接続した第２のダイオードと、により構成されることを特徴とする。
【００１８】
上述した各発明において、前記サージ・ノイズ吸収手段は、１５０ｐＦ、５００Ωで±０．５〜１５ｋＶ以上の静電気サージ耐量もしくは１００ｐＦ、１５００Ωで±１０００Ｖ以上の静電気サージ耐量、または１０ＫＨｚ〜２００ＭＨｚで２０〜１００Ｖ／ｍ以上の電磁波耐量を具えた構成としてもよい。また、本発明にかかる複合集積半導体装置は、前記出力手段を介して、自動車の電装品を制御する制御装置に電気的信号を出力する構成としてもよい。また、前記出力手段の伸びる方向が、前記入力手段の伸びる方向に対して９０°以上の角度なす構成としてもよい。そして、前記各半導体素子が集積された前記半導体基板が、樹脂やセラミックにより封止された構成としてもよい。
【００１９】
上述した各発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。
【００２０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図２は、本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図であり、図１は、その複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。図１および図２に示すように、複合集積半導体装置１５は、複数の集積回路７を備えている。これら複数の集積回路７は、基準電位間に並列に接続されており、同一の半導体基板内または半導体基板上に形成され、半導体パッケージ６に封止されている。
【００２１】
各集積回路７は、サージまたはノイズを吸収するサージ・ノイズ吸収手段である入力サージ吸収回路８と、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段である減衰またはレベルシフト回路９と、電気的信号変換機能を具えた電気的信号変換手段である電気的信号変換回路１０とからなる構成を、単位構造としている。本実施の形態では、入力サージ吸収回路８の基準電位は電気的信号変換回路１０の基準電位と異なるため、入力サージ吸収回路８と電気的信号変換回路１０とは、減衰またはレベルシフト回路９を介して接続されている。
【００２２】
図１および図２において、符号１６は、複合集積半導体装置１５の入力手段であり、半導体パッケージ６から突出する入力端子である。符号１７は、複合集積半導体装置１５の出力手段であり、半導体パッケージ６から突出する出力端子である。入力サージ吸収回路８は、複合集積半導体装置１５の入力端子１６と複合集積半導体装置１５の接地ライン１３との間、またはその接地ライン１３と複合集積半導体装置１５の第１の電源ライン１１との間に印加された静電気サージや電磁波ノイズを吸収する。
【００２３】
図１に示すように、複合集積半導体装置１５の入力端子１６に外部から伝達された電気的入力信号２は、まず、減衰またはレベルシフト回路９の入力ライン１８に伝達される。減衰またはレベルシフト回路９は、電気的入力信号２に対して、過渡的およびＤＣ的な電圧成分を減衰、レベルシフトさせる。減衰またはレベルシフト回路９から出力された電気的信号は、電気的信号変換回路１０の入力ライン１９に伝達される。
【００２４】
電気的信号変換回路１０は、接地ライン１４に対する第２の電源ライン１２の印加電圧を基準電圧とする電気的出力信号３に変換する。電気的出力信号３は、複合集積半導体装置１５の出力手段である出力端子１７を介して外部へ出力され、マイクロコンピュータやＬＳＩ等の半導体装置４の入力端子５に伝達される。
【００２５】
図３は、本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップ平面図である。たとえば図３に示す複合集積半導体装置２０を構成する半導体チップでは、入力サージ吸収回路２１、減衰またはレベルシフト回路２２および電気的信号変換回路２３は、チップの横方向（図面の左右方向）に並べられて一つの集積回路となっており、これが複数個、チップの縦方向（図面の上下方向）に並んで配置されている。
【００２６】
なお、入力サージ吸収回路２１、減衰またはレベルシフト回路２２および電気的信号変換回路２３は、それぞれ図２の入力サージ吸収回路８、減衰またはレベルシフト回路９および電気的信号変換回路１０に相当する。図３に示すチップレイアウトにおいて、図面最下段の横方向に並ぶ２つの領域は、入力サージ吸収回路２１側の接地点となる領域と電気的信号変換回路２３側の接地点となる領域であり、基準電位が異なるため、別領域として形成されている。
【００２７】
また、図４に示すように、たとえば複合集積半導体装置１５の単位構造である集積回路７が、入力サージ吸収回路８のみで構成されていてもよい。同様に、特に図示しないが、集積回路７が、減衰またはレベルシフト回路９のみで構成されていてもよいし、電気的信号変換回路１０のみで構成されていてもよい。また、集積回路７が、入力サージ吸収回路８、減衰またはレベルシフト回路９および電気的信号変換回路１０のうちのいずれか２つで構成されていてもよい。なお、図４において、図２と同様の構成については図２と同一の符号を付している。
【００２８】
図５に、本発明にかかる複合集積半導体装置を自動車電装用として、エンジン、オートマチックトランスミッション、アンチロックブレーキシステム等のコントロールユニット（ＥＣＵ）に適用した例を示す。なお、図５では、コントロールユニット２４の筐体を透明にして、内部構造が見えるようにしている。コントロールユニット２４は、プリント基板２５に、複合集積半導体装置２７と、マイクロコンピュータ等の制御装置を構成する半導体装置２８とが実装され、さらにコントロールユニット用コネクタ２６が取り付けられた構成となっている。
【００２９】
コントロールユニット用コネクタ２６には、自動車の状態や情報等を半導体装置２８が把握するための電気的入力信号２９が外部から入力される。したがって、複合集積半導体装置２７は、コントロールユニット用コネクタ２６と半導体装置２８との間に介在させられる。複合集積半導体装置２７の入力側に異なる電位の信号が複数入力される場合には、複合集積半導体装置２７の入力端子にそれぞれにあった抵抗が接続される。
【００３０】
コントロールユニット用コネクタ２６には静電気サージや電磁波ノイズが入力されるが、これら静電気サージや電磁波ノイズは複合集積半導体装置２７により除去される。そして、静電気サージや電磁波ノイズのない電気的信号は、複合集積半導体装置２７において、半導体装置２８への入力信号として適当な電位レベルの信号、すなわち電気的出力信号３０に変換されて、半導体装置２８の入力端子に伝達される。このように、複合集積半導体装置２７を用いることによって、同等の機能を従来のようにディスクリート部品で構成した場合（図１６参照）に比べて、プリント基板２５に占める半導体部品の実装面積が減り、また半導体部品の実装コストも減る。
【００３１】
本発明にかかる複合集積半導体装置を自動車電装用として用いる場合、静電気サージ耐量は、自動車規格ＪＡＳＯ，Ｄ００１−９４の１５０ｐＦ、５００Ωで±０．５〜１５ｋＶ以上、またはＥＩＡＪ ＥＤ−４７０１−１の規格における１００ｐＦ、１５００Ωで±１０００Ｖ以上である。また、電磁波耐量は、１０ＫＨｚ〜２００ＭＨｚで２０〜１００Ｖ／ｍ以上である。
【００３２】
つぎに、半導体パッケージ６の具体例について説明する。図６は、本発明にかかる複合集積半導体装置をＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）パッケージ３１に封止した例を示す平面図である。図６に示すように、複数の出力端子３４は、複数の入力端子３３に対して１８０°の角度を隔てた方向に振り分けられており、それによって入力端子３３に印加されるサージやノイズが出力端子３４に伝搬するのを防いでいる。図６において、符号３２および３５を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【００３３】
図７は、本発明にかかる複合集積半導体装置をＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）パッケージ３６に封止した例を斜め上方から見た斜視図である。図７に示すように、複数の出力端子３９は、複数の入力端子３８に対して１８０°の角度を隔てた方向に振り分けられており、それによって入力端子３８に印加されるサージやノイズが出力端子３９に伝搬するのを防いでいる。図７において、符号３７および４０を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【００３４】
図８は、本発明にかかる複合集積半導体装置をＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージ４１に封止した例を示す平面図である。図８に示すように、複数の出力端子４４は、複数の入力端子４３に対して９０°以上の角度を隔てた別の１つ以上の方向（図８に示す例では２方向）に振り分けられている。図８において４５は電気的出力信号を示している。ここで、入力端子４３に対して９０°以上の角度を隔てた別の方向とは、入力端子４３への電気的入力信号４２の入力方向に対して、上下左右他の全方向を示すので、たとえば一方をパッケージの側面から導出し、他方をパッケージの下面から導出する構成としてもよい。
【００３５】
図９は、本発明にかかる複合集積半導体装置をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ４６および、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）パッケージ４６に封止した例を示す平面図である。図９に示すように、複数の出力端子４９は、複数の入力端子４８が設けられた辺に対して９０°以上の角度を隔てた別の辺（図９に示す例では相対峙する辺）に振り分けられている。図９において、４７は電気的入力信号を、５０は電気的出力信号をそれぞれ示している。
【００３６】
以上例示した各種パッケージにおいて、特徴となっているのは、一方に複数の入力端子がまとめられ、他方に複数の出力端子がまとめられていることである。したがって、少なくとも入力端子および出力端子のそれぞれが複数まとめられて一方と他方に導出されていればよいので、残りの方向に電源端子や接地端子を導出するものも本発明に含まれる。
【００３７】
図１０〜図１４は、複合集積半導体装置１５の入力サージ吸収回路８、減衰またはレベルシフト回路９、電気的信号変換回路１０の具体的な回路構成を示す回路図である。ただし、いずれの図も、複合集積半導体装置１５の単位構造である集積回路７の１つ分について示されている。
【００３８】
図１０に示す例では、１０個のダイオード５１〜６０、６個の抵抗６１〜６６および回路ブロック６７が設けられている。図１１に示す例では、８個のダイオード７１〜７８および５個の抵抗７９〜８３が設けられている。図１２に示す例では、１１個のダイオード９１〜１０１、５個の抵抗１０２〜１０６およびオペアンプ１０７が設けられている。図１３に示す例では、９個のダイオード１１１〜１１９、６個の抵抗１２０〜１２５および回路ブロック１２６が設けられている。
【００３９】
図１４に示す例では、３個のダイオード１３１〜１３３、２個の抵抗１３４，１３５、７個のＭＯＳＦＥＴ１３６〜１４２およびコンデンサ１４３が設けられている。ここで、回路ブロック６７，１２６には、図１５に示すように、オペアンプ（ＯＰ．ａｍｐ）１５１、バッファ１５２、インバータ１５３、論理ゲート１５４、フイルタ１５５またはＲＯＭ１５６などの回路が設けられる。
【００４０】
図１０〜図１４に示す回路において、ダイオード５１〜６０，７１〜７８，９１〜１０１，１１１〜１１９，１３１〜１３３は、たとえば半導体基板に形成されたＰ型の拡散領域とＮ型の拡散領域とからなるＰＮ接合構造や、主端子の一端とゲートを短絡したＭＯＳＦＥＴなどにより構成される。また、抵抗６１〜６６，７９〜８３，１０２〜１０６，１２０〜１２５，１３４，１３５は、たとえば半導体基板に形成された拡散領域からなる拡散抵抗や、ポリシリコンよりなる抵抗や、半導体基板に形成されたウェルによるウェル抵抗などにより構成される。
【００４１】
また、コンデンサ１４３は、ウェルとその上に絶縁膜を介して積層されたポリシリコンなどにより構成される。また、オペアンプ１５１、バッファ１５２、インバータ１５３、論理ゲート１５４、フイルタ１５５またはＲＯＭ１５６などは、ＭＯＳＦＥＴや上述した抵抗やコンデンサなどにより構成される。各部の電圧は、ＩＮが２４Ｖ、Ｖｃｃ１が１８Ｖ、Ｖｃｃ２が７Ｖ、ＯＵＴが４．０〜５．３Ｖである。
【００４２】
上述した実施の形態によれば、入力サージ吸収回路８や減衰またはレベルシフト回路９や電気的信号変換回路１０などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。したがって、プリント基板上での部品の実装面積が小さくなるという効果と、部品の実装工数が減るという効果が得られる。
【００４３】
以上において本発明は、上述した実施の形態に限らず、マイクロコンピュータ等の前段に設けられる、ノイズやサージ等を吸収する回路や、マイクロコンピュータ等の電位レベルに合わせる回路等を同一半導体基板に集積した構成となっていれば、種々変更可能である。
【００４４】
【発明の効果】
本発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減るので、プリント基板上での実装面積が小さくなり、また部品の実装工数が減るという効果が得られる。
【図面の簡単な説明】
【図１】本発明にかかる複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。
【図２】本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図である。
【図３】本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップの平面図である。
【図４】本発明にかかる複合集積半導体装置の構成の他の例を機能的に示すブロック図である。
【図５】本発明にかかる複合集積半導体装置を適用した自動車電装用コントロールユニットの内部を透過させて示す斜視図である。
【図６】本発明にかかる複合集積半導体装置を封止したＳＯＰパッケージを示す平面図である。
【図７】本発明にかかる複合集積半導体装置を封止したＤＩＰパッケージを示す斜視図である。
【図８】本発明にかかる複合集積半導体装置を封止したＱＦＰパッケージを示す平面図である。
【図９】本発明にかかる複合集積半導体装置を封止したＢＧＡパッケージまたはＣＳＰパッケージを示す平面図である。
【図１０】本発明にかかる複合集積半導体装置の単位構造の一例を示す回路図である。
【図１１】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１２】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１３】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１４】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１５】図１０または図１２に示す回路構成における回路ブロックの機能的な構成を示すブロック図である。
【図１６】従来のディスクリート半導体部品よりなる機能回路と半導体装置とのインターフェースを模式的に示すブロック図である。
【符号の説明】
２，２９，３２，３７，４２，４７ 電気的入力信号
３，３０，３５，４０，４５，５０ 電気的出力信号
４，２８ 半導体装置
６，３１，３６，４１，４６ 半導体パッケージ
８，２１ サージ・ノイズ吸収手段（入力サージ吸収回路）
９，２２ 減衰・レベルシフト手段（減衰またはレベルシフト回路）
１０，２３ 電気的信号変換手段（電気的信号変換回路）
１５，２０，２７ 複合集積半導体装置
１６，３３，３８，４３，４８ 入力手段（入力端子）
１７，３４，３９，４４，４９ 出力手段（出力端子）
２４ コントロールユニット
【発明の属する技術分野】
本発明は、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段や、電気的信号変換機能を具えた電気的信号変換手段など、異なる手段が同一半導体基板に集積された複合集積半導体装置に関し、特に自動車の電装品を制御する制御装置に電位レベルのあった、サージやノイズのない信号を入力させるために前記制御装置の入力側に接続される複合集積半導体装置に関する。
【０００２】
【従来の技術】
一般に、自動車の電装品を制御するコントロールユニット（ＥＣＵ）と呼ばれる制御装置に、電位レベルのあった、サージやノイズのない信号を入力させるため、制御装置の入力側に、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収回路や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト回路や、電気的信号変換機能を具えた電気的信号変換回路などが接続される。図１６は、それら機能回路の従来構成を模式的に示すブロック図である。
【０００３】
図１６に示すように、従来、それらの機能を実現する回路は、図示しないプリント基板上に抵抗、コンデンサおよびダイオード等の複数のディスクリート部品１を適宜組み合わせて実装した構成となっている。外部から供給された電気的入力信号２は、これらの機能回路を経て、半導体装置４の入力端子５に、半導体装置４の駆動電位レベルにあった、サージやノイズのない電気的出力信号３として供給される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成では、所望の機能を具えた回路を、複数のディスクリート部品１により実現していたため、部品点数が多くなり、プリント基板における実装面積が大きくなってしまうという問題点があった。また、部品点数が多いため、それらの実装工数が多いという問題点があった。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、プリント基板上に実装される部品点数を減らすことによって、プリント基板上での実装面積を小さくするとともに、部品の実装工数を減らすことができる複合集積半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる複合集積半導体装置は、サージ・ノイズ吸収回路や減衰・レベルシフト回路や電気的信号変換回路などを同一半導体基板に集積したものである。
【０００７】
すなわち、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【０００８】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【０００９】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１０】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１１】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１２】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【００１３】
あるいは、本発明にかかる複合集積半導体装置は、前記サージ・ノイズ吸収手段は、信号入力端子にアノードが接続され、電源端子にカソードを接続した第１のダイオードと、ＧＮＤにアノードが接続され、電源端子にカソードを接続した第２のダイオードと、により構成されることを特徴とする。
【００１８】
上述した各発明において、前記サージ・ノイズ吸収手段は、１５０ｐＦ、５００Ωで±０．５〜１５ｋＶ以上の静電気サージ耐量もしくは１００ｐＦ、１５００Ωで±１０００Ｖ以上の静電気サージ耐量、または１０ＫＨｚ〜２００ＭＨｚで２０〜１００Ｖ／ｍ以上の電磁波耐量を具えた構成としてもよい。また、本発明にかかる複合集積半導体装置は、前記出力手段を介して、自動車の電装品を制御する制御装置に電気的信号を出力する構成としてもよい。また、前記出力手段の伸びる方向が、前記入力手段の伸びる方向に対して９０°以上の角度なす構成としてもよい。そして、前記各半導体素子が集積された前記半導体基板が、樹脂やセラミックにより封止された構成としてもよい。
【００１９】
上述した各発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。
【００２０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図２は、本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図であり、図１は、その複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。図１および図２に示すように、複合集積半導体装置１５は、複数の集積回路７を備えている。これら複数の集積回路７は、基準電位間に並列に接続されており、同一の半導体基板内または半導体基板上に形成され、半導体パッケージ６に封止されている。
【００２１】
各集積回路７は、サージまたはノイズを吸収するサージ・ノイズ吸収手段である入力サージ吸収回路８と、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段である減衰またはレベルシフト回路９と、電気的信号変換機能を具えた電気的信号変換手段である電気的信号変換回路１０とからなる構成を、単位構造としている。本実施の形態では、入力サージ吸収回路８の基準電位は電気的信号変換回路１０の基準電位と異なるため、入力サージ吸収回路８と電気的信号変換回路１０とは、減衰またはレベルシフト回路９を介して接続されている。
【００２２】
図１および図２において、符号１６は、複合集積半導体装置１５の入力手段であり、半導体パッケージ６から突出する入力端子である。符号１７は、複合集積半導体装置１５の出力手段であり、半導体パッケージ６から突出する出力端子である。入力サージ吸収回路８は、複合集積半導体装置１５の入力端子１６と複合集積半導体装置１５の接地ライン１３との間、またはその接地ライン１３と複合集積半導体装置１５の第１の電源ライン１１との間に印加された静電気サージや電磁波ノイズを吸収する。
【００２３】
図１に示すように、複合集積半導体装置１５の入力端子１６に外部から伝達された電気的入力信号２は、まず、減衰またはレベルシフト回路９の入力ライン１８に伝達される。減衰またはレベルシフト回路９は、電気的入力信号２に対して、過渡的およびＤＣ的な電圧成分を減衰、レベルシフトさせる。減衰またはレベルシフト回路９から出力された電気的信号は、電気的信号変換回路１０の入力ライン１９に伝達される。
【００２４】
電気的信号変換回路１０は、接地ライン１４に対する第２の電源ライン１２の印加電圧を基準電圧とする電気的出力信号３に変換する。電気的出力信号３は、複合集積半導体装置１５の出力手段である出力端子１７を介して外部へ出力され、マイクロコンピュータやＬＳＩ等の半導体装置４の入力端子５に伝達される。
【００２５】
図３は、本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップ平面図である。たとえば図３に示す複合集積半導体装置２０を構成する半導体チップでは、入力サージ吸収回路２１、減衰またはレベルシフト回路２２および電気的信号変換回路２３は、チップの横方向（図面の左右方向）に並べられて一つの集積回路となっており、これが複数個、チップの縦方向（図面の上下方向）に並んで配置されている。
【００２６】
なお、入力サージ吸収回路２１、減衰またはレベルシフト回路２２および電気的信号変換回路２３は、それぞれ図２の入力サージ吸収回路８、減衰またはレベルシフト回路９および電気的信号変換回路１０に相当する。図３に示すチップレイアウトにおいて、図面最下段の横方向に並ぶ２つの領域は、入力サージ吸収回路２１側の接地点となる領域と電気的信号変換回路２３側の接地点となる領域であり、基準電位が異なるため、別領域として形成されている。
【００２７】
また、図４に示すように、たとえば複合集積半導体装置１５の単位構造である集積回路７が、入力サージ吸収回路８のみで構成されていてもよい。同様に、特に図示しないが、集積回路７が、減衰またはレベルシフト回路９のみで構成されていてもよいし、電気的信号変換回路１０のみで構成されていてもよい。また、集積回路７が、入力サージ吸収回路８、減衰またはレベルシフト回路９および電気的信号変換回路１０のうちのいずれか２つで構成されていてもよい。なお、図４において、図２と同様の構成については図２と同一の符号を付している。
【００２８】
図５に、本発明にかかる複合集積半導体装置を自動車電装用として、エンジン、オートマチックトランスミッション、アンチロックブレーキシステム等のコントロールユニット（ＥＣＵ）に適用した例を示す。なお、図５では、コントロールユニット２４の筐体を透明にして、内部構造が見えるようにしている。コントロールユニット２４は、プリント基板２５に、複合集積半導体装置２７と、マイクロコンピュータ等の制御装置を構成する半導体装置２８とが実装され、さらにコントロールユニット用コネクタ２６が取り付けられた構成となっている。
【００２９】
コントロールユニット用コネクタ２６には、自動車の状態や情報等を半導体装置２８が把握するための電気的入力信号２９が外部から入力される。したがって、複合集積半導体装置２７は、コントロールユニット用コネクタ２６と半導体装置２８との間に介在させられる。複合集積半導体装置２７の入力側に異なる電位の信号が複数入力される場合には、複合集積半導体装置２７の入力端子にそれぞれにあった抵抗が接続される。
【００３０】
コントロールユニット用コネクタ２６には静電気サージや電磁波ノイズが入力されるが、これら静電気サージや電磁波ノイズは複合集積半導体装置２７により除去される。そして、静電気サージや電磁波ノイズのない電気的信号は、複合集積半導体装置２７において、半導体装置２８への入力信号として適当な電位レベルの信号、すなわち電気的出力信号３０に変換されて、半導体装置２８の入力端子に伝達される。このように、複合集積半導体装置２７を用いることによって、同等の機能を従来のようにディスクリート部品で構成した場合（図１６参照）に比べて、プリント基板２５に占める半導体部品の実装面積が減り、また半導体部品の実装コストも減る。
【００３１】
本発明にかかる複合集積半導体装置を自動車電装用として用いる場合、静電気サージ耐量は、自動車規格ＪＡＳＯ，Ｄ００１−９４の１５０ｐＦ、５００Ωで±０．５〜１５ｋＶ以上、またはＥＩＡＪ ＥＤ−４７０１−１の規格における１００ｐＦ、１５００Ωで±１０００Ｖ以上である。また、電磁波耐量は、１０ＫＨｚ〜２００ＭＨｚで２０〜１００Ｖ／ｍ以上である。
【００３２】
つぎに、半導体パッケージ６の具体例について説明する。図６は、本発明にかかる複合集積半導体装置をＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）パッケージ３１に封止した例を示す平面図である。図６に示すように、複数の出力端子３４は、複数の入力端子３３に対して１８０°の角度を隔てた方向に振り分けられており、それによって入力端子３３に印加されるサージやノイズが出力端子３４に伝搬するのを防いでいる。図６において、符号３２および３５を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【００３３】
図７は、本発明にかかる複合集積半導体装置をＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）パッケージ３６に封止した例を斜め上方から見た斜視図である。図７に示すように、複数の出力端子３９は、複数の入力端子３８に対して１８０°の角度を隔てた方向に振り分けられており、それによって入力端子３８に印加されるサージやノイズが出力端子３９に伝搬するのを防いでいる。図７において、符号３７および４０を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【００３４】
図８は、本発明にかかる複合集積半導体装置をＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）パッケージ４１に封止した例を示す平面図である。図８に示すように、複数の出力端子４４は、複数の入力端子４３に対して９０°以上の角度を隔てた別の１つ以上の方向（図８に示す例では２方向）に振り分けられている。図８において４５は電気的出力信号を示している。ここで、入力端子４３に対して９０°以上の角度を隔てた別の方向とは、入力端子４３への電気的入力信号４２の入力方向に対して、上下左右他の全方向を示すので、たとえば一方をパッケージの側面から導出し、他方をパッケージの下面から導出する構成としてもよい。
【００３５】
図９は、本発明にかかる複合集積半導体装置をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ４６および、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）パッケージ４６に封止した例を示す平面図である。図９に示すように、複数の出力端子４９は、複数の入力端子４８が設けられた辺に対して９０°以上の角度を隔てた別の辺（図９に示す例では相対峙する辺）に振り分けられている。図９において、４７は電気的入力信号を、５０は電気的出力信号をそれぞれ示している。
【００３６】
以上例示した各種パッケージにおいて、特徴となっているのは、一方に複数の入力端子がまとめられ、他方に複数の出力端子がまとめられていることである。したがって、少なくとも入力端子および出力端子のそれぞれが複数まとめられて一方と他方に導出されていればよいので、残りの方向に電源端子や接地端子を導出するものも本発明に含まれる。
【００３７】
図１０〜図１４は、複合集積半導体装置１５の入力サージ吸収回路８、減衰またはレベルシフト回路９、電気的信号変換回路１０の具体的な回路構成を示す回路図である。ただし、いずれの図も、複合集積半導体装置１５の単位構造である集積回路７の１つ分について示されている。
【００３８】
図１０に示す例では、１０個のダイオード５１〜６０、６個の抵抗６１〜６６および回路ブロック６７が設けられている。図１１に示す例では、８個のダイオード７１〜７８および５個の抵抗７９〜８３が設けられている。図１２に示す例では、１１個のダイオード９１〜１０１、５個の抵抗１０２〜１０６およびオペアンプ１０７が設けられている。図１３に示す例では、９個のダイオード１１１〜１１９、６個の抵抗１２０〜１２５および回路ブロック１２６が設けられている。
【００３９】
図１４に示す例では、３個のダイオード１３１〜１３３、２個の抵抗１３４，１３５、７個のＭＯＳＦＥＴ１３６〜１４２およびコンデンサ１４３が設けられている。ここで、回路ブロック６７，１２６には、図１５に示すように、オペアンプ（ＯＰ．ａｍｐ）１５１、バッファ１５２、インバータ１５３、論理ゲート１５４、フイルタ１５５またはＲＯＭ１５６などの回路が設けられる。
【００４０】
図１０〜図１４に示す回路において、ダイオード５１〜６０，７１〜７８，９１〜１０１，１１１〜１１９，１３１〜１３３は、たとえば半導体基板に形成されたＰ型の拡散領域とＮ型の拡散領域とからなるＰＮ接合構造や、主端子の一端とゲートを短絡したＭＯＳＦＥＴなどにより構成される。また、抵抗６１〜６６，７９〜８３，１０２〜１０６，１２０〜１２５，１３４，１３５は、たとえば半導体基板に形成された拡散領域からなる拡散抵抗や、ポリシリコンよりなる抵抗や、半導体基板に形成されたウェルによるウェル抵抗などにより構成される。
【００４１】
また、コンデンサ１４３は、ウェルとその上に絶縁膜を介して積層されたポリシリコンなどにより構成される。また、オペアンプ１５１、バッファ１５２、インバータ１５３、論理ゲート１５４、フイルタ１５５またはＲＯＭ１５６などは、ＭＯＳＦＥＴや上述した抵抗やコンデンサなどにより構成される。各部の電圧は、ＩＮが２４Ｖ、Ｖｃｃ１が１８Ｖ、Ｖｃｃ２が７Ｖ、ＯＵＴが４．０〜５．３Ｖである。
【００４２】
上述した実施の形態によれば、入力サージ吸収回路８や減衰またはレベルシフト回路９や電気的信号変換回路１０などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。したがって、プリント基板上での部品の実装面積が小さくなるという効果と、部品の実装工数が減るという効果が得られる。
【００４３】
以上において本発明は、上述した実施の形態に限らず、マイクロコンピュータ等の前段に設けられる、ノイズやサージ等を吸収する回路や、マイクロコンピュータ等の電位レベルに合わせる回路等を同一半導体基板に集積した構成となっていれば、種々変更可能である。
【００４４】
【発明の効果】
本発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減るので、プリント基板上での実装面積が小さくなり、また部品の実装工数が減るという効果が得られる。
【図面の簡単な説明】
【図１】本発明にかかる複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。
【図２】本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図である。
【図３】本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップの平面図である。
【図４】本発明にかかる複合集積半導体装置の構成の他の例を機能的に示すブロック図である。
【図５】本発明にかかる複合集積半導体装置を適用した自動車電装用コントロールユニットの内部を透過させて示す斜視図である。
【図６】本発明にかかる複合集積半導体装置を封止したＳＯＰパッケージを示す平面図である。
【図７】本発明にかかる複合集積半導体装置を封止したＤＩＰパッケージを示す斜視図である。
【図８】本発明にかかる複合集積半導体装置を封止したＱＦＰパッケージを示す平面図である。
【図９】本発明にかかる複合集積半導体装置を封止したＢＧＡパッケージまたはＣＳＰパッケージを示す平面図である。
【図１０】本発明にかかる複合集積半導体装置の単位構造の一例を示す回路図である。
【図１１】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１２】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１３】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１４】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図１５】図１０または図１２に示す回路構成における回路ブロックの機能的な構成を示すブロック図である。
【図１６】従来のディスクリート半導体部品よりなる機能回路と半導体装置とのインターフェースを模式的に示すブロック図である。
【符号の説明】
２，２９，３２，３７，４２，４７ 電気的入力信号
３，３０，３５，４０，４５，５０ 電気的出力信号
４，２８ 半導体装置
６，３１，３６，４１，４６ 半導体パッケージ
８，２１ サージ・ノイズ吸収手段（入力サージ吸収回路）
９，２２ 減衰・レベルシフト手段（減衰またはレベルシフト回路）
１０，２３ 電気的信号変換手段（電気的信号変換回路）
１５，２０，２７ 複合集積半導体装置
１６，３３，３８，４３，４８ 入力手段（入力端子）
１７，３４，３９，４４，４９ 出力手段（出力端子）
２４ コントロールユニット
Claims (12)
- 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
を具備し、
前記入力手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置で あって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 前記サージ・ノイズ吸収手段は、信号入力端子にアノードが接続され、電源端子にカソードを接続した第１のダイオードと、ＧＮＤにアノードが接続され、電源端子にカソードを接続した第２のダイオードと、により構成されることを特徴とする請求項１、３、４、６のいずれか一つに記載の複合集積半導体装置。
- 前記サージ・ノイズ吸収手段は、１５０ｐＦ、５００Ωで±０．５〜１５ｋＶ以上の静電気サージ耐量もしくは１００ｐＦ、１５００Ωで±１０００Ｖ以上の静電気サージ耐量、または１０ＫＨｚ〜２００ＭＨｚで２０〜１００Ｖ／ｍ以上の電磁波耐量を具えていることを特徴とする請求項１、３、４、６、７のいずれか一つに記載の複合集積半導体装置。
- 前記出力手段を介して、自動車の電装品を制御する制御装置に電気的信号を出力することを特徴とする請求項１〜８のいずれか一つに記載の複合集積半導体装置。
- 前記出力手段の伸びる方向は、前記入力手段の伸びる方向に対して９０°以上の角度なしていることを特徴とする請求項１〜９のいずれか一つに記載の複合集積半導体装置。
- 前記各半導体素子が集積された前記半導体基板は、樹脂により封止されていることを特徴とする請求項１〜１０のいずれか一つに記載の複合集積半導体装置。
- 前記各半導体素子が集積された前記半導体基板は、セラミックにより封止されていることを特徴とする請求項１〜１０のいずれか一つに記載の複合集積半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164890A JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269773 | 2001-09-06 | ||
| JP2001-269773 | 2001-09-06 | ||
| JP2002164890A JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158193A JP2003158193A (ja) | 2003-05-30 |
| JP3991772B2 true JP3991772B2 (ja) | 2007-10-17 |
Family
ID=26621747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164890A Expired - Fee Related JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991772B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4015903B2 (ja) | 2002-08-02 | 2007-11-28 | Ｎｅｃエレクトロニクス株式会社 | 入力保護回路 |
| JP4515822B2 (ja) * | 2004-05-25 | 2010-08-04 | 株式会社東芝 | 静電保護回路及びこれを用いた半導体集積回路装置 |
| JP6427776B2 (ja) * | 2013-12-18 | 2018-11-28 | 株式会社ユピテル | システム、受信装置及びプログラム |
-
2002
- 2002-06-05 JP JP2002164890A patent/JP3991772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158193A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480437B1 (ko) | 반도체 칩 패키지 적층 모듈 | |
| JP3839267B2 (ja) | 半導体装置及びそれを用いた通信端末装置 | |
| US6756664B2 (en) | Noise eliminating system on chip and method of making same | |
| US6407432B1 (en) | Semiconductor device | |
| US7834436B2 (en) | Semiconductor chip package | |
| EP0810655A2 (en) | A package for a semiconductor device | |
| US9780684B2 (en) | Power converter | |
| JPH01181540A (ja) | Ｔａｂパツケージ | |
| CN108511396B (zh) | 电子装置 | |
| JPH07235632A (ja) | コンデンサユニットおよびコンデンサユニット内蔵電子回路装置 | |
| US5319243A (en) | Electronic assembly with first and second substrates | |
| US5300796A (en) | Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells | |
| US7352548B2 (en) | Composite integrated semiconductor device | |
| JP4507099B2 (ja) | 半導体装置モジュール | |
| JP3991772B2 (ja) | 複合集積半導体装置 | |
| US7180175B2 (en) | Thermally-enhanced ball grid array package structure and method | |
| US7948725B2 (en) | Composite integrated semiconductor device | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPS6159762A (ja) | 半導体装置 | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| CN112768425B (zh) | 一种多芯片模块 | |
| JP2522185B2 (ja) | Ｉｃパッケ―ジ | |
| JPS60154644A (ja) | 半導体装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3991772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |