JP3990966B2 - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP3990966B2 JP3990966B2 JP2002295098A JP2002295098A JP3990966B2 JP 3990966 B2 JP3990966 B2 JP 3990966B2 JP 2002295098 A JP2002295098 A JP 2002295098A JP 2002295098 A JP2002295098 A JP 2002295098A JP 3990966 B2 JP3990966 B2 JP 3990966B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- differential
- channel mos
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 47
- 238000006243 chemical reaction Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000003786 synthesis reaction Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/258—Indexing scheme relating to amplifiers the input of the amplifier has voltage limiting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器や半導体集積回路の増幅器に使用される差動増幅器及び演算増幅器に関する。
【０００２】
【従来の技術】
従来、電子機器や半導体集積回路の増幅器に使用される差動増幅器として、非特許文献１及び非特許文献２に開示されたものがある。
【０００３】
図２９は前記非特許文献１や非特許文献２に記載された従来の差動増幅器の回路図を示す。同図において、１、２は差動信号を入力する第１及び第２の入力端子、Ｍ１及びＭ２は差動対を構成するｎチャンネルＭＯＳトランジスタであって、前記第１及び第２の入力端子に入力された信号をゲートに受ける。Ｍ３は差動増幅器のテール電流源を構成するｎチャンネルＭＯＳトランジスタ、ＮＧＢはこのｎチャンネルＭＯＳトランジスタを電流源として動作させるためのゲート電圧印加端子、ＶＳＳは回路の負電源又は接地を印加するための端子、１６、１７は前記差動対Ｍ１、Ｍ２により電流に変換された信号を出力する出力端子である。
【０００４】
このように構成された差動増幅器の動作を説明する。第１及び第２の入力端子１、２に入力された差動信号の電圧差に応じて、ｎチャンネルＭＯＳトランジスタＭ３の電流を２個のｎチャンネルＭＯＳトランジスタＭ１、Ｍ２で電流を分配する。差動信号を構成する２つの信号が等しい入力電圧を持つとき、電流の変換率はコンダクタンスｇｍと定義され、差動対を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスｇｍをｇｍｎとして、
ｇｍｎ＝Ｉｄｓ／（Ｖｇｓ−Ｖｔｈｎ）
で表現される。ここで、ＩｄｓはＭＯＳトランジスタに流れる電流、Ｖｇｓはゲート- ソース間電圧、ＶｔｈｎはｎチャンネルＭＯＳトランジスタの閾値電圧である。
【０００５】
しかしながら、入力信号の電圧が低い場合には、ｎｃｈＭＯＳトランジスタＭ３が線形領域で動作するために、流れる電流が減ってしまい、本来の動作が得られなくなる。従って、図２９の従来回路では、入力動作電圧範囲が、テール電流源を構成するｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作する電圧範囲に限定されてしまうという欠点がある。
【０００６】
図３０は、図２９の従来回路と同一機能をｐチャンネルＭＯＳトランジスタで構成した差動増幅器を示す。同図において、１、２は入力端子、Ｍ２２及びＭ２３は差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ２４は差動増幅器のテール電流源を構成するｐチャンネルＭＯＳトランジスタ、ＰＧＢはｐチャンネルＭＯＳトランジスタを電流源として動作させるためのゲート電圧印加端子、ＶＤＤは回路の正電源を印加するための端子、３４、３５は電流に変換された信号を出力する出力端子である。
【０００７】
このように構成された差動増幅器においても、ｎチャンネルＭＯＳトランジスタで構成した回路と同様に、電流の変換率はコンダクタンスｇｍとして得られる。従って、ｐチャンネルＭＯＳトランジスタのコンダクタンスｇｍをｇｍｐとして、
ｇｍｐ＝Ｉｄｓ／（Ｖｓｇ−Ｖｔｈｐ）
ここで、ＩｄｓはＭＯＳトランジスタに流れる電流、Ｖｓｇはソース- ゲート間電圧、ＶｔｈｐはｐチャンネルＭＯＳトランジスタの閾値電圧である。
【０００８】
しかしながら、図３０に示した差動増幅器では、入力電圧が高い場合には、ｐチャンネルＭＯＳトランジスタＭ２４が線形領域で動作するために、流れる電流が減ってしまい、本来の動作が得られなくなる。従って、図３０の差動増幅器でも、入力動作電圧範囲が、テール電流源を構成するｐチャンネルＭＯＳトランジスタＭ２４が飽和領域で動作する電圧範囲に制限されてしまうという欠点を持っている。
【０００９】
このように、図２９及び図３０に示した差動増幅器では、入力動作電圧範囲に制限があるという課題があった。
【００１０】
そこで、このような課題を解消して全入力動作電圧範囲で動作する増幅器として、従来、特許文献１に記載されたものがある。
【００１１】
図３１は、前記特許文献１に記載の増幅器の部分である差動増幅器の回路図である。図３１において、Ｍ６とＭ７は差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ２７とＭ２８は差動対を構成するｐチャンネルＭＯＳトランジスタ、６、７、３２、３６は各々の差動増幅器を構成するテール電流源、２７、３８は差動増幅器のテール電流源の電流を打ち消すための電流源、Ｍ２５とＭ２６はテール電流源６、７の動作状態を検出し、電流源３８をオンオフさせるｎチャンネルＭＯＳトランジスタ、Ｍ２９とＭ３０はテール電流源３２、３６の動作状態を検出し、電流源２７をオンオフさせるｐチャンネルＭＯＳトランジスタである。
【００１２】
更に、図３２は前記特許文献１の増幅器の動作を説明するブロック図である。同図において、４はｎチャンネルＭＯＳトランジスタＭ１とＭ２とで構成される差動対、５はｎチャンネルＭＯＳトランジスタＭ６とＭ７とで構成される差動対、３０はｐチャンネルＭＯＳトランジスタＭ２７とＭ２８とで構成される差動対、３１はｐチャンネルＭＯＳトランジスタＭ２２とＭ２３とで構成される差動対、２８はｐチャンネルＭＯＳトランジスタＭ２９とＭ３０とで構成されるスイッチ、２９はｎチャンネルＭＯＳトランジスタＭ６とＭ７との動作により発生するスイッチ、３７はｎチャンネルＭＯＳトランジスタＭ２５とＭ２６とにより構成されるスイッチ、３３はｐチャンネルＭＯＳトランジスタＭ２２とＭ２３との動作により発生するスイッチ、１０は差動増幅器の出力端子から出力される電流を合成及び増幅する電流合成及び電流増幅回路、３は演算増幅器の出力である。
【００１３】
このように構成された差動増幅器の動作を説明する。この特許文献１の増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とｐチャンネルＭＯＳトランジスタによる差動対とを組み合わせて動作させることにより、既述した図２９及び図３０で説明した従来回路の課題である差動増幅器の入力電圧動作範囲の制限を解決している。つまり、この特許文献１の増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対３０と差動対３１が動作し、中間電圧では差動対５と差動対３０が動作し、回路の正電源ＶＤＤ近傍の高電圧では差動対４と差動対５が動作する。従って、差動増幅器の変換率ｇｍは３種の場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝２・ｇｍｐで表現され、
中間電圧では、
ｇｍ＝ｇｍｎ＋ｇｍｐで表現され、
電源電圧ＶＤＤ近傍では、
ｇｍ＝２・ｇｍｎで表現される。
【００１４】
従って、前記特許文献１の増幅器を構成する差動増幅器は、全入力電圧範囲で動作できるものの、差動増幅器の変換率ｇｍを一定に保つためには、
ｇｍｎ＝ｇｍｐ
の関係が必要条件となる。これは、拡散プロセスのばらつきを加味すると、必ずしも守ることはできない。従って、特許文献１の増幅器を構成する差動増幅器では、全入力電圧範囲で動作可能であるものの、全入力電圧範囲で変換率を一定に保つためには、ｎチャンネルＭＯＳトランジスタ特性とｐチャンネルＭＯＳトランジスタ特性とを同等にする必要性が生じる欠点がある。尚、この特許文献１の差動増幅器では、差動増幅器の出力形式が、ｎチャンネルＭＯＳトランジスタによる差動対ではＶＤＤ近傍の出力電圧に、ｐチャンネルＭＯＳトランジスタによる差動対ではＶＳＳ近傍の動作電圧になるため、各々、動作電圧点の異なる電流を合成しなければならず、電流合成が複雑になる欠点もある。
【００１５】
また、従来、全入力動作電圧範囲で動作する増幅器として、特許文献２に記載されたものがある。
【００１６】
図３３は、前記特許文献２に記載の演算増幅器の部分である差動増幅器の回路図を示す。図３３において、Ｍ５、Ｍ１０は入力信号をレベルシフトするｐチャンネルＭＯＳトランジスタ、Ｍ１とＭ２は差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ６とＭ７は他の差動対を構成するｎチャンネルＭＯＳトランジスタ、６、７は各々の差動増幅器を構成するテール電流源、３９、４０はｐチャンネルＭＯＳトランジスタを駆動する電流源である。
【００１７】
更に、図３４は前記図３３に具体的に示した特許文献２の演算増幅器の動作を説明するためのブロック図である。同図において、８、９は差動信号の電圧レベルを移動するためのレベルシフト回路、４、５はｎチャンネルＭＯＳトランジスタで構成される差動対、１０は差動増幅器の出力端子から出力される電流を合成及び増幅する回路、３は演算増幅器の出力である。
【００１８】
このように構成された特許文献２の差動増幅器の動作を説明する。この特許文献２の演算増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とレベルシフト回路とを組み合わせて動作させ、図２９において説明した従来の課題である差動増幅器の入力動作電圧範囲の制限を解決している。つまり、特許文献２の演算増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対５が動作し、中間電圧では差動対４と差動対５が動作し、回路の正電源ＶＤＤ近傍の高電圧では差動対４が動作する。従って、差動増幅器の変換率ｇｍは３つの場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝ｇｍｎで表現され、
中間電圧では、
ｇｍ＝２・ｇｍｎで表現され、
電源電位ＶＤＤ近傍では、
ｇｍ＝ｇｍｎ
で表現される。従って、前記特許文献２の演算増幅器を構成する差動増幅器では、全入力電圧範囲で動作できるが、差動対４と差動対５との変換率を各々変更したとしても、差動増幅器の変換率を一定に保つことはできない。従って、特許文献２の演算増幅器を構成する差動増幅器は、全入力電圧範囲で変換率を一定に保つことができないという欠点を持つ。
【００１９】
そこで、従来、全入力電圧範囲で動作できて、しかも、全入力電圧範囲で変換率を一定に保持できる差動増幅器として、特許文献３に記載されたものがある。
【００２０】
図３５は、前記特許文献３の演算増幅器を構成する差動増幅器の回路図を示す。同図において、Ｍ３１、Ｍ３３、Ｍ３５、Ｍ３６、Ｍ３７は差動信号の電圧レベルによる電流変化を測定するための差動増幅器及びダイオード負荷、Ｍ３２、Ｍ３４、Ｍ３８、Ｍ３９は電流引き算回路を構成するｐチャンネルＭＯＳトランジスタ、Ｍ４０、Ｍ４１は電流引き算回路を構成するｎチャンネルＭＯＳトランジスタである。他の回路構成は図３３と同様である。
【００２１】
図３６は、前記特許文献３の演算増幅器の動作を説明するブロック図を示す。同図において、４１は差動信号の電圧レベルによる電流変化を測定するための電流測定回路、４２は電流測定回路４１で検出した電流を本来の電流から引き算するための電流引き算回路、Ｍ８は前記電流引き算回路４２の出力により制御されるテール電流源である。
【００２２】
このように構成された特許文献３の差動増幅器の動作を説明する。この特許文献３の演算増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とレベルシフト回路とを組み合わせて動作させ、前記図２９において説明した従来の課題である差動増幅器の入力動作電圧範囲の制限を解決している。つまり、この特許文献３の演算増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対５が動作し、中間電圧では電流検出回路４１及び電流引き算回路４２によりｎチャンネルＭＯＳトランジスタＭ８の電流を止めて電流差動対４のみが動作し、回路の正電源ＶＤＤ近傍の高電圧でも差動対４が動作する。従って、差動増幅器の変換率ｇｍは２つの場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝ｇｍｎ
中間電圧及び電源電位ＶＤＤ近傍では、
ｇｍ＝ｇｍｎ
となる。
【００２３】
従って、前記特許文献３の演算増幅器を構成する差動増幅器は、全入力電圧範囲で動作でき、しかも差動増幅器の変換率を一定に保持することができる。
【００２４】
【非特許文献１】
「半導体回路設計技術」（玉井徳迪監修、日経ＢＰ社出版、１版、３０８ページ）
【００２５】
【非特許文献２】
Analysis and Design of Analog Integrated Circuits (Paul R. Gray、Robert G. Meyer著、John Wiley & Sons出版、Third Edition、２４４ページ）
【００２６】
【特許文献１】
特表平１１−５００８８３号公報
【００２７】
【特許文献２】
特開平８−１８３５５号公報
【００２８】
【特許文献３】
特開平８−１８３５４号公報
【００２９】
【発明が解決しようとする課題】
しかしながら、前記特許文献３の差動増幅器では、高速で大振幅の入力信号には素早く応答することができない欠点があった。即ち、電流測定回路４１及び電流引き算回路４２にカレントミラー回路（（Ｍ３１とＭ３２）、（Ｍ３８とＭ３９））が用いられており、このカレントミラー回路は、そのオフからオンへの動作時には、所期通りの動作速度が確保されるが、オンからオフへの動作時には、ＭＯＳトランジスタのゲート容量に蓄積された電荷を素早く抜くことができないために、動作速度が遅くなる欠点がある。このように、特許文献３の演算増幅器を構成する差動増幅器では、高速に動作できない欠点があった。
【００３０】
本発明は、前記従来の課題を解決するものであり、その目的は、差動増幅器及び演算増幅器において、信号を増幅する場合に全入力動作電圧範囲において利得が等しく、且つ、高速に動作することができるようにすることにある。
【００３１】
【課題を解決するための手段】
前記の目的を達成するために、本発明の差動増幅器では、前記図３４に示した特許文献２の増幅器のように、２つの差動対と、電流源と、２個のレベルシフト回路を備えた構成に対して、カレントミラー回路を有する電流測定回路や電流引き算回路を使用せず、これに代えて、カレントミラー回路を備えない比較器及びスイッチでもって同様の機能を奏する増幅器を構成することとする。
【００３２】
即ち、請求項１記載の発明の差動増幅器は、第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、基準電圧源と、前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、第３の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、第４の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えたことを特徴とする。
【００３３】
請求項２記載の発明の差動増幅器は、第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、基準電圧源と、前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、第３の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第３及び第４のレベルシフト回路を備え、前記第２の差動対及び第２の電流源は、前記第１及び第２の入力端子に入力された差動信号に代えて、前記第３及び第４のレベルシフト回路によりレベルシフトされた差動信号を電流に変換し、更に、第４の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えたことを特徴とする。
【００３４】
以上の構成により、請求項１及び２記載の発明では、差動信号を構成する第１又は第２の信号のうち一方の例えば第１の信号の電圧が基準電圧源の電圧値未満の際には、比較器がこれを検知して、スイッチ回路が例えば第１の電源源側に切換わり、第３の電流源の電流が第１の電流源に流れて、第１の差動対に電流が流れることが阻止される。その結果、入力された差動信号は第２の差動対のみを経て出力される。一方、第１の信号の電圧が基準電圧源の電圧を越えた状況では、スイッチ回路が今度は第２の電源源側に切換わり、第３の電流源の電流が第２の電流源に流れて、第２の差動対に電流が流れることが阻止されるので、入力された差動信号は第１の差動対のみを経て出力される。従って、第１及び第２の差動対を同一極性のトランジスタで構成すると、全入力動作電圧範囲において利得が等しくなる。しかも、比較器及びスイッチ回路は、従来回路のようにカレントミラー回路を持たない構成であるので、高速な切換え動作が行われて、高速に動作する。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３６】
（第１の実施の形態）
図１は第１の実施の形態における演算増幅器のブロック図を示すものである。
【００３７】
図１において、１、２は第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子であって、この入力端子１、２に入力された第１及び第２の信号は、各々、ｐチャネルＭＯＳトランジスタにより構成される第１及び第２のレベルシフト回路８、９により、その電圧レベルがシフトされる。５はｎチャンネルＭＯＳトランジスタにより構成される第１の差動対、４は前記第１の差動対５と同一極性のｎチャンネルＭＯＳトランジスタにより構成される第２の差動対、７は前記第１の差動対５用の第１の電流源、６は前記第２の差動対４用の第２の電流源であって、前記第１の電流源７と等量の電流を供給する。前記第１の差動対５及び第１の電流源７は、前記第１及び第２のレベルシフト回路８、９によりレベルシフトされた差動信号を電流に変換し、前記第２の差動対４及び第２の電流源６は、前記第１及び第２の入力端子１、２に入力された差動信号を電流に変換する。
【００３８】
また、１１は前記第１及び第２の電流源７、６と等量の電流を供給する第３の電流源、１２は前記第３の電流源１１の電流を第１の電流源７又は第２の電流源６に振り分けるスイッチ回路、１３はスイッチ回路１２を切換動作させるための比較器、１５は電源電圧ＶＤＤと接地電位ＶＳＳとの間の所定電位を持つ基準電圧源であって、この基準電圧源１５は前記比較器１３に判定基準を与えるように入力端子１４を介して比較器１３の−端子に接続される。比較器１３の＋端子には、前記第１の入力端子１に入力される第１の信号（差動信号を構成する２つの信号のうち一方の信号）が入力される。前記比較器１３は、第１の信号の電圧が基準電圧源１５の電圧未満の際には、スイッチ回路１２を第２の電流源６側に切り換え、一方、第１の信号の電圧が基準電圧源１５の電圧以上の際には、スイッチ回路１２を第１の電流源７側に切り換えるよう、スイッチ回路１２を制御する。更に、図１において、１６、１７は前記第１及び第２の差動対５、４の出力を共通にした第１及び第２の出力端子である。以上により、差動増幅器を構成する。
【００３９】
更に、図１において、１０は前記差動増幅器の出力端子１６、１７から出力される電流を合成及び増幅する電流合成及び増幅回路であり、この電流合成及び増幅回路１０と前記差動増幅回路とを含めて演算増幅器を構成する。尚、図１において、３は電流合成及び増幅回路１０の出力端子であって、演算増幅器の出力端子でもある。
【００４０】
図２は、本実施の形態の差動増幅器の具体的な回路構成を示す。同図では、２個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０により第１のレベルシフト回路８を構成し、他の２個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５により第２のレベルシフト回路９を構成する。また、２個のｎチャンネルＭＯＳトランジスタＭ６、Ｍ７により第１の差動対５を、他の２個のｎチャンネルＭＯＳトランジスタＭ１、Ｍ２により第２の差動対４を、ｎチャンネルＭＯＳトランジスタＭ８により第１の電流源７を、ｎチャンネルＭＯＳトランジスタＭ３により第２の電流源６を各々構成する。
【００４１】
更に、図２において、ｐチャンネルＭＯＳトランジスタ（第１のトランジスタ）Ｍ１２と、他のｐチャンネルＭＯＳトランジスタ（第２のトランジスタ）Ｍ１３とにより、比較器１３及びスイッチ回路１２を構成する。また、ｐチャンネルＭＯＳトランジスタＭ１１により第３の電流源１１を構成する。前記比較器１３及びスイッチ回路１２において、ｐチャンネルＭＯＳトランジスタＭ１２のゲートには、第１の入力端子１の第１の信号が入力され、他のｐチャンネルＭＯＳトランジスタＭ１２のゲートには入力端子１４を経て基準電圧源１５（図２では図示せず）が接続される。また、２個のｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３の各ソース（一端）は、第３の電流源１１のｐチャンネルＭＯＳトランジスタＭ１１のドレインに共通に接続され、ｐチャンネルＭＯＳトランジスタＭ１２のドレイン（他端）は第２の電流源６に、他のｐチャンネルＭＯＳトランジスタＭ１３のドレイン（他端）は第１の電流源７に各々接続される。
【００４２】
以上のように構成された本実施の形態の差動増幅器の動作を、以下、図１及び図２を用いて説明する。
【００４３】
図１において、入力端子１の第１の信号の電圧が接地電位ＶＳＳ近傍にあって基準電圧源１５の電圧よりも低いときには、比較器１３及びスイッチ回路１２により、第３の電流源１１の電流は第２の電流源６に流れ込む。これにより、第２の電流源６の電流が第３の電流源１１の電流により相殺されて、第２の差動対４には電流が流れない。この際、入力された差動信号はレベルシフト回路８、９、第１の差動対５、電流合成及び増幅器１０を通り、増幅されて出力端子３から出力される。
【００４４】
このとき、差動増幅器の変換率ｇｍは、第１及び第２の差動対５、４を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスをｇｍｎとして、接地電位ＶＳＳ近傍で、
ｇｍ＝ｇｍｎ
で表現される。入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えるまでは前記の動作が継続される。
【００４５】
次に、入力端子１の第１の電圧が基準電圧源１５の電圧を超えると、比較器１３及びスイッチ回路１２の動作が反転し、第３の電流源１１の電流が今度は第１の電流源７に流れ込む。これにより、第１の電流源７の電流が第３の電流源１１の電流により相殺されて、第１の差動対５には電流が流れない。この際、入力された差動信号は第１の差動対４、電流合成及び増幅器１０を通って増幅されて、出力端子３から出力される。
【００４６】
このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となり、電源電圧ＶＤＤ近傍まで動作することができる。従って、本実施の形態では、第１の信号の電圧が接地電位ＶＳＳから電源電圧ＶＤＤまでの全入力動作電圧範囲において利得が等しい。
【００４７】
更に、比較器１３は、従来備えるカレントミラー回路とは異なり、高速な切り換え動作が可能であるので、演算増幅器は高速に動作できる。
【００４８】
以下、本実施の形態の差動増幅器の更に詳細な動作を図２を用いて説明する。入力端子１の第１の信号の電圧が接地電位ＶＳＳ近傍のときには、ｐチャンネルＭＯＳトランジスタＭ１２が導通し、ｐチャンネルＭＯＳトランジスタＭ１１の電流がｎチャンネルＭＯＳトランジスタＭ３に流れ込む。これにより、ｎチャンネルＭＯＳトランジスタＭ３の電流がｐチャンネルＭＯＳトランジスタＭ１１の電流により相殺され、ｎチャンネルトランジスタＭ１、Ｍ２とには電流が流れない。従って、入力された差動信号は、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７を通り、出力端子１６、１７から差動増幅器の電流出力として出力される。このとき、差動増幅器の変換率ｇｍは、ＶＳＳ近傍で、
ｇｍ＝ｇｍｎ
となる。入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えるまでは前記の動作が継続される。
【００４９】
次に、入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えると、ｐチャンネルＭＯＳトランジスタＭ１３が導通し、ｐチャンネルＭＯＳトランジスタＭ１１の電流がｎチャンネルＭＯＳトランジスタＭ８に流れ込む。これにより、ｎチャンネルＭＯＳトランジスタＭ８の電流がｐチャンネルＭＯＳトランジスタＭ１１の電流により相殺されて、ｎチャンネルトランジスタＭ６、Ｍ７には電流が流れない。従って、入力された差動信号は、ｎチャンネルＭＯＳトランジスタＭ１、Ｍ２を通って、出力端子１６、１７から差動増幅器の電流出力として出力される。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となり、第１の信号の電圧が電源電圧ＶＤＤ近傍までこの状態で動作することができる。
【００５０】
ここで、比較器１３及びスイッチ回路１２は、図２から判るように、カレントミラー回路の構成を有しないので、これ等を構成するｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３は高速な切り換え動作が可能であり、従って差動増幅器は高速に動作する。
【００５１】
尚、図２の差動増幅器では、基準電圧源１５の電圧の選定については、動作条件として、ｐチャンネルＭＯＳトランジスタＭ１１が飽和領域で動作し、且つｎチャンネルＭＯＳトランジスタＭ１、Ｍ２が動作する際にはｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作し、一方、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７が動作する際にはｎチャンネルＭＯＳトランジスタＭ８が飽和領域で動作するように、基準電圧源１５の電圧を選べば良い。また、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ８が飽和動作で動作するように、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０及びｎチャンネルＭＯＳトランジスタＭ６、Ｍ７のゲート幅及びゲート長のサイズを選べば良い。
【００５２】
本実施の形態では、第１の入力端子１の第１の信号を比較器１３の入力端子に入力したが、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良い。その理由は、本実施の形態の差動増幅器を演算増幅器に使用した場合には、第１の入力端子１の第１の信号の電圧と第２の入力端子２の第２の信号の電圧とは演算増幅器のイマジナリショートで等しくなるので、第１及び第２の信号の電圧の何れを使用しても比較検出できるからである。
【００５３】
更に、本実施の形態では、ｎチャンネルＭＯＳトランジスタで構成された差動対４、５を用いて差動増幅器を構成したが、ｐチャンネルＭＯＳトランジスタで構成された差動対を用いて構成しても良いのは勿論である。この構成の演算増幅器のブロック図を図３に、その具体的回路構成の差動増幅器を図４に示す。
【００５４】
（第２の実施の形態）
次に、第２の実施の形態の演算増幅器を説明する。
【００５５】
図５は本実施の形態の演算増幅器のブロック図を示す。同図の演算増幅器は、図１に示した演算増幅器の構成に対して、更に、第１及び第２の入力端子１、２の差動信号の電圧レベルをシフトするためにｎチャネルＭＯＳトランジスタにより構成される第３及び第４のレベルシフト回路１８、１９を追加配置したものである。このレベルシフト回路１８、１９により電圧レベルシフトされた差動信号は第２の差動対４に入力されて、電流に変換される。
【００５６】
図６は、前記図５に示した差動増幅器の具体的回路図を示す。同図では、第３のレベルシフト回路１８は、２個のｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１５により構成され、第４のレベルシフト回路１９は他の２個のｎチャンネルＭＯＳトランジスタＭ１６、Ｍ１７により構成される。
【００５７】
本実施の形態の演算増幅器では、入力端子１の第１の信号の電圧が基準電圧源１５の電圧未満の際には、第１及び第２のレベルシフト回路８、９及び第１の差動対５を経て増幅される一方、第１の信号の電圧が基準電圧源１５の電圧以上の際には、第３及び第４のレベルシフト回路１８、１９及び第２の差動対４を経て増幅される。従って、全入力動作電圧範囲で差動信号は何れか１対のレベルシフト回路８、９又は１８、１９を経るので、全入力動作電圧範囲での利得損失や周波数特性の劣化が均等になる。
【００５８】
本実施の形態の演算増幅器では、全入力動作電圧範囲で利得が等しく、且つ高速動作する点は前記第１の実施の形態と同様である。
【００５９】
また、本実施の形態でも、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良いのは勿論のこと、差動対４、５をｐチャンネルＭＯＳトランジスタで構成した回路構成を採用しても良い。差動対４、５をｐチャンネルＭＯＳトランジスタで構成したブロック構成を図７に、その具体的回路構成を図８に示す。
【００６０】
（第３の実施の形態）
続いて、本発明の第３の実施の形態の演算増幅器を説明する。
【００６１】
図９は本実施の形態の演算増幅器のブロック構成を示す。同図の演算増幅器では、図１に示した演算増幅器の構成に対して、更に第１及び第２の電圧リミット回路２０、２１を追加したものである。
【００６２】
前記第１及び第２の電圧リミット回路２０、２１は、基準電圧源１５に接続されていて、第１及び第２のレベルシフト回路８、９により電圧レベルシフトされた差動信号の電圧を前記基準電圧源１５の電圧未満に制限し、この電圧制限した差動信号を第１の差動対５に出力する。
【００６３】
図１０は本実施の形態の差動増幅器の具体的回路構成を示す。同図では、第１のレベルシフト回路８、スイッチ回路１２、比較器１３、第３の電流源１１及び第１の電圧リミット回路２０が、３個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０、Ｍ１９により構成されている。また、第２のレベルシフト回路９及び第２の電圧リミット回路２１が、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により構成されている。即ち、図１０の差動増幅器では、ｐチャンネルＭＯＳトランジスタＭ９が図２に示したｐチャンネルＭＯＳトランジスタＭ１１（第３の電流源１１）を兼用し、ｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９が図２に示したｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３（スイッチ回路１２及び比較器１３）を兼用している。尚、本実施の形態では、既述の通り、２個のｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９にスイッチ回路１２及び比較器１３の機能を持たせたが、これに代えて、２個のｐチャンネルＭＯＳトランジスタＭ５、Ｍ１８にスイッチ回路１２及び比較器１３の機能を持たせても良いのは勿論である。
【００６４】
従って、本実施の形態では、特に、入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えている際には、比較器１３及びスイッチ回路１２により第１の電流源７側が選択されて、第１の電流源７の電流が第３の電流源１１の電流により相殺されて、第１の差動対５には電流が流れないので、入力された差動信号は第１の差動対４により電流に変換されると共に、第１及び第２のレベルシフト回路８、９でレベルシフトされる差動信号の電圧が第１及び第２の電圧リミット回路２０、２１を構成するｐチャンネルＭＯＳトランジスタＭ１８、Ｍ１９により基準電圧源１５の電圧に制限される。従って、このような第１の信号の電圧が基準電圧源１５の電圧を超えている際での第１の差動対５の動作が確実に禁止される。
【００６５】
尚、本実施の形態でも、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良いのは勿論のこと、差動対４、５をｐチャンネルＭＯＳトランジスタで構成した回路構成を採用しても良い。この差動対４、５をｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１１に、その具体的回路構成を図１２に示す。
【００６６】
（第４の実施の形態）
次に、本発明の第４の実施の形態の演算増幅器を説明する。
【００６７】
図１３は本実施の形態の演算増幅器を示す。前記第３の実施の形態では、第１及び第２の電圧リミット回路２０、２１を図１に示した第１の実施の形態の演算増幅器の回路構成に付加したが、本実施の形態では、この第１及び第２の電圧リミット回路２０、２１を図５に示した第２の実施の形態の演算増幅器の回路構成に付加したものである。その他の構成は、図５と同一である。図１４は図１３の演算増幅器の具体的回路構成を示す。
【００６８】
従って、本実施の形態では、全入力動作電圧範囲において利得が等しく且つ比較器１３及びスイッチ回路１２により高速な切り換え動作を可能にして高速に動作する差動増幅器を得ることができると共に、２対のレベルシフト回路８、９及び１８、１９を備えて全入力動作電圧範囲での利得損失や周波数特性の劣化を均等にでき、更には、第１の信号の電圧が基準電圧源１５の電圧を超えている際での第１の差動対５の動作を禁止して、切換動作を確実にできる。
【００６９】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１５に、その具体的回路構成を図１６に示す。
【００７０】
（第５の実施の形態）
更に、本発明の第５の実施の形態の演算増幅器を説明する。
【００７１】
図１７は本実施の形態の演算増幅器のブロック構成を示す。同図の演算増幅器では、図９に示した第３の実施の形態の演算増幅器の構成に対して、更に、第４の電流源２２と、第２のスイッチ回路２３と、第２の比較器２４とを備えたものである。前記第２のスイッチ回路２３は、第１のスイッチ回路１１と同様に、第４の電流源２２の電流を第１の電流源７と第２の電流源６とに振り分ける。また、前記第２の比較器２４は、前記第２のスイッチ回路２３を切換動作させ、その−端子には、入力端子１４を経て基準電圧源１５が接続される一方、＋端子には、第１の比較器１３の＋端子に第１の入力端子１の第１の信号が入力されるのとは異なって、第２の入力端子２に入力される第２の信号が入力される。
【００７２】
図１８は本実施の形態の差動増幅器の具体的回路構成を示す。同図では、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により、第２のレベルシフト回路９、第２の電圧リミット回路２１、第４の電流源２２、第２のスイッチ回路２３及び第２の比較器２４が構成されている。
【００７３】
従って、本実施の形態では、特に、第１及び第２の入力端子１、２の第１及び第２の信号の電圧が接地電位ＶＳＳ近傍のときには、第１及び第２の比較器１３、２４及び第１及び第２のスイッチ回路１２、２３により、第３及び第４の電流源１１、２２の電流が第２の電流源６に流れ込んで、第２の電流源６の電流が第３及び第４の電流源１１、２２の電流により相殺され、第２の差動対４には電流が流れないので、入力された差動信号は第１の差動対５のみで電流に変換される。一方、第１及び第２の入力端子１、２の第１及び第２の信号の電圧が基準電圧源１５の電圧を越えると、第１及び第２の比較器１３、２４及びスイッチ回路１２、２３により、第３及び第４の電流源１１、２２の電流が第１の電流源７に流れ込んで第１の電流源７の電流が相殺され、第１の差動対５には電流が流れず、入力された差動信号は第２の差動対４のみで電流に変換される。他の動作及び効果は図１及び図９の演算増幅器と同様であるので、その説明を省略する。
【００７４】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１９に、その具体的回路構成を図２０に示す。
【００７５】
（第６の実施の形態）
次に、本発明の第６の実施の形態の演算増幅器を説明する。
【００７６】
図２１は本実施の形態の差動増幅器のブロック構成を示す。本実施の形態の演算増幅器は、図１３に示した第４の実施の形態の演算増幅器に対して、更に、前記図１７に示した第５の実施の形態と同様に、第４の電流源２２と、第２のスイッチ回路２３と、第２の比較器２４とを追加したものである。その他の構成は図１３の演算増幅器と同一である。図２２は図２１の演算増幅器の具体的回路構成を示す。
【００７７】
従って、本実施の形態では、第４の実施の形態と第５の実施の形態とを合わせた作用及び効果が得られる。
【００７８】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図２３に、その具体的回路構成を図２４に示す。
【００７９】
（第７の実施の形態）
更に、本発明の第７の実施の形態の演算増幅器を図２５に示す。本実施の形態の演算増幅器は、図１３に示した第４の実施の形態の演算増幅器において、第３の電流源１１、スイッチ回路１２及び比較器１３を削除し、これに代えて第３及び第４の電圧リミット回路２５、２６を追加したものである。即ち、本実施の形態では、第３の電流源１１の電流を第１又は第２の電流源７、６に流して電流を相殺する構成を採用せず、２対の電圧リミット回路２０、２１及び２５、２６により、第１の差動対５と第２の差動対４の電流変換作用を切り換えるようにしたものである。
【００８０】
前記第３及び第４の電圧リミット回路２５、２６は、第３及び第４のレベルシフト回路１８、１９で電圧レベルシフトされた差動信号の電圧を基準電圧源１５の電圧以上に制限し、この電圧制限した差動信号を第１の差動対４に出力して電流に変換させる。
【００８１】
図２６は、図２５に示した演算増幅器のうち差動増幅器の具体的回路構成を示す。同図では、３個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０、Ｍ１９により第１のレベルシフト回路８及び第１の電圧リミット回路２０を構成し、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により第２のレベルシフト回路９及び第２の電圧リミット回路２１を構成する。また、３個のｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１５、Ｍ２０により第３のレベルシフト回路１８及び第３の電圧リミット回路２５を構成し、３個のｎチャンネルＭＯＳトランジスタＭ１６、Ｍ１７、Ｍ２１により第４のレベルシフト回路１９及び第３の電圧リミット回路２６を構成する。
【００８２】
以上のように構成された本実施の形態の差動増幅器の動作を、以下、図２５及び図２６を用いて説明する。
【００８３】
図２５において、第１及び第２の入力端子１、２の差動信号を構成する第１及び第２の信号の各電圧が基準電圧源１５の電圧よりも低い際には、入力された差動信号は第１及び第２のレベルシフト回路８、９を通り、更に第１及び第２の電圧リミット回路２０、２１を通って、第１の差動対５で電流に変換された後、電流合成及び増幅回路１０を通って、出力端子３から増幅、出力される。一方、前記差動信号は第３及び第４のレベルシフト回路１８、１９を通るが、第３及び第４の電圧リミット回路２５、２６により遮断されて、第２の差動対４には至らない。従って、差動信号の電圧が基準電圧源１５の電圧よりも低い際には、差動増幅器の変換率ｇｍは、第１の差動対５を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスをｇｍｎとして、
ｇｍ＝ｇｍｎ
で表現される。
【００８４】
次に、第１及び第２の入力端子１、２の第１及び第２の信号の各電圧が基準電圧源１５の電圧以上の際には、前記とは逆に、第３及び第４のレベルシフト回路１８、１９を通り、第３及び第４の電圧リミット回路２５、２６を通って、第２の差動対４で電流に変換された後、電流合成及び増幅回路１０を通って増幅され、出力端子３から出力される。他方、前記差動信号は第１及び第２のレベルシフト回路８、９を通るが、第１及び第２の電圧リミット回路２０、２１で遮断されて、第１の差動対５には至らない。従って、差動信号の電圧が基準電圧源１５の電圧以上高い際には、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
で表現される。従って、全入力動作電圧範囲で利得が等しくなる。
【００８５】
続いて、図２６を用いて動作を更に詳細に説明する。第１及び第２の入力端子１、２の差動信号の電圧が基準電圧源１５の電圧未満の際には、入力された差動信号はｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０を通り、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７を通って、出力端子１６、１７から差動増幅器の電流出力として出力される。他方、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６は遮断されて、差動信号は第２の差動対４を構成するｎチャンネルＭＯＳトランジスタＭ１、Ｍ２には通らない。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
で表現される。
【００８６】
一方、第１及び第２の入力端子１、２の差動信号の電圧が基準電圧源１５の電圧以上高い際には、入力された差動信号は、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６を通り、更に第２の差動対４を構成するｎチャンネルＭＯＳトランジスタＭ１、Ｍ２を通り、出力端子１６、１７から差動増幅器の電流出力として出力される。他方、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０は遮断されて、第１の差動対５を構成するｎチャンネルＭＯＳトランジスタＭ６、Ｍ７に差動信号は通らない。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となる。従って、全入力動作電圧範囲で利得が等しくなる。
【００８７】
しかも、２対の電圧リミット回路２０、２１及び２５、２６は、図２６から判るように、ｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９、Ｍ５、Ｍ１８及びｎチャンネルＭＯＳトランジスタＭ１４、Ｍ２０、Ｍ１６、Ｍ２１により構成されるが、カレントミラー回路を構成しないので、高速な切り換え動作が可能であり、演算増幅器が高速に動作する。
【００８８】
また、差動信号は、その電圧が基準電圧源１５の電圧未満の場合には第１及び第２のレベルシフト回路８、９を通り、基準電圧源１５の電圧以上の場合には第３及び第４のレベルシフト回路１８、１９を通るので、全入力動作電圧範囲で利得損失や周波数特性の劣化が均一になる。
【００８９】
尚、図２６の差動増幅器では、動作条件として、ｐチャンネルＭＯＳトランジスタＭ４、Ｍ９が飽和領域で動作し、且つｎチャンネルＭＯＳトランジスタＭ１、Ｍ２が動作するときにはｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作し、一方、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７が動作するときにはｎチャンネルＭＯＳトランジスタＭ８が飽和領域で動作するように基準電圧源１５の電圧を選定すれば良い。また、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ８が飽和動作で動作するように、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７のゲート幅及びゲート長を選べば良い。更に、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ３が飽和動作で動作するように、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６、ｎチャンネルＭＯＳトランジスタＭ１、Ｍ２のゲート幅及びゲート長を選べば良い。
【００９０】
本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図２７に、その具体的回路構成を図２８に示す。
【００９１】
【発明の効果】
以上説明したように、請求項１及び請求項２記載の発明によれば、全入力動作電圧範囲において利得が等しく、且つ、高速に動作することができる差動増幅器及び演算増幅器を実現できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の演算増幅器のブロック構成を示す図である。
【図２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図３】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図５】 本発明の第２の実施の形態の演算増幅器のブロック構成を示す図である。
【図６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図７】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図９】 本発明の第３の実施の形態の演算増幅器のブロック構成を示す図である。
【図１０】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１１】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図１２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１３】 本発明の第４の実施の形態の演算増幅器のブロック構成を示す図である。
【図１４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１５】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図１６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１７】 本発明の第５の実施の形態の演算増幅器のブロック構成を示す図である。
【図１８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１９】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２０】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２１】 本発明の第６の実施の形態の演算増幅器のブロック構成を示す図である。
【図２２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２３】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２５】 本発明の第７の実施の形態の演算増幅器のブロック構成を示す図である。
【図２６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２７】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２９】 非特許文献１の差動増幅器の回路構成を示す図である。
【図３０】 同差動増幅器をｐチャンネルＭＯＳトランジスタで構成した回路を示す図である。
【図３１】 特許文献１の増幅器の具体的回路構成を示す図である。
【図３２】 同増幅器のブロック回路構成を示す図である。
【図３３】 特許文献２の増幅器の具体的回路構成を示す図である。
【図３４】 同増幅器のブロック回路構成を示す図である。
【図３５】 特許文献３の増幅器の具体的回路構成を示す図である。
【図３６】 同増幅器のブロック回路構成を示す図である。
【符号の説明】
１ 第１の入力端子
２ 第２の入力端子
３ 出力端子
４ 第２の差動対
５ 第１の差動対
６ 第２の電流源
７ 第１の電流源
１１ 第３の電流源
８ 第１のレベルシフト回路
９ 第２のレベルシフト回路
１０ 電流合成及び増幅回路
１２ スイッチ回路
１３ 比較器
１５ 基準電圧源
１６ 第１の出力端子
１７ 第２の出力端子
１８ 第３のレベルシフト回路
１９ 第４のレベルシフト回路
２０ 第１の電圧リミット回路
２１ 第２の電圧リミット回路
２２ 第４の電流源
２３ 第２のスイッチ回路
２４ 第２の比較器
２５ 第３の電圧リミット回路
２６ 第４の電圧リミット回路
Ｍ１２ ＭＯＳトランジスタ（第１のトランジスタ）
Ｍ１３ ＭＯＳトランジスタ（第２のトランジスタ）
ＶＤＤ 正電源印加端子
ＶＳＳ 負電源印加端子又は接地端子
【発明の属する技術分野】
本発明は、電子機器や半導体集積回路の増幅器に使用される差動増幅器及び演算増幅器に関する。
【０００２】
【従来の技術】
従来、電子機器や半導体集積回路の増幅器に使用される差動増幅器として、非特許文献１及び非特許文献２に開示されたものがある。
【０００３】
図２９は前記非特許文献１や非特許文献２に記載された従来の差動増幅器の回路図を示す。同図において、１、２は差動信号を入力する第１及び第２の入力端子、Ｍ１及びＭ２は差動対を構成するｎチャンネルＭＯＳトランジスタであって、前記第１及び第２の入力端子に入力された信号をゲートに受ける。Ｍ３は差動増幅器のテール電流源を構成するｎチャンネルＭＯＳトランジスタ、ＮＧＢはこのｎチャンネルＭＯＳトランジスタを電流源として動作させるためのゲート電圧印加端子、ＶＳＳは回路の負電源又は接地を印加するための端子、１６、１７は前記差動対Ｍ１、Ｍ２により電流に変換された信号を出力する出力端子である。
【０００４】
このように構成された差動増幅器の動作を説明する。第１及び第２の入力端子１、２に入力された差動信号の電圧差に応じて、ｎチャンネルＭＯＳトランジスタＭ３の電流を２個のｎチャンネルＭＯＳトランジスタＭ１、Ｍ２で電流を分配する。差動信号を構成する２つの信号が等しい入力電圧を持つとき、電流の変換率はコンダクタンスｇｍと定義され、差動対を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスｇｍをｇｍｎとして、
ｇｍｎ＝Ｉｄｓ／（Ｖｇｓ−Ｖｔｈｎ）
で表現される。ここで、ＩｄｓはＭＯＳトランジスタに流れる電流、Ｖｇｓはゲート- ソース間電圧、ＶｔｈｎはｎチャンネルＭＯＳトランジスタの閾値電圧である。
【０００５】
しかしながら、入力信号の電圧が低い場合には、ｎｃｈＭＯＳトランジスタＭ３が線形領域で動作するために、流れる電流が減ってしまい、本来の動作が得られなくなる。従って、図２９の従来回路では、入力動作電圧範囲が、テール電流源を構成するｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作する電圧範囲に限定されてしまうという欠点がある。
【０００６】
図３０は、図２９の従来回路と同一機能をｐチャンネルＭＯＳトランジスタで構成した差動増幅器を示す。同図において、１、２は入力端子、Ｍ２２及びＭ２３は差動対を構成するｐチャンネルＭＯＳトランジスタ、Ｍ２４は差動増幅器のテール電流源を構成するｐチャンネルＭＯＳトランジスタ、ＰＧＢはｐチャンネルＭＯＳトランジスタを電流源として動作させるためのゲート電圧印加端子、ＶＤＤは回路の正電源を印加するための端子、３４、３５は電流に変換された信号を出力する出力端子である。
【０００７】
このように構成された差動増幅器においても、ｎチャンネルＭＯＳトランジスタで構成した回路と同様に、電流の変換率はコンダクタンスｇｍとして得られる。従って、ｐチャンネルＭＯＳトランジスタのコンダクタンスｇｍをｇｍｐとして、
ｇｍｐ＝Ｉｄｓ／（Ｖｓｇ−Ｖｔｈｐ）
ここで、ＩｄｓはＭＯＳトランジスタに流れる電流、Ｖｓｇはソース- ゲート間電圧、ＶｔｈｐはｐチャンネルＭＯＳトランジスタの閾値電圧である。
【０００８】
しかしながら、図３０に示した差動増幅器では、入力電圧が高い場合には、ｐチャンネルＭＯＳトランジスタＭ２４が線形領域で動作するために、流れる電流が減ってしまい、本来の動作が得られなくなる。従って、図３０の差動増幅器でも、入力動作電圧範囲が、テール電流源を構成するｐチャンネルＭＯＳトランジスタＭ２４が飽和領域で動作する電圧範囲に制限されてしまうという欠点を持っている。
【０００９】
このように、図２９及び図３０に示した差動増幅器では、入力動作電圧範囲に制限があるという課題があった。
【００１０】
そこで、このような課題を解消して全入力動作電圧範囲で動作する増幅器として、従来、特許文献１に記載されたものがある。
【００１１】
図３１は、前記特許文献１に記載の増幅器の部分である差動増幅器の回路図である。図３１において、Ｍ６とＭ７は差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ２７とＭ２８は差動対を構成するｐチャンネルＭＯＳトランジスタ、６、７、３２、３６は各々の差動増幅器を構成するテール電流源、２７、３８は差動増幅器のテール電流源の電流を打ち消すための電流源、Ｍ２５とＭ２６はテール電流源６、７の動作状態を検出し、電流源３８をオンオフさせるｎチャンネルＭＯＳトランジスタ、Ｍ２９とＭ３０はテール電流源３２、３６の動作状態を検出し、電流源２７をオンオフさせるｐチャンネルＭＯＳトランジスタである。
【００１２】
更に、図３２は前記特許文献１の増幅器の動作を説明するブロック図である。同図において、４はｎチャンネルＭＯＳトランジスタＭ１とＭ２とで構成される差動対、５はｎチャンネルＭＯＳトランジスタＭ６とＭ７とで構成される差動対、３０はｐチャンネルＭＯＳトランジスタＭ２７とＭ２８とで構成される差動対、３１はｐチャンネルＭＯＳトランジスタＭ２２とＭ２３とで構成される差動対、２８はｐチャンネルＭＯＳトランジスタＭ２９とＭ３０とで構成されるスイッチ、２９はｎチャンネルＭＯＳトランジスタＭ６とＭ７との動作により発生するスイッチ、３７はｎチャンネルＭＯＳトランジスタＭ２５とＭ２６とにより構成されるスイッチ、３３はｐチャンネルＭＯＳトランジスタＭ２２とＭ２３との動作により発生するスイッチ、１０は差動増幅器の出力端子から出力される電流を合成及び増幅する電流合成及び電流増幅回路、３は演算増幅器の出力である。
【００１３】
このように構成された差動増幅器の動作を説明する。この特許文献１の増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とｐチャンネルＭＯＳトランジスタによる差動対とを組み合わせて動作させることにより、既述した図２９及び図３０で説明した従来回路の課題である差動増幅器の入力電圧動作範囲の制限を解決している。つまり、この特許文献１の増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対３０と差動対３１が動作し、中間電圧では差動対５と差動対３０が動作し、回路の正電源ＶＤＤ近傍の高電圧では差動対４と差動対５が動作する。従って、差動増幅器の変換率ｇｍは３種の場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝２・ｇｍｐで表現され、
中間電圧では、
ｇｍ＝ｇｍｎ＋ｇｍｐで表現され、
電源電圧ＶＤＤ近傍では、
ｇｍ＝２・ｇｍｎで表現される。
【００１４】
従って、前記特許文献１の増幅器を構成する差動増幅器は、全入力電圧範囲で動作できるものの、差動増幅器の変換率ｇｍを一定に保つためには、
ｇｍｎ＝ｇｍｐ
の関係が必要条件となる。これは、拡散プロセスのばらつきを加味すると、必ずしも守ることはできない。従って、特許文献１の増幅器を構成する差動増幅器では、全入力電圧範囲で動作可能であるものの、全入力電圧範囲で変換率を一定に保つためには、ｎチャンネルＭＯＳトランジスタ特性とｐチャンネルＭＯＳトランジスタ特性とを同等にする必要性が生じる欠点がある。尚、この特許文献１の差動増幅器では、差動増幅器の出力形式が、ｎチャンネルＭＯＳトランジスタによる差動対ではＶＤＤ近傍の出力電圧に、ｐチャンネルＭＯＳトランジスタによる差動対ではＶＳＳ近傍の動作電圧になるため、各々、動作電圧点の異なる電流を合成しなければならず、電流合成が複雑になる欠点もある。
【００１５】
また、従来、全入力動作電圧範囲で動作する増幅器として、特許文献２に記載されたものがある。
【００１６】
図３３は、前記特許文献２に記載の演算増幅器の部分である差動増幅器の回路図を示す。図３３において、Ｍ５、Ｍ１０は入力信号をレベルシフトするｐチャンネルＭＯＳトランジスタ、Ｍ１とＭ２は差動対を構成するｎチャンネルＭＯＳトランジスタ、Ｍ６とＭ７は他の差動対を構成するｎチャンネルＭＯＳトランジスタ、６、７は各々の差動増幅器を構成するテール電流源、３９、４０はｐチャンネルＭＯＳトランジスタを駆動する電流源である。
【００１７】
更に、図３４は前記図３３に具体的に示した特許文献２の演算増幅器の動作を説明するためのブロック図である。同図において、８、９は差動信号の電圧レベルを移動するためのレベルシフト回路、４、５はｎチャンネルＭＯＳトランジスタで構成される差動対、１０は差動増幅器の出力端子から出力される電流を合成及び増幅する回路、３は演算増幅器の出力である。
【００１８】
このように構成された特許文献２の差動増幅器の動作を説明する。この特許文献２の演算増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とレベルシフト回路とを組み合わせて動作させ、図２９において説明した従来の課題である差動増幅器の入力動作電圧範囲の制限を解決している。つまり、特許文献２の演算増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対５が動作し、中間電圧では差動対４と差動対５が動作し、回路の正電源ＶＤＤ近傍の高電圧では差動対４が動作する。従って、差動増幅器の変換率ｇｍは３つの場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝ｇｍｎで表現され、
中間電圧では、
ｇｍ＝２・ｇｍｎで表現され、
電源電位ＶＤＤ近傍では、
ｇｍ＝ｇｍｎ
で表現される。従って、前記特許文献２の演算増幅器を構成する差動増幅器では、全入力電圧範囲で動作できるが、差動対４と差動対５との変換率を各々変更したとしても、差動増幅器の変換率を一定に保つことはできない。従って、特許文献２の演算増幅器を構成する差動増幅器は、全入力電圧範囲で変換率を一定に保つことができないという欠点を持つ。
【００１９】
そこで、従来、全入力電圧範囲で動作できて、しかも、全入力電圧範囲で変換率を一定に保持できる差動増幅器として、特許文献３に記載されたものがある。
【００２０】
図３５は、前記特許文献３の演算増幅器を構成する差動増幅器の回路図を示す。同図において、Ｍ３１、Ｍ３３、Ｍ３５、Ｍ３６、Ｍ３７は差動信号の電圧レベルによる電流変化を測定するための差動増幅器及びダイオード負荷、Ｍ３２、Ｍ３４、Ｍ３８、Ｍ３９は電流引き算回路を構成するｐチャンネルＭＯＳトランジスタ、Ｍ４０、Ｍ４１は電流引き算回路を構成するｎチャンネルＭＯＳトランジスタである。他の回路構成は図３３と同様である。
【００２１】
図３６は、前記特許文献３の演算増幅器の動作を説明するブロック図を示す。同図において、４１は差動信号の電圧レベルによる電流変化を測定するための電流測定回路、４２は電流測定回路４１で検出した電流を本来の電流から引き算するための電流引き算回路、Ｍ８は前記電流引き算回路４２の出力により制御されるテール電流源である。
【００２２】
このように構成された特許文献３の差動増幅器の動作を説明する。この特許文献３の演算増幅器では、ｎチャンネルＭＯＳトランジスタによる差動対とレベルシフト回路とを組み合わせて動作させ、前記図２９において説明した従来の課題である差動増幅器の入力動作電圧範囲の制限を解決している。つまり、この特許文献３の演算増幅器では、回路の負電源ＶＳＳ近傍電圧では差動対５が動作し、中間電圧では電流検出回路４１及び電流引き算回路４２によりｎチャンネルＭＯＳトランジスタＭ８の電流を止めて電流差動対４のみが動作し、回路の正電源ＶＤＤ近傍の高電圧でも差動対４が動作する。従って、差動増幅器の変換率ｇｍは２つの場合があり、接地電位ＶＳＳ近傍では、
ｇｍ＝ｇｍｎ
中間電圧及び電源電位ＶＤＤ近傍では、
ｇｍ＝ｇｍｎ
となる。
【００２３】
従って、前記特許文献３の演算増幅器を構成する差動増幅器は、全入力電圧範囲で動作でき、しかも差動増幅器の変換率を一定に保持することができる。
【００２４】
【非特許文献１】
「半導体回路設計技術」（玉井徳迪監修、日経ＢＰ社出版、１版、３０８ページ）
【００２５】
【非特許文献２】
Analysis and Design of Analog Integrated Circuits (Paul R. Gray、Robert G. Meyer著、John Wiley & Sons出版、Third Edition、２４４ページ）
【００２６】
【特許文献１】
特表平１１−５００８８３号公報
【００２７】
【特許文献２】
特開平８−１８３５５号公報
【００２８】
【特許文献３】
特開平８−１８３５４号公報
【００２９】
【発明が解決しようとする課題】
しかしながら、前記特許文献３の差動増幅器では、高速で大振幅の入力信号には素早く応答することができない欠点があった。即ち、電流測定回路４１及び電流引き算回路４２にカレントミラー回路（（Ｍ３１とＭ３２）、（Ｍ３８とＭ３９））が用いられており、このカレントミラー回路は、そのオフからオンへの動作時には、所期通りの動作速度が確保されるが、オンからオフへの動作時には、ＭＯＳトランジスタのゲート容量に蓄積された電荷を素早く抜くことができないために、動作速度が遅くなる欠点がある。このように、特許文献３の演算増幅器を構成する差動増幅器では、高速に動作できない欠点があった。
【００３０】
本発明は、前記従来の課題を解決するものであり、その目的は、差動増幅器及び演算増幅器において、信号を増幅する場合に全入力動作電圧範囲において利得が等しく、且つ、高速に動作することができるようにすることにある。
【００３１】
【課題を解決するための手段】
前記の目的を達成するために、本発明の差動増幅器では、前記図３４に示した特許文献２の増幅器のように、２つの差動対と、電流源と、２個のレベルシフト回路を備えた構成に対して、カレントミラー回路を有する電流測定回路や電流引き算回路を使用せず、これに代えて、カレントミラー回路を備えない比較器及びスイッチでもって同様の機能を奏する増幅器を構成することとする。
【００３２】
即ち、請求項１記載の発明の差動増幅器は、第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、基準電圧源と、前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、第３の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、第４の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えたことを特徴とする。
【００３３】
請求項２記載の発明の差動増幅器は、第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、基準電圧源と、前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、第３の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第３及び第４のレベルシフト回路を備え、前記第２の差動対及び第２の電流源は、前記第１及び第２の入力端子に入力された差動信号に代えて、前記第３及び第４のレベルシフト回路によりレベルシフトされた差動信号を電流に変換し、更に、第４の電流源と、前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えたことを特徴とする。
【００３４】
以上の構成により、請求項１及び２記載の発明では、差動信号を構成する第１又は第２の信号のうち一方の例えば第１の信号の電圧が基準電圧源の電圧値未満の際には、比較器がこれを検知して、スイッチ回路が例えば第１の電源源側に切換わり、第３の電流源の電流が第１の電流源に流れて、第１の差動対に電流が流れることが阻止される。その結果、入力された差動信号は第２の差動対のみを経て出力される。一方、第１の信号の電圧が基準電圧源の電圧を越えた状況では、スイッチ回路が今度は第２の電源源側に切換わり、第３の電流源の電流が第２の電流源に流れて、第２の差動対に電流が流れることが阻止されるので、入力された差動信号は第１の差動対のみを経て出力される。従って、第１及び第２の差動対を同一極性のトランジスタで構成すると、全入力動作電圧範囲において利得が等しくなる。しかも、比較器及びスイッチ回路は、従来回路のようにカレントミラー回路を持たない構成であるので、高速な切換え動作が行われて、高速に動作する。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３６】
（第１の実施の形態）
図１は第１の実施の形態における演算増幅器のブロック図を示すものである。
【００３７】
図１において、１、２は第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子であって、この入力端子１、２に入力された第１及び第２の信号は、各々、ｐチャネルＭＯＳトランジスタにより構成される第１及び第２のレベルシフト回路８、９により、その電圧レベルがシフトされる。５はｎチャンネルＭＯＳトランジスタにより構成される第１の差動対、４は前記第１の差動対５と同一極性のｎチャンネルＭＯＳトランジスタにより構成される第２の差動対、７は前記第１の差動対５用の第１の電流源、６は前記第２の差動対４用の第２の電流源であって、前記第１の電流源７と等量の電流を供給する。前記第１の差動対５及び第１の電流源７は、前記第１及び第２のレベルシフト回路８、９によりレベルシフトされた差動信号を電流に変換し、前記第２の差動対４及び第２の電流源６は、前記第１及び第２の入力端子１、２に入力された差動信号を電流に変換する。
【００３８】
また、１１は前記第１及び第２の電流源７、６と等量の電流を供給する第３の電流源、１２は前記第３の電流源１１の電流を第１の電流源７又は第２の電流源６に振り分けるスイッチ回路、１３はスイッチ回路１２を切換動作させるための比較器、１５は電源電圧ＶＤＤと接地電位ＶＳＳとの間の所定電位を持つ基準電圧源であって、この基準電圧源１５は前記比較器１３に判定基準を与えるように入力端子１４を介して比較器１３の−端子に接続される。比較器１３の＋端子には、前記第１の入力端子１に入力される第１の信号（差動信号を構成する２つの信号のうち一方の信号）が入力される。前記比較器１３は、第１の信号の電圧が基準電圧源１５の電圧未満の際には、スイッチ回路１２を第２の電流源６側に切り換え、一方、第１の信号の電圧が基準電圧源１５の電圧以上の際には、スイッチ回路１２を第１の電流源７側に切り換えるよう、スイッチ回路１２を制御する。更に、図１において、１６、１７は前記第１及び第２の差動対５、４の出力を共通にした第１及び第２の出力端子である。以上により、差動増幅器を構成する。
【００３９】
更に、図１において、１０は前記差動増幅器の出力端子１６、１７から出力される電流を合成及び増幅する電流合成及び増幅回路であり、この電流合成及び増幅回路１０と前記差動増幅回路とを含めて演算増幅器を構成する。尚、図１において、３は電流合成及び増幅回路１０の出力端子であって、演算増幅器の出力端子でもある。
【００４０】
図２は、本実施の形態の差動増幅器の具体的な回路構成を示す。同図では、２個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０により第１のレベルシフト回路８を構成し、他の２個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５により第２のレベルシフト回路９を構成する。また、２個のｎチャンネルＭＯＳトランジスタＭ６、Ｍ７により第１の差動対５を、他の２個のｎチャンネルＭＯＳトランジスタＭ１、Ｍ２により第２の差動対４を、ｎチャンネルＭＯＳトランジスタＭ８により第１の電流源７を、ｎチャンネルＭＯＳトランジスタＭ３により第２の電流源６を各々構成する。
【００４１】
更に、図２において、ｐチャンネルＭＯＳトランジスタ（第１のトランジスタ）Ｍ１２と、他のｐチャンネルＭＯＳトランジスタ（第２のトランジスタ）Ｍ１３とにより、比較器１３及びスイッチ回路１２を構成する。また、ｐチャンネルＭＯＳトランジスタＭ１１により第３の電流源１１を構成する。前記比較器１３及びスイッチ回路１２において、ｐチャンネルＭＯＳトランジスタＭ１２のゲートには、第１の入力端子１の第１の信号が入力され、他のｐチャンネルＭＯＳトランジスタＭ１２のゲートには入力端子１４を経て基準電圧源１５（図２では図示せず）が接続される。また、２個のｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３の各ソース（一端）は、第３の電流源１１のｐチャンネルＭＯＳトランジスタＭ１１のドレインに共通に接続され、ｐチャンネルＭＯＳトランジスタＭ１２のドレイン（他端）は第２の電流源６に、他のｐチャンネルＭＯＳトランジスタＭ１３のドレイン（他端）は第１の電流源７に各々接続される。
【００４２】
以上のように構成された本実施の形態の差動増幅器の動作を、以下、図１及び図２を用いて説明する。
【００４３】
図１において、入力端子１の第１の信号の電圧が接地電位ＶＳＳ近傍にあって基準電圧源１５の電圧よりも低いときには、比較器１３及びスイッチ回路１２により、第３の電流源１１の電流は第２の電流源６に流れ込む。これにより、第２の電流源６の電流が第３の電流源１１の電流により相殺されて、第２の差動対４には電流が流れない。この際、入力された差動信号はレベルシフト回路８、９、第１の差動対５、電流合成及び増幅器１０を通り、増幅されて出力端子３から出力される。
【００４４】
このとき、差動増幅器の変換率ｇｍは、第１及び第２の差動対５、４を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスをｇｍｎとして、接地電位ＶＳＳ近傍で、
ｇｍ＝ｇｍｎ
で表現される。入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えるまでは前記の動作が継続される。
【００４５】
次に、入力端子１の第１の電圧が基準電圧源１５の電圧を超えると、比較器１３及びスイッチ回路１２の動作が反転し、第３の電流源１１の電流が今度は第１の電流源７に流れ込む。これにより、第１の電流源７の電流が第３の電流源１１の電流により相殺されて、第１の差動対５には電流が流れない。この際、入力された差動信号は第１の差動対４、電流合成及び増幅器１０を通って増幅されて、出力端子３から出力される。
【００４６】
このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となり、電源電圧ＶＤＤ近傍まで動作することができる。従って、本実施の形態では、第１の信号の電圧が接地電位ＶＳＳから電源電圧ＶＤＤまでの全入力動作電圧範囲において利得が等しい。
【００４７】
更に、比較器１３は、従来備えるカレントミラー回路とは異なり、高速な切り換え動作が可能であるので、演算増幅器は高速に動作できる。
【００４８】
以下、本実施の形態の差動増幅器の更に詳細な動作を図２を用いて説明する。入力端子１の第１の信号の電圧が接地電位ＶＳＳ近傍のときには、ｐチャンネルＭＯＳトランジスタＭ１２が導通し、ｐチャンネルＭＯＳトランジスタＭ１１の電流がｎチャンネルＭＯＳトランジスタＭ３に流れ込む。これにより、ｎチャンネルＭＯＳトランジスタＭ３の電流がｐチャンネルＭＯＳトランジスタＭ１１の電流により相殺され、ｎチャンネルトランジスタＭ１、Ｍ２とには電流が流れない。従って、入力された差動信号は、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７を通り、出力端子１６、１７から差動増幅器の電流出力として出力される。このとき、差動増幅器の変換率ｇｍは、ＶＳＳ近傍で、
ｇｍ＝ｇｍｎ
となる。入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えるまでは前記の動作が継続される。
【００４９】
次に、入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えると、ｐチャンネルＭＯＳトランジスタＭ１３が導通し、ｐチャンネルＭＯＳトランジスタＭ１１の電流がｎチャンネルＭＯＳトランジスタＭ８に流れ込む。これにより、ｎチャンネルＭＯＳトランジスタＭ８の電流がｐチャンネルＭＯＳトランジスタＭ１１の電流により相殺されて、ｎチャンネルトランジスタＭ６、Ｍ７には電流が流れない。従って、入力された差動信号は、ｎチャンネルＭＯＳトランジスタＭ１、Ｍ２を通って、出力端子１６、１７から差動増幅器の電流出力として出力される。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となり、第１の信号の電圧が電源電圧ＶＤＤ近傍までこの状態で動作することができる。
【００５０】
ここで、比較器１３及びスイッチ回路１２は、図２から判るように、カレントミラー回路の構成を有しないので、これ等を構成するｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３は高速な切り換え動作が可能であり、従って差動増幅器は高速に動作する。
【００５１】
尚、図２の差動増幅器では、基準電圧源１５の電圧の選定については、動作条件として、ｐチャンネルＭＯＳトランジスタＭ１１が飽和領域で動作し、且つｎチャンネルＭＯＳトランジスタＭ１、Ｍ２が動作する際にはｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作し、一方、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７が動作する際にはｎチャンネルＭＯＳトランジスタＭ８が飽和領域で動作するように、基準電圧源１５の電圧を選べば良い。また、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ８が飽和動作で動作するように、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０及びｎチャンネルＭＯＳトランジスタＭ６、Ｍ７のゲート幅及びゲート長のサイズを選べば良い。
【００５２】
本実施の形態では、第１の入力端子１の第１の信号を比較器１３の入力端子に入力したが、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良い。その理由は、本実施の形態の差動増幅器を演算増幅器に使用した場合には、第１の入力端子１の第１の信号の電圧と第２の入力端子２の第２の信号の電圧とは演算増幅器のイマジナリショートで等しくなるので、第１及び第２の信号の電圧の何れを使用しても比較検出できるからである。
【００５３】
更に、本実施の形態では、ｎチャンネルＭＯＳトランジスタで構成された差動対４、５を用いて差動増幅器を構成したが、ｐチャンネルＭＯＳトランジスタで構成された差動対を用いて構成しても良いのは勿論である。この構成の演算増幅器のブロック図を図３に、その具体的回路構成の差動増幅器を図４に示す。
【００５４】
（第２の実施の形態）
次に、第２の実施の形態の演算増幅器を説明する。
【００５５】
図５は本実施の形態の演算増幅器のブロック図を示す。同図の演算増幅器は、図１に示した演算増幅器の構成に対して、更に、第１及び第２の入力端子１、２の差動信号の電圧レベルをシフトするためにｎチャネルＭＯＳトランジスタにより構成される第３及び第４のレベルシフト回路１８、１９を追加配置したものである。このレベルシフト回路１８、１９により電圧レベルシフトされた差動信号は第２の差動対４に入力されて、電流に変換される。
【００５６】
図６は、前記図５に示した差動増幅器の具体的回路図を示す。同図では、第３のレベルシフト回路１８は、２個のｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１５により構成され、第４のレベルシフト回路１９は他の２個のｎチャンネルＭＯＳトランジスタＭ１６、Ｍ１７により構成される。
【００５７】
本実施の形態の演算増幅器では、入力端子１の第１の信号の電圧が基準電圧源１５の電圧未満の際には、第１及び第２のレベルシフト回路８、９及び第１の差動対５を経て増幅される一方、第１の信号の電圧が基準電圧源１５の電圧以上の際には、第３及び第４のレベルシフト回路１８、１９及び第２の差動対４を経て増幅される。従って、全入力動作電圧範囲で差動信号は何れか１対のレベルシフト回路８、９又は１８、１９を経るので、全入力動作電圧範囲での利得損失や周波数特性の劣化が均等になる。
【００５８】
本実施の形態の演算増幅器では、全入力動作電圧範囲で利得が等しく、且つ高速動作する点は前記第１の実施の形態と同様である。
【００５９】
また、本実施の形態でも、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良いのは勿論のこと、差動対４、５をｐチャンネルＭＯＳトランジスタで構成した回路構成を採用しても良い。差動対４、５をｐチャンネルＭＯＳトランジスタで構成したブロック構成を図７に、その具体的回路構成を図８に示す。
【００６０】
（第３の実施の形態）
続いて、本発明の第３の実施の形態の演算増幅器を説明する。
【００６１】
図９は本実施の形態の演算増幅器のブロック構成を示す。同図の演算増幅器では、図１に示した演算増幅器の構成に対して、更に第１及び第２の電圧リミット回路２０、２１を追加したものである。
【００６２】
前記第１及び第２の電圧リミット回路２０、２１は、基準電圧源１５に接続されていて、第１及び第２のレベルシフト回路８、９により電圧レベルシフトされた差動信号の電圧を前記基準電圧源１５の電圧未満に制限し、この電圧制限した差動信号を第１の差動対５に出力する。
【００６３】
図１０は本実施の形態の差動増幅器の具体的回路構成を示す。同図では、第１のレベルシフト回路８、スイッチ回路１２、比較器１３、第３の電流源１１及び第１の電圧リミット回路２０が、３個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０、Ｍ１９により構成されている。また、第２のレベルシフト回路９及び第２の電圧リミット回路２１が、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により構成されている。即ち、図１０の差動増幅器では、ｐチャンネルＭＯＳトランジスタＭ９が図２に示したｐチャンネルＭＯＳトランジスタＭ１１（第３の電流源１１）を兼用し、ｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９が図２に示したｐチャンネルＭＯＳトランジスタＭ１２、Ｍ１３（スイッチ回路１２及び比較器１３）を兼用している。尚、本実施の形態では、既述の通り、２個のｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９にスイッチ回路１２及び比較器１３の機能を持たせたが、これに代えて、２個のｐチャンネルＭＯＳトランジスタＭ５、Ｍ１８にスイッチ回路１２及び比較器１３の機能を持たせても良いのは勿論である。
【００６４】
従って、本実施の形態では、特に、入力端子１の第１の信号の電圧が基準電圧源１５の電圧を超えている際には、比較器１３及びスイッチ回路１２により第１の電流源７側が選択されて、第１の電流源７の電流が第３の電流源１１の電流により相殺されて、第１の差動対５には電流が流れないので、入力された差動信号は第１の差動対４により電流に変換されると共に、第１及び第２のレベルシフト回路８、９でレベルシフトされる差動信号の電圧が第１及び第２の電圧リミット回路２０、２１を構成するｐチャンネルＭＯＳトランジスタＭ１８、Ｍ１９により基準電圧源１５の電圧に制限される。従って、このような第１の信号の電圧が基準電圧源１５の電圧を超えている際での第１の差動対５の動作が確実に禁止される。
【００６５】
尚、本実施の形態でも、第２の入力端子２の第２の信号を比較器１３の入力端子に入力しても良いのは勿論のこと、差動対４、５をｐチャンネルＭＯＳトランジスタで構成した回路構成を採用しても良い。この差動対４、５をｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１１に、その具体的回路構成を図１２に示す。
【００６６】
（第４の実施の形態）
次に、本発明の第４の実施の形態の演算増幅器を説明する。
【００６７】
図１３は本実施の形態の演算増幅器を示す。前記第３の実施の形態では、第１及び第２の電圧リミット回路２０、２１を図１に示した第１の実施の形態の演算増幅器の回路構成に付加したが、本実施の形態では、この第１及び第２の電圧リミット回路２０、２１を図５に示した第２の実施の形態の演算増幅器の回路構成に付加したものである。その他の構成は、図５と同一である。図１４は図１３の演算増幅器の具体的回路構成を示す。
【００６８】
従って、本実施の形態では、全入力動作電圧範囲において利得が等しく且つ比較器１３及びスイッチ回路１２により高速な切り換え動作を可能にして高速に動作する差動増幅器を得ることができると共に、２対のレベルシフト回路８、９及び１８、１９を備えて全入力動作電圧範囲での利得損失や周波数特性の劣化を均等にでき、更には、第１の信号の電圧が基準電圧源１５の電圧を超えている際での第１の差動対５の動作を禁止して、切換動作を確実にできる。
【００６９】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１５に、その具体的回路構成を図１６に示す。
【００７０】
（第５の実施の形態）
更に、本発明の第５の実施の形態の演算増幅器を説明する。
【００７１】
図１７は本実施の形態の演算増幅器のブロック構成を示す。同図の演算増幅器では、図９に示した第３の実施の形態の演算増幅器の構成に対して、更に、第４の電流源２２と、第２のスイッチ回路２３と、第２の比較器２４とを備えたものである。前記第２のスイッチ回路２３は、第１のスイッチ回路１１と同様に、第４の電流源２２の電流を第１の電流源７と第２の電流源６とに振り分ける。また、前記第２の比較器２４は、前記第２のスイッチ回路２３を切換動作させ、その−端子には、入力端子１４を経て基準電圧源１５が接続される一方、＋端子には、第１の比較器１３の＋端子に第１の入力端子１の第１の信号が入力されるのとは異なって、第２の入力端子２に入力される第２の信号が入力される。
【００７２】
図１８は本実施の形態の差動増幅器の具体的回路構成を示す。同図では、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により、第２のレベルシフト回路９、第２の電圧リミット回路２１、第４の電流源２２、第２のスイッチ回路２３及び第２の比較器２４が構成されている。
【００７３】
従って、本実施の形態では、特に、第１及び第２の入力端子１、２の第１及び第２の信号の電圧が接地電位ＶＳＳ近傍のときには、第１及び第２の比較器１３、２４及び第１及び第２のスイッチ回路１２、２３により、第３及び第４の電流源１１、２２の電流が第２の電流源６に流れ込んで、第２の電流源６の電流が第３及び第４の電流源１１、２２の電流により相殺され、第２の差動対４には電流が流れないので、入力された差動信号は第１の差動対５のみで電流に変換される。一方、第１及び第２の入力端子１、２の第１及び第２の信号の電圧が基準電圧源１５の電圧を越えると、第１及び第２の比較器１３、２４及びスイッチ回路１２、２３により、第３及び第４の電流源１１、２２の電流が第１の電流源７に流れ込んで第１の電流源７の電流が相殺され、第１の差動対５には電流が流れず、入力された差動信号は第２の差動対４のみで電流に変換される。他の動作及び効果は図１及び図９の演算増幅器と同様であるので、その説明を省略する。
【００７４】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図１９に、その具体的回路構成を図２０に示す。
【００７５】
（第６の実施の形態）
次に、本発明の第６の実施の形態の演算増幅器を説明する。
【００７６】
図２１は本実施の形態の差動増幅器のブロック構成を示す。本実施の形態の演算増幅器は、図１３に示した第４の実施の形態の演算増幅器に対して、更に、前記図１７に示した第５の実施の形態と同様に、第４の電流源２２と、第２のスイッチ回路２３と、第２の比較器２４とを追加したものである。その他の構成は図１３の演算増幅器と同一である。図２２は図２１の演算増幅器の具体的回路構成を示す。
【００７７】
従って、本実施の形態では、第４の実施の形態と第５の実施の形態とを合わせた作用及び効果が得られる。
【００７８】
尚、本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図２３に、その具体的回路構成を図２４に示す。
【００７９】
（第７の実施の形態）
更に、本発明の第７の実施の形態の演算増幅器を図２５に示す。本実施の形態の演算増幅器は、図１３に示した第４の実施の形態の演算増幅器において、第３の電流源１１、スイッチ回路１２及び比較器１３を削除し、これに代えて第３及び第４の電圧リミット回路２５、２６を追加したものである。即ち、本実施の形態では、第３の電流源１１の電流を第１又は第２の電流源７、６に流して電流を相殺する構成を採用せず、２対の電圧リミット回路２０、２１及び２５、２６により、第１の差動対５と第２の差動対４の電流変換作用を切り換えるようにしたものである。
【００８０】
前記第３及び第４の電圧リミット回路２５、２６は、第３及び第４のレベルシフト回路１８、１９で電圧レベルシフトされた差動信号の電圧を基準電圧源１５の電圧以上に制限し、この電圧制限した差動信号を第１の差動対４に出力して電流に変換させる。
【００８１】
図２６は、図２５に示した演算増幅器のうち差動増幅器の具体的回路構成を示す。同図では、３個のｐチャンネルＭＯＳトランジスタＭ９、Ｍ１０、Ｍ１９により第１のレベルシフト回路８及び第１の電圧リミット回路２０を構成し、３個のｐチャンネルＭＯＳトランジスタＭ４、Ｍ５、Ｍ１８により第２のレベルシフト回路９及び第２の電圧リミット回路２１を構成する。また、３個のｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１５、Ｍ２０により第３のレベルシフト回路１８及び第３の電圧リミット回路２５を構成し、３個のｎチャンネルＭＯＳトランジスタＭ１６、Ｍ１７、Ｍ２１により第４のレベルシフト回路１９及び第３の電圧リミット回路２６を構成する。
【００８２】
以上のように構成された本実施の形態の差動増幅器の動作を、以下、図２５及び図２６を用いて説明する。
【００８３】
図２５において、第１及び第２の入力端子１、２の差動信号を構成する第１及び第２の信号の各電圧が基準電圧源１５の電圧よりも低い際には、入力された差動信号は第１及び第２のレベルシフト回路８、９を通り、更に第１及び第２の電圧リミット回路２０、２１を通って、第１の差動対５で電流に変換された後、電流合成及び増幅回路１０を通って、出力端子３から増幅、出力される。一方、前記差動信号は第３及び第４のレベルシフト回路１８、１９を通るが、第３及び第４の電圧リミット回路２５、２６により遮断されて、第２の差動対４には至らない。従って、差動信号の電圧が基準電圧源１５の電圧よりも低い際には、差動増幅器の変換率ｇｍは、第１の差動対５を構成するｎチャンネルＭＯＳトランジスタのコンダクタンスをｇｍｎとして、
ｇｍ＝ｇｍｎ
で表現される。
【００８４】
次に、第１及び第２の入力端子１、２の第１及び第２の信号の各電圧が基準電圧源１５の電圧以上の際には、前記とは逆に、第３及び第４のレベルシフト回路１８、１９を通り、第３及び第４の電圧リミット回路２５、２６を通って、第２の差動対４で電流に変換された後、電流合成及び増幅回路１０を通って増幅され、出力端子３から出力される。他方、前記差動信号は第１及び第２のレベルシフト回路８、９を通るが、第１及び第２の電圧リミット回路２０、２１で遮断されて、第１の差動対５には至らない。従って、差動信号の電圧が基準電圧源１５の電圧以上高い際には、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
で表現される。従って、全入力動作電圧範囲で利得が等しくなる。
【００８５】
続いて、図２６を用いて動作を更に詳細に説明する。第１及び第２の入力端子１、２の差動信号の電圧が基準電圧源１５の電圧未満の際には、入力された差動信号はｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０を通り、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７を通って、出力端子１６、１７から差動増幅器の電流出力として出力される。他方、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６は遮断されて、差動信号は第２の差動対４を構成するｎチャンネルＭＯＳトランジスタＭ１、Ｍ２には通らない。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
で表現される。
【００８６】
一方、第１及び第２の入力端子１、２の差動信号の電圧が基準電圧源１５の電圧以上高い際には、入力された差動信号は、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６を通り、更に第２の差動対４を構成するｎチャンネルＭＯＳトランジスタＭ１、Ｍ２を通り、出力端子１６、１７から差動増幅器の電流出力として出力される。他方、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０は遮断されて、第１の差動対５を構成するｎチャンネルＭＯＳトランジスタＭ６、Ｍ７に差動信号は通らない。このとき、差動増幅器の変換率ｇｍは、
ｇｍ＝ｇｍｎ
となる。従って、全入力動作電圧範囲で利得が等しくなる。
【００８７】
しかも、２対の電圧リミット回路２０、２１及び２５、２６は、図２６から判るように、ｐチャンネルＭＯＳトランジスタＭ１０、Ｍ１９、Ｍ５、Ｍ１８及びｎチャンネルＭＯＳトランジスタＭ１４、Ｍ２０、Ｍ１６、Ｍ２１により構成されるが、カレントミラー回路を構成しないので、高速な切り換え動作が可能であり、演算増幅器が高速に動作する。
【００８８】
また、差動信号は、その電圧が基準電圧源１５の電圧未満の場合には第１及び第２のレベルシフト回路８、９を通り、基準電圧源１５の電圧以上の場合には第３及び第４のレベルシフト回路１８、１９を通るので、全入力動作電圧範囲で利得損失や周波数特性の劣化が均一になる。
【００８９】
尚、図２６の差動増幅器では、動作条件として、ｐチャンネルＭＯＳトランジスタＭ４、Ｍ９が飽和領域で動作し、且つｎチャンネルＭＯＳトランジスタＭ１、Ｍ２が動作するときにはｎチャンネルＭＯＳトランジスタＭ３が飽和領域で動作し、一方、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７が動作するときにはｎチャンネルＭＯＳトランジスタＭ８が飽和領域で動作するように基準電圧源１５の電圧を選定すれば良い。また、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ８が飽和動作で動作するように、ｐチャンネルＭＯＳトランジスタＭ５、Ｍ１０、ｎチャンネルＭＯＳトランジスタＭ６、Ｍ７のゲート幅及びゲート長を選べば良い。更に、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６によるレベルシフト電圧量は、ｎチャンネルＭＯＳトランジスタＭ３が飽和動作で動作するように、ｎチャンネルＭＯＳトランジスタＭ１４、Ｍ１６、ｎチャンネルＭＯＳトランジスタＭ１、Ｍ２のゲート幅及びゲート長を選べば良い。
【００９０】
本実施の形態のように差動対４、５をｎチャンネルＭＯＳトランジスタで構成するのに代えて、ｐチャンネルＭＯＳトランジスタで構成したブロック構成を図２７に、その具体的回路構成を図２８に示す。
【００９１】
【発明の効果】
以上説明したように、請求項１及び請求項２記載の発明によれば、全入力動作電圧範囲において利得が等しく、且つ、高速に動作することができる差動増幅器及び演算増幅器を実現できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の演算増幅器のブロック構成を示す図である。
【図２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図３】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図５】 本発明の第２の実施の形態の演算増幅器のブロック構成を示す図である。
【図６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図７】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図９】 本発明の第３の実施の形態の演算増幅器のブロック構成を示す図である。
【図１０】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１１】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図１２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１３】 本発明の第４の実施の形態の演算増幅器のブロック構成を示す図である。
【図１４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１５】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図１６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１７】 本発明の第５の実施の形態の演算増幅器のブロック構成を示す図である。
【図１８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図１９】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２０】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２１】 本発明の第６の実施の形態の演算増幅器のブロック構成を示す図である。
【図２２】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２３】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２４】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２５】 本発明の第７の実施の形態の演算増幅器のブロック構成を示す図である。
【図２６】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２７】 同演算増幅器をｐチャンネルＭＯＳトランジスタで構成した場合のブロック構成を示す図である。
【図２８】 同演算増幅器内の差動増幅器の具体的回路構成を示す図である。
【図２９】 非特許文献１の差動増幅器の回路構成を示す図である。
【図３０】 同差動増幅器をｐチャンネルＭＯＳトランジスタで構成した回路を示す図である。
【図３１】 特許文献１の増幅器の具体的回路構成を示す図である。
【図３２】 同増幅器のブロック回路構成を示す図である。
【図３３】 特許文献２の増幅器の具体的回路構成を示す図である。
【図３４】 同増幅器のブロック回路構成を示す図である。
【図３５】 特許文献３の増幅器の具体的回路構成を示す図である。
【図３６】 同増幅器のブロック回路構成を示す図である。
【符号の説明】
１ 第１の入力端子
２ 第２の入力端子
３ 出力端子
４ 第２の差動対
５ 第１の差動対
６ 第２の電流源
７ 第１の電流源
１１ 第３の電流源
８ 第１のレベルシフト回路
９ 第２のレベルシフト回路
１０ 電流合成及び増幅回路
１２ スイッチ回路
１３ 比較器
１５ 基準電圧源
１６ 第１の出力端子
１７ 第２の出力端子
１８ 第３のレベルシフト回路
１９ 第４のレベルシフト回路
２０ 第１の電圧リミット回路
２１ 第２の電圧リミット回路
２２ 第４の電流源
２３ 第２のスイッチ回路
２４ 第２の比較器
２５ 第３の電圧リミット回路
２６ 第４の電圧リミット回路
Ｍ１２ ＭＯＳトランジスタ（第１のトランジスタ）
Ｍ１３ ＭＯＳトランジスタ（第２のトランジスタ）
ＶＤＤ 正電源印加端子
ＶＳＳ 負電源印加端子又は接地端子
Claims (2)
- 第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、
前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、
基準電圧源と、
前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、
前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、
前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、
第３の電流源と、
前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、
前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、
前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、
第４の電流源と、
前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、
前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えた
ことを特徴とする差動増幅器。 - 第１の信号及び第２の信号よりなる差動信号を入力する第１及び第２の入力端子と、
前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第１及び第２のレベルシフト回路と、
基準電圧源と、
前記第１及び第２のレベルシフト回路でレベルシフトされた差動信号を前記基準電圧源の電圧で電圧制限する第１及び第２の電圧リミット回路と、
前記第１及び第２の電圧リミット回路により電圧制限された差動信号を電流に変換する第１の差動対及び第１の電流源と、
前記第１及び第２の入力端子に入力された差動信号を電流に変換する第２の差動対及び第２の電流源と、
第３の電流源と、
前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する比較器と、
前記比較器の比較結果に応じて、前記第３の電流源の電流を前記第１の電流源又は第２の電流源に振り分けるスイッチ回路と、
前記第１の差動対の出力と前記第２の差動対の出力とを共通にした第１及び第２の出力端子とを備えると共に、
前記第１及び第２の入力端子に入力された第１及び第２の信号の電圧をシフトする第３及び第４のレベルシフト回路を備え、
前記第２の差動対及び第２の電流源は、前記第１及び第２の入力端子に入力された差動信号に代えて、前記第３及び第４のレベルシフト回路によりレベルシフトされた差動信号を電流に変換し、
更に、第４の電流源と、
前記第１又は第２の入力端子に入力された第１又は第２の信号の電圧と前記基準電圧源の電圧とを比較する第２の比較器と、
前記第２の比較器の比較結果に応じて、前記第４の電流源の電流を前記第１の電流源又は第２の電流源に振り分ける第２のスイッチ回路とを備えた
ことを特徴とする差動増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295098A JP3990966B2 (ja) | 2002-10-08 | 2002-10-08 | 差動増幅器 |
| PCT/JP2003/012922 WO2004034576A1 (ja) | 2002-10-08 | 2003-10-08 | 差動増幅器及び演算増幅器 |
| US10/510,388 US7116170B2 (en) | 2002-10-08 | 2003-10-08 | Differential amplifier and calculation amplifier |
| CNB2003801005820A CN100553123C (zh) | 2002-10-08 | 2003-10-08 | 差动放大器及运算放大器 |
| US11/518,919 US7215195B2 (en) | 2002-10-08 | 2006-09-12 | Differential amplifier and operational amplifier |
| US11/730,976 US7271652B2 (en) | 2002-10-08 | 2007-04-05 | Differential amplifier and operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295098A JP3990966B2 (ja) | 2002-10-08 | 2002-10-08 | 差動増幅器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007117331A Division JP4388096B2 (ja) | 2007-04-26 | 2007-04-26 | 差動増幅器及び演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134871A JP2004134871A (ja) | 2004-04-30 |
| JP3990966B2 true JP3990966B2 (ja) | 2007-10-17 |
Family
ID=32089203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002295098A Expired - Fee Related JP3990966B2 (ja) | 2002-10-08 | 2002-10-08 | 差動増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7116170B2 (ja) |
| JP (1) | JP3990966B2 (ja) |
| CN (1) | CN100553123C (ja) |
| WO (1) | WO2004034576A1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4930508B2 (ja) * | 2006-06-13 | 2012-05-16 | 株式会社ニコン | 顕微鏡装置 |
| US7792506B1 (en) * | 2006-10-20 | 2010-09-07 | Triquint Semiconductor, Inc. | Power-control circuit with threshold limiting characteristics |
| CN100529675C (zh) * | 2007-12-11 | 2009-08-19 | 中国科学技术大学 | 双通道差分抗干扰电流放大电路 |
| US8232834B2 (en) * | 2009-05-07 | 2012-07-31 | Analog Devices, Inc. | Boosting xDSL amplifier supply power on-demand |
| KR101062744B1 (ko) * | 2009-05-15 | 2011-09-06 | 주식회사 하이닉스반도체 | 차동 증폭 장치 |
| US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
| US9288082B1 (en) * | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
| US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
| JP5825260B2 (ja) * | 2010-09-15 | 2015-12-02 | ミツミ電機株式会社 | 差動回路 |
| US8791691B2 (en) * | 2011-03-24 | 2014-07-29 | Lsi Corporation | Fully differential signal peak detection architecture |
| CN105379170B (zh) | 2013-04-16 | 2019-06-21 | 康杜实验室公司 | 高带宽通信接口方法和*** |
| WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
| US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
| US9100232B1 (en) | 2014-02-02 | 2015-08-04 | Kandou Labs, S.A. | Method for code evaluation using ISI ratio |
| US9363114B2 (en) | 2014-02-28 | 2016-06-07 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
| US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
| US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
| EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
| KR102243423B1 (ko) | 2014-07-21 | 2021-04-22 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
| EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
| JP6503663B2 (ja) * | 2014-09-10 | 2019-04-24 | 住友電気工業株式会社 | 差動増幅回路 |
| US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
| EP3314835B1 (en) | 2015-06-26 | 2020-04-08 | Kandou Labs S.A. | High speed communications system |
| US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
| WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
| US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
| WO2017185070A1 (en) | 2016-04-22 | 2017-10-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
| US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
| US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
| US10333741B2 (en) | 2016-04-28 | 2019-06-25 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
| US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
| US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
| US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
| US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
| US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
| JP2018205223A (ja) * | 2017-06-08 | 2018-12-27 | 三菱電機株式会社 | ゲイン制御増幅装置 |
| US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
| US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
| US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
| US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
| US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
| CN112805972B (zh) | 2018-06-12 | 2024-04-23 | 康杜实验室公司 | 用于多线路总线正交码的无源多输入比较器 |
| US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
| KR102579595B1 (ko) | 2018-09-10 | 2023-09-18 | 칸도우 랩스 에스에이 | 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저 |
| US10680634B1 (en) | 2019-04-08 | 2020-06-09 | Kandou Labs, S.A. | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit |
| US10608849B1 (en) | 2019-04-08 | 2020-03-31 | Kandou Labs, S.A. | Variable gain amplifier and sampler offset calibration without clock recovery |
| US10721106B1 (en) | 2019-04-08 | 2020-07-21 | Kandou Labs, S.A. | Adaptive continuous time linear equalization and channel bandwidth control |
| US10574487B1 (en) | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
| US11303484B1 (en) | 2021-04-02 | 2022-04-12 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling |
| US11374800B1 (en) | 2021-04-14 | 2022-06-28 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using peak detector |
| US11456708B1 (en) | 2021-04-30 | 2022-09-27 | Kandou Labs SA | Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918398A (en) * | 1989-02-10 | 1990-04-17 | North American Philips Corporation, Signetics Division | Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage |
| JPH0690125A (ja) * | 1992-09-08 | 1994-03-29 | Fujitsu Ten Ltd | 差動入力回路 |
| JP2845699B2 (ja) * | 1992-11-30 | 1999-01-13 | 三菱電機株式会社 | 増幅回路 |
| JP3325707B2 (ja) * | 1994-07-04 | 2002-09-17 | 旭化成マイクロシステム株式会社 | 演算増幅器 |
| JP3341945B2 (ja) | 1994-07-04 | 2002-11-05 | 旭化成マイクロシステム株式会社 | 演算増幅器 |
| GB9516025D0 (en) | 1995-08-04 | 1995-10-04 | Philips Electronics Uk Ltd | Amplifier |
| JPH0974322A (ja) * | 1995-09-04 | 1997-03-18 | Fuji Photo Film Co Ltd | 可変利得増幅器 |
| JP3545142B2 (ja) * | 1996-11-25 | 2004-07-21 | 三菱電機株式会社 | 差動増幅器 |
| JPH11355066A (ja) * | 1998-06-03 | 1999-12-24 | Sony Corp | 誤差増幅回路 |
| GB2381971B (en) * | 2001-11-08 | 2006-01-11 | Micron Technology Inc | Rail-to-rail CMOS comparator |
| JP3737058B2 (ja) * | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
-
2002
- 2002-10-08 JP JP2002295098A patent/JP3990966B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-08 US US10/510,388 patent/US7116170B2/en not_active Expired - Fee Related
- 2003-10-08 CN CNB2003801005820A patent/CN100553123C/zh not_active Expired - Fee Related
- 2003-10-08 WO PCT/JP2003/012922 patent/WO2004034576A1/ja active Application Filing
-
2006
- 2006-09-12 US US11/518,919 patent/US7215195B2/en not_active Expired - Fee Related
-
2007
- 2007-04-05 US US11/730,976 patent/US7271652B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7271652B2 (en) | 2007-09-18 |
| US7116170B2 (en) | 2006-10-03 |
| CN100553123C (zh) | 2009-10-21 |
| JP2004134871A (ja) | 2004-04-30 |
| US20070182487A1 (en) | 2007-08-09 |
| US7215195B2 (en) | 2007-05-08 |
| CN1692551A (zh) | 2005-11-02 |
| US20070001761A1 (en) | 2007-01-04 |
| US20050151587A1 (en) | 2005-07-14 |
| WO2004034576A1 (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990966B2 (ja) | 差動増幅器 | |
| US7193466B2 (en) | Operational transconductance amplifier with DC offset elimination and low mismatch | |
| US6084476A (en) | Operational amplifier | |
| TWI452830B (zh) | Signal conversion circuit and track-to-rail circuit | |
| US7358810B2 (en) | Buffer amplifier | |
| JP4666346B2 (ja) | 電圧比較器 | |
| KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
| US20060012429A1 (en) | Self biased differential amplifier | |
| JP2004248014A (ja) | 電流源および増幅器 | |
| US6605964B2 (en) | Comparator circuit | |
| KR20120138708A (ko) | 반도체 집적 회로 | |
| US7834693B2 (en) | Amplifying circuit | |
| JP2005020591A (ja) | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ | |
| JP2013192110A (ja) | バイアス電圧生成回路及び差動回路 | |
| JP3809113B2 (ja) | Ｃｍｏｓ演算増幅回路 | |
| US7786804B2 (en) | Driving amplifier circuit with digital control and DC offset equalization | |
| JP4388096B2 (ja) | 差動増幅器及び演算増幅器 | |
| JP4371618B2 (ja) | 差動増幅回路 | |
| JP2007195262A5 (ja) | ||
| US7629849B1 (en) | Driving amplifier circuit with digital control | |
| US7030696B2 (en) | Differential amplifier and semiconductor device | |
| US6710660B1 (en) | Class B power buffer with rail to rail output swing and small deadband | |
| US6903607B2 (en) | Operational amplifier | |
| US7800432B2 (en) | Semiconductor circuit and controlling method thereof | |
| US7161431B2 (en) | Class B amplifier with process variation independent deadband |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |