JP3985537B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3985537B2 JP3985537B2 JP2002024778A JP2002024778A JP3985537B2 JP 3985537 B2 JP3985537 B2 JP 3985537B2 JP 2002024778 A JP2002024778 A JP 2002024778A JP 2002024778 A JP2002024778 A JP 2002024778A JP 3985537 B2 JP3985537 B2 JP 3985537B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- manufacturing
- sidewall
- hydrogen annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 43
- 239000001257 hydrogen Substances 0.000 claims description 43
- 229910052739 hydrogen Inorganic materials 0.000 claims description 43
- 238000000137 annealing Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に形成されたトレンチ内にゲート絶縁膜が形成された構成の半導体装置の製造方法に関し、特にゲート絶縁膜の形成前にトレンチ側壁のクリーニング処理およびトレンチコーナー部の丸め処理をおこなうトレンチＭＯＳ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、トレンチＭＯＳ型半導体装置の製造方法として、半導体基板の表面層にトレンチを形成した後、それにつづいてゲート絶縁膜を形成する方法が知られている。図２０〜図２２は、従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【０００３】
従来は、まずシリコン半導体基板１の表面上に所望のパターンのシリコン酸化膜２を形成し、これをマスクとしてトレンチエッチングをおこない、シリコン半導体基板１にトレンチ３を形成する（図２０）。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜４が生成されるため、トレンチエッチングにつづいて、ＨＦ系エッチング液を用いて側壁保護膜４を除去する。また、シリコン酸化膜２も除去する（図２１）。その後、ゲート絶縁膜５を形成し、トレンチ３内を多結晶シリコン６で埋める（図２２）。そして、ソース・ドレインの形成等をおこなうことにより、トレンチＭＯＳ型半導体装置が形成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法では、側壁保護膜４を除去するためのエッチング液がトレンチ３内に十分に入り込まないことがあり、側壁保護膜４を完全に取り除くことができず、残渣７として残ることがある。残渣７が残ると、均質のゲート絶縁膜５を形成することができないという問題点がある。
【０００５】
また、従来は、トレンチコーナー部の曲率半径が小さく、トレンチコーナー部が尖っており、かつ、トレンチ側壁に凹凸を有するため、ゲート絶縁膜が局所的に薄くなるおそれがある。このように、ゲート絶縁膜に局所的に薄い部分があると、ゲート絶縁膜の耐圧が低くなり、また耐圧のバラツキが大きくなるという問題点がある。これらの原因によって、従来のトレンチＭＯＳ型半導体装置の歩留まりは５０％以下である。
【０００６】
ところで、特開平９−２６０３１２号公報には、トレンチエッチング時にトレンチ底面に発生する残渣を低減するため、あらかじめ半導体基板を水素アニール処理して、基板内酸素濃度を低減しておく方法が開示されている。また、特開平１０−２８４５８８号公報には、トレンチの埋め込み後に水素アニール処理により基板表面を平坦化する方法が開示されている。しかし、いずれの公報も、側壁保護膜の不完全な除去による残渣、またはトレンチ側壁の平坦化については言及していない。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、トレンチ側壁にゲート絶縁膜を形成する前に、トレンチ内部の残渣を除去する処理、トレンチ側壁を平坦化する処理、およびトレンチコーナー部を丸める処理を制御性よく、かつ再現性よくおこなうことが可能な半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板の表面層にトレンチを形成し、該トレンチの側壁に生成された保護膜を除去した後、該トレンチの側壁に沿ってゲート絶縁膜を形成する前に、９５０℃以上１０５０℃以下の温度で水素アニールをおこない、前記トレンチ側壁のクリーニング処理および前記トレンチコーナー部の丸め処理をおこなうことを特徴とする。
【０００９】
この発明によれば、水素アニールによる酸化膜のエッチング作用により、トレンチ内の残渣が除去される。また、水素アニール時の、シリコン原子の表面拡散作用により、トレンチ側壁が平坦化され、またトレンチコーナー部が丸められる。
【００１０】
この発明において、トレンチ側壁のクリーニング処理時には、水素の濃度は５０％以上１００％以下であり、圧力は常圧であり、アニール時間は５秒以上３０秒以下であることを特徴とする。この発明によれば、酸化膜に対する十分なエッチング効果が得られる。
【００１１】
また、この発明において、トレンチコーナー部の丸め処理時には、水素の分圧は１０００ｐｐｍ以上１００％以下であり、圧力は１０ｍＴｏｒｒ以上７６０Ｔｏｒｒ以下であり、アニール時間は１分以上１０分以下であることを特徴とする。この発明によれば、トレンチにボーイングによる逆テーパーが形成されない範囲で、シリコン原子の表面拡散が起こる。
【００１２】
また、この発明において、局所的にシリコン原子の表面拡散を抑制するマスクを設けることを特徴とする。この発明によれば、マスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こり、コーナー部が丸まる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１〜図５は、本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板１１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル等を形成する。ついで、シリコン半導体基板１１の表面上にマスクとなるたとえばシリコン酸化膜１２を形成する（図１）。
【００１４】
つづいて、シリコン酸化膜１２の表面上に、トレンチ形成領域を開口させたパターンのフォトレジスト等のマスクを形成する。このレジストマスクを用いてシリコン酸化膜１２のエッチングをおこない、所定のトレンチパターンを有するマスクを形成する（図２）。そして、このマスクを用いて、たとえば反応性イオンエッチング等による異方性エッチングによってシリコン半導体基板１１のエッチングをおこない、トレンチ１３を形成する。その際、トレンチ側壁にはＳｉＯ2系の側壁保護膜１４が生成される（図３）。つぎに、ＨＦ系エッチング液等を用いてエッチングをおこない、側壁保護膜１４およびシリコン酸化膜１２を除去する。つづいて、水洗およびスピン乾燥をおこなう。
【００１５】
つぎに、常圧で、９５０℃以上１０５０℃以下の高温で水素アニール処理を短時間、たとえば５秒以上３０秒以下の時間でおこなう。水素アニールによる酸化膜のエッチング作用により、トレンチ内部に取りきれずに残ったＳｉＯ2系の残渣、および基板表面やトレンチ内面の自然酸化膜が除去される。このときの水素濃度は、エッチング効果を確保するために５０％以上１００％以下であるのが望ましい。また、この処理により、トレンチ側壁が平坦化され、側壁表面の荒れの発生が抑制される。また、トレンチエッチング時のダメージの回復も進む。
【００１６】
つづいて、１０ｍＴｏｒｒ以上７６０Ｔｏｒｒ以下の圧力で、９５０℃以上１０５０℃以下の高温で水素アニール処理を１分以上１０分以下の時間でおこなう。このときの水素の分圧は１０００ｐｐｍ以上１００％以下である。この水素アニール中にシリコン原子の表面拡散が起こり、トレンチ側壁１３１，１３２がさらに平坦化するとともに、トレンチコーナー部１３３，１３４，１３５，１３６が丸まる（図４）。
【００１７】
その後、ゲート絶縁膜１５を形成し、トレンチ１３内に多結晶シリコン１６を埋め込む（図５）。そして、特に図示しないが、ソース・ドレインの形成、層間絶縁膜、配線、およびパッシベーション膜を形成することによって、図示しないトレンチＭＯＳ型半導体装置が完成する。なお、水素アニール処理前のトレンチ内部に残渣が少ない場合には、後半の水素アニール処理のみで有効である。
【００１８】
ここで、残渣を除去するための水素アニール処理を常圧でおこなうのは、酸化膜のエッチング効果が大きいため、スループットの点で有利であるという理由からである。図６に、酸化膜のエッチングレートと水素アニールの圧力との関係を示す。図６より、圧力が２００Ｔｏｒｒの場合にはエッチングレートが１．４ｎｍであるのに対して、常圧すなわち７６０Ｔｏｒｒでは１．５ｎｍであり、常圧のほうが酸化膜のエッチング効果が大きいのは明らかである。
【００１９】
図７は、上述した水素アニール処理後のトレンチ側壁表面の粗さを示す図であり、図８は、水素アニール処理前のトレンチ側壁表面の粗さを示す図である。両図を比べることにより、トレンチ形成後に水素アニール処理をおこなうことによって、トレンチ側壁が平坦化されることが確認される。
【００２０】
また、コーナー部を丸めるための水素アニール処理を１０５０℃以下の温度でおこなうのは、高温過ぎると、トレンチ形状にボーイングによる逆テーパーが形成されるようになり、それによって図９に示すようなトレンチ形状が図１０に示すような形状となってしまうからである。図９は、トレンチエッチング後、すなわち水素アニール処理前のトレンチの断面写真の模式図である。図１０は、１１５０℃で水素アニール処理をおこなった後のトレンチの断面写真の模式図である。図１０に示すような逆テーパーのトレンチ形状になると、トレンチ１３内を多結晶シリコン１６で埋め込んだときにす（空間）ができるという不都合が生じる。
【００２１】
また、コーナー部を丸めるための水素アニール処理時間が長すぎる場合にも、図１０に示すように、トレンチ形状にボーイングによる逆テーパーが形成されてしまう。したがって、このときの処理時間は上述したように１〜１０分が適当である。
【００２２】
上述した実施の形態１によれば、トレンチ１３を形成し、側壁保護膜１４を除去した後、水素アニール処理をおこなうことにより、酸化膜のエッチング作用によりトレンチ内の残渣を除去することができ、また、シリコン原子の表面拡散作用により、トレンチ側壁１３１，１３２を平坦化し、トレンチコーナー部１３３，１３４，１３５，１３６を丸めることができる。したがって、ゲート耐圧のバラツキが抑制されるとともに、ゲート耐圧が向上するので、半導体装置の信頼性が向上し、さらに歩留まりが改善されるという効果が得られる。
【００２３】
実施の形態２．
図１１〜図１３は、本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。実施の形態２では、実施の形態１と同様にしてトレンチ１３を形成した後、基板表面のトレンチコーナー部１３３，１３４をどの程度の曲率で丸めるかということに応じて、シリコン酸化膜１２をトレンチの縁から後退させる（図１１）。なお、図１１では側壁保護膜は省略されている。
【００２４】
そして、この状態で実施の形態１と同様にして９５０〜１０５０℃の温度で水素アニール処理をおこなう（図１２）。その際、基板表面に残ったシリコン酸化膜１２は、シリコン原子の表面拡散を抑制するマスクとなり、このマスクにより遮蔽された領域ではシリコン原子の表面拡散が抑制される。
【００２５】
その後、シリコン酸化膜１２を取り除く（図１３）。そして、実施の形態１と同様にしてゲート絶縁膜の形成、トレンチ１３の埋め込み、ソース・ドレイン、層間絶縁膜、配線、およびパッシベーション膜の形成をおこない、図示しないトレンチＭＯＳ型半導体装置が完成する。
【００２６】
ここで、水素アニール処理の温度が１１００℃以上になると、図１４に示すトレンチ要部の断面写真の模式図のように、シリコン酸化膜１２とシリコン半導体基板１１との境界部でＳｉＯが形成され蒸発するため、ノッチ１８が形成されるという不都合が生じる。ノッチ１８が形成されると、あとにつづく工程に悪影響を及ぼす。したがって、実施の形態２でも、水素アニール処理の適当な温度範囲は９５０〜１０５０℃である。
【００２７】
上述した実施の形態２によれば、シリコン酸化膜１２よりなるマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こるので、基板表面のトレンチコーナー部１３３，１３４を所望の曲率で、制御性よく、また再現性よく丸めることができる。
【００２８】
実施の形態３．
図１５〜図１９は、本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。実施の形態３では、実施の形態１と同様にしてトレンチ１３を形成した後（図１５）、たとえばシリコン酸化膜１２を付けたまま、トレンチ側壁を平坦化するための水素アニール処理を、常圧で９５０〜１０５０℃の高温で５〜３０秒間おこなう（図１５）。
【００２９】
その後、たとえばトレンチ内面および基板表面に沿ってシリコン窒化膜２１を形成する（図１６）。つづいて、追加のトレンチエッチングをおこない、トレンチ底面のコーナー部１３５，１３６をどの程度の曲率で丸めるかということに応じて、トレンチ側壁のシリコン窒化膜２１がトレンチ底面よりも浅くなるようにする（図１７）。
【００３０】
そして、この状態で実施の形態１と同様に、１０ｍＴｏｒｒ〜７６０Ｔｏｒｒの圧力で、９５０〜１０５０℃の温度で１〜１０分間の水素アニール処理をおこなう（図１８）。このときの水素の分圧は１０００ｐｐｍ〜１００％である。その際、トレンチ側壁のシリコン窒化膜２１は、シリコン原子の表面拡散を抑制するマスクとなり、このマスクにより遮蔽された領域ではシリコン原子の表面拡散が抑制される。
【００３１】
その後、シリコン酸化膜１２およびシリコン窒化膜２１をフッ酸系のエッチング液により取り除く（図１９）。そして、実施の形態１と同様にしてゲート絶縁膜の形成、トレンチ１３の埋め込み、ソース・ドレイン、層間絶縁膜、配線、およびパッシベーション膜の形成をおこない、図示しないトレンチＭＯＳ型半導体装置が完成する。
【００３２】
上述した実施の形態３によれば、シリコン窒化膜２１よりなるマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こるので、トレンチ底面のトレンチコーナー部１３５，１３６を所望の曲率で、制御性よく、また再現性よく丸めることができる。
【００３３】
以上において本発明は上述した実施の形態１〜３に限らず、種々変更可能である。
【００３４】
【発明の効果】
本発明によれば、水素アニールによる酸化膜のエッチング作用により、トレンチ内の残渣を除去することができる。また、水素アニール時の、シリコン原子の表面拡散作用により、トレンチ側壁を平坦化し、トレンチコーナー部を丸めることができる。また、シリコン原子の表面拡散を抑制するマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こり、コーナー部が丸まるので、トレンチコーナー部の丸め処理を制御性よく、かつ再現性よくおこなうことができる。したがって、ゲート耐圧のバラツキが抑制されるとともに、ゲート耐圧が向上するので、半導体装置の信頼性が向上し、さらに歩留まりが改善されるという効果が得られる。試作の結果によれば、歩留まりを９０％まで改善することができた。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図６】酸化膜のエッチングレートと水素アニールの圧力との関係を示す特性図である。
【図７】水素アニール処理後のトレンチ側壁表面の粗さを模式的に示す図である。
【図８】水素アニール処理前のトレンチ側壁表面の粗さを示す図である。
【図９】水素アニール処理前のトレンチ形状を示す断面写真の模式図である。
【図１０】１１５０℃での水素アニール処理によってボーイングによる逆テーパーが形成されたトレンチ形状を示す断面写真の模式図である。
【図１１】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１２】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１３】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１４】１１００℃以上での水素アニール処理によってノッチが発生した状態のトレンチ要部を示す断面写真の模式図である。
【図１５】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１６】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１７】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１８】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１９】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２０】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２１】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２２】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【符号の説明】
１１ シリコン半導体基板
１２ シリコン原子の表面拡散を抑制するマスク（シリコン酸化膜）
１３ トレンチ
１３１，１３２ トレンチ側壁
１３３，１３４，１３５，１３６ トレンチコーナー部
１４ 側壁保護膜
１５ ゲート絶縁膜
１６ 多結晶シリコン
２１ シリコン原子の表面拡散を抑制するマスク（シリコン窒化膜）
【発明の属する技術分野】
本発明は、半導体基板に形成されたトレンチ内にゲート絶縁膜が形成された構成の半導体装置の製造方法に関し、特にゲート絶縁膜の形成前にトレンチ側壁のクリーニング処理およびトレンチコーナー部の丸め処理をおこなうトレンチＭＯＳ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、トレンチＭＯＳ型半導体装置の製造方法として、半導体基板の表面層にトレンチを形成した後、それにつづいてゲート絶縁膜を形成する方法が知られている。図２０〜図２２は、従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【０００３】
従来は、まずシリコン半導体基板１の表面上に所望のパターンのシリコン酸化膜２を形成し、これをマスクとしてトレンチエッチングをおこない、シリコン半導体基板１にトレンチ３を形成する（図２０）。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜４が生成されるため、トレンチエッチングにつづいて、ＨＦ系エッチング液を用いて側壁保護膜４を除去する。また、シリコン酸化膜２も除去する（図２１）。その後、ゲート絶縁膜５を形成し、トレンチ３内を多結晶シリコン６で埋める（図２２）。そして、ソース・ドレインの形成等をおこなうことにより、トレンチＭＯＳ型半導体装置が形成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法では、側壁保護膜４を除去するためのエッチング液がトレンチ３内に十分に入り込まないことがあり、側壁保護膜４を完全に取り除くことができず、残渣７として残ることがある。残渣７が残ると、均質のゲート絶縁膜５を形成することができないという問題点がある。
【０００５】
また、従来は、トレンチコーナー部の曲率半径が小さく、トレンチコーナー部が尖っており、かつ、トレンチ側壁に凹凸を有するため、ゲート絶縁膜が局所的に薄くなるおそれがある。このように、ゲート絶縁膜に局所的に薄い部分があると、ゲート絶縁膜の耐圧が低くなり、また耐圧のバラツキが大きくなるという問題点がある。これらの原因によって、従来のトレンチＭＯＳ型半導体装置の歩留まりは５０％以下である。
【０００６】
ところで、特開平９−２６０３１２号公報には、トレンチエッチング時にトレンチ底面に発生する残渣を低減するため、あらかじめ半導体基板を水素アニール処理して、基板内酸素濃度を低減しておく方法が開示されている。また、特開平１０−２８４５８８号公報には、トレンチの埋め込み後に水素アニール処理により基板表面を平坦化する方法が開示されている。しかし、いずれの公報も、側壁保護膜の不完全な除去による残渣、またはトレンチ側壁の平坦化については言及していない。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、トレンチ側壁にゲート絶縁膜を形成する前に、トレンチ内部の残渣を除去する処理、トレンチ側壁を平坦化する処理、およびトレンチコーナー部を丸める処理を制御性よく、かつ再現性よくおこなうことが可能な半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板の表面層にトレンチを形成し、該トレンチの側壁に生成された保護膜を除去した後、該トレンチの側壁に沿ってゲート絶縁膜を形成する前に、９５０℃以上１０５０℃以下の温度で水素アニールをおこない、前記トレンチ側壁のクリーニング処理および前記トレンチコーナー部の丸め処理をおこなうことを特徴とする。
【０００９】
この発明によれば、水素アニールによる酸化膜のエッチング作用により、トレンチ内の残渣が除去される。また、水素アニール時の、シリコン原子の表面拡散作用により、トレンチ側壁が平坦化され、またトレンチコーナー部が丸められる。
【００１０】
この発明において、トレンチ側壁のクリーニング処理時には、水素の濃度は５０％以上１００％以下であり、圧力は常圧であり、アニール時間は５秒以上３０秒以下であることを特徴とする。この発明によれば、酸化膜に対する十分なエッチング効果が得られる。
【００１１】
また、この発明において、トレンチコーナー部の丸め処理時には、水素の分圧は１０００ｐｐｍ以上１００％以下であり、圧力は１０ｍＴｏｒｒ以上７６０Ｔｏｒｒ以下であり、アニール時間は１分以上１０分以下であることを特徴とする。この発明によれば、トレンチにボーイングによる逆テーパーが形成されない範囲で、シリコン原子の表面拡散が起こる。
【００１２】
また、この発明において、局所的にシリコン原子の表面拡散を抑制するマスクを設けることを特徴とする。この発明によれば、マスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こり、コーナー部が丸まる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１〜図５は、本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板１１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル等を形成する。ついで、シリコン半導体基板１１の表面上にマスクとなるたとえばシリコン酸化膜１２を形成する（図１）。
【００１４】
つづいて、シリコン酸化膜１２の表面上に、トレンチ形成領域を開口させたパターンのフォトレジスト等のマスクを形成する。このレジストマスクを用いてシリコン酸化膜１２のエッチングをおこない、所定のトレンチパターンを有するマスクを形成する（図２）。そして、このマスクを用いて、たとえば反応性イオンエッチング等による異方性エッチングによってシリコン半導体基板１１のエッチングをおこない、トレンチ１３を形成する。その際、トレンチ側壁にはＳｉＯ2系の側壁保護膜１４が生成される（図３）。つぎに、ＨＦ系エッチング液等を用いてエッチングをおこない、側壁保護膜１４およびシリコン酸化膜１２を除去する。つづいて、水洗およびスピン乾燥をおこなう。
【００１５】
つぎに、常圧で、９５０℃以上１０５０℃以下の高温で水素アニール処理を短時間、たとえば５秒以上３０秒以下の時間でおこなう。水素アニールによる酸化膜のエッチング作用により、トレンチ内部に取りきれずに残ったＳｉＯ2系の残渣、および基板表面やトレンチ内面の自然酸化膜が除去される。このときの水素濃度は、エッチング効果を確保するために５０％以上１００％以下であるのが望ましい。また、この処理により、トレンチ側壁が平坦化され、側壁表面の荒れの発生が抑制される。また、トレンチエッチング時のダメージの回復も進む。
【００１６】
つづいて、１０ｍＴｏｒｒ以上７６０Ｔｏｒｒ以下の圧力で、９５０℃以上１０５０℃以下の高温で水素アニール処理を１分以上１０分以下の時間でおこなう。このときの水素の分圧は１０００ｐｐｍ以上１００％以下である。この水素アニール中にシリコン原子の表面拡散が起こり、トレンチ側壁１３１，１３２がさらに平坦化するとともに、トレンチコーナー部１３３，１３４，１３５，１３６が丸まる（図４）。
【００１７】
その後、ゲート絶縁膜１５を形成し、トレンチ１３内に多結晶シリコン１６を埋め込む（図５）。そして、特に図示しないが、ソース・ドレインの形成、層間絶縁膜、配線、およびパッシベーション膜を形成することによって、図示しないトレンチＭＯＳ型半導体装置が完成する。なお、水素アニール処理前のトレンチ内部に残渣が少ない場合には、後半の水素アニール処理のみで有効である。
【００１８】
ここで、残渣を除去するための水素アニール処理を常圧でおこなうのは、酸化膜のエッチング効果が大きいため、スループットの点で有利であるという理由からである。図６に、酸化膜のエッチングレートと水素アニールの圧力との関係を示す。図６より、圧力が２００Ｔｏｒｒの場合にはエッチングレートが１．４ｎｍであるのに対して、常圧すなわち７６０Ｔｏｒｒでは１．５ｎｍであり、常圧のほうが酸化膜のエッチング効果が大きいのは明らかである。
【００１９】
図７は、上述した水素アニール処理後のトレンチ側壁表面の粗さを示す図であり、図８は、水素アニール処理前のトレンチ側壁表面の粗さを示す図である。両図を比べることにより、トレンチ形成後に水素アニール処理をおこなうことによって、トレンチ側壁が平坦化されることが確認される。
【００２０】
また、コーナー部を丸めるための水素アニール処理を１０５０℃以下の温度でおこなうのは、高温過ぎると、トレンチ形状にボーイングによる逆テーパーが形成されるようになり、それによって図９に示すようなトレンチ形状が図１０に示すような形状となってしまうからである。図９は、トレンチエッチング後、すなわち水素アニール処理前のトレンチの断面写真の模式図である。図１０は、１１５０℃で水素アニール処理をおこなった後のトレンチの断面写真の模式図である。図１０に示すような逆テーパーのトレンチ形状になると、トレンチ１３内を多結晶シリコン１６で埋め込んだときにす（空間）ができるという不都合が生じる。
【００２１】
また、コーナー部を丸めるための水素アニール処理時間が長すぎる場合にも、図１０に示すように、トレンチ形状にボーイングによる逆テーパーが形成されてしまう。したがって、このときの処理時間は上述したように１〜１０分が適当である。
【００２２】
上述した実施の形態１によれば、トレンチ１３を形成し、側壁保護膜１４を除去した後、水素アニール処理をおこなうことにより、酸化膜のエッチング作用によりトレンチ内の残渣を除去することができ、また、シリコン原子の表面拡散作用により、トレンチ側壁１３１，１３２を平坦化し、トレンチコーナー部１３３，１３４，１３５，１３６を丸めることができる。したがって、ゲート耐圧のバラツキが抑制されるとともに、ゲート耐圧が向上するので、半導体装置の信頼性が向上し、さらに歩留まりが改善されるという効果が得られる。
【００２３】
実施の形態２．
図１１〜図１３は、本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。実施の形態２では、実施の形態１と同様にしてトレンチ１３を形成した後、基板表面のトレンチコーナー部１３３，１３４をどの程度の曲率で丸めるかということに応じて、シリコン酸化膜１２をトレンチの縁から後退させる（図１１）。なお、図１１では側壁保護膜は省略されている。
【００２４】
そして、この状態で実施の形態１と同様にして９５０〜１０５０℃の温度で水素アニール処理をおこなう（図１２）。その際、基板表面に残ったシリコン酸化膜１２は、シリコン原子の表面拡散を抑制するマスクとなり、このマスクにより遮蔽された領域ではシリコン原子の表面拡散が抑制される。
【００２５】
その後、シリコン酸化膜１２を取り除く（図１３）。そして、実施の形態１と同様にしてゲート絶縁膜の形成、トレンチ１３の埋め込み、ソース・ドレイン、層間絶縁膜、配線、およびパッシベーション膜の形成をおこない、図示しないトレンチＭＯＳ型半導体装置が完成する。
【００２６】
ここで、水素アニール処理の温度が１１００℃以上になると、図１４に示すトレンチ要部の断面写真の模式図のように、シリコン酸化膜１２とシリコン半導体基板１１との境界部でＳｉＯが形成され蒸発するため、ノッチ１８が形成されるという不都合が生じる。ノッチ１８が形成されると、あとにつづく工程に悪影響を及ぼす。したがって、実施の形態２でも、水素アニール処理の適当な温度範囲は９５０〜１０５０℃である。
【００２７】
上述した実施の形態２によれば、シリコン酸化膜１２よりなるマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こるので、基板表面のトレンチコーナー部１３３，１３４を所望の曲率で、制御性よく、また再現性よく丸めることができる。
【００２８】
実施の形態３．
図１５〜図１９は、本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。実施の形態３では、実施の形態１と同様にしてトレンチ１３を形成した後（図１５）、たとえばシリコン酸化膜１２を付けたまま、トレンチ側壁を平坦化するための水素アニール処理を、常圧で９５０〜１０５０℃の高温で５〜３０秒間おこなう（図１５）。
【００２９】
その後、たとえばトレンチ内面および基板表面に沿ってシリコン窒化膜２１を形成する（図１６）。つづいて、追加のトレンチエッチングをおこない、トレンチ底面のコーナー部１３５，１３６をどの程度の曲率で丸めるかということに応じて、トレンチ側壁のシリコン窒化膜２１がトレンチ底面よりも浅くなるようにする（図１７）。
【００３０】
そして、この状態で実施の形態１と同様に、１０ｍＴｏｒｒ〜７６０Ｔｏｒｒの圧力で、９５０〜１０５０℃の温度で１〜１０分間の水素アニール処理をおこなう（図１８）。このときの水素の分圧は１０００ｐｐｍ〜１００％である。その際、トレンチ側壁のシリコン窒化膜２１は、シリコン原子の表面拡散を抑制するマスクとなり、このマスクにより遮蔽された領域ではシリコン原子の表面拡散が抑制される。
【００３１】
その後、シリコン酸化膜１２およびシリコン窒化膜２１をフッ酸系のエッチング液により取り除く（図１９）。そして、実施の形態１と同様にしてゲート絶縁膜の形成、トレンチ１３の埋め込み、ソース・ドレイン、層間絶縁膜、配線、およびパッシベーション膜の形成をおこない、図示しないトレンチＭＯＳ型半導体装置が完成する。
【００３２】
上述した実施の形態３によれば、シリコン窒化膜２１よりなるマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こるので、トレンチ底面のトレンチコーナー部１３５，１３６を所望の曲率で、制御性よく、また再現性よく丸めることができる。
【００３３】
以上において本発明は上述した実施の形態１〜３に限らず、種々変更可能である。
【００３４】
【発明の効果】
本発明によれば、水素アニールによる酸化膜のエッチング作用により、トレンチ内の残渣を除去することができる。また、水素アニール時の、シリコン原子の表面拡散作用により、トレンチ側壁を平坦化し、トレンチコーナー部を丸めることができる。また、シリコン原子の表面拡散を抑制するマスクにより遮蔽されていない領域でシリコン原子の表面拡散が起こり、コーナー部が丸まるので、トレンチコーナー部の丸め処理を制御性よく、かつ再現性よくおこなうことができる。したがって、ゲート耐圧のバラツキが抑制されるとともに、ゲート耐圧が向上するので、半導体装置の信頼性が向上し、さらに歩留まりが改善されるという効果が得られる。試作の結果によれば、歩留まりを９０％まで改善することができた。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図６】酸化膜のエッチングレートと水素アニールの圧力との関係を示す特性図である。
【図７】水素アニール処理後のトレンチ側壁表面の粗さを模式的に示す図である。
【図８】水素アニール処理前のトレンチ側壁表面の粗さを示す図である。
【図９】水素アニール処理前のトレンチ形状を示す断面写真の模式図である。
【図１０】１１５０℃での水素アニール処理によってボーイングによる逆テーパーが形成されたトレンチ形状を示す断面写真の模式図である。
【図１１】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１２】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１３】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１４】１１００℃以上での水素アニール処理によってノッチが発生した状態のトレンチ要部を示す断面写真の模式図である。
【図１５】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１６】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１７】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１８】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１９】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２０】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２１】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２２】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【符号の説明】
１１ シリコン半導体基板
１２ シリコン原子の表面拡散を抑制するマスク（シリコン酸化膜）
１３ トレンチ
１３１，１３２ トレンチ側壁
１３３，１３４，１３５，１３６ トレンチコーナー部
１４ 側壁保護膜
１５ ゲート絶縁膜
１６ 多結晶シリコン
２１ シリコン原子の表面拡散を抑制するマスク（シリコン窒化膜）
Claims (4)
- 半導体基板の表面層にトレンチを形成する工程と、
９５０℃以上１０５０℃以下の温度で水素アニールをおこない、前記トレンチ側壁のクリーニング処理をおこなう工程と、
前記トレンチ内面および前記半導体基板表面に沿ってシリコン窒化膜を形成する工程と、
前記トレンチ側壁のシリコン窒化膜が前記トレンチ底面よりも浅くなるようにエッチングをおこなう工程と、
９５０℃以上１０５０℃以下の温度で水素アニールをおこない、前記トレンチコーナー部の丸め処理をおこなう工程と、
前記トレンチの側壁のシリコン窒化膜を除去した後、該トレンチの側壁に沿ってゲート絶縁膜を形成する工程と、
を含んだことを特徴とする半導体装置の製造方法。 - 前記クリーニング処理時には、水素の濃度は５０％以上１００％以下であり、圧力は常圧であり、アニール時間は５秒以上３０秒以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記コーナー丸め処理時には、水素の分圧は１０００ｐｐｍ以上１００％以下であり、圧力は１０ｍＴｏｒｒ以上７６０Ｔｏｒｒ以下であり、アニール時間は１分以上１０分以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 局所的にシリコン原子の表面拡散を抑制するマスクを設けることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024778A JP3985537B2 (ja) | 2002-01-31 | 2002-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024778A JP3985537B2 (ja) | 2002-01-31 | 2002-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229479A JP2003229479A (ja) | 2003-08-15 |
| JP3985537B2 true JP3985537B2 (ja) | 2007-10-03 |
Family
ID=27747121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024778A Expired - Fee Related JP3985537B2 (ja) | 2002-01-31 | 2002-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3985537B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10243038B1 (en) | 2017-11-28 | 2019-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123961B2 (ja) | 2002-03-26 | 2008-07-23 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP2005150398A (ja) | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
| JP5055687B2 (ja) * | 2004-07-05 | 2012-10-24 | 富士電機株式会社 | 半導体ウエハの製造方法 |
| JP4836416B2 (ja) * | 2004-07-05 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4797358B2 (ja) * | 2004-10-01 | 2011-10-19 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP4961668B2 (ja) * | 2005-01-11 | 2012-06-27 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2007194333A (ja) * | 2006-01-18 | 2007-08-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100869359B1 (ko) * | 2006-09-28 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
| JP5509520B2 (ja) | 2006-12-21 | 2014-06-04 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2008305961A (ja) | 2007-06-07 | 2008-12-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4966153B2 (ja) | 2007-10-05 | 2012-07-04 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
| JP2009123998A (ja) * | 2007-11-16 | 2009-06-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| WO2015016149A1 (ja) * | 2013-07-29 | 2015-02-05 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
-
2002
- 2002-01-31 JP JP2002024778A patent/JP3985537B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10243038B1 (en) | 2017-11-28 | 2019-03-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229479A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3985537B2 (ja) | 半導体装置の製造方法 | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| US6287938B2 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| JP2007194333A (ja) | 半導体装置の製造方法 | |
| JP3896881B2 (ja) | 半導体装置の製造方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP4302971B2 (ja) | 半導体装置の製造方法 | |
| JP2003051536A (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| KR100525300B1 (ko) | 소자분리막 형성 방법 | |
| KR100486111B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20060101947A (ko) | 반도체 소자의 형성방법 | |
| KR100431995B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100967670B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR100864845B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100519517B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000195943A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| JP2000200830A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| KR100871373B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN118116869A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |