JP3982666B2

JP3982666B2 - Capacitor power supply

Info

Publication number: JP3982666B2
Application number: JP20547699A
Authority: JP
Inventors: 廸夫岡村; 政章山岸
Original assignee: 株式会社パワーシステム
Priority date: 1999-07-21
Filing date: 1999-07-21
Publication date: 2007-09-26
Anticipated expiration: 2019-07-21
Also published as: JP2001037077A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のキャパシタセルを直列接続して１つのモジュールを構成し、複数のキャパシタモジュールを直列接続してなるキャパシタ電源装置に関する。
【０００２】
【従来の技術】
図１０は初期化と満充電検出を独立に行える並列モニタの構成例を示す図、図１１は並列モニタの制御回路の構成例を示す図であり、Ｃ、Ｃ１、Ｃ２はキャパシタセル、ＣＭＰ１、ＣＭＰ２はコンパレータ、Ｄはダイオード、Ｖｒ１は設定初期化電圧、Ｖｒ２は設定満充電電圧、Ｓ１はスイッチ、Ｔｒはパワートランジスタ、Ｒｓは抵抗を示す。
【０００３】
複数の大容量のキャパシタを組み合わせて蓄電装置を構成する際に不可欠な条件として、キャパシタの直列接続時に生ずる、負担電圧の均等化の問題がある。本発明者らはかねてから、電気二重層キャパシタを用い電子回路を組み合わせたＥＣＳ（Energy Capacitor System)と称する蓄電システムを提案し（例えば岡村廸夫著「電気二重層キャパシタと蓄電システム」日刊工業新聞社１９９９年３月３１日初版第１刷発行ｐ６〜１４、ｐ１４５〜１５９参照）、実用に供している。ＥＣＳでは、直列接続される個々のキャパシタに電圧監視制御装置としての並列モニタを接続して初期化、満充電の検出を行い、キャパシタの耐電圧の範囲で最大限の充電が可能となるようにしている。
【０００４】
蓄電システム（ＥＣＳ）が工業化の段階に入り、その普及のためにはコストの低減が望まれているが、特に比較的小容量であっても大量生産される応用システムでは製造原価を１円でも安くするため、キャパシタの低価格化とともにＥＣＳに必須である並列モニタの低価格化が求められるようになった。最新の並列モニタは、例えば初期化と満充電検出を独立に行えるように初期化用と満充電検出用に２つのコンパレータを有し、初期化損失を低減し、任意の使用状態で少しずつ初期化する手法などを採用している。その構成例を示したのが図１０である。この並列モニタでは、スイッチＳ１をオンにした初期化時に、設定初期化電圧Ｖｒ１になると、設定初期化電圧Ｖｒ１を検出する初期化用のコンパレータＣＭＰ１によりトランジスタＴｒを制御して充電電流をバイパスし、充電時に設定満充電電圧Ｖｒ２になると、設定満充電電圧Ｖｒ２を検出する満充電検出用のコンパレータＣＭＰ２より満充電信号を充電器に送出する。このような並列モニタに対応して、充電器は、全体の充放電状態における電圧に基づき初期化が必要であればスイッチＳ１をオンにし、満充電信号を受けて充電を停止させる。
【０００５】
並列モニタは、直列に接続された蓄電用大容量キャバシタの単セルＣの一個づつに並列に接続されるから、その電位はキャパシタの充電レベルにしたがって個々にずれている。そのため、全体のシステム構成は図１１に示すように、それぞれの並列モニタに対してフォトカプラのような直流電圧に対するアイソレータを接続し、それらを介して信号の授受を行っている。
【０００６】
【発明が解決しようとする課題】
ところで、並列モニタを安価にするには、モノリックＩＣにすることが有効であるが、現状では並列モニタが上記のように高機能化されると、充電制御を行う充電器との間で信号の授受が必要になるので、キャパシタの電圧をカバーするアイソレータが不可欠であり、キャパシタ単セルごとに対応するモニタと二つの特別なアイソレータを必要としていた。このような並列モニタのコストを低減するには、ＩＣのパッケージの数を減らすとともにＩＣのピン数を減らし、アイソレーションを不要にすることができれば効果的である。図１１に示す例は、そのために各並列モニタあたり３本のピンで制御用の信号と満充電信号を特別なアイソレータを介してやり取りできるようにしたもので、別途に特許出願（例えば特願平１１−９９７４号）されている。ＥＣＳでは、キャパシタ毎に大電力大電流が流れ、充電やキャパシタの状態によって刻々とセル間の電位が変化するので、これまでは図１１のような構成が最善と考えられていた。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するものであって、並列モニタの集積度を上げてコストの低減を図ると共に、特別なアイソレータを不要とするものである。
【０００８】
そのために本発明は、複数のキャパシタセルを直列接続して１つのモジュールを構成し、複数のキャパシタモジュールを直列接続してなるキャパシタ電源装置であって、前記各キャパシタセルに対し設定された初期化電圧で充電電流をバイパスする初期化及び満充電電圧で満充電信号を取り出す満充電検出を行う並列モニタを備え、該並列モニタを前記モジュール毎にまとめて集積化したことを特徴とするものである。
【０００９】
前記並列モニタは、各キャパシタの端子間に接続される一対の入力端子と、前記一対の入力端子に接続され端子電圧を検出して初期化電圧を判定しキャパシタの充電電流をバイパスする初期化回路と、前記一対の入力端子に接続され端子電圧を検出して満充電電圧を判定する満充電検出回路と、前記初期化の選択信号を入力し前記満充電信号を取り出す信号端子とを備え、前記信号端子から前記選択信号を入力して前記初期化回路による初期化を行い、前記満充電検出回路により前記満充電電圧を判定して前記満充電信号を前記信号端子から取り出すように構成したことを特徴とし、直列接続されたキャパシタの上下の電位間で縦続接続して信号を授受する信号伝達回路に前記信号端子を接続したことを特徴とし、直列接続されたモジュールの上下の電位間で縦続接続して信号を授受する信号伝達回路に前記信号端子を接続したことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明に係るキャパシタ電源装置の実施の形態を説明するための図であり、１１〜１ｎ、２１〜２ｎはコンパレータ、Ｃ１〜Ｃｎはキャパシタ、Ｖｒ１１〜Ｖｒ１ｎは設定初期化電圧、Ｖｒ２１〜Ｖｒ２ｎは設定満充電電圧、Ｑ１〜Ｑｎはパワートランジスタを示す。
【００１１】
本発明の実施の形態を説明する前提として、次のように考える。まず、現在用いられているＥＣＳ用キャパシタは電気二重層を応用したもので、静電容量密度は極めて大きいが耐電圧は２．３〜２．７Ｖのものがほとんどであるので、並列モニタの実用設定は作動電圧を２〜３Ｖで考え、そこから満充電電圧の１／４くらいまで放電させ、その間の電力を利用するものとする。
【００１２】
図１において、キャパシタＣ１〜Ｃｎは、直列に接続して１つのモジュールとして構成するものであり、電源装置としては、さらに複数のモジュールを直列接続して構成する。コンパレータ１１〜１ｎ、２１〜２ｎ、設定初期化電圧Ｖｒ１１〜Ｖｒ１ｎ、設定満充電電圧Ｖｒ２１〜Ｖｒ２ｎ、パワートランジスタＱ１〜Ｑｎは、並列モニタを構成するものであり、モジュール単位で集積化し、あるいはパワートランジスタＱ１〜Ｑｎを集積回路の外付けにする場合もある。コンパレータ１１〜１ｎは、それぞれ設定初期化電圧Ｖｒ１１〜Ｖｒ１ｎを検出して充電電流をバイパスするパワートランジスタＱ１〜Ｑｎを制御する初期化回路を構成し、コンパレータ２１〜２ｎは、それぞれ設定満充電電圧Ｖｒ２１〜Ｖｒ２ｎを検出し、満充電信号を取り出す。初期化回路のコンパレータ１１〜１ｎに入力される信号Ｉｎｉは初期化を選択する信号であり、初期化を実行するか実行しないかを制御する例えばオン／オフ（Ｈ／Ｌ）の信号である。満充電検出回路から取り出される信号Ｆｕｌは、充電器に充電を停止するための信号として送出するものであり、例えば各並列モニタが満充電を検出したときにＬとなる信号をワイヤードオア接続すると、いずれかのキャパシタが満充電になれば充電器の充電を停止させることができる。
【００１３】
図１に示す例では、構成を簡明に示すため、モジュール内の複数個の並列モニタのうち最上部（ｎ）と最下部（１）にあたる各１個分を示している。実際には、この間に、集積度と回路間の耐電圧が許す限りの個数が挿入される。実際の接続で、上のキャパシタＣｎの−端子とその下に接続されるキャパシタＣｎ−１（図示省略）の＋端子は共通で、ＩＣから引き出される線は各キャパシタＣ１〜Ｃｎに１本である。ＩＣの一番下に接続されるキャパシタＣ１の−端子と最上部のキャパシタＣｎの＋端子の間の電圧は、常に、その間に直列に接続されるキャパシタＣ１〜Ｃｎの電圧の合計値となる。
【００１４】
ＯＰアンプなどに見られるアナログＩＣの構成上、耐電圧は３６Ｖ程度であるから、キャパシタの最大電圧が３Ｖであれば、図１に示す構成で好ましくは６〜８個、最大で１０〜１２個の収容が可能となる。例えばｎ番目のユニットについてみると、そのマイナス端子側の電位は、図１の右下の接地点を基準にすると、Ｃｎ−１までのキャパシタの合計電圧に伴って上下する。仮にｎ＝１０とすれば、前述の条件からこの電圧の変動範囲は１０〜３０Ｖ程度であるので、その条件下での初期化信号Ｉｎｉの挿入、満充電信号Ｆｕｌの取り出しは、オープンコレクタあるいは定電流回路などの従来知られた技術で実現可能である。
【００１５】
上記のように本発明によれば、複数の、例えば１０個（ｎ＝１０）のキャパシタについて図１に示すモジュールを１個接続し、それを図１１と同様にフォトカプラなどの特別なアイソレータを介してシステムにまとめることができるので、ＩＣのパッケージとアイソレータの負担はシステム全体では１／１０となり、実装の簡素化も寄与してコストの低減につながる。
【００１６】
なおＩＣを作る上の便宜とチップ面積、発熱などの処理からバイパス用のパワートランジスタＱ１〜Ｑｎを外部に出して、トランジスタ・アレイなどとする方が得策な場合もあり、バイパス用のパワートランジスタＱ１〜Ｑｎを外部に引き出して別置きにすることも一つの方法である。
【００１７】
図２は各モジュールとの初期化信号及び満充電信号の授受を行う信号伝達回路の構成例を示す図であり、Ｑ１１〜Ｑ１ｎ、Ｑ２１〜Ｑ２ｎはトランジスタ、Ｇ１１〜Ｇ１ｎ電流源、Ｒ１１〜Ｒ１ｎ、Ｒ２１〜Ｒ２ｎ、Ｒ３１〜Ｒ３ｎは抵抗、ｓｉｇ１〜ｓｉｇｎは信号端子を示す。
【００１８】
図１に示した構成では、キャパシタ・モジュールの中の最上部のキャパシタＣｎの＋端子は、そのさらに上に繋がれるキャパシタの−端子と同電位になる。したがって、モジュールの中で上から下まで電位間で信号を授受できるようにしておけば、それを直列にした全システムの上から下まで格別のアイソレータを置かずに初期化信号と満充電信号をやり取りすることもできる。この考え方に基づいた制御回路の構成例を示したのが図２である。
【００１９】
図２において、ｍｏｄｕｌｅ−１〜ｎは、直列接続されたキャパシタの上下の電位間で縦続接続して信号を授受する信号伝達回路であり、電流モードのアイソレータである。ｍｏｄｕｌｅ−１で示した回路を最下段のキャパシタＣ１に対応させ、その上に積み重ねるキャパシタも同様にし、ｍｏｄｕｌｅ−ｎで示した回路を最上段のｎ番目のキャパシタＣｎに対応させる。そして、端子ｓｉｇ１をキャパシタＣ１のＩｎｉ及びＦｕｌの信号端子に、端子ｓｉｇｎをキャパシタＣｎのＩｎｉ及びＦｕｌの信号端子にそれぞれ接続して、ｃｏｎｔＩｎｉに初期化の選択信号を入力し、ｄｅｔから満充電信号を取り出す。
【００２０】
図２に示す制御回路による初期化の選択及び満充電信号の取り出しは以下のようにして行われる。まず、初期化の制御は、ｃｏｎｔＩｎｉをＨレベルからＬレベルに下げて与える。トランジスタＱ１１〜Ｑ１ｎ、Ｑ２１〜Ｑ２ｎにおいて、ｃｏｎｔＩｎｉによりトランジスタＱ１１のベースをＨレベルにすると、トランジスタＱ１１〜Ｑ１ｎがオンになり、トランジスタＱ２１〜Ｑ２ｎがオフになるので、端子ｓｉｇ１〜ｓｉｇｎ、ｄｅｔはすべてＨレベルになる。ｃｏｎｔＩｎｉによりトランジスタＱ１１のベースをＨレベルからＬレベルに下げると、トランジスタＱ１１〜Ｑ１ｎとトランジスタＱ２１〜Ｑ２ｎのオン、オフが反転するので、端子ｓｉｇ１〜ｓｉｇｎ、ｄｅｔはすべてＬレベルになる。この端子ｓｉｇ１〜ｓｉｇｎのＬレベルの信号によりそれぞれのキャパシタＣ１〜Ｃｎの並列モニタを初期化モードに選択する。初期化モードが選択されると、各キャパシタＣ１〜Ｃｎの並列モニタは設定初期化電圧で初期化を実行する。
【００２１】
満充電信号を取り出しは、初期化モードが選択されていない状態、つまりｃｏｎｔＩｎｉをＨレベルにし、端子ｓｉｇ１〜ｓｉｇｎの信号をＨレベルにした状態で、各キャパシタのすべての並列モニタで論理ＯＲをとり、その結果を図２の右上の最上部のｍｏｄｕｌｅ−ｎの信号端子ｄｅｔから取り出す。つまり、各キャパシタのいずれかが満充電になり、対応する端子ｓｉｇ１〜ｓｉｇｎがＭレベルに落ちると、それより後段の端子ｓｉｇ１〜ｓｉｇｎもＭレベルに落ちるので、信号端子ｄｅｔがＭレベルになるのを監視することで、全直列接続キャバシタのいずれかで満充電信号Ｆを発していることが検知できる。
【００２２】
通常の利用形態では、信号ｃｏｎｔＩｎｉをＬにしている最中、つまり初期化モードの最中に、同時に満充電信号Ｆの発生を検出する必要はないから、上記のような動作で充分である。したがって、上記のように信号端子ｓｉｇ１を初期化の選択信号を入力する端子として、その信号ｃｏｎｔＩｎｉがＬのとき初期化を実行し、ｃｏｎｔＩｎｉがＨのとき信号端子ｄｅｔを満充電信号Ｆの取り出し端子として、ＨからＭになったとき満充電を検出することができる。
【００２３】
図３は３ピン構成の並列モニタの構成例を示す図であり、Ｍは並列モニタ、Ｃ１はキャパシタ、Ｑ１〜Ｑ４はトランジスタ、Ｘ１、Ｘ２はシャントレギュレータ、Ｄ１はダイオード、ＱＰは光トランジスタ、ＤＰは発光ダイオード、Ｒ１〜Ｒ１２、ＲＣは抵抗、Ｐ１〜Ｐ３は接続ピンを示す。
【００２４】
図３（Ａ）において、キャパシタＣ１は、電力を貯蔵するために直列に多数接続される例えば電気二重層キャパシタである。並列モニタＭは、接続ピンＰ１、Ｐ２を入力端子としてキャパシタＣ１の端子間に並列に接続し、接続ピンＰ３を信号端子として初期化モードの選択と満充電信号の取り出しを行う、３ピンの接続ピンＰ１〜Ｐ３を有し、キャパシタＣ１の初期化時には初期化電圧に達すると所定の充電電流をバイパスし、満充電に達すると満充電信号を取り出すものである。並列モニタＭは、初期化時に所定の充電電圧を検出して充電電流をバイパスする初期化回路と満充電電圧を検出して満充電信号を取り出す回路とを有し、初期化時には、所定の充電電流をバイパスすることにより、早く初期化電圧に達したキャパシタの充電を遅らせ、初期化電圧に達するのが遅いキャパシタとのバラツキをなくすようにする。したがって、初期化電圧は、満充電電圧以下の電圧に設定する。
【００２５】
並列モニタＭにおいて、初期化回路は、トランジスタＱ１〜Ｑ３、シャントレギュレータＸ１、抵抗Ｒ１〜Ｒ４により構成し、トランジスタＱ３がオンのとき、つまり接続ピンＰ３がＬレベルのときに初期化を実行する。初期化を実行する場合には、抵抗Ｒ３とＲ４からなる分圧回路とシャントレギュレータＸ１により端子電圧の検出、判定を行い、初期化動作でトランジスタＱ１により充電電流をバイパスする。シャントレギュレータＸ１は、抵抗Ｒ３とＲ４からなる分圧回路を制御入力に接続してコンパレータとして動作し、トランジスタＱ３がオンになってバイアスがかかっているときにキャパシタＣ１の端子電圧が所定の電圧（初期化電圧Ｖini ）に達するとオンになる回路（例えばＴＩ社製のＴＬ４３１、ＮＥＣ社製のＣ１９４４など）である。このシャントレギュレータＸ１がオンになると、トランジスタＱ１、Ｑ２をオンにして抵抗Ｒ１により決まる電流でキャパシタＣ１の充電電流をバイパスする。
【００２６】
満充電信号を取り出す回路は、シャントレギュレータＸ２、抵抗Ｒ５〜Ｒ７により構成し、抵抗Ｒ６とＲ７からなる分圧回路とシャントレギュレータＸ２により端子電圧の検出、判定を行い、接続ピンＰ３よりＭレベルとなる満充電信号を取り出す。つまり、接続ピンＰ３をＨレベル（高インピーダンス回路）にして初期化の実行を解除し、Ｍレベルに下がったときの信号を満充電信号とする。シャントレギュレータＸ２は、抵抗Ｒ６とＲ７からなる分圧回路を制御入力に接続してコンパレータとして動作し、キャパシタＣ１の端子電圧が所定の電圧（満充電電圧Ｖful ）に達するとオンになる回路（例えばＴＩ社製のＴＬ４３１、ＮＥＣ社製のＣ１９４４など）である。
【００２７】
上記のように構成した並列モニタを用いた場合、モジュールのキャパシタＣ１の並列モニタでは、信号端子Ｐ３を図２のｍｏｄｕｌｅ−１の信号端子ｓｉｇ１に接続し、信号端子Ｐ１、Ｐ２を図２のｍｏｄｕｌｅ−１の上下の電源ラインに接続する。したがって、図２及び図３（Ａ）に示す回路を組み合わせてモジュール毎に集積化することができる。この場合、ｎ個のキャパシタＣ１〜ＣｎからなるモジュールのＩＣに対し、キャパシタＣ１〜Ｃｎの直列接続点及び両端、信号端子ｓｉｇ１、ｄｅｔとの接続を行えばよい。つまり、接続端子は、各モジュールのＩＣの接続端子は、ｎ＋３となる。
【００２８】
シャントレギュレータＸ１、Ｘ２では、分圧回路から検出されるキャパシタの端子電圧について初期化電圧や満充電電圧の判定を行っているので、それらは基準電圧を発生するツエナーダイオードとコンパレータに置き換えることもできる。また、初期化モードの選択状態において、充電電流をバイパスする初期化動作に入った場合に、接続ピンＰ３の信号レベルを変化させるようにし、その変化に基づき充電器側で初期化動作の開始を検知できるようにしてもよいので、接続ピンＰ３の信号レベルを２ステートで使用してもよいし、３ステートで使用してもよい。
【００２９】
フォトカプラを用いた回路の構成例を示したのが図３（Ｂ）であり、光トランジスタＱＰは、接続ピンＰ３に接続して接続ピンＰ１との間をオン／オフするものであり、初期化モードの選択時に光指令信号を受信してオンに制御される。光ダイオードＤＰは、接続ピンＰ３に接続し抵抗Ｒ１１、Ｒ５を通して満充電信号の電流を供給するものであり、満充電時に光信号を送出する。トランジスタＱ４、抵抗Ｒ８〜Ｒ１０は、選択回路を構成し、接続ピンＰ３の信号レベルがＨ（接続ピンＰ１と短絡）になると、トランジスタＱ４がオフになって初期化回路のトランジスタＱ３をオンにする。また、接続ピンＰ３が接続ピンＰ１との間で高インピーダンス回路になると、トランジスタＱ４がオンになって初期化回路のトランジスタＱ３をオフにするので、接続ピンＰ３の信号レベルは、信号送出回路のシャントレギュレータＸ２のオン／オフに応じて変化する。光トランジスタＱＰは、オンにすることにより接続ピンＰ３の信号レベルをＨ（トランジスタＱ４のエミッタ電位）にし、オフにすることにより接続ピンＰ３とＰ１との間に抵抗Ｒ１１と発光ダイオードＤＰを挿入接続する。したがって、この場合の接続ピンＰ３は、Ｍレベルから光トランジスタＱＰに光が入るとＨレベルになるので初期化が実行され、光トランジスタＱＰに光が入っていないと満充電に達したときＬレベルとなり光ダイオードＤＰがオンとなって発光する。
【００３０】
次に、充電制御について説明する。図４は緩和充電機能を有するキャパシタの充電器の実施の形態を示す図、図５は初期化がずれている場合と初期化が満充電電圧で完全に行われた状態の例を説明するための図である。図中、１はスイッチングコンバータ、２は出力制御回路、３は出力電圧サンプルホールド回路、４は出力電流検出回路、５は出力電圧検出回路、６は電流目標値、７は電圧目標値、８は初期化制御回路を示す。
【００３１】
図４において、スイッチングコンバータ１は、入力電源を制御信号に基づきスイッチングして出力電流が一定に、あるいは出力電圧が一定になるように、所望の出力に調整するものであり、その調整されたスイッチングコンバータ１の出力電流を検出するのが出力電流検出回路４、出力電圧を検出するのが出力電圧検出回路５である。出力電圧サンプルホールド回路３は、例えばＡＤ（アナログーデジタル）変換部とデータラッチ部とＤＡ（デジタルーアナログ）変換部とを有し、サンプル信号Ｆにより出力電圧検出回路５の検出電圧をＡＤ変換して、出力されたデジタルデータをラッチで固定し、そのデータをＤＡ変換して得られたアナログ電圧を出力制御回路２の電圧目標値７として使うものである。出力制御回路２は、電流目標値６又は電圧目標値７と出力電流検出回路４又は出力電圧検出回路５の検出値を比較してスイッチングコンバータ１をスイッチングを制御するものであり、サンプル信号Ｆにより定電流充電モードから緩和充電モードに切り換える。定電流充電モードでは、出力電流検出回路４の検出値を電流目標値６と比較してスイッチングコンバータ１の出力を定電流に制御し、緩和充電モードでは、出力電圧検出回路５の検出値を電流目標値７と比較してスイッチングコンバータ１の出力を定電圧に制御する。初期化制御回路８は、ホールドした出力電圧に基づき初期化が必要か否かを判定し、初期化モードを選択するｃｏｎｔＩｎｉを出力するものである。満充電信号Ｆｕｌは、スイッチングコンバータ１の出力を充電器の出力として直列接続され各モジュールを充電し、いずれかのモジュールが満充電になったのを検出するするためサンプリングするものである。最も早く電圧が上昇するモジュールが満充電電圧に達した時点で、それまでの定電流充電からその電圧で定電圧充電に切り換わる。
【００３２】
複数のキャパシタを直列に接続した蓄電装置を充電するとき、各キャパシタの端子電圧は、図５（Ａ）に示すように初期電圧の高いキャパシタがあれば早く上昇し、また、初期電圧が低くても静電容量が他より小さなキャパシタがあれば、その端子電圧も早く上昇する。これらの中でいずれかのキャパシタが満充電に達したとき充電を停止するとｔの状態となる。しかし、並列モニタにより初期化が満充電電圧で完全に行われると、図５（Ｂ）に示すように満充電電圧を中心にして充放電カーブを描く。
【００３３】
図６は初期化機能を有するキャパシタ蓄電装置の充放電カーブの例を示す図である。キャパシタＣ_A、Ｃ_Bが全放電あるいは電圧ゼロで初期化された状態から一定電流で充電（定電流充電）を開始すると、初期化モードが選択されていない状態、つまり初期化モードの選択信号Ｖini inがオフの状態では、充電電流のバイパス回路が動作しないので、図６の左端に示すＡ、Ｂのように容量の差に応じた傾斜で電圧が上昇する。そして、直列に接続されているキャパシタＣ_A、Ｃ_Bの１つ、例えば容量の小さい方のキャパシタＣ_Aがｔ１で満充電電圧Ｖful に達すると、充電器がこれを満充電信号Ｖful out で検出し定電流充電を停止させる。その後、キャパシタＣ_Aの端子電圧がキャパシタ内部の自己充電や自己放電などによって満充電電圧Ｖful を割り込むと、再度充電が開始されるので、ｔ１以降は一定電圧に維持される緩和充電の状態が続く。
【００３４】
次に、時間ｔ２で放電してキャパシタＣ_A、Ｃ_Bに蓄積した電力を利用し、時間ｔ３で次の充電サイクルに入る。このとき初期化モードを選択すると、充電が始まるｔ３からいずれかのキャパシタの端子電圧が満充電電圧Ｖful に達するまで初期化モードの選択信号Ｖini inをオンにしておけば、その期間が初期化ペリオドとなる。そして、充電が進んでキャパシタの端子電圧が上昇すると、まず、キャパシタＣ_Aの端子電圧が初期化電圧Ｖini に達するｔ４でキャパシタＣ_Aのバイパス回路がオンになり、さらに遅れてｔ５でキャパシタＣ_Bのバイパス回路もオンになる。
【００３５】
バイパス回路がオンになると、それらに流れる電流だけキャパシタの端子電圧の上昇が遅くなる。全充電電流をバイパスしてしまうと、端子電圧は初期化電圧Ｖini より上昇しないが、充電電流を、例えば半分バイパスする程度に抵抗Ｒ１の値を選定しておくと、電圧の上昇するスピードは半分になって端子電圧はなお上昇を続ける。
【００３６】
このようにｔ４で初期化電圧Ｖini に達したキャパシタＣ_Aと、遅れてｔ５で初期化電圧Ｖini に達したキャパシタＣ_Bでは、バイパス回路の動作している時間、つまりバイパスされている電気量はキャパシタＣ_Aの方が大きい。その結果、ｔ１とｔ６における電圧を比較すると明らかなようにそれまで低かったキャパシタＣ_Bの満充電時（充電停止時）の端子電圧が増大してキャパシタＣ_Aの端子電圧に近づくことになる。
【００３７】
この方法には、２つの設計条件が伴う。第１は満充電電圧Ｖful と初期化電圧Ｖini との間隔であるが、満充電電圧Ｖful は、キャパシタの耐電圧で決まるので、初期化電圧Ｖini の値が条件になるといってもよい。初期化電圧Ｖini の値を高くすると、キャパシタのバイパス回路がオンになっている時間が短いので、１充電あたりのズレの補償量が小さくなる。逆に、初期化電圧Ｖini の値を低くすると、キャパシタのバイパス回路がオンになっている時間が延びるので、同じバイパス電流でもキャパシタの電圧を平均化する量は増える。ただし、初期化電圧Ｖini の値を低くすると、バイパスされる電力量は増えるため、バイパス回路での発熱が大きくなり、初期化損失は増大する。
【００３８】
第２の条件は、バイパス電流値、つまり充電電流をバイパスする割合である。初期化電圧Ｖini の値を高くして、バイパス電流を大きくすると、充電カーブの頂上付近だけで大量のバイパス電流が流れ、充電電流をバイパスする時間は短くなるが、初期化される蓄電量が電圧の二乗に比例して増加するため初期化損失が増大し、しかもバイパス回路がそれだけの電流値に耐える設計を必要とする。
【００３９】
したがって、満充電電圧Ｖful と初期化電圧Ｖini との間隔、バイパス電流値は、例えばキャパシタのバラツキの大きさ、発熱の程度に応じてバイパス回路を動作させる時間をどの程度に制限するか、初期化モードをどの程度の時間や充電回数で解除させるかなどを勘案して任意に設定することができることは勿論である。また、先に述べたように初期化モードを選択（初期化の起動）し解除（初期化の停止）する条件も任意に設定することができる。
【００４０】
初期化の起動は、例えば初期化を行うべき条件にあるとき（初期化実行条件）、充電終了時のキャパシタの合計電圧Ｖout が基準値Ｖroより低下したとき（初期化必要条件）などである。初期化実行条件は、例えばハイブリッド電気自動車であれば、走り出す前、つまり運転開始時、電力貯蔵であれば、夏においては午後のピークを迎える前、つまり午前中など、用途に応じた要求、運転予測に基づき設定される。
【００４１】
初期化の停止は、例えば初期化を中止すべき条件（初期化中止条件）にあるとき、初期化がなされたとき（初期化終了条件）などである。初期化中止条件は、例えばハイブリッド電気自動車の場合、回生制動中など用途に応じた要求、運転予測に基づき設定される。初期化終了条件は、例えば初期化を開始してから一定時間経過したとき、初期化を開始してから各キャパシタの合計電圧Ｖout が一定値上昇したとき、各キャパシタの合計電圧Ｖout が所定値に達したとき、並列モニタの放熱板の温度が上昇したときなどである。これらの条件を使い分けることにより、充電停止に至らず延々と長時間におよび初期化動作が継続するのを防ぐことができる。
【００４２】
次に、初期化モードの選択／解除の動作を説明する。図７は初期化モードの選択／解除を行う回路の例を示す図、図８は初期化モードの解除信号を発生する回路の例を示す図、図９は充電の途中で初期化モードが解除される動作の例を説明するための図である。図中、１１、１６はサンプルホールド回路、１２、１９はコンパレータ、１３、１５はオアゲート、１４は初期化選択／解除回路、１７は減算回路、１８は加算回路を示す。
【００４３】
図７において、サンプルホールド回路１１は、充電の停止信号Ｓをトリガとして各キャパシタの合計電圧Ｖout をサンプルホールドするものであり、コンパレータ１２は、サンプルホールドした各キャパシタの合計電圧Ｖout を基準値Ｖroと比較するものである。オアゲート１３は、初期化実行条件に基づき発せられる初期化指令か、各キャパシタの合計電圧Ｖout が基準値Ｖroより低いときのオアゲート１３の出力信号により初期化選択信号を出力するものである。初期化選択／解除回路１４は、オアゲート１３の出力信号である初期化選択信号により初期化モードの選択信号Ｖini inをオンにして初期化モードを選択し、初期化中止条件や初期化終了条件に基づき発生される初期化解除信号により初期化モードの選択信号Ｖini inをオフにして初期化モードを解除するものである。
【００４４】
初期化終了条件に基づき初期化解除信号を発生する回路として、例えば初期化を開始してから各キャパシタの合計電圧Ｖout が一定値上昇したときを条件とする回路の例を示したのが図８である。図８に示す回路では、オアゲート１５により、各キャパシタの初期化用のコンパレータ４のいずれかが作動を開始したときに初期化開始信号を出力し、サンプルホールド回路１６により、その初期化開始時の各キャパシタの合計電圧Ｖout をサンプルホールドする。そして、減算回路１７により、初期化開始時の各キャパシタの合計電圧Ｖout と各キャパシタが初期化電圧Ｖini であると仮定したときの電圧Ｖini ×ｍとの差を求め、加算回路１８により、この差に初期化開始時の各キャパシタの合計電圧Ｖout を加算する。そして、コンパレータ１９により加算回路１８の加算値まで各キャパシタの合計電圧Ｖout が初期化開始後に上昇すると初期化解除信号を出力する。
【００４５】
上記のように初期化開始時の各キャパシタの合計電圧Ｖout に応じて初期化解除信号を発生する電圧上昇値を決定すると、図９の▲１▼に示すように電圧のバラツキが大きい場合には初期化開始時の▲１▼から初期化解除信号が発生するポイントＰまで初期化動作の継続する時間が長くなる。しかし、このような初期化を繰り返すことにより、図９の▲４▼と▲５▼の間で示すように電圧のバラツキが小さくなってくると、初期解除信号が発生するポイントＰまで初期化動作の継続する時間が短くなる。つまり、電圧のパラツキに応じて初期化動作の継続する時間を自動的に調節することができる。この場合、バイパス電流を変えると、初期化動作後の電圧上昇勾配が変わるので、その勾配の変化に応じて時間が変わる。
【００４６】
上記のように１回で完全に初期化された状態にならなくても、何サイクルもの間に少しずつ上記初期化機能を使うことにより、特別な初期化のサイクルや時間を用意する必要がなく、例えばハイブリッド電気自動車で言えば運転者に気づかれずに初期化することが可能となる。元来、キャパシタのバラツキは、漏れ電流の固体差などにより長時間かけて次第に発生するものであるので、それを修正するための初期化も用途によっては、上記のような緩慢な手法で十分であり、むしろ合理的な方法といえよう。
【００４７】
また、図８において、コンパレータ１９を省くと共に加算回路１８に変えてタイマーを用い、減算回路１７の出力に応じて時間を設定し、そのタイムオーバーで初期化解除信号を発生させても同様に、電圧のパラツキに応じて初期化動作の継続する時間を自動的に調節することができる。また、図８において、減算回路１７を省き加算回路１８でサンプルホールド回路１６にサンプルホールドした初期化開始時の各キャパシタの合計電圧Ｖout に一定値を加算すると、初期化解除信号を発生させるまでの上昇電圧を一定にすることができ、同様に初期化動作の継続する時間を一定にすることができる。
【００４８】
いずれにせよ本発明によれば、キャパシタ・モジュールについて各１個設けた集積型並列モニタのＩＣに２ピンを増すだけで直列に接続したすべてのキャパシタに設けた並列モニタに対し、信号の授受を行うことが可能となる。
【００４９】
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以上の説明から明らかなように、上記実施の形態によれば、本発明の使われ方は大別して次の二つになる。
（ａ）複数のキャパシタセルをまとめたモジュール毎にＩＣを設け、それにフォトカプラなどのアイソレータを外付けして外部の充電制御（ＣＭＳ）などと接続する。
（ｂ）複数のキャパシタセルをまとめたモジュール毎にＩＣを設け、それに図２に示した電流モードアイソレータを介して、複数のモジュールを外部の充電制御（ＣＭＳ）などに直列接続する。
この両者の折衷案や、（ｂ）の電流モードアイソレータを別のＩＣとしたり、個別の部品で製造することも、経済性は低下するが、可能ではある。なお、この場合でもモジュール内の並列モニタ間は、図２に示した電流モードアイソレータではなく他のトランジスタ回路を介して接続するように構成してもよいし、直接接続し論理回路を設けて信号を論理処理するように構成してもよい。
【００５０】
したがって、本願により提供する手法は２つに別れる。その一つは数個のキャパシタセルを受け持つ集積型並列モニタを作る方法、第二はそれを特別なアイソレータなしで、少ないピン数で接続する方法である。以上の記述ではｎ個のキャパシタセルを直列にしたキャパシタ・モジュールをｍ個直列にして構成した蓄電システムがモデルとなる。
【００５１】
【発明の効果】
以上の説明から明らかなように、本発明によれば、複数のキャパシタセルを直列接続して１つのモジュールを構成し、複数のキャパシタモジュールを直列接続してなるキャパシタ電源装置であって、各キャパシタセルに対し設定された初期化電圧で充電電流をバイパスする初期化及び満充電電圧で満充電信号を取り出す満充電検出を行う並列モニタを備え、該並列モニタをモジュール毎にまとめて集積化したので、コストを低減すると共に、特別なアイソレータ不要で直接接続を可能とする集積化並列モニタを提供することができる。
【００５２】
また、並列モニタは、各キャパシタの端子間に接続される一対の入力端子と、一対の入力端子に接続され端子電圧を検出して初期化電圧を判定しキャパシタの充電電流をバイパスする初期化回路と、一対の入力端子に接続され端子電圧を検出して満充電電圧を判定する満充電検出回路と、初期化の選択信号を入力し満充電信号を取り出す信号端子とを備え、信号端子から選択信号を入力して初期化回路による初期化を行い、満充電検出回路により満充電電圧を判定して満充電信号を信号端子から取り出すように構成したので、信号端子により充電器から初期化モードの選択信号を入力し、満充電信号を取り出すことで、充電器から初期化及び充電制御を行うことができ、キャパシタに並列に接続する制御回路として３ピンのパワーＩＣの並列モニタを実現することができる。しかも、初期化モードの選択信号を入力し、満充電信号を取り出す信号の授受を、フォトカップラを介して行うことにより、蓄電装置を構成する各キャパシタに接続される高圧側の並列モニタと制御信号ラインとをアイソレーションする必要がなくなるので、回路や配線、さらには周囲の回路の構成を簡素化することができる。
【００５３】
ＥＣＳがハイブリッド電気自動車などに応用され大量生産の段階に入って、１円でも安くと言われる現在、本発明によれば大量に生産した場合、並列モニタ部分の価格は、モジュール単位で集積化することにより１／２程度に低減させることが可能となる。
【図面の簡単な説明】
【図１】本発明に係るキャパシタ電源装置の実施の形態を説明するための図である。
【図２】各モジュールとの初期化信号及び満充電信号の授受を行う信号伝達回路の構成例を示す図である。
【図３】３ピン構成の並列モニタの構成例を示す図である。
【図４】緩和充電機能を有するキャパシタの充電器の実施の形態を示す図である。
【図５】初期化がずれている場合と初期化が満充電電圧で完全に行われた状態の例を説明するための図である。
【図６】初期化機能を有するキャパシタ蓄電装置の充放電カーブの例を示す図である。
【図７】初期化モードの選択／解除を行う回路の例を示す図である。
【図８】初期化モードの解除信号を発生する回路の例を示す図である。
【図９】充電の途中で初期化モードが解除される動作の例を説明するための図である。
【図１０】初期化と満充電検出を独立に行える並列モニタの構成例を示す図である。
【図１１】並列モニタの制御回路の構成例を示す図である。
【符号の説明】
１１〜１ｎ、２１〜２ｎ…コンパレータ、Ｃ１〜Ｃｎ…キャパシタ、Ｖｒ１１〜Ｖｒ１ｎ…設定初期化電圧、Ｖｒ２１〜Ｖｒ２ｎ…設定満充電電圧、Ｑ１〜Ｑｎ…パワートランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a capacitor power supply device in which a plurality of capacitor cells are connected in series to form one module, and the plurality of capacitor modules are connected in series.
[0002]
[Prior art]
FIG. 10 is a diagram showing a configuration example of a parallel monitor capable of performing initialization and full charge detection independently. FIG. 11 is a diagram showing a configuration example of a control circuit of the parallel monitor. C, C1, C2 are capacitor cells, CMP1, CMP2 is a comparator, D is a diode, Vr1 is a set initialization voltage, Vr2 is a set full charge voltage, S1 is a switch, Tr is a power transistor, and Rs is a resistor.
[0003]
As an indispensable condition for configuring a power storage device by combining a plurality of large-capacity capacitors, there is a problem of equalization of burden voltage that occurs when capacitors are connected in series. The present inventors have proposed a power storage system called ECS (Energy Capacitor System) that combines an electric circuit using an electric double layer capacitor (for example, “Electric Double Layer Capacitor and Power Storage System” written by Ikuo Okamura, Nikkan Kogyo Shimbun, 1999. March 31, 1st edition, first edition issued, p6-14, p145-159)). In ECS, a parallel monitor as a voltage monitoring controller is connected to each capacitor connected in series to perform initialization and full charge detection so that maximum charging is possible within the withstand voltage range of the capacitor. ing.
[0004]
Energy storage systems (ECS) have entered the stage of industrialization, and cost reduction is desired for their spread. However, even in the case of application systems that are mass-produced even with relatively small capacities, manufacturing costs can be as low as 1 yen. In order to reduce the cost, it has become necessary to reduce the price of the parallel monitor, which is essential for ECS, as well as the price of the capacitor. The latest parallel monitor, for example, has two comparators for initialization and full-charge detection so that initialization and full-charge detection can be performed independently, reducing initialization loss and starting little by little in any use state It adopts a method to make it. An example of the configuration is shown in FIG. In this parallel monitor, when the set initialization voltage Vr1 is reached when the switch S1 is turned on, the transistor Tr is controlled by the initialization comparator CMP1 that detects the set initialization voltage Vr1, thereby bypassing the charging current. When the set full charge voltage Vr2 is reached during charging, a full charge signal is sent to the charger from the full charge detection comparator CMP2 that detects the set full charge voltage Vr2. Corresponding to such a parallel monitor, the charger turns on the switch S1 if initialization is necessary based on the voltage in the entire charge / discharge state, and stops charging in response to the full charge signal.
[0005]
Since the parallel monitor is connected in parallel to each single cell C of the large-capacity storage capacitor connected in series, the potentials thereof are individually shifted according to the charge level of the capacitor. For this reason, as shown in FIG. 11, the overall system configuration is such that an isolator for a DC voltage such as a photocoupler is connected to each parallel monitor, and signals are transmitted and received through them.
[0006]
[Problems to be solved by the invention]
By the way, in order to make the parallel monitor inexpensive, it is effective to use a monolithic IC. However, when the parallel monitor is highly functionalized as described above, a signal is transmitted between the parallel monitor and a charger that performs charge control. Since it is necessary to give and receive, an isolator that covers the voltage of the capacitor is indispensable, and a monitor corresponding to each single cell of the capacitor and two special isolators are required. In order to reduce the cost of such a parallel monitor, it is effective if the number of IC packages can be reduced and the number of IC pins can be reduced to eliminate the need for isolation. In the example shown in FIG. 11, a control signal and a full charge signal can be exchanged via a special isolator with three pins for each parallel monitor. 11-9974). In ECS, a large power and large current flows for each capacitor, and the potential between cells changes every moment depending on the state of charge and the capacitor, so far, the configuration as shown in FIG. 11 has been considered the best.
[0007]
[Means for Solving the Problems]
The present invention solves the above-described problems, and aims to reduce the cost by increasing the degree of integration of parallel monitors and eliminates the need for a special isolator.
[0008]
To this end, the present invention provides a capacitor power supply device in which a plurality of capacitor cells are connected in series to form one module, and the plurality of capacitor modules are connected in series, and each of the capacitor cells is initialized. A parallel monitor that performs initialization to bypass charging current by voltage and full charge detection that extracts a full charge signal at full charge voltage is provided, and the parallel monitor is integrated for each module. .
[0009]
The parallel monitor includes a pair of input terminals connected between the terminals of each capacitor, and an initialization circuit connected to the pair of input terminals to detect a terminal voltage, determine an initialization voltage, and bypass a capacitor charging current A full charge detection circuit that is connected to the pair of input terminals and detects a full charge voltage by detecting a terminal voltage;Input the selection signal for initialization and take out the full charge signalA signal terminal, from the signal terminalThe selection signal is input to perform initialization by the initialization circuit, the full charge detection circuit determines the full charge voltage, and the full charge signal is sent from the signal terminal.The signal terminal is connected to a signal transmission circuit that transmits and receives signals in a cascade connection between the upper and lower potentials of series-connected capacitors. The signal terminal is connected to a signal transmission circuit that transmits and receives signals in a cascade connection between upper and lower potentials.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining an embodiment of a capacitor power supply device according to the present invention. 11-11n, 21-2n are comparators, C1-Cn are capacitors, Vr11-Vr1n are set initialization voltages, Vr21- Vr2n is a set full charge voltage, and Q1 to Qn are power transistors.
[0011]
As a premise for explaining the embodiment of the present invention, the following is considered. First, the ECS capacitor currently used is an application of an electric double layer. The capacitance density is extremely large but the withstand voltage is 2.3 to 2.7 V, so that a parallel monitor is practically used. In setting, the operating voltage is considered to be 2 to 3 V, and from there, the battery is discharged to about ¼ of the full charge voltage, and the power during that time is used.
[0012]
In FIG. 1, capacitors C1 to Cn are connected in series and configured as one module, and the power supply device is configured by further connecting a plurality of modules in series. The comparators 11 to 1n, 21 to 2n, the set initialization voltages Vr11 to Vr1n, the set full charge voltages Vr21 to Vr2n, and the power transistors Q1 to Qn constitute a parallel monitor and are integrated in units of modules or power transistors. In some cases, Q1 to Qn are external to the integrated circuit. The comparators 11 to 1n constitute initialization circuits that control the power transistors Q1 to Qn that detect the set initialization voltages Vr11 to Vr1n and bypass the charging current, respectively, and the comparators 21 to 2n respectively set the preset full charge voltage Vr21. ˜Vr2n is detected and a full charge signal is taken out. A signal Ini input to the comparators 11 to 1n of the initialization circuit is a signal for selecting initialization, and is, for example, an on / off (H / L) signal for controlling whether the initialization is performed or not. The signal Ful taken out from the full charge detection circuit is sent to the charger as a signal for stopping charging. For example, when a signal that becomes L when each parallel monitor detects full charge, wired or connected, If any capacitor is fully charged, charging of the charger can be stopped.
[0013]
In the example shown in FIG. 1, in order to simplify the configuration, one each corresponding to the uppermost part (n) and the lowermost part (1) among a plurality of parallel monitors in the module is shown. In practice, as many as the degree of integration and the withstand voltage between the circuits allow. In actual connection, the negative terminal of the upper capacitor Cn and the positive terminal of the capacitor Cn-1 (not shown) connected thereunder are common, and there is one line drawn from the IC for each of the capacitors C1 to Cn. . The voltage between the negative terminal of the capacitor C1 connected to the bottom of the IC and the positive terminal of the uppermost capacitor Cn is always the sum of the voltages of the capacitors C1 to Cn connected in series therebetween.
[0014]
Since the withstand voltage is about 36V due to the configuration of an analog IC found in an OP amplifier or the like, if the maximum voltage of the capacitor is 3V, the configuration shown in FIG. 1 is preferably 6 to 8, and the maximum is 10 to 12 Can be accommodated. For example, regarding the n-th unit, the potential on the minus terminal side rises and falls with the total voltage of the capacitors up to Cn−1 with reference to the lower right ground point in FIG. If n = 10, the voltage fluctuation range is about 10 to 30 V from the above-described conditions. Therefore, insertion of the initialization signal Ini and extraction of the full charge signal Ful under the conditions are performed using an open collector or a constant voltage. This can be realized by a conventionally known technique such as a current circuit.
[0015]
As described above, according to the present invention, one module shown in FIG. 1 is connected to a plurality of, for example, 10 (n = 10) capacitors, and a special isolator such as a photocoupler is connected to the module as in FIG. Therefore, the burden on the IC package and the isolator is 1/10 of the entire system, which contributes to the simplification of the mounting and leads to cost reduction.
[0016]
In some cases, it may be more advantageous to take the power transistors Q1 to Qn for bypassing out from the processing for chip manufacturing, chip area, heat generation, etc., and use them as transistor arrays. It is also one method to draw ~ Qn outside and place them separately.
[0017]
FIG. 2 is a diagram showing a configuration example of a signal transmission circuit that exchanges an initialization signal and a full charge signal with each module. Q11 to Q1n and Q21 to Q2n are transistors, G11 to G1n current sources, R11 to R1n, R21 to R2n, R31 to R3n are resistors, and sig1 to sign are signal terminals.
[0018]
In the configuration shown in FIG. 1, the + terminal of the uppermost capacitor Cn in the capacitor module has the same potential as the − terminal of the capacitor connected further above. Therefore, if it is possible to send and receive signals between potentials from the top to the bottom in the module, the initialization signal and the full charge signal can be sent without placing a special isolator from the top to the bottom of the entire system in which it is connected in series. You can also exchange. FIG. 2 shows a configuration example of a control circuit based on this concept.
[0019]
In FIG. 2, modules-1 to n are signal transmission circuits that transmit and receive signals in cascade connection between the upper and lower potentials of series-connected capacitors, and are current mode isolators. The circuit indicated by module-1 is made to correspond to the lowermost capacitor C1, the capacitors stacked on it are similarly configured, and the circuit shown by module-n is made to correspond to the nth capacitor Cn at the uppermost stage. The terminal sig1 is connected to the Ini and Ful signal terminals of the capacitor C1, the terminal sign is connected to the Ini and Ful signal terminals of the capacitor Cn, and cont An initialization selection signal is input to Ini, and a full charge signal is extracted from det.
[0020]
The selection of initialization and the extraction of the full charge signal by the control circuit shown in FIG. 2 are performed as follows. First, the initialization control is cont Ini is given from H level to L level. In the transistors Q11 to Q1n and Q21 to Q2n, cont When the base of the transistor Q11 is set to H level by Ini, the transistors Q11 to Q1n are turned on and the transistors Q21 to Q2n are turned off, so that the terminals sig1 to sign and det are all set to H level. cont When the base of the transistor Q11 is lowered from H level to L level by Ini, the on / off states of the transistors Q11 to Q1n and the transistors Q21 to Q2n are inverted, so that the terminals sig1 to sign and det are all at the L level. The parallel monitor of each of the capacitors C1 to Cn is selected in the initialization mode by the L level signal of the terminals sig1 to sign. When the initialization mode is selected, the parallel monitors of the capacitors C1 to Cn execute initialization at the set initialization voltage.
[0021]
The full charge signal is extracted when the initialization mode is not selected, that is, cont With Ini at the H level and the signals at the terminals sig1 to sign at the H level, a logical OR is performed on all the parallel monitors of each capacitor, and the result is the uppermost module-n signal terminal in the upper right of FIG. Remove from det. That is, when any one of the capacitors is fully charged and the corresponding terminals sig1 to sign fall to the M level, the subsequent terminals sig1 to sign also fall to the M level, so that the signal terminal det becomes the M level. , It can be detected that the full-charge signal F is generated in any of the all series-connected capacitors.
[0022]
In normal usage, the signal cont Since it is not necessary to simultaneously detect the occurrence of the full charge signal F while Ini is set to L, that is, during the initialization mode, the above operation is sufficient. Therefore, as described above, the signal terminal sig1 is used as a terminal for inputting a selection signal for initialization, and the signal cont Perform initialization when Ini is L, and cont When Ini is H, the signal terminal det is used as a terminal for taking out the full charge signal F, and when H changes from H to M, full charge can be detected.
[0023]
FIG. 3 is a diagram showing a configuration example of a parallel monitor having a 3-pin configuration, where M is a parallel monitor, C1 is a capacitor, Q1 to Q4 are transistors, X1 and X2 are shunt regulators, D1 is a diode, QP is a phototransistor, DP Is a light emitting diode, R1 to R12, RC is a resistor, and P1 to P3 are connection pins.
[0024]
In FIG. 3A, a capacitor C1 is, for example, an electric double layer capacitor connected in series in order to store electric power. The parallel monitor M connects the connection pins P1 and P2 as input terminals in parallel between the terminals of the capacitor C1, and uses the connection pin P3 as a signal terminal to select an initialization mode and extract a full charge signal. Pins P1 to P3 are provided. When the capacitor C1 is initialized, a predetermined charging current is bypassed when the initialization voltage is reached, and a full charge signal is extracted when the capacitor C1 reaches full charge. The parallel monitor M has an initialization circuit that detects a predetermined charging voltage during initialization and bypasses the charging current, and a circuit that detects a full charging voltage and extracts a full charging signal. By bypassing the current, charging of the capacitor that quickly reaches the initialization voltage is delayed, and variations with the capacitor that slowly reaches the initialization voltage are eliminated. Therefore, the initialization voltage is set to a voltage equal to or lower than the full charge voltage.
[0025]
In the parallel monitor M, the initialization circuit includes transistors Q1 to Q3, a shunt regulator X1, and resistors R1 to R4, and performs initialization when the transistor Q3 is on, that is, when the connection pin P3 is at L level. When the initialization is performed, the terminal voltage is detected and determined by the voltage dividing circuit including the resistors R3 and R4 and the shunt regulator X1, and the charging current is bypassed by the transistor Q1 in the initialization operation. The shunt regulator X1 operates as a comparator by connecting a voltage dividing circuit composed of resistors R3 and R4 to a control input. When the transistor Q3 is turned on and biased, the terminal voltage of the capacitor C1 is a predetermined voltage ( A circuit that is turned on when the initialization voltage Vini) is reached (for example, TL431 manufactured by TI, C1944 manufactured by NEC, etc.). When the shunt regulator X1 is turned on, the transistors Q1 and Q2 are turned on to bypass the charging current of the capacitor C1 with a current determined by the resistor R1.
[0026]
A circuit for extracting a full charge signal is constituted by a shunt regulator X2 and resistors R5 to R7, and a terminal voltage is detected and determined by a voltage dividing circuit consisting of resistors R6 and R7 and the shunt regulator X2, and the M level is set from the connection pin P3. Take out the full charge signal. That is, the connection pin P3 is set to the H level (high impedance circuit) to cancel the initialization, and the signal when the level is lowered to the M level is set as the full charge signal. The shunt regulator X2 operates as a comparator by connecting a voltage dividing circuit composed of resistors R6 and R7 to the control input, and is turned on when the terminal voltage of the capacitor C1 reaches a predetermined voltage (full charge voltage Vful) (for example, TL431 manufactured by TI, C1944 manufactured by NEC, and the like.
[0027]
When the parallel monitor configured as described above is used, in the parallel monitor of the capacitor C1 of the module, the signal terminal P3 is connected to the signal terminal sig1 of module-1 in FIG. 2, and the signal terminals P1 and P2 are connected to the module in FIG. Connect to the upper and lower power lines of -1. Therefore, the circuits shown in FIGS. 2 and 3A can be combined and integrated for each module. In this case, it is only necessary to connect the series connection points and both ends of the capacitors C1 to Cn and the signal terminals sig1 and det to the IC of the module composed of n capacitors C1 to Cn. In other words, the connection terminal of the IC of each module is n + 3.
[0028]
Since the shunt regulators X1 and X2 determine the initialization voltage and the full charge voltage for the capacitor terminal voltage detected from the voltage dividing circuit, they can be replaced with a Zener diode and a comparator that generate a reference voltage. . In addition, when the initialization mode is entered in the initialization mode selected state, the signal level of the connection pin P3 is changed, and the charger starts the initialization operation based on the change. Since the signal may be detected, the signal level of the connection pin P3 may be used in two states or in three states.
[0029]
FIG. 3B shows a configuration example of a circuit using a photocoupler, and the optical transistor QP is connected to the connection pin P3 to turn on / off between the connection pin P1. When the control mode is selected, the optical command signal is received and controlled to be turned on. The photodiode DP is connected to the connection pin P3 and supplies a current of a full charge signal through the resistors R11 and R5, and transmits an optical signal when fully charged. The transistor Q4 and the resistors R8 to R10 constitute a selection circuit. When the signal level of the connection pin P3 becomes H (short-circuited with the connection pin P1), the transistor Q4 is turned off and the transistor Q3 of the initialization circuit is turned on. . Further, when the connection pin P3 becomes a high impedance circuit between the connection pin P1 and the transistor Q4 is turned on and the transistor Q3 of the initialization circuit is turned off, the signal level of the connection pin P3 is the same as that of the signal transmission circuit. It changes according to on / off of the shunt regulator X2. When the optical transistor QP is turned on, the signal level of the connection pin P3 is set to H (emitter potential of the transistor Q4), and when it is turned off, the resistor R11 and the light emitting diode DP are inserted and connected between the connection pins P3 and P1. To do. Therefore, since the connection pin P3 in this case becomes H level when light enters the phototransistor QP from the M level, initialization is executed, and when the phototransistor QP does not receive light, when the full charge is reached, the L level is reached. The photodiode DP is turned on and emits light.
[0030]
Next, charge control will be described. FIG. 4 is a diagram showing an embodiment of a capacitor charger having a relaxed charging function, and FIG. 5 is a diagram for explaining an example of a case where the initialization is shifted and a state where the initialization is completely performed at a full charge voltage. FIG. In the figure, 1 is a switching converter, 2 is an output control circuit, 3 is an output voltage sample and hold circuit, 4 is an output current detection circuit, 5 is an output voltage detection circuit, 6 is a current target value, 7 is a voltage target value, and 8 is An initialization control circuit is shown.
[0031]
In FIG. 4, the switching converter 1 switches an input power source based on a control signal and adjusts the output to a desired output so that the output current is constant or the output voltage is constant. The output current detection circuit 4 detects the output current of the converter 1 and the output voltage detection circuit 5 detects the output voltage. The output voltage sample / hold circuit 3 includes, for example, an AD (analog-digital) conversion unit, a data latch unit, and a DA (digital-analog) conversion unit, and AD converts the detection voltage of the output voltage detection circuit 5 by the sample signal F. Then, the output digital data is fixed by a latch, and an analog voltage obtained by DA-converting the data is used as the voltage target value 7 of the output control circuit 2. The output control circuit 2 controls the switching of the switching converter 1 by comparing the current target value 6 or voltage target value 7 with the detection value of the output current detection circuit 4 or output voltage detection circuit 5. Switch from constant current charging mode to relaxed charging mode. In the constant current charging mode, the detection value of the output current detection circuit 4 is compared with the current target value 6 to control the output of the switching converter 1 to a constant current. In the relaxed charging mode, the detection value of the output voltage detection circuit 5 is set to the current. Compared with the target value 7, the output of the switching converter 1 is controlled to a constant voltage. The initialization control circuit 8 determines whether or not initialization is necessary based on the held output voltage, and selects the initialization mode. Ini is output. The full charge signal Ful is connected in series with the output of the switching converter 1 as the output of the charger, charges each module, and samples to detect when any module is fully charged.ofIt is. When the module whose voltage rises the earliest reaches the full charge voltage, it switches from the constant current charge so far to the constant voltage charge at that voltage.
[0032]
When charging a power storage device in which a plurality of capacitors are connected in series, the terminal voltage of each capacitor rises quickly if there is a capacitor having a high initial voltage as shown in FIG. 5A, and the initial voltage is low. However, if there is a capacitor with a smaller capacitance than the others, the terminal voltage will rise quickly. Among these, when any of the capacitors reaches full charge, when charging is stopped, the state becomes t. However, when initialization is completely performed at the full charge voltage by the parallel monitor, a charge / discharge curve is drawn around the full charge voltage as shown in FIG.
[0033]
FIG. 6 is a diagram illustrating an example of a charge / discharge curve of a capacitor power storage device having an initialization function. Capacitor C_A, C_BWhen charging is started at a constant current (constant current charging) from a state where the battery is fully discharged or initialized at zero voltage, the initialization mode is not selected, that is, the initialization mode selection signal Vini. When in is off, the charging current bypass circuit does not operate, so that the voltage rises at a slope corresponding to the difference in capacitance as shown by A and B shown at the left end of FIG. And capacitor C connected in series_A, C_BFor example, the capacitor C having the smaller capacitance_AWhen the battery reaches the full charge voltage Vful at t1, the charger supplies the full charge signal Vful. Detects with out and stops constant current charging. Then capacitor C_AWhen the full-voltage Vful is interrupted by self-charging or self-discharging inside the capacitor, charging starts again, so that the state of relaxed charging maintained at a constant voltage continues after t1.
[0034]
Next, the capacitor C is discharged at time t2._A, C_BThe next charge cycle is entered at time t3 using the power stored in. At this time, if the initialization mode is selected, the initialization mode selection signal Vini until the terminal voltage of any capacitor reaches the full charge voltage Vful from t3 when charging starts. If in is turned on, the period becomes the initialization period. When charging progresses and the terminal voltage of the capacitor increases, first, the capacitor C_AAt time t4 when the terminal voltage of the capacitor reaches the initialization voltage Vini_AThe bypass circuit is turned on, and the capacitor C is further delayed at t5._BThe bypass circuit is also turned on.
[0035]
When the bypass circuit is turned on, the rise in the terminal voltage of the capacitor is delayed by the current flowing through them. If the entire charging current is bypassed, the terminal voltage does not rise above the initialization voltage Vini. However, if the value of the resistor R1 is selected so that the charging current is bypassed by half, for example, the speed at which the voltage rises is half. The terminal voltage continues to rise.
[0036]
Thus, the capacitor C that has reached the initialization voltage Vini at t4._AAnd the capacitor C which has reached the initialization voltage Vini at t5 with a delay._BThen, the operating time of the bypass circuit, that is, the amount of electricity bypassed is the capacitor C_AIs bigger. As a result, the capacitor C, which has been low so far, is clear when comparing the voltages at t1 and t6._BTerminal voltage at the time of full charge (when charging is stopped) increases and capacitor C_AIt approaches the terminal voltage of.
[0037]
This method involves two design conditions. The first is the interval between the full charge voltage Vful and the initialization voltage Vini. Since the full charge voltage Vful is determined by the withstand voltage of the capacitor, it can be said that the value of the initialization voltage Vini is a condition. When the value of the initialization voltage Vini is increased, the time during which the bypass circuit of the capacitor is on is short, so that the amount of compensation for deviation per charge is reduced. On the contrary, when the value of the initialization voltage Vini is lowered, the time during which the capacitor bypass circuit is turned on increases, so that the amount of averaging of the capacitor voltage increases even with the same bypass current. However, if the value of the initialization voltage Vini is lowered, the amount of power that is bypassed increases, so that heat generation in the bypass circuit increases and initialization loss increases.
[0038]
The second condition is a bypass current value, that is, a ratio of bypassing the charging current. If the initialization voltage Vini is increased and the bypass current is increased, a large amount of bypass current flows only near the top of the charging curve, and the time for bypassing the charging current is shortened. Therefore, the initialization loss increases, and the bypass circuit needs to be designed to withstand such a current value.
[0039]
Therefore, the interval between the full charge voltage Vful and the initialization voltage Vini and the bypass current value are determined depending on, for example, how much the bypass circuit is operated depending on the size of the capacitor variation and the degree of heat generation. Of course, the mode can be arbitrarily set in consideration of how long the mode is released and the number of times of charging. Further, as described above, the conditions for selecting (initializing activation) and releasing (stopping initialization) the initialization mode can be arbitrarily set.
[0040]
Activation of initialization is, for example, when there is a condition for initialization (initialization execution condition), or when the total voltage Vout of the capacitor at the end of charging falls below the reference value Vro (initialization requirement). For example, in the case of a hybrid electric vehicle, the initialization execution condition is, for example, before starting to run, that is, at the start of operation, and in the case of power storage, in the summer, before the peak of the afternoon, that is, in the morning, according to the requirements and driving according to the application. Set based on prediction.
[0041]
The stop of initialization is, for example, when there is a condition under which initialization should be stopped (initialization stop condition), when initialization is performed (initialization end condition), or the like. For example, in the case of a hybrid electric vehicle, the initialization stop condition is set based on a request according to the application and driving prediction such as during regenerative braking. The initialization end condition is, for example, that when a certain time has elapsed from the start of initialization, or when the total voltage Vout of each capacitor has risen by a certain value after the start of initialization, the total voltage Vout of each capacitor becomes a predetermined value. When the temperature of the heat sink of the parallel monitor rises. By properly using these conditions, it is possible to prevent the initialization operation from continuing for a long time without stopping charging.
[0042]
Next, the operation for selecting / releasing the initialization mode will be described. FIG. 7 is a diagram showing an example of a circuit for selecting / canceling the initialization mode, FIG. 8 is a diagram showing an example of a circuit for generating a reset signal for the initialization mode, and FIG. 9 is a diagram showing that the initialization mode is canceled during charging. It is a figure for demonstrating the example of the operation | movement performed. In the figure, 11 and 16 are sample hold circuits, 12 and 19 are comparators, 13 and 15 are OR gates, 14 is an initialization selection / cancellation circuit, 17 is a subtraction circuit, and 18 is an addition circuit.
[0043]
In FIG. 7, a sample and hold circuit 11 samples and holds the total voltage Vout of each capacitor using a charge stop signal S as a trigger. A comparator 12 sets the total voltage Vout of each sampled and held capacitor to a reference value Vro. To compare. The OR gate 13 outputs an initialization selection signal based on an initialization command issued based on the initialization execution condition or an output signal of the OR gate 13 when the total voltage Vout of each capacitor is lower than the reference value Vro. The initialization selection / cancellation circuit 14 receives an initialization mode selection signal Vini in response to an initialization selection signal that is an output signal of the OR gate 13. in is turned on to select the initialization mode, and the initialization mode selection signal Vini is determined by the initialization cancellation signal generated based on the initialization stop condition or the initialization end condition. The in mode is canceled by turning off in.
[0044]
FIG. 8 shows an example of a circuit that generates an initialization cancellation signal based on the initialization end condition, for example, on the condition that the total voltage Vout of each capacitor rises by a certain value after the initialization is started. It is. In the circuit shown in FIG. 8, the OR gate 15 outputs an initialization start signal when any of the comparators 4 for initializing each capacitor starts operation, and the sample and hold circuit 16 outputs an initialization start signal. Sample and hold the total voltage Vout of each capacitor. Then, the subtraction circuit 17 obtains the difference between the total voltage Vout of each capacitor at the start of initialization and the voltage Vini × m when each capacitor is assumed to be the initialization voltage Vini. Is added to the total voltage Vout of each capacitor at the start of initialization. When the total voltage Vout of each capacitor rises after the start of initialization up to the added value of the adder circuit 18 by the comparator 19, an initialization cancellation signal is output.
[0045]
When the voltage rise value for generating the initialization release signal is determined according to the total voltage Vout of each capacitor at the start of initialization as described above, when the voltage variation is large as shown in (1) of FIG. The time for which the initialization operation continues from time (1) at the start of initialization to point P at which the initialization cancellation signal is generated becomes longer. However, by repeating such initialization, when the voltage variation becomes small as shown between (4) and (5) in FIG. 9, the initialization operation is performed up to the point P where the initial release signal is generated. The duration of the is shortened. That is, the duration of the initialization operation can be automatically adjusted according to the voltage variation. In this case, if the bypass current is changed, the voltage increase gradient after the initialization operation is changed, so that the time changes according to the change in the gradient.
[0046]
Even if it is not completely initialized at one time as described above, it is not necessary to prepare a special initialization cycle or time by using the initialization function little by little during many cycles. For example, in the case of a hybrid electric vehicle, it is possible to initialize without being noticed by the driver. Originally, variations in capacitors gradually occur over a long period of time due to differences in leakage current, etc., so the slow method described above is sufficient for initialization to correct it depending on the application. There is rather a reasonable method.
[0047]
In FIG. 8, the comparator 19 is omitted, and a timer is used instead of the adder circuit 18. A time is set according to the output of the subtractor circuit 17, and an initialization cancellation signal is generated when the time is over. The duration of the initialization operation can be automatically adjusted according to the variation of Further, in FIG. 8, when the subtraction circuit 17 is omitted and a constant value is added to the total voltage Vout of each capacitor at the start of initialization sampled and held in the sample hold circuit 16 by the adder circuit 18, the initialization cancellation signal is generated. The rising voltage can be made constant, and similarly, the duration of the initialization operation can be made constant.
[0048]
In any case, according to the present invention, signals are sent to and received from the parallel monitors provided in all the capacitors connected in series by adding two pins to the integrated parallel monitor IC provided for each capacitor module. Can be done.
[0049]
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. As is clear from the above description, according to the above embodiment, the method of using the present invention is roughly divided into the following two.
(A) An IC is provided for each module in which a plurality of capacitor cells are combined, and an isolator such as a photocoupler is externally connected to an external charge control (CMS) or the like.
(B) An IC is provided for each module including a plurality of capacitor cells, and the plurality of modules are connected in series to an external charge control (CMS) or the like via the current mode isolator shown in FIG.
It is possible to make a compromise between the two, or to make the current mode isolator of (b) as a separate IC, or to manufacture the current mode isolator with individual components, although the cost is reduced. Even in this case, the parallel monitors in the module may be connected to each other via another transistor circuit instead of the current mode isolator shown in FIG. 2, or a logic circuit may be directly connected to provide a signal. May be configured to perform logical processing.
[0050]
Therefore, the technique provided by the present application is divided into two. One is to make an integrated parallel monitor that handles several capacitor cells, and the second is to connect it with a small number of pins without a special isolator. In the above description, a power storage system in which m capacitor modules in which n capacitor cells are connected in series is configured as a model.
[0051]
【The invention's effect】
As is apparent from the above description, according to the present invention, a capacitor power supply device is formed by connecting a plurality of capacitor cells in series to form one module and connecting the plurality of capacitor modules in series. A parallel monitor that performs initialization to bypass the charging current at the initialization voltage set for the cell and full charge detection to extract the full charge signal at the full charge voltage, and the parallel monitor is integrated and integrated for each module. Therefore, it is possible to provide an integrated parallel monitor which can reduce the cost and can be directly connected without a special isolator.
[0052]
The parallel monitor has a pair of input terminals connected between the terminals of each capacitor, and an initialization circuit connected to the pair of input terminals to detect the terminal voltage to determine the initialization voltage and bypass the capacitor charging current. And a full charge detection circuit that is connected to a pair of input terminals and detects a full charge voltage by detecting a terminal voltage;Input initialization selection signal and take out full charge signalSignal terminal, and from the signal terminalThe selection signal is input and initialization is performed by the initialization circuit. The full charge detection circuit determines the full charge voltage and the full charge signal is sent from the signal terminal.Since it is configured to be taken out, the initialization mode selection signal is input from the charger through the signal terminal, and the full charge signal is taken out, so that initialization and charging control can be performed from the charger, and the capacitor is connected in parallel. As a control circuit, a 3-pin power IC parallel monitor can be realized. In addition, a high-voltage side parallel monitor and a control signal connected to each capacitor constituting the power storage device by inputting an initialization mode selection signal and exchanging a signal for extracting a full charge signal via a photocoupler. Since it is not necessary to isolate the line, the configuration of the circuit, wiring, and surrounding circuits can be simplified.
[0053]
When ECS is applied to hybrid electric vehicles and enters the stage of mass production and is said to be cheap even for one yen, when mass production is performed according to the present invention, the price of the parallel monitor part is integrated in units of modules. As a result, it can be reduced to about ½.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining an embodiment of a capacitor power supply device according to the present invention.
FIG. 2 is a diagram illustrating a configuration example of a signal transmission circuit that exchanges an initialization signal and a full charge signal with each module.
FIG. 3 is a diagram illustrating a configuration example of a parallel monitor having a three-pin configuration.
FIG. 4 is a diagram showing an embodiment of a capacitor charger having a relaxed charging function.
FIGS. 5A and 5B are diagrams for explaining an example of a case where the initialization is shifted and a state where the initialization is completely performed at a full charge voltage. FIGS.
FIG. 6 is a diagram illustrating an example of a charge / discharge curve of a capacitor power storage device having an initialization function.
FIG. 7 is a diagram illustrating an example of a circuit that performs selection / cancellation of an initialization mode.
FIG. 8 is a diagram illustrating an example of a circuit for generating an initialization mode release signal.
FIG. 9 is a diagram for explaining an example of an operation in which the initialization mode is canceled during charging.
FIG. 10 is a diagram illustrating a configuration example of a parallel monitor that can perform initialization and full charge detection independently.
FIG. 11 is a diagram illustrating a configuration example of a control circuit of a parallel monitor.
[Explanation of symbols]
11 to 1n, 21 to 2n: Comparator, C1 to Cn: Capacitor, Vr11 to Vr1n: Setting initialization voltage, Vr21 to Vr2n: Setting full charge voltage, Q1 to Qn: Power transistor

Claims

複数のキャパシタセルを直列接続して１つのモジュールを構成し、複数のキャパシタモジュールを直列接続してなるキャパシタ電源装置であって、前記各キャパシタセルに対し初期化の選択信号に基づき設定された初期化電圧で充電電流をバイパスする初期化及び満充電電圧で満充電信号を取り出す満充電検出を行う並列モニタを備え、該並列モニタを前記モジュール毎にまとめて集積化したことを特徴とするキャパシタ電源装置。 A capacitor power supply device in which a plurality of capacitor cells are connected in series to form one module, and a plurality of capacitor modules are connected in series, wherein each capacitor cell is initially set based on an initialization selection signal A capacitor power supply comprising: a parallel monitor that performs initialization for bypassing a charging current with a charging voltage and a full charging detection that extracts a full charging signal with a full charging voltage; and the parallel monitors are integrated for each module. apparatus.

前記並列モニタは、
各キャパシタの端子間に接続される一対の入力端子と、
前記一対の入力端子に接続され端子電圧を検出して初期化電圧を判定しキャパシタの充電電流をバイパスする初期化回路と、
前記一対の入力端子に接続され端子電圧を検出して満充電電圧を判定する満充電検出回路と、
前記初期化の選択信号を入力し前記満充電信号を取り出す信号端子と
を備え、前記信号端子から前記選択信号を入力して前記初期化回路による初期化を行い、前記満充電検出回路により前記満充電電圧を判定して前記満充電信号を前記信号端子から取り出すように構成したことを特徴とする請求項１記載のキャパシタ蓄電装置。The parallel monitor is:
A pair of input terminals connected between the terminals of each capacitor;
An initialization circuit connected to the pair of input terminals to detect a terminal voltage to determine an initialization voltage and to bypass a capacitor charging current;
A full charge detection circuit connected to the pair of input terminals to detect a full charge voltage by detecting a terminal voltage;
And a signal terminal for inputting the initialization selection signal and extracting the full charge signal. The selection signal is input from the signal terminal to perform initialization by the initialization circuit, and the full charge detection circuit performs the full charge detection. capacitor energy storage device according to claim 1, characterized in that to determine the charging voltage configured to retrieve the full-charge signal from the signal terminal.

直列接続されたキャパシタの上下の電位間で縦続接続して信号を授受する信号伝達回路に前記信号端子を接続したことを特徴とする請求項２記載のキャパシタ蓄電装置。 3. The capacitor power storage device according to claim 2, wherein the signal terminal is connected to a signal transmission circuit that transmits and receives signals in cascade connection between upper and lower potentials of capacitors connected in series.

直列接続されたモジュールの上下の電位間で縦続接続して信号を授受する信号伝達回路に前記信号端子を接続したことを特徴とする請求項２記載のキャパシタ蓄電装置。 3. The capacitor power storage device according to claim 2, wherein the signal terminal is connected to a signal transmission circuit that transmits and receives signals by cascading between upper and lower potentials of modules connected in series.