JP3976704B2 - 電子発光式表示装置の駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、駆動回路に関し、特に電子発光式表示装置を駆動する駆動回路に関する。
【０００２】
【従来の技術】
情報技術の発展に伴って、フラットパネル表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）は、電子応用製品の中で徐々に主流となってきており、例えば日常生活の中の各種電気製品として、テレビ、自動車のダッシュボード、腕時計、公告看板、携帯電話、コンピュータスクリーン等である。現在、フラットパネル表示装置は、三種類のものがあり、即ち液晶式表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）、および電子発光表示装置（Ｅｌｅｃｔｒｏｎ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ：ＥＬＤ）である。
【０００３】
液晶式表示装置は、生産コストが低く電気消費量も少ないので、ノートパソコンに用いられているだけでなく、デスクトップ型のパソコンにも用いられるようになり、しかもデスクトップへの応用が徐々に主流となってきている。しかし、液晶式表示装置には、解決すべき技術課題がまだ多く残っており、例えば視角が不良であり、反応時間が長く、構造も複雑であるので、大型化することや低コスト化することが難しい。一方、電子発光表示装置は、視角の制限がなく、発光時の発熱もなく、且つ可撓性や軽量コンパクト性などの利点があるので、電子発光式フラットパネル表示装置は、これから極めて大きな発展が期待されている。
【０００４】
電子発光式パネルは、発光体が励起されることで自発発光するので、背景光源を必要としない。そして、反応時間および視角は制限されることがないので、動画の表示に関しては液晶表示装置より優れた効果を持っている。また、電子発光式パネルは、発光体を導電層の外側に塗布し或いはスパッタリングすることによって形成されるので、液晶表示パネルよりも小さい体積で製作することができる。従って、電気消費量や反応速度や体積の面から見ても、電子発光式パネルは液晶パネルより強い競争力を持っている。
【０００５】
現在、電流駆動（ｃｕｒｒｅｎｔ ｐｒｏｇｒａｍｍｉｎｇ）を利用する電子発光式表示装置において、画素を駆動するために、電源からの電流をデータラインに供給することが必要である。なお、異なる階層を提供するために異なる電流を供給することが必要となってくるので、駆動回路には、デジタル電圧からアナログ電流へ変換する回路（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇｕｅ Ｃｕｒｒｅｎｔ Ｃｏｎｖｅｒｔｅｒ：ＤＣＣ）を設けなければならない。このような駆動回路を示すブロック図は、「図１」に示されており、６−ビット（６−ｂｉｔ）信号を例に取っているものである。
【０００６】
図示のように、従来技術の駆動回路は、シフトレジスタ（ｓｈｉｆｔ ｒｅｓｉｓｔｅｒ）１０と、データレジスタ（ｄａｔａ ｒｅｇｉｓｔｅｒ）２０と、電圧データラッチ（ｖｏｌｔａｇｅ ｄａｔａ ｌａｔｃｈ）３０と電源（ｃｕｒｒｅｎｔ ｓｏｕｒｃｅ）４０と、デジタル−アナログ電流変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇｕｅ Ｃｕｒｒｅｎｔ Ｃｏｎｖｅｒｔｅｒ）５０と、シフトレジスタ６０と、電流ラッチ（ｃｕｒｒｅｎｔ ｌａｔｃｈ）７０とを備えている。シフトレジスタ１０は、ｎ−ビットのシフトレジスタであり、データレジスト２０に接続されている。データレジスタ２０は、６−ビットのデータレジスタであり、電圧データラッチ３０に接続されている。電圧データラッチ３０は、６−ビットのラッチであり、デジタル−アナログ電流変換器５０に接続されている。電源４０は、２−ビットの電源であり、デジタル−アナログ電流変換器５０に接続されている。電流ラッチ７０もデジタル−アナログ電流変換器５０に接続されている。シフトレジスタ６０は、ｍ−ビットのシフトレジスタであり、デジタル−アナログ電流変換器５０に接続されている。図面において、実線は電圧信号を示し、点線は電流信号を示している。
【０００７】
従って、データシフト信号がデータシフトレジスタ１０より入力された後、データレジスト２０および電圧データラッチ３０より電圧信号が出力され、更にデジタル−アナログ電流変換器５０によって電流信号に変換される。最後に、ｍ−ビットのシフトレジスタ６０および電流ラッチ７０を介してｍ×ｎ個の出力電流が出力される。
【０００８】
「図１」における駆動回路の特徴としては、参考電流は、２−ビットの電源４０から６−ビットのデジタル−アナログ電流変換器５０へ供給されている。そして、電流鏡（ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）の方式により、素子面積の違いを利用することによって異なる標準電流を生成する。更に、電圧ラッチ（ｖｏｌｔａｇｅ ｌａｔｃｈ）の電圧に基づいて電流の大きさを選択することによって、デジタル電圧（ｄｉｇｉｔａｌ ｖｏｌｔａｇｅ）をアナログ電流（ａｎａｌｏｇｕｅ ｃｕｒｒｅｎｔ）に変換する。
【０００９】
【非特許文献１】
Ｍ．Ｍｉｚｕｋａｍｉ他 ＳＩＤ ２０００年 Ｄｉｇｅｓｔ ９２４頁
【非特許文献２】
Ｒ．Ｄａｗｓｏｎ他 ＩＥＥＥ ＩＥＤＭ １９９８年 ８７５頁
【非特許文献３】
Ｔ．Ｓａｓａｏｋａ他 ＳＩＤ ２００１年 Ｄｉｇｅｓｔ ３８４頁
【００１０】
【発明が解決しようとする課題】
しかし、このような構成は、同じ参考電位を利用して電流を生成するので、各素子は製造過程または他の原因でトランジスタのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：Ｖｔｈ）に異なる分布を持たせている。結局、出力される標準電流に相対的な影響を与えて変化させるので、誤差が生じてしまう。このような誤差に起因して駆動回路の誤差が発生してしまうことから、該誤差を抑制し或いは他の回路を用いて誤差を減少することで駆動回路の出力電流の安定を図る必要がある。また、電流鏡の方式を用いて電流を生成する際のもう一つの課題は、二つのトランジスタは、互いに完全にマッチングしていなければならない。マッチングしていない場合、差異が発生してしまう。
【００１１】
上述した問題に鑑み、本発明の主要目的は、電子発光式表示装置の駆動回路を提供することによって、従来の駆動回路でしきい電圧により生じる誤差問題を解決する。
【００１２】
また、上述した問題を解決するために、本発明は、従来の電流鏡の代わりに、参考電源および電流複製（ｃｕｒｒｅｎｔ ｃｏｐｙ）の方式を用いてアナログ電流を生成することによって、しきい電圧Ｖｔｈの変化により生じる誤差を低減する。即ち、主として電流複製方式の回路構造を用いるので、トランジスタは、しきい電圧Ｖｔｈの変化に比較的に敏感ではない。従って、しきい電圧Ｖｔｈの変化により生じる誤差を効果的に低減することができ、駆動回路全体およびシステムの安定を図ることができる。
【００１３】
【課題を解決するための手段】
上述した目的を達成するために、本発明の電子発光式表示装置の駆動回路は、ｎ−ビットのシフトレジスタと、ｐ−ビットのデータレジスタと、電圧データラッチと、電源と、ｎ＋１ビットのシフトレジスタと、ｎ個のデジタル−アナログ電流変換器と、ｍ−ビットのシフトレジスタと、電流ラッチとを備え、前記デジタル−アナログ電流変換器は、ｎ＋１ビットのシフトレジスタに接続されている第一電流記憶ユニットを有し、第一電流記憶ユニットがオンされるとき電源からの電流を提供し、第一電流記憶ユニットがオフされるとき電源からの電流を蓄積し；また、ｎ＋１ビットのシフトレジスタに接続されている第二電流記憶ユニットを有し、第二電流記憶ユニットがオンされるとき第一電流記憶ユニットに蓄積された電流を蓄積する。
【００１４】
以下、図面を参照しながら最良の実施例によって本発明の特徴および作用を詳しく説明する。
【００１５】
【発明の実施態様】
本発明に用いられる電流複製（ｃｕｒｒｅｎｔ ｃｏｐｙ）回路は、「図２」に示すように、１−ビット（１−ｂｉｔ）の回路である。この回路は、第一電流記憶ユニットＣＭ１と第二電流記憶ユニットＣＭ２とを有する。各第一電流ユニットは、３個のトランジスタおよび１個の蓄積用コンデンサを含んでいる。第一電流記憶ユニットは、第一電界効果トランジスタ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）Ｍ１と、第二電界効果トランジスタＭ２と、第三電界効果トランジスタＭ３とを有する。
【００１６】
一般に、電界効果トランジスタは主として２種類に分けられており、即ち金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及びジャンクション電界効果トランジスタ（ＪＦＥＴ）である。このような電界効果トランジスタは、外部の電界を利用して電流を制御しているので、電圧制御型の電源となっている。本発明は、金属酸化物半導体電界効果トランジスタを主要素子としており、第一電界効果トランジスタＭ１は、Ｎ型金属酸化物半導体電界効果トランジスタ（ＮＭＯＳ）であり、第二電界効果トランジスタＭ２もＮ型金属酸化物半導体電界効果トランジスタであり、第三電界効果トランジスタＭ３は、Ｐ型金属酸化物半導体電界効果トランジスタ（ＰＭＯＳ）である。第一電界効果トランジスタＭ１のゲート（ｇａｔｅ）は、第二電界効果トランジスタＭ２のゲートに接続され、更にデータシフトレジスタの出力端に接続されている。第一電界効果トランジスタＭ１のソース（ｓｏｕｒｃｅ）は、第二電界効果トランジスタＭ２および第三電界効果トランジスタＭ３のソースに接続され、第二電界効果トランジスタＭ２のドレーン（ｄｒａｉｎ）は、第三電界効果トランジスタＭ３のゲートに接続されている。また、第三電界効果トランジスタＭ３のドレーンは、電源線（Ｖｄｄ ｌｉｎｅ）に接続されている。そして、第三電界効果トランジスタＭ３のゲートとドレーンとの間に第一蓄積用コンデンサＣｓ１が接続されている。
【００１７】
第二電流記憶ユニットＣＭ２は、第四トランジスタＭ４と第五トランジスタＭ５と第六トランジスタＭ６とを有しており、これらは全てＮ型金属酸化物半導体電界効果トランジスタである。第四トランジスタＭ４のソースは、第一トランジスタＭ１、第二トランジスタＭ２および第三トランジスタＭ３のソースに接続されており、第四トランジスタＭ４のゲートは、第五トランジスタＭ５のゲートに接続され、第四トランジスタＭ４のドレーンは、第五トランジスタＭ５および第六トランジスタＭ６のドレーンに接続されている。また、第五トランジスタＭ５のソースは、第六トランジスタＭ６のゲートに接続され、第六トランジスタＭ６のソースは、接地線（Ｖｓｓ Ｌｉｎｅ）に接続され、第六トランジスタＭ６のゲートとソースとの間に第二蓄積用コンデンサＣｓ２が接続されている。
【００１８】
次に、第一電流記憶ユニットＣＭ１および第二電流記憶ユニットＣＭ２の作用を説明する。
【００１９】
第一電流記憶ユニットＣＭ１が高電位であったとき、第一トランジスタＭ１および第二トランジスタＭ２が導通されてオン（ＯＮ）となる。この際、第一電流記憶ユニットＣＭ１がオンとなる。従って、外部から提供された参考電流Ｉｒｅｆが第三トランジスタＭ３および第一トランジスタＭ１を介して導通される。一方、第一電流記憶ユニットＣＭ１が低電位であったとき、第一トランジスタＭ１および第二トランジスタＭ２が導通されなくなりオフ（ＯＦＦ）となる。これと同時に、第一蓄積用コンデンサＣｓ１は、第三トランジスタＭ３の導通時の電流Ｉｒｅｆに対応する電圧Ｖｇｓを蓄積する。そして、次の時点になると、第二電流記憶ユニットＣＭ２がオンとなり、第一電流記憶ユニットＣＭ１は、前の時点に該第一電流記憶ユニットに蓄積された参考電流Ｉｒｅｆを第二電流記憶ユニットＣＭ２に供給し該第二電流記憶ユニットＣＭ２に蓄積する。この際、制御信号を用いて第七トランジスタＭ７のオン／オフを制御することによって、出力電流Ｉｏｕｔがゼロであるか参考電流Ｉｒｅｆであるかを決定する。ここで、第七トランジスタＭ７の作用は、スイッチのようになっているので、スイッチと見なすことができる。これがオンであったとき、参考電流Ｉｒｅｆが出力される。
【００２０】
「図２」において、第一電流記憶ユニットＣＭ１および第二電流記憶ユニットＣＭ２は、互いに直列（ｓｅｒｉａｌ）の方式で接続されているが、互いに並列（ｐａｒａｌｌｅｌ）の方式で接続されることも可能である。
【００２１】
次に、本発明の電流複製ユニットを駆動回路に応用する方法を詳しく説明する。「図３」は、本発明に係る電子発光式表示装置の駆動回路を示す回路ブロック図である。
【００２２】
「図１」に示す従来の駆動回路に比較して、本発明は、電流鏡を用いたデジタル−アナログ電流変換器によってアナログ電流を生成し、生成されたアナログ電流が電流ラッチ（Ｃｕｒｒｅｎｔ Ｌａｔｃｈ）に送られ保存された後、パネルの画素に出力される。なお、「図３」に示す駆動回路では、一組の標準電源をパネル全体の参考電流として使用し、そして電流複製の方式で変換器に保存する。その後、デジタル信号に基づいて出力電流の大小を選択し、電流ラッチへの保存により、電流複製ユニットは同じ参考電流を保存する。また、電流複製構成を有する回路構造は、しきい電圧Ｖｔｈの変化に比較的敏感ではないので、しきい電圧Ｖｔｈの変化に起因する誤差を効果的に低減することが可能となり、全体の均一度を高めることができる。
【００２３】
また、「図３」に示すように、本発明のデジタル−アナログ電流変換器を用いた駆動回路の実施例は、６−ビットのデータを用いており、シフトレジスタ１０と、データレジスタ２０と、電圧データラッチ３０と、電源４１と、デジタル−アナログ電流変換器５１と、シフトレジスタ６０と、電流ラッチ７０と、およびシフトレジスタ８０とを含んでいる。また、シフトレジスタ１０は、ｎ−ビットのシフトレジスタであり、データレジスタ２０に接続されている。データレジスタ２０は、６−ビットのデータレジスタであり、電圧データラッチ３０に接続されている。電圧データラッチ３０は、６−ビットのラッチであり、デジタル−アナログ電流変換器５１に接続されている。電源４１は、６−ビットの電源であり、デジタル−アナログ電流変換器５１に接続されている。電流ラッチ７０もデジタル−アナログ電流変換器５１に接続されている。シフトレジスタ６０は、ｍ−ビットのシフトレジスタであり、デジタル−アナログ電流変換器５１に接続されている。シフトレジスタ８０は、ｎ＋１ビットのシフトレジスタであり、デジタル−アナログ電流変換器５１に接続されている。
【００２４】
従って、データシフト信号がデータシフトレジスタ１０より入力された後、更にデータレジスタ２０および電圧データラッチ３０を介して電圧信号が出力され、デジタル−アナログ電流変換器５１を介してデジタル電流信号に変換されて、全部でｎ個デジタル電流信号が出力される。最後に、ｍ−ビットのシフトレジスタ６０および電流ラッチ７０を介してｍ×ｎ個のアナログ出力電流が出力されてパネルの画素を駆動する。
【００２５】
「図４」は、「図３」に示す駆動回路の詳細回路図である。図示のように、６−ビットの電源４１は、６−ビットの電源を６−ビットのデジタル−アナログ電流変換器５１に供給する。第一ビットの電源は、デジタル−アナログ電流変換器５１に対して第一ビットの電流複製ユニットを提供しており、第一電流記憶ユニットＣＭ１における第一トランジスタＭ１のドレーンは、電源４１の第一ビットの出力端に接続されている。第一電流記憶ユニットＣＭ１は高電位であったときオンとなり、この高電位は、シフトレジスタ８０における第一ビットの出力端から提供されている。第二電流記憶ユニットＣＭ２は高電位であったときオンとなり、この高電位は、シフトレジスタ８０におけるｎ＋１ビットの出力端から提供されている。従って、本発明の駆動回路がｎ個データに応用されるとき、もう一つのｎ＋１ビットのシフトレジスタを必要とする。これによって、デジタル−アナログ電流変換器５１における電流記憶ユニットのオン状態を制御できる。これと同時に、ｎビットのデジタル−アナログ電流変換器をも必要とする。なお、６ビットで各データを記録するなら、データレジスタ２０、電圧データラッチ３０、電源４１、およびデジタル−アナログ電流変換器５１は、全て６ビットである必要がある。また、シフトレジスタ１０およびシフトレジスタ８０は、データの個数とマッチングすべきである。
【００２６】
「図４」に示す電源４１は、ビットの異なる６個の参考電流Ｉｒｅｆ，Ｉｒｅｆｘ２，Ｉｒｅｆｘ４，Ｉｒｅｆｘ８，Ｉｒｅｆｘ１６，Ｉｒｅｆｘ３２であり、第一電流記憶ユニットＣＭ１および第二電流記憶ユニットＣＭ２の作動電圧は、シフトレジスタ８０から提供されている。第一電流記憶ユニットＣＭ１がオンされるときは、６個ビットの第一電流記憶ユニットＣＭ１が電流を記憶するときであり、第二電流記憶ユニットＣＭ２がオンされるときは、第二電流記憶ユニットＣＭ２が電流を記憶するときである。また、第七トランジスタＭ７の制御信号が高電位であったとき、６ビットの制御信号を利用して異なる電流値を出力すると共に、データを電流ラッチ７０に記録する。そして、電流ラッチ７０の能動信号が高電位であったとき、電流ラッチ７０は画素にデータを出力する。
【００２７】
本発明では、電流複製方式をデジタル−アナログ電流変換器における電流複製ユニットの基本ユニットとして用いており、一対超の方式で面積を減少し、素子差異を無視できるほど駆動回路全体の安定性を高めることができる。
【００２８】
上述した実施例によって本発明を説明したが、これらの実施例は本発明を限定するものではない。当業者である画像技術者は、本発明の精神および範囲から離脱しなくても、本発明に対し変更および追加を行うことが可能である。従って、本発明の保護範囲は、本願明細書に添付している特許請求の範囲が定めた境界を基準とすべきである。
【図面の簡単な説明】
【図１】従来の電子発光表示装置における駆動回路を示すブロック図である。
【図２】本発明の電流複製ユニットをデジタル−アナログ電流変換器に応用する際の回路図である。
【図３】本発明の電子発光表示装置における駆動回路を示すブロック図である。
【図４】本発明の電子発光表示装置における駆動回路を示す詳細回路図である。
【符号の説明】
１０ ・・・・・・シフトレジスタ
２０ ・・・・・・データレジスタ
３０ ・・・・・・電圧データラッチ
４０ ・・・・・・電源
４１ ・・・・・・電源
５０ ・・・・・・デジタル−アナログ電流変換器
５１ ・・・・・・デジタル−アナログ電流変換器
６０ ・・・・・・シフトレジスタ
７０ ・・・・・・電流ラッチ
８０ ・・・・・・シフトレジスタ
ＣＭ１ ・・・・・第一電流記憶ユニット
ＣＭ２ ・・・・・第二電流記憶ユニット
Ｍ１ ・・・・・・第一トランジスタ
Ｍ２ ・・・・・・第二トランジスタ
Ｍ３ ・・・・・・第三トランジスタ
Ｃｓ１ ・・・・・第一蓄積用コンデンサ
Ｍ４ ・・・・・・第四トランジスタ
Ｍ５ ・・・・・・第五トランジスタ
Ｍ６ ・・・・・・第六トランジスタ
Ｃｓ２ ・・・・・第二蓄積用コンデンサ
Ｍ７ ・・・・・・第七トランジスタ
Ｖｄｄ ｌｉｎｅ ・・・電源線
Ｖｓｓ ｌｉｎｅ ・・・接地線
Ｉｒｅｆ ・・・・・・・低電流
Ｉｏｕｔ ・・・・・・・出力電流

Claims (2)

1. データシフト信号に基づいてｎ個のシフト電圧信号を出力するｎビットのシフトレジスタと、
   ｎビットのシフトレジスタに接続され、ｐビットのデジタル信号およびｎ個のシフト電圧信号に基づいてｎ個のｐビットデータシフト信号を出力するｐビットデータレジスタと、
   ラッチ信号およびｎ個のｐビットデータシフト信号に基づいてｎ個のｐビット電圧データ信号を出力する電圧データラッチと、
   ｐビットの電流を供給する電流源と、
   ｎ＋１個のシフト電圧信号を出力するｎ＋１ビットのシフトレジスタと、
   前記ｎ＋１ビットのシフトレジスタおよび前記電源に接続され、それぞれ前記ｎ＋１ビットのシフトレジスタの第１〜第ｎ個出力に接続され、且つ何れもｐビットの電流源と、ｎ＋１ビットのシフトレジスタの第ｎ＋１出力とに接続されることによって、ｎ個のｐビットデータ電圧信号に対応するｎ個のアナログ電流信号を発生させるｎ個（第１個〜第ｎ個）のデジタル−アナログ電流変換器と、
   ｍ個のシフト電圧信号を出力するｍビットのシフトレジスタと、
   前記デジタル−アナログ電流変換器およびｍビットのシフトレジスタに接続され、ｎ個のアナログ電流信号およびｍ個のシフト電圧信号に基づいてｍ×ｎ個のアナログ電流信号を出力する電流ラッチを備えた電子発光式表示装置の駆動回路において、
   前記ｎ個（第１個〜第ｎ個）のデジタル−アナログ電流変換器のいずれかは、さらにｐ個の電流複製ユニットを有し、前記各電流複製ユニットは、さらに第一電流記憶ユニットと第二電流記憶ユニットを含み、
   前記第ａ個のデジタル−アナログ電流変換器（ａ＝１〜ｎ）のｐ個の第一電流記憶ユニットは何れも前記ｎ＋１ビットのシフトレジスタの第ａ個出力と前記ｐビット電流源に接続され、前記ｎ＋１ビットのシフトレジスタの第ａ個出力に基づいて、前記ｐビットの電流源から出力する電流を記憶し、
   前記第ａ個のデジタル−アナログ電流交換器のｐ個の第二電流記憶ユニットは何れも前記ｎ＋１ビットのシフトレジスタの第ｎ＋１個出力に接続され、前記ｎ＋１ビットのシフトレジスタの第ｎ＋１個出力に基づいて、前記ｐ個の第一電流記憶ユニットに記憶される電流を記憶することを特徴とする電子発光式表示装置の駆動回路。
2. 前記第ａ個のデジタル−アナログ電流変換器はさらに第１〜第ｐ個のスイッチを含み、前記第ａ個のデジタル−アナログ電流変換器の第ｂ個の第二電流記憶ユニット（ｂ＝１〜ｐ）はさらに前記第ｂ個のスイッチを通して、第ａ個のアナログ電流信号の出力端と接続され、前記第１〜第ｐ個のスイッチは前記電圧データラッチ出力の第ａ個ｐビットデータ電圧信号と接続されることによって、第ａ個のアナログ電流信号の出力を制御することを特徴とする請求項１に記載の電子発光式表示装置の駆動回路。

Images