JP3976297B2 - 高周波回路モジュールおよび通信装置 - Google Patents
高周波回路モジュールおよび通信装置 Download PDFInfo
- Publication number
- JP3976297B2 JP3976297B2 JP27573099A JP27573099A JP3976297B2 JP 3976297 B2 JP3976297 B2 JP 3976297B2 JP 27573099 A JP27573099 A JP 27573099A JP 27573099 A JP27573099 A JP 27573099A JP 3976297 B2 JP3976297 B2 JP 3976297B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- transmission line
- ground conductor
- matching circuit
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microwave Amplifiers (AREA)
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は高周波回路モジュールおよびこれを用いた移動無線端末や携帯電話等の通信装置に関する。
【0002】
【従来の技術】
移動無線端末や携帯電話等に用いられる高周波回路モジュールでは搭載性や通話時間の観点から装置の小型化、高電力効率化が重要な課題と成っている。
【0003】
従来の移動無線端末や携帯電話等の通信装置に用いられる高周波回路モジュールとして、単層または多層の誘電体基板を用いたものが知られている。
【0004】
単層の誘電体基板を用いた高周波回路モジュールの例は、1996年電子情報通信学会総合大会C−86「単層アルミナ薄膜基板を用いた800MHz帯アナログ、ディジタル共用パワーアンプモジュール」に示されている(以下、第一の従来技術という)。この第一の従来技術では、分布定数素子を構成する伝送線路、抵抗、容量、インダクタ等の集中定数素子、および半導体素子を誘電体基板の同一面上に形成し、入出力整合回路および電力増幅器を構成している。高周波信号は誘電体基板の表面に設けた高周波信号電極により外部と接続している。誘電体基板の表面に設けた半導体素子の接地電極と裏面の接地電極はスルーホールを介して接続されている。
【0005】
また、多層(2層)の誘電体基板を用いた高周波回路モジュールの例は、1997年電子情報通信学会エレクトロニクスソサイエティ大会C−2−14「セラミック基板を用いた1.9GHz帯RFフロントエンドモジュール」に示されている(以下、第二の従来技術という)。この第二の従来技術では、分布定数素子を構成する伝送線路、抵抗、容量、インダクタ等の集中定数素子による入出力整合回路、および半導体素子を誘電体基板の同一面上に形成し、高周波回路モジュールを構成している。誘電体基板の1層目表面に設けた高周波信号電極と2層目裏面の高周波信号電極は、2層目表面に設けた配線を介してスルーホールにより接続されている。 誘電体基板の1層目表面に設けた半導体素子の接地電極と裏面の接地電極はスルーホールにより接続されている。ここで、誘電体基板の層の順序は表面から裏面へ向かって1層目、2層目、3層目………と数える。
【0006】
【発明が解決しようとする課題】
上記第一の従来技術における小型化、高電力効率化の関係を図9、図10および図11を用いて以下に説明する。
【0007】
図9は、単層の誘電体基板上に形成した伝送線路の一般的な断面概略図である。伝送線路を形成する表面の導体43、誘電体基板44、裏面の接地導体45から構成されている。
【0008】
図10は、誘電体基板44の比誘電率を8.1、誘電体基板44の厚さを0.1mm〜3.0mmまで変化させた時の1.9GHzにおける伝送損失の計算値である。曲線1、2、3は、伝送線路を形成する導体43の幅がそれぞれ0.1mm、0.2mm、0.5mmの場合である。図10から明らかなように、いずれの導体43の幅の場合も、誘電体基板44が厚くなるに従って伝送損失は低くなる。
【0009】
図11は、誘電体基板44の比誘電率を8.1、伝送線路を形成する導体43の幅を0.02mm〜3.0mmまで変化させた時の1.9GHzにおける伝送損失の計算値である。曲線1、2、3は、誘電体基板44の厚さがそれぞれ0.15mm、0.3mm、0.6mmの場合である。図11から明らかなように、いずれの誘電体基板44の厚さの場合も、伝送損失は、伝送線路を形成する導体43の幅が広くなるに従っては減少し、導体43の幅が0.3mm〜0.7mmの範囲で最小となり、導体43の幅がさらに広くなると伝送損失は増加する傾向にある。
【0010】
以上より明らかなように、伝送損失の低減には、誘電体基板44が厚く、導体43の幅を広くする必要があり、高周波回路モジュールの小型化には限界がある。
【0011】
次に、上記第二の従来技術における小型化、高電力効率化の関係を図12、図13および図14を用いて以下に説明する。
【0012】
図12は、2層の誘電体基板上に形成した伝送線路の一般的な断面概略図である。伝送線路を形成する導体46、誘電体基板47、裏面の接地導体48、表面の接地導体49から構成されている。
【0013】
図13は、誘電体基板47の比誘電率を8.1、誘電体基板47の厚さを0.1mm〜3.0mmまで変化させた時の1.9GHzにおける伝送損失の計算値である。曲線1、2、3は、伝送線路を形成する導体46の幅がそれぞれ0.1mm、0.2mm、0.5mm場合である。図13から明らかなように、いずれの導体46の幅の場合も、誘電体基板47が厚くなるに従って伝送損失は低くなる。
【0014】
図14は、誘電体基板47の比誘電率を8.1、伝送線路を形成する導体46の幅を0.02mm〜3.0mmまで変化させた時の1.9GHzにおける伝送損失の計算値である。曲線1、2、3は、誘電体基板47の厚さがそれぞれ0.15mm、0.3mm、0.6mmの場合である。図14から明らかなように、いずれの誘電体基板47の厚さの場合も、伝送線路を形成する導体46の幅が広くなるに従って伝送損失は低くなる傾向にある。
【0015】
以上より明らかなように、伝送損失の低減には、誘電体基板47が厚く、導体46の幅を広くする必要があり、高周波回路モジュールの小型化には限界がある。
【0016】
本発明の目的は、より小型化が可能な高周波回路モジュールおよびそれを用いた通信装置を提供することにある。
【0017】
【課題を解決するための手段】
上記目的は、2層以上の誘電体基板を用い、入力または出力側整合回路の伝送線路と接地導体間の誘電体基板の厚さを2層以上とすることにより達成できる。
【0018】
具体的には、入力または出力側整合回路の伝送線路と接地導体との間の連続した誘電体の厚さを厚くするために、これらの間に存在する誘電体基板については、それに設けられる接地導体の形状を、伝送線路に対向する部分を含むようにくり貫いた形状にする。
【0019】
誘電体基板全体の厚さを変えずに、必要な部分の厚さを厚くすることが可能なので、伝送損失を低減でき、かつ高周波回路モジュールのおよびこれを用いた通信装置の小型化が可能となる。
【0020】
【発明の実施の形態】
以下、本発明を実施例により詳細に説明する。
【0021】
実施例1
図1は実施例1の高周波回路モジュールの分解図である。1層目の誘電体基板1の表面には、伝送線路2とチップ容量3、4、5からなる入力側整合回路、および伝送線路9とチップ容量10、11、12からなる出力側整合回路を形成する。チップ容量3は入力端子8に、チップ容量4は接地端子6に、チップ容量5は接地端子7に、チップ容量10は出力端子15に、チップ容量11は接地端子13に、チップ容量12は接地端子14に接続する。さらに、1層目の誘電体基板1にはこれを貫通する穴17を設ける。この穴17を介して半導体チップ16を2層目の誘電体基板18上に設けた接地導体19に接着する。
【0022】
1層目誘電体基板1表面の伝送線路2は、1層目の誘電体基板1に設けたスルーホール120および2層目の誘電体基板18に設けたスルーホール20を介して3層目の誘電体基板24表面に設けた伝送線路25の一端に接続する。伝送線路25の他端は、2層目の誘電体基板18に設けたスルーホール21および1層目の誘電体基板1に設けたスルーホール121を介して1層目の誘電体基板1表面に設けた端子26に接続する。
【0023】
また、1層目誘電体基板1表面の伝送線路9は、1層目の誘電体基板1に設けたスルーホール122、2層目の誘電体基板18に設けたスルーホール22および3層目の誘電体基板24に設けたスルーホール27を介して4層目の誘電体基板30表面に設けた伝送線路31の一端に接続する。伝送線路31の他端は、3層目の誘電体基板24に設けたスルーホール28、2層目の誘電体基板18に設けたスルーホール23および1層目の誘電体基板1に設けたスルーホール123を介して1層目の誘電体基板1表面に設けた端子32に接続する。
【0024】
半導体チップ16は1層目誘電体基板1表面の伝送線路2、9にボンディングで接着する。半導体チップ16を接着した2層目誘電体基板18表面の接地導体19は、2層目の誘電体基板18に設けたスルーホール151、3層目の誘電体基板24に設けたスルーホール152、4層目の誘電体基板30に設けたスルーホール153、および4層目の誘電体基板30の裏面の接地導体34に設けたスルーホール154を介して、3層目の誘電体基板24表面に設けた接地導体29、4層目の誘電体基板30表面に設けた接地導体33、および4層目の誘電体基板30の裏面に設けた接地導体34に接続する。ここで、スルーホール151、152、153、154を囲む四角い枠線は半導体チップ16の設置領域を示す。
【0025】
1層目誘電体基板1表面の出力側整合回路の伝送線路9に対向する部分を含むように、2層目誘電体基板18表面の接地導体19の一部分35を除去する。接地導体19は、2層目、3層目および4層目の誘電体基板18、24、30の周辺部に設けたスルーホール(符号なし)、ならびに4層目の誘電体基板30の裏面に設けた接地導体34の周辺部に設けたスルーホール(符号なし)を介して、3層目の誘電体基板24表面に設けた接地導体29、36、37、4層目の誘電体基板30表面に設けた接地導体33、38、39および4層目の誘電体基板30の裏面に設けた接地導体34に接続する。
【0026】
本実施例においては、接地導体は銅で形成しておき、スルーホールを銅で埋めることによりこれらの間を接続する。
【0027】
本実施例では、伝送線路9と接地導体29の間は1層目誘電体基板1と2層目誘電体基板18が連続しており、両者間の厚さは、1層目誘電体基板1に2層目誘電体基板18の厚さが加わったものとなる。したがって、伝送線路9と接地導体29の間の厚さを、1層目誘電体基板1、あるいは2層目誘電体基板18単独の厚さより厚くすることができ、伝送損失を小さくできる。
【0028】
本実施例では、高周波信号を取り扱う端子8、15と、半導体チップ16に電圧を印加する端子26、32を1層目の誘電体基板1表面に設けているが、例えば高周波信号を取り扱う端子を1層目の誘電体基板1表面に、半導体チップ16に電圧を印加する端子を4層目の誘電体基板30の裏面に設けてもよい。また、高周波信号を取り扱う端子と、半導体チップ16に電圧を印加する端子を4層目の誘電体基板30の裏面に設けてもよい。また、端子の数も特に限定するものではない。
【0029】
図2は、図1を組み立てた場合のA−B部の断面図である。2層目の誘電体基板18表面の接地導体19の一部を除去した部分35を設けることにより、この部分の誘電体基板の厚さを、1層目の誘電体基板1、2層目の誘電体基板18、3層目の誘電体基板24、4層目の誘電体基板30より厚くすることができる。
【0030】
図3は、図1の高周波回路モジュールの1段増幅器の等価回路である。伝送線路2とチップ容量3、4、5、ボンディング・ワイヤを含む半導体チップ16に電源電圧を印加する線路25、電源電圧端子26、入力出端子8からなる入力側整合回路、伝送線路9とチップ容量10、11、12、ボンディング・ワイヤを含む半導体チップ16に電源電圧を印加する線路31、電源電圧端子32、出力端子15からなる出力側整合回路からなる。伝送線路2は、伝送線路2a、伝送線路2b、伝送線路2cからなり、伝送線路9は、伝送線路9a、伝送線路9b、伝送線路9cからなる。
【0031】
図4は、図3における出力側整合回路の等価回路を、図10に示したごとく単層の誘電体基板44で構成し、ボンディング・ワイヤを含む半導体チップ16の出力インピーダンスを1〜100Ω、負荷インピーダンスを50Ω、誘電体基板44の比誘電率を8.1、誘電体基板44上に形成した伝送線路9の幅を0.3mm、誘電体基板44の誘電正接tanδを0.017とし1.9GHzで整合するように伝送線路9a、伝送線路9b、伝送線路9cの長さとチップ容量10、11、12の値を最適化した場合の整合回路損失を示す。図4において、曲線1、2、3は、それぞれ誘電体基板44の厚さが0.15mm、0.3mm、0.6mmの場合の計算値である。図4から明らかなように、伝送線路9を形成する誘電体基板44が厚くなるに従って整合回路損失は低くなる傾向にある。例えば、ボンディング・ワイヤを含む半導体チップ16の出力インピーダンスが10Ωの時、誘電体基板44の厚さが0.15mmでの整合回路損失は0.16dBであるが、誘電体基板44の厚さが0.3mmになると0.13dB、0.6mmになると0.1dBに低減される。
【0032】
実施例2
図5(a)は実施例2の高周波回路モジュールの分解図、 図5(b)は図5(a)を組み立てた場合のA−B部の断面図である。1層目の誘電体基板1上に、伝送線路2とチップ容量3、4、5からなる入力側整合回路を形成し、チップ容量3は入力端子8に接続、チップ容量4は接地端子6に接続、チップ容量5は接地端子7に接続する。入力端子8は2層目の誘電体基板18に設けたスルーホール8a、3層目の誘電体基板24に設けたスルーホール8bにより3層目の誘電体基板24の裏面に形成した接地導体を除去して設けた端子8cに接続される。さらに、伝送線路9とチップ容量10、11、12からなる出力側整合回路を形成し、チップ容量10は出力端子15に接続、チップ容量11は接地端子13に接続、チップ容量12は接地端子14に接続する。出力端子9は2層目の誘電体基板18に設けたスルーホール15a、3層目の誘電体基板24に設けたスルーホール15bにより3層目の誘電体基板24の裏面に形成した接地導体を除去して設けた端子15cに接続される。
【0033】
1層目の誘電体基板1には、半導体チップ16を2層目の誘電体基板18表面に設けた接地導体19に接着するために、誘電体を除去してこれを貫通する穴17を設ける。1層目の誘電体基板1表面に設けた伝送線路2は端子26に接続する。また、1層目の誘電体基板1表面に設けた伝送線路9は端子32に接続する。
【0034】
半導体チップ16は1層目の誘電体基板1表面に設けた伝送線路2、9にボンディングで接着する。半導体チップ16を接着した2層目の誘電体基板18表面に形成した接地導体19は、半導体チップ16の接着部のスルーホールにより3層目の誘電体基板24表面に設けた接地導体29、3層目の誘電体基板24の裏面に形成した接地導体34に接続する。
【0035】
1層目の誘電体基板1表面に形成した出力側整合回路の伝送線路9に対向する部分を含むように、2層目の誘電体基板18表面に形成した接地導体19の一部分35を部を除去する。接地導体19は、誘電体基板周辺部のスルーホールにより3層目の誘電体基板24の表面と裏面に形成した接地導体29、34に接続する。
【0036】
実施例3
図6(a)は実施例2の高周波回路モジュールの分解図、 図6(b)は図6(a)を組み立てた場合のA−B部の断面図である。1層目の誘電体基板1表面に、伝送線路2とチップ容量3、4、5からなる入力側整合回路を形成し、チップ容量3は入力端子8に、チップ容量4は接地端子6に、チップ容量5は接地端子7に接続する。入力端子8は2層目の誘電体基板18に設けたスルーホール8a、3層目の誘電体基板24に設けたスルーホール8bにより3層目の誘電体基板24の裏面に形成した接地導体を除去して設けた端子8cに接続する。さらに、伝送線路9とチップ容量10、11、12からなる出力側整合回路を形成し、チップ容量10は出力端子15に、チップ容量11は接地端子13に、チップ容量12は接地端子14に接続する。出力端子9は2層目の誘電体基板18に設けたスルーホール15a、3層目の誘電体基板24に設けたスルーホール15bにより3層目の誘電体基板24の裏面に形成した接地導体34を除去して設けた端子15cに接続する。
【0037】
1層目の誘電体基板1には、半導体チップ16を2層目の誘電体基板18表面に設けた接地導体19に接着するために、誘電体を除去してこれを貫通する穴17を設ける。1層目の誘電体基板1上に設けた伝送線路2は端子26に接続する。また、1層目の誘電体基板1表面に設けた伝送線路9は端子32に接続する。
【0038】
半導体チップ16は1層目の誘電体基板1表面に設けた伝送線路2、9にボンディングで接着する。半導体チップ16を接着した2層目の誘電体基板18表面に形成した接地導体19は、半導体チップ16の接着部のスルーホールにより3層目の誘電体基板24表面および裏面に設けた接地導体29、34に接続する。
【0039】
1層目の誘電体基板1表面の出力側整合回路の伝送線路9に対向する部分を含むように、2層目の誘電体基板18表面の接地導体19の一部分35を除去する。さらに、3層目の誘電体基板24表面の接地導体29の一部分40を、伝送線路9に対向する部分を含むように除去する。接地導体19、29は、誘電体基板周辺部のスルーホールにより互いに接続し、また3層目の誘電体基板24の裏面に形成した接地導体34に接続する。
【0040】
実施例4
図7(a)は実施例4の高周波回路モジュールの分解図、 図7(b)は図7(a)を組み立てた場合のA−B部の断面図である。1層目の誘電体基板1表面に、伝送線路2とチップ容量3、4、5からなる入力側整合回路を形成し、チップ容量3は入力端子8に、チップ容量4は接地端子6に、チップ容量5は接地端子7に接続する。入力端子8は2層目の誘電体基板18に設けたスルーホール8a、3層目の誘電体基板24に設けたスルーホール8bにより3層目の誘電体基板24の裏面に形成した接地導体を除去して設けた端子8cに接続する。さらに、伝送線路9とチップ容量10、11、12からなる出力側整合回路を形成し、チップ容量10は出力端子15に、チップ容量11は接地端子13に、チップ容量12は接地端子14に接続する。出力端子9は2層目の誘電体基板18に設けたスルーホール15a、3層目の誘電体基板24に設けたスルーホール15bにより3層目の誘電体基板24の裏面に形成した接地導体を除去して設けた端子15cに接続する。
1層目の誘電体基板1には、半導体チップ16を2層目の誘電体基板18表面に設けた接地導体19に接着するために、誘電体を除去してこれを貫通する穴17を設ける。1層目の誘電体基板1表面に設けた伝送線路2は端子26に接続する。また、1層目の誘電体基板1表面に設けた伝送線路9は端子32に接続する。
【0041】
半導体チップ16は1層目の誘電体基板1表面に設けた伝送線路2、9にボンディングで接着する。半導体チップ16を接着した2層目の誘電体基板18表面に形成した接地導体19は、半導体チップ16の接着部のスルーホールにより3層目の誘電体基板24の表面および裏面に設けた接地導体29、34に接続する。
【0042】
1層目の誘電体基板1表面の入力側整合回路の伝送線路2に対向する部分を含むように、2層目の誘電体基板18表面の接地導体19の一部分41を除去する。さらに、出力側整合回路の伝送線路9に対向する部分を含むように、2層目の誘電体基板18表面の接地導体19の一部分35を除去する。除去部分は、1層目の誘電体基板1、2層目の誘電体基板18、3層目の誘電体基板24より誘電体基板を厚くすることができる。接地導体19は、誘電体基板周辺部のスルーホールにより3層目の誘電体基板24の表面および裏面に形成した接地導体29、34に接続する。
【0043】
実施例5
図8(a)は実施例5の高周波回路モジュールの分解図、 図8(b)は図8(a)を組み立てた場合のA−B部の断面図である。1層目の誘電体基板1表面に、伝送線路2とチップ容量3、4、5からなる入力側整合回路を形成し、チップ容量3は入力端子8に、チップ容量4は接地端子6に、チップ容量5は接地端子7に接続する。入力端子8は2層目の誘電体基板18に設けたスルーホール8aにより2層目の誘電体基板18の裏面に形成した接地導体を除去して設けた端子8cに接続する。さらに、伝送線路9とチップ容量10、11、12からなる出力側整合回路を形成し、チップ容量10は出力端子15に、チップ容量11は接地端子13に、チップ容量12は接地端子14に接続する。出力端子9は2層目の誘電体基板18に設けたスルーホール15aにより2層目の誘電体基板18の裏面に形成した接地導体を除去して設けた端子15cに接続する。
【0044】
1層目の誘電体基板1には、半導体チップ16を2層目の誘電体基板18表面に設けた接地導体19に接着するために、誘電体を除去してこれを貫通する穴17を設ける。1層目の誘電体基板1表面に設けた伝送線路2は端子26に接続する。また、1層目の誘電体基板1表面に設けた伝送線路9は端子32に接続する。
【0045】
半導体チップ16は1層目の誘電体基板1表面に設けた伝送線路2、9にボンディングで接着する。半導体チップ16を接着した2層目の誘電体基板18表面に形成した接地導体19は、半導体チップ16の接着部のスルーホールにより2層目の誘電体基板18の裏面に設けた接地導体29に接続する。
【0046】
1層目の誘電体基板1表面の出力側整合回路の伝送線路9に対向する部分を含むように、2層目の誘電体基板18表面の接地導体19の一部分35除去する。除去部分は、1層目の誘電体基板1、2層目の誘電体基板18より誘電体基板を厚くすることができる。接地導体19は、誘電体基板周辺部のスルーホールにより第2層目の誘電体基板18の裏面に形成した接地導体29に接続する。
【0047】
実施例6
図15は、本発明の通信装置の一実施例である移動無線端末のブロック・ダイアグラムである。図16は、図15に示した移動無線端末高周波数部の部品配置図である。送信側の信号は、符号108の変調器、107のバーストスイッチ、106の駆動増幅器、105のフィルタ、104の電力増幅器、103のデュプレクサを経由して102のアンテナ-2から出力される。受信側の信号は、符号101のアンテナ-1、109の低雑音増幅器、105のフィルタ、110の周波数変換器、111の中間周波増幅器を経由した場合と、信号102のアンテナ-2、109の低雑音増幅器、105のフィルタ、110の周波数変換器、111の中間周波増幅器を経由した場合を比較して、113の復調ユニットで処理され114のベースバンド・ユニットに到達するダイバーシィ方式である。112の周波数シンセサイザである。
【0048】
電力増幅器104、低雑音増幅器109に上記実施例1から5に記載した高周波回路モジュールを用いる。電力増幅器104としては、出力側整合回路の伝送線路と接地導体間の誘電体基板の厚さもを2層以上とした高周波回路モジュールの他、入力側整合回路の伝送線路と接地導体間の誘電体基板の厚さも2層以上とした高周波回路モジュールを用いる。
【0049】
低雑音増幅器109としては、入力側整合回路の伝送線路と接地導体間の誘電体基板の厚さもを2層以上とした高周波回路モジュールの他、出力側整合回路の伝送線路と接地導体間の誘電体基板の厚さも2層以上とした高周波回路モジュールを用いる。
【0050】
これらの高周波回路モジュールを用いることにより移動無線端末を小型化できる。
【0051】
【発明の効果】
本発明によれば、誘電体基板全体の厚さを変えずに、必要な部分の厚さを厚くすることが可能なので、伝送損失を低減でき、かつ高周波回路モジュールのおよびこれを用いた通信装置の小型化が可能となる。
【図面の簡単な説明】
【図1】本発明の実施例1の高周波回路モジュールの分解図である。
【図2】本発明の実施例1の高周波回路モジュールの断面図である。
【図3】本発明の実施例1の高周波回路モジュールの増幅器全体としての等価回路を示す図である。
【図4】従来の高周波回路モジュールの出力側整合回路の損失を計算した図である。
【図5】本発明の実施例2の高周波回路モジュールの分解図および断面図である。
【図6】本発明の実施例3の高周波回路モジュールの分解図および断面図である。
【図7】本発明の実施例4の高周波回路モジュールの分解図および断面図である。
【図8】本発明の実施例5の高周波回路モジュールの分解図および断面図である。
【図9】単層の誘電体基板上に形成した伝送線路の断面図である。
【図10】単層の誘電体基板上に形成した伝送線路の高周波損失を、誘電体基板の厚さを変えて計算した図である。
【図11】単層の誘電体基板上に形成した伝送線路の高周波損失を、導体の幅を変えて計算した図である。
【図12】2層の誘電体基板に形成した伝送線路の断面図である。
【図13】2層の誘電体基板に形成した伝送線路の高周波損失を、誘電体基板の厚さを変えて計算した図である。
【図14】2層の誘電体基板に形成した伝送線路の高周波損失を、導体の幅を変えて計算した図である。
【図15】移動無線端末高周波数部のブロックダイアグラムである。
【図16】移動無線端末高周波数部の部品配置図である。
【符号の説明】
1…誘電体基板、2…伝送線路、3、4、5…チップ容量、6、7…接地導体、8…入力端子、9…伝送線路、10、11、12…チップ容量、13、14…接地導体、15…出力端子、16…半導体チップ、17…誘電体を除去した穴、18…誘電体基板、19…接地導体、20、21、22、23…スルーホール、24…誘電体基板、25…伝送線路、26…端子、27、28…スルーホール、29…接地導体、30…誘電体基板、31…伝送線路、32…端子、33…接地導体、34…裏面の接地導体、35…接地導体の除去部分、36、37、38、39…接地導体、120、121、122、123、151、152、153、154…スルーホール。
Claims (6)
- 2層以上の誘電体基板と、該誘電体基板上に形成された、半導体素子、該半導体素子の入力側整合回路および出力側整合回路、および接地導体を有する高周波回路モジュールにおいて、
上記出力側整合回路の伝送線路と上記接地導体との間に存在する誘電体基板に設けられた接地導体の形状は、上記伝送線路に対向する部分を含み、伝送損失を低減可能に該伝送線路に対向した領域よりも充分広くくり貫かれた形状であることを特徴とする高周波回路モジュール。 - 上記入力側整合回路の伝送線路と上記接地導体との間に存在する誘電体基板に設けられた接地導体の形状は、上記入力側整合回路の伝送線路に対向する部分を含み、伝送損失を低減可能に該伝送線路に対向した領域よりも充分広くくり貫かれた形状であることを特徴とする請求項1に記載の高周波回路モジュール。
- 2層以上の誘電体基板と、該誘電体基板上に形成された、半導体素子、該半導体素子の入力側整合回路および出力側整合回路、および接地導体を有する高周波回路モジュールにおいて、
上記入力側整合回路の伝送線路と上記接地導体との間に存在する誘電体基板に設けられた接地導体の形状は、上記伝送線路に対向する部分を含み、伝送損失を低減可能に該伝送線路に対向した領域よりも充分広くくり貫かれた形状であることを特徴とする高周波回路モジュール。 - 上記出力側整合回路の伝送線路と上記接地導体との間に存在する誘電体基板に設けられた接地導体の形状は、上記出力側整合回路の伝送線路に対向する部分を含み、伝送損失を低減可能に該伝送線路に対向した領域よりも充分広くくり貫かれた形状であることを特徴とする請求項3に記載の高周波回路モジュール。
- 請求項1または2のいずれか一項に記載の高周波回路モジュールを送信側の電力増幅器として有することを特徴とする通信装置。
- 請求項3または4のいずれか一項に記載の高周波回路モジュールを受信側の低雑音増幅器として有することを特徴とする通信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27573099A JP3976297B2 (ja) | 1999-09-29 | 1999-09-29 | 高周波回路モジュールおよび通信装置 |
KR1020000046552A KR100711175B1 (ko) | 1999-09-29 | 2000-08-11 | 고주파 회로 모듈 및 통신 장치 |
US09/637,574 US6753604B1 (en) | 1999-09-29 | 2000-08-14 | High frequency circuit module and communication device |
DE60038854T DE60038854D1 (de) | 1999-09-29 | 2000-08-17 | Hochfrequenzschaltungsmodul und Kommunikationseinrichtung |
EP00117292A EP1089375B1 (en) | 1999-09-29 | 2000-08-17 | High frequency circuit module and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27573099A JP3976297B2 (ja) | 1999-09-29 | 1999-09-29 | 高周波回路モジュールおよび通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102511A JP2001102511A (ja) | 2001-04-13 |
JP3976297B2 true JP3976297B2 (ja) | 2007-09-12 |
Family
ID=17559596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27573099A Expired - Fee Related JP3976297B2 (ja) | 1999-09-29 | 1999-09-29 | 高周波回路モジュールおよび通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6753604B1 (ja) |
EP (1) | EP1089375B1 (ja) |
JP (1) | JP3976297B2 (ja) |
KR (1) | KR100711175B1 (ja) |
DE (1) | DE60038854D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3941416B2 (ja) | 2001-04-26 | 2007-07-04 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
FR2824986B1 (fr) * | 2001-05-18 | 2003-10-31 | St Microelectronics Sa | Composant electronique permettant le decodage d'un canal de transmission radiofrequence vehiculant des informations numeriques codees, en particulier pour la telediffusion numerique par satellite |
US6985712B2 (en) * | 2001-08-27 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | RF device and communication apparatus using the same |
DE10224221A1 (de) * | 2002-05-31 | 2003-12-11 | Siemens Ag | Elektrische Vorrichtung |
JP3960277B2 (ja) * | 2002-10-23 | 2007-08-15 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
US7373171B2 (en) * | 2003-02-14 | 2008-05-13 | Tdk Corporation | Front end module |
JP2004266673A (ja) * | 2003-03-03 | 2004-09-24 | Mitsubishi Electric Corp | 高周波電力増幅器 |
KR100608289B1 (ko) * | 2004-10-01 | 2006-08-09 | 엘지이노텍 주식회사 | 프론트 엔드 모듈 |
TWI470752B (zh) * | 2011-12-09 | 2015-01-21 | Univ Nat Taipei Technology | 應用於電子元件之電容式連接結構 |
JP5285806B1 (ja) * | 2012-08-21 | 2013-09-11 | 太陽誘電株式会社 | 高周波回路モジュール |
JP5117632B1 (ja) | 2012-08-21 | 2013-01-16 | 太陽誘電株式会社 | 高周波回路モジュール |
US9871501B2 (en) | 2015-06-22 | 2018-01-16 | Nxp Usa, Inc. | RF circuit with multiple-definition RF substrate and conductive material void under a bias line |
CN113466733A (zh) * | 2020-03-30 | 2021-10-01 | Oppo广东移动通信有限公司 | 电源性能测试方法、装置、电子设备及存储介质 |
CN114725642B (zh) * | 2022-03-16 | 2023-09-19 | 天津大学 | 针对介质集成悬置线和金属-介质集成悬置线有源器件的封装结构 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793392B2 (ja) * | 1986-10-25 | 1995-10-09 | 新光電気工業株式会社 | 超高周波素子用パツケ−ジ |
JPH04142801A (ja) * | 1990-10-03 | 1992-05-15 | Mitsubishi Electric Corp | マイクロ波用パッケージ |
JPH04322502A (ja) * | 1991-04-22 | 1992-11-12 | Fukushima Nippon Denki Kk | 分布定数型整合回路 |
DE69318879T2 (de) * | 1992-04-03 | 1998-10-08 | Matsushita Electric Ind Co Ltd | Keramisches Mehrschicht-Substrat für hohe Frequenzen |
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JPH07226607A (ja) * | 1994-02-10 | 1995-08-22 | Hitachi Ltd | 分波器、分波器モジュールおよび無線通信装置 |
JPH1013163A (ja) * | 1996-06-25 | 1998-01-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JPH10135749A (ja) * | 1996-10-29 | 1998-05-22 | Nec Corp | 高周波帯増幅器 |
JP3538045B2 (ja) * | 1998-12-09 | 2004-06-14 | 三菱電機株式会社 | Rf回路モジュール |
JP2000209006A (ja) * | 1999-01-14 | 2000-07-28 | Hitachi Ltd | 高周波回路モジュ―ルおよび携帯通信機器 |
-
1999
- 1999-09-29 JP JP27573099A patent/JP3976297B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-11 KR KR1020000046552A patent/KR100711175B1/ko not_active IP Right Cessation
- 2000-08-14 US US09/637,574 patent/US6753604B1/en not_active Expired - Fee Related
- 2000-08-17 EP EP00117292A patent/EP1089375B1/en not_active Expired - Lifetime
- 2000-08-17 DE DE60038854T patent/DE60038854D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1089375A3 (en) | 2002-12-11 |
EP1089375A2 (en) | 2001-04-04 |
EP1089375B1 (en) | 2008-05-14 |
US6753604B1 (en) | 2004-06-22 |
JP2001102511A (ja) | 2001-04-13 |
KR100711175B1 (ko) | 2007-04-27 |
DE60038854D1 (de) | 2008-06-26 |
KR20010030080A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683512B2 (en) | High frequency module having a laminate board with a plurality of dielectric layers | |
US7149496B2 (en) | High-frequency module and radio communication apparatus | |
JP3800504B2 (ja) | フロントエンドモジュール | |
EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
JP3139327B2 (ja) | 高周波複合部品 | |
US6380823B1 (en) | Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly | |
US5929510A (en) | Integrated electronic circuit | |
CN100481725C (zh) | 天线双工器和电子设备 | |
US6462628B2 (en) | Isolator device with built-in power amplifier and embedded substrate capacitor | |
US6847275B2 (en) | High-frequency circuit board unit, high frequency module using the same unit, electronic apparatus using the same module, and manufacturing method for the high-frequency circuit board unit | |
US7515879B2 (en) | Radio frequency circuit module | |
JP3976297B2 (ja) | 高周波回路モジュールおよび通信装置 | |
US6788164B2 (en) | Complex high frequency components | |
US20090195334A1 (en) | High frequency module provided with power amplifier | |
CN100397782C (zh) | 双工器和使用此双工器的电子设备 | |
WO1998019339A9 (en) | Integrated electronic circuit | |
WO1999063658A1 (en) | Dual band transmitter | |
US8170629B2 (en) | Filter having impedance matching circuits | |
US7663455B2 (en) | Band-pass filter element and high frequency module | |
US6466103B2 (en) | Saw filter duplexer device with optimal location of a phase matching line pattern and wire bonding pads | |
US7463115B2 (en) | High frequency electronic component | |
JP2006528854A (ja) | 小型インピーダンス変換回路 | |
JP2005020154A (ja) | 積層型高周波モジュール | |
US11729903B2 (en) | Radio frequency module and communication device | |
JP2005101893A (ja) | 電力増幅器モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |