JP3973615B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3973615B2 JP3973615B2 JP2003354439A JP2003354439A JP3973615B2 JP 3973615 B2 JP3973615 B2 JP 3973615B2 JP 2003354439 A JP2003354439 A JP 2003354439A JP 2003354439 A JP2003354439 A JP 2003354439A JP 3973615 B2 JP3973615 B2 JP 3973615B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- carrier
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
まず、図4(a)に示すような、搭載しようとする第1および第2の半導体素子のための第1の電極1と第2の電極2と外部電極端子3とを備えた半導体キャリア4を準備し、半導体キャリア4の表面上に、図4(b)に示すように、絶縁性の熱硬化性樹脂シート5を貼り付ける。
(第1の実施の形態)
図1および図2は本発明の第1の実施の形態における半導体装置の製造方法を説明する工程断面図である。製造しようとする半導体装置は先に図4を用いて説明した半導体装置と同様の構成を有するものである。
(第2の実施の形態)
図3は本発明の第2の実施の形態における半導体装置の製造方法を説明する工程断面図である。この第2の実施の形態の方法は上記した第1の実施の形態の方法とほぼ同様なので、第1の実施と同様の構成を有する部材に図1と同じ符号を付して、詳細な説明を省略する。
なお、図示を省略するが、3個以上の半導体素子を積層するには、第2の半導体素子10の電極端子と半導体キャリア上の第2の電極2とをボンディングワイヤ11を介して電気接続する工程の後に、第2の半導体素子10の上に別途の半導体素子を積層する工程と、この半導体素子の電極端子と前記第1の半導体素子8の実装領域の周囲の半導体キャリア4上に予め形成された所定の電極とをボンディングワイヤを介して電気接続する工程とを、所望回数だけ行い、その後に、積層された各半導体素子と前記ボンディングワイヤとを覆うように封止樹脂12でモールドする工程を行なうようにすればよい。積層する半導体素子は順次に上に配置してもよいし、1つの半導体素子の上に並列に複数個配置してもよい。
2:第2の電極
3:外部電極端子
4:半導体キャリア
5:熱硬化性シート
6:加圧冶具
7:せき止め用の筒状冶具
8:第1の半導体素子
9:バンプ
10:第2の半導体素子
11:ワイヤ
12:封止樹脂
Claims (2)
- 半導体キャリアの素子実装領域に絶縁性の熱硬化性樹脂シートを設置する工程と、
前記熱硬化性樹脂シートを加圧して凹型に変形させる工程と、
第1の半導体素子のバンプ電極と前記半導体キャリアの第1の電極とを位置合わせし、加熱および加圧することにより、前記第1の半導体素子と前記半導体キャリアとを電気的に接続させるとともに、前記第1の半導体素子と前記半導体キャリアとの間隙に介在する前記熱硬化性樹脂シートを変形および硬化させて前記間隙を樹脂封止する工程と、
前記第1の半導体素子の上に第2の半導体素子を積層する工程と、
前記第2の半導体素子の電極端子と前記第1の半導体素子の実装領域の周囲の前記半導体キャリア上に形成された第2の電極とをボンディングワイヤを介して電気接続する工程と、
前記第1の半導体素子、前記第2の半導体素子および前記ボンディングワイヤを覆うように封止樹脂でモールドする工程とからなる半導体装置の製造方法。 - 第2の半導体素子の電極端子と半導体キャリア上の第2の電極とをボンディングワイヤを介して電気接続する工程の後に、
最上層の半導体素子の上に別途の半導体素子を積層する工程と、前記別途の半導体素子の電極端子と第1の半導体素子の実装領域の周囲の前記半導体キャリア上に予め形成された所定の電極とをボンディングワイヤを介して電気接続する工程とを、所望回数だけ行い、
その後に、積層された各半導体素子と前記ボンディングワイヤとを覆うように封止樹脂でモールドする工程を行なう請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354439A JP3973615B2 (ja) | 2003-10-15 | 2003-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354439A JP3973615B2 (ja) | 2003-10-15 | 2003-10-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123277A JP2005123277A (ja) | 2005-05-12 |
JP3973615B2 true JP3973615B2 (ja) | 2007-09-12 |
Family
ID=34612351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003354439A Expired - Fee Related JP3973615B2 (ja) | 2003-10-15 | 2003-10-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3973615B2 (ja) |
-
2003
- 2003-10-15 JP JP2003354439A patent/JP3973615B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005123277A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5814859B2 (ja) | 半導体装置とその製造方法 | |
JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP5306385B2 (ja) | 積層型電子部品 | |
JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
US6372549B2 (en) | Semiconductor package and semiconductor package fabrication method | |
US20060108666A1 (en) | Semiconductor device and method of fabricating the same | |
TWI652743B (zh) | 半導體晶片的封裝裝置以及半導體裝置的製造方法 | |
JP2003115560A (ja) | 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法 | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
TW201214584A (en) | Flip-chip bonding method to reduce voids in underfill material | |
TWI527186B (zh) | 半導體封裝及其製造方法 | |
TWI670776B (zh) | 半導體裝置的製造方法以及封裝裝置 | |
JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
JP2006114604A (ja) | 半導体装置及びその組立方法 | |
TW201036124A (en) | Package structure and manufacturing method thereof | |
JP4594777B2 (ja) | 積層型電子部品の製造方法 | |
US20070196952A1 (en) | Manufacturing method of semiconductor device | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP2004193363A (ja) | 半導体装置及びその製造方法 | |
JP3973615B2 (ja) | 半導体装置の製造方法 | |
JP2002184936A (ja) | 半導体装置およびその製造方法 | |
WO2010132338A2 (en) | Flip-chip underfill | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |