JP3969057B2 - Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET - Google Patents

Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET Download PDF

Info

Publication number
JP3969057B2
JP3969057B2 JP2001329908A JP2001329908A JP3969057B2 JP 3969057 B2 JP3969057 B2 JP 3969057B2 JP 2001329908 A JP2001329908 A JP 2001329908A JP 2001329908 A JP2001329908 A JP 2001329908A JP 3969057 B2 JP3969057 B2 JP 3969057B2
Authority
JP
Japan
Prior art keywords
thin film
insulating thin
heat treatment
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001329908A
Other languages
Japanese (ja)
Other versions
JP2003133309A (en
Inventor
勉 櫟原
卓哉 菰田
浩一 相澤
由明 本多
祥文 渡部
崇 幡井
宜志 竹川
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001329908A priority Critical patent/JP3969057B2/en
Priority to KR1020027016571A priority patent/KR100549236B1/en
Priority to PCT/JP2002/004054 priority patent/WO2002089166A1/en
Priority to US10/258,601 priority patent/US6844664B2/en
Priority to EP02722726A priority patent/EP1320116A1/en
Priority to CNB028013786A priority patent/CN100399487C/en
Publication of JP2003133309A publication Critical patent/JP2003133309A/en
Application granted granted Critical
Publication of JP3969057B2 publication Critical patent/JP3969057B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体結晶の表面に絶縁薄膜を形成する絶縁薄膜の形成方法、絶縁薄膜の形成装置、絶縁薄膜を利用した電界放射型電子源およびＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
従来より、半導体結晶の表面に絶縁薄膜（例えば、ＳｉＯ2膜、Ｓｉ3Ｎ4膜など）を形成する種々の形成方法が知られている。一例を挙げれば、シリコン結晶の表面にＳｉＯ2膜を形成する方法として、熱酸化法や電気化学的な方法などが知られており、熱酸化法により形成されたＳｉＯ2膜を利用した代表的なデバイスとしてＭＯＳＦＥＴが知られている。
【０００３】
また、近年では、急速熱酸化（Rapid Thermal Oxidation：ＲＴＯ）法若しくは電気化学的な方法により形成されたＳｉＯ2膜を利用したデバイスの１つとして本願発明者らが提案している電界放射型電子源が知られている。
【０００４】
この種の電界放射型電子源は、例えば、図７に示すように導電性基板としてのｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層（多孔質化された多結晶シリコン層）よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図７に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００５】
図７に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００６】
上述の強電界ドリフト層６は、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質多結晶シリコン層を急速熱酸化法によって例えば９００℃の温度で急速熱酸化することにより形成されており、図８に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【０００７】
したがって、上述の電界放射型電子源１０’では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図８中の矢印の向き（図８における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００８】
ところで、上述の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図９に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図７に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００９】
図９に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図９中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００１０】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図７および図９参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１１】
ところで、上述の電界放射型電子源１０’，１０”の製造プロセスにおいて強電界ドリフト層６を形成するにあたっては、下部電極１２の一表面側に半導体層としてノンドープの多結晶シリコン層を形成する成膜工程と、多結晶シリコン層を陽極酸化することにより多結晶シリコンのグレインおよびシリコン微結晶を含む多孔質多結晶シリコン層を形成する陽極酸化処理工程と、多孔質多結晶シリコン層を急速熱酸化法によって急速熱酸化してグレイン５１およびシリコン微結晶６３の表面にそれぞれ薄いシリコン酸化膜５２，６４を形成する酸化工程とを有している。
【００１２】
陽極酸化処理工程では、陽極酸化に用いる電解液としてフッ化水素水溶液とエタノールとを略１：１で混合した混合液を用いている。また、酸化工程では、例えば、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から９００℃まで短時間で上昇させた後、基板温度を９００℃で１時間維持することで酸化し、その後、基板温度を室温まで下降させている。
【００１３】
また、上述の製造方法で説明した酸化工程では、急速熱酸化法による急速熱酸化を行っているが、全てのグレイン５１およびシリコン微結晶６３の表面に良好な膜質のシリコン酸化膜５２，６４を形成することを目的として、硫酸、硝酸などの水溶液からなる電解液（電解質溶液）中にて多孔質多結晶シリコン層を電気化学的に酸化する方法を酸化工程に採用することが提案されている。
【００１４】
ここにおいて、多孔質多結晶シリコン層を電気化学的に酸化する方法を採用することにより、多孔質多結晶シリコン層を急速熱酸化して強電界ドリフト層を形成する場合に比べてプロセス温度を低温化することができ、基板の材料の制約が少なくなり、上述のガラス基板として石英ガラス基板に比べて耐熱温度が低くて安価な無アルカリガラス基板や低アルカリガラス基板などを用いることが可能になって、電界放射型電子源１０’，１０”の大面積化および低コスト化を図れるという利点もある。
【００１５】
なお、上述の図１１および図１３に示した電界放射型電子源１０’，１０”では強電界ドリフト層６を酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層により構成したものや、酸化若しくは窒化した多孔質単結晶シリコン層により構成したものも提案されている。
【００１６】
【発明が解決しようとする課題】
しかしながら、上述の酸化工程において多孔質多結晶シリコン層を電気化学的に酸化する方法を採用した電界放射型電子源では、酸化工程において急速熱酸化法を採用したものに比べて絶縁耐圧が低いという不具合があった。これは、電気化学的な方法で形成したＳｉＯ2膜は急速熱酸化法により形成したＳｉＯ2膜に比べて水分や歪が多いからであると考えられる。また、上述の酸化工程において多孔質多結晶シリコン層を急速熱酸化法を採用した電界放射型電子源１０’，１０”では、電子放出効率、絶縁耐圧、寿命のさらなる向上が望まれているが、強電界ドリフト層６に関して種々の分析評価（例えば、フォトルミネッセンス測定、断面ＴＥＭ観察、ＸＰＳによる組成分析など）を行った結果、強電界ドリフト層６の表面に近づくほどシリコン酸化膜６４の膜厚が大きくなってシリコン微結晶６３が破壊され、強電界ドリフト層６の表面近傍ではシリコン微結晶６３が存在していないこという知見が得られ、従来の電界放射型電子源１０’，１０”では強電界ドリフト層６へ注入された電子の一部が電子の平均自由行程よりも厚いシリコン酸化膜６４で散乱されたり捕獲されたりするために電子放出効率が低下してしまったり、絶縁耐圧および寿命が低下してしまうことが考えられる。
【００１７】
また、従来の熱酸化膜を利用したＭＯＳＦＥＴでは、微細化および性能の向上を目的としてＳｉＯ2膜からなるよりなるゲート絶縁膜の更なる薄膜化が検討されているが、ゲート絶縁膜の薄膜化を進めると、ゲート絶縁膜の面内の一箇所で絶縁破壊が起こると寿命となってしまうので、絶縁耐圧が低くなるとともに寿命が短くなってしまうという不具合があった。
【００１８】
本発明は上記事由に鑑みて為されたものであり、請求項１〜１３の発明の目的は、従来に比べて絶縁耐圧の高い絶縁薄膜を形成する絶縁薄膜の形成方法を提供することにあり、また、請求項１４〜１７の発明の目的は、従来に比べて絶縁耐圧の高い絶縁薄膜を形成することができる絶縁薄膜の形成装置を提供することにあり、請求項１８〜２０の発明の目的は、従来に比べて長寿命化が可能な電界放射型電子源を提供することにあり、請求項２１の発明の目的は、従来に比べて絶縁耐圧が高く長寿命化が可能なＭＯＳＦＥＴを提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の発明は、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行い、その後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得ることを特徴とし、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成しているので、半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合でも半導体結晶を破壊することなく絶縁性薄膜を形成することができ、しかも、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行い、その後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得ているので、絶縁性薄膜中の水分の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含まれる水分を電気化学的な方法のみで形成した絶縁薄膜に比べて十分に少なくすることができるとともに、構造緩和により電気的特性に悪影響を与える欠陥や歪などが緩和されるから、絶縁耐圧が高く長寿命化を図った絶縁薄膜を形成することができる。
【００２０】
請求項２の発明は、請求項１の発明において、前記半導体結晶がシリコン結晶であって、前記第１の設定温度が６００℃以下に設定されているので、前記半導体結晶が石英ガラス基板に比べて安価で耐熱温度の低いガラス基板の表面側に形成されているような場合に、前記第１の熱処理の熱処理時間を比較的長くすることができ、前記第１の熱処理後の残留水分をより少なくすることができる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、前記半導体結晶がシリコン結晶であって、前記第２の設定温度が９００℃から１２００℃の温度範囲で設定されているので、前記絶縁薄膜中の残留水分を前記第１の熱処理後の絶縁性薄膜よりもさらに低減することができる。
【００２２】
請求項４の発明は、請求項１ないし請求項３の発明において、前記第２の熱処理は、急速熱処理法により行うので、前記第２の設定温度まで短時間で昇温することができ、前記半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合に半導体結晶に発生するダメージを低減することができる。
【００２３】
請求項５の発明は、請求項１ないし請求項４の発明において、前記第１の熱処理は、真空中で行うので、前記第１の設定温度を比較的低く設定することができる。要するに、前記第１の熱処理を真空中で行うことによって、前記絶縁性薄膜に含まれている水分が比較的低い温度で脱離するので、前記第１の設定温度を比較的低く設定することができる。
【００２４】
請求項６の発明は、請求項１ないし請求項４の発明において、前記第１の熱処理は、不活性ガス雰囲気中で行うので、前記第１の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、前記第１の熱処理を行う装置におけるスループットを向上させることができる。
【００２５】
請求項７の発明は、請求項１ないし請求項４の発明において、前記絶縁性薄膜が酸化膜であって、前記第１の熱処理は、酸化種を含む雰囲気中で行うので、前記絶縁性薄膜中の水分の脱離によって生じた欠陥などを補償することが期待できる。また、前記絶縁性薄膜中の水分を脱離させるのに、熱エネルギだけでなく、酸素との結合エネルギ、反応エネルギをも利用することになるから、前記第１の熱処理後の残留水分がより少なくなることを期待できる。
【００２６】
請求項８の発明は、請求項１ないし請求項７の発明において、前記第２の熱処理は、不活性ガス雰囲気中で行うので、前記第２の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、前記第２の熱処理を行う装置におけるスループットを向上させることができる。また、前記第２の熱処理によって前記絶縁性薄膜の膜厚が変化しないから、前記絶縁薄膜の膜厚を電気化学的な方法の条件のみで制御することが可能になり、前記絶縁薄膜の膜厚制御性が向上する。
【００２７】
請求項９の発明は、請求項１ないし請求項７の発明において、前記第２の熱処理は、酸化種を含む雰囲気中で行うので、前記第２の熱処理によって前記絶縁性薄膜の表面側に薄い熱酸化膜が形成され、前記絶縁薄膜の絶縁耐圧が向上する。
【００２８】
請求項１０の発明は、請求項１ないし請求項７の発明において、前記絶縁性薄膜が酸化膜であって、前記第２の熱処理は、窒化種を含む雰囲気中で行うので、前記第２の熱処理によって前記絶縁性薄膜の表面側に薄い酸窒化膜が形成され、前記絶縁薄膜の絶縁耐圧が向上するとともに、前記絶縁薄膜中の欠陥密度の低減による電気的特性の向上を期待できる。
【００２９】
請求項１１の発明は、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行うことにより所望の絶縁薄膜を得ることを特徴とし、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成しているので、半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合でも半導体結晶を破壊することなく絶縁性薄膜を形成することができ、しかも、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行うことにより所望の絶縁薄膜を得ているので、絶縁性薄膜中の水分の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含まれる水分を電気化学的な方法のみで形成した絶縁薄膜に比べて十分に少なくすることができ、絶縁耐圧が高く長寿命化を図った絶縁薄膜を形成することができる。
【００３０】
請求項１２の発明は、請求項１１の発明において、前記半導体結晶がシリコン結晶であって、前記設定温度が６００℃以下に設定されているので、前記設定温度が６００℃以下に設定されているので、前記半導体結晶が石英ガラス基板に比べて安価で耐熱温度の低いガラス基板の表面側に形成されているような場合に、前記熱処理の熱処理時間を比較的長くすることができ、前記熱処理後の残留水分をより少なくすることができる。
【００３１】
請求項１３の発明は、請求項１１または請求項１２の発明において、前記絶縁性薄膜が酸化膜であって、前記熱処理は、酸化種を含む雰囲気中で行うので、前記絶縁性薄膜中の水分の脱離によって生じた欠陥などを補償することが期待できる。また、前記絶縁性薄膜中の水分を脱離させるのに、熱エネルギだけでなく、酸素との結合エネルギ、反応エネルギをも利用することになるから、前記熱処理後の残留水分がより少なくなることを期待できる。
【００３２】
請求項１４の発明は、半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行う第１の熱処理装置と、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得る第２の熱処理装置とを備え、第１の熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると第１の熱処理を終了させる制御手段とを備えることを特徴とするものであり、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再現性良く形成することができる。
【００３３】
請求項１５の発明は、請求項１４の発明において、前記水分検出手段は、前記第１の熱処理を行うチャンバの排気側に設けられているので、前記絶縁性薄膜に起因した水分を比較的容易に検出することができる。
【００３４】
請求項１６の発明は、半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行う熱処理装置とを備え、熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると熱処理を終了させる制御手段とを備えることを特徴とするものであり、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再現性良く形成することができる。
【００３５】
請求項１７の発明は、請求項１６の発明において、前記水分検出手段は、前記熱処理を行うチャンバの排気側に設けられているので、前記絶縁性薄膜に起因した水分を比較的容易に検出することができる。
【００３６】
請求項１８の発明は、下部電極と、下部電極の一表面側に形成された強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源であって、強電界ドリフト層における絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするものであり、従来に比べて絶縁耐圧および寿命を向上させることができる。
【００３７】
請求項１９の発明は、請求項１８の発明において、前記半導体微結晶は、シリコン微結晶からなるので、前記第１の設定温度および前記第２の設定温度を比較的高く設定することが可能であって絶縁薄膜中の残留水分をより少なくすることができる。
【００３８】
請求項２０の発明は、下部電極と、表面電極と、下部電極と表面電極との間に介在する絶縁層とを備えた電界放射型電子源であって、前記絶縁層が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするものであり、従来のＭＩＭ型の電界放射型電子源に比べて絶縁耐圧および寿命を向上させることができる。
【００３９】
請求項２１の発明は、基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、ナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、前記絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするものであり、ゲート絶縁層の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができる。
【００４０】
請求項２２の発明は、基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするものであり、従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べてゲート絶縁層の膜厚制御が容易になるとともに、高温処理時間を短縮できるので他の部分に与えるダメージを低減でき、ゲート絶縁層の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができる。
【００４１】
【発明の実施の形態】
（実施形態１）
本実施形態では、シリコン酸化膜からなる絶縁薄膜を有する電界放射型電子源について例示する。本実施形態の電界放射型電子源では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板（例えば、抵抗率が略０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いている。
【００４２】
本実施形態の電界放射型電子源１０は、図４に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、本実施形態では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。したがって、表面電極７は下部電極１２に対向しており、下部電極１２と表面電極７との間に強電界ドリフト層６が介在している。また、多孔質多結晶シリコン層が多孔質半導体層を構成している。
【００４３】
表面電極７の材料には仕事関数の小さな材料が採用され、表面電極７の厚さは１０ｎｍに設定されているが、この厚さは特に限定されるものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、表面電極７の厚さは１０〜１５ｎｍ程度に設定すればよい。
【００４４】
図４に示す構成の電界放射型電子源１０から電子を放出させるには、図５に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。
【００４５】
本実施形態における電界放射型電子源１０では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図５参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００４６】
ところで、本実施形態における強電界ドリフト層６は、上述の図８に示すように、少なくとも、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、本実施形態では、各グレイン５１およびシリコン微結晶６３それぞれが半導体結晶を構成し、各シリコン酸化膜５２，６４それぞれが絶縁薄膜を構成している。
【００４７】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７を真空中に配置し表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２（ｎ形シリコン基板１）から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図８中の矢印の向き（図８中の上向き）へドリフトし、表面電極７をトンネルして真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなく、シリコン酸化膜６４にかかっている強電界で加速されてドリフトし表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができるものと考えられる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００４８】
以下、本実施形態の電界放射型電子源１０の製造方法について図３を参照しながら説明する。
【００４９】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の主表面上に半導体層としてノンドープの多結晶シリコン層３を形成することにより、図３（ａ）に示すような構造が得られる。なお、多結晶シリコン層３の成膜方法としては、例えば、ＣＶＤ法（例えば、ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法などを採用すればよい。
【００５０】
ノンドープの多結晶シリコン層３を形成した後、陽極酸化処理工程にて陽極酸化の対象となる半導体層たる多結晶シリコン層３を多孔質化することにより、多孔質多結晶シリコン層４が形成され、図３（ｂ）に示すような構造が得られる。ここにおいて、陽極酸化処理工程により形成された多孔質多結晶シリコン層４は、多数の多結晶シリコンのグレインおよび多数のシリコン微結晶を含んでいる。なお、陽極酸化処理工程では、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液からなる電解液の入った処理槽を利用し、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の表面に光照射を行いながら、電源（図示せず）から下部電極１２と白金電極よりなる陰極との間に定電流を流して（つまり、電流密度を一定として）、多結晶シリコン層３の主表面からｎ形シリコン基板１に達する深さまで多結晶シリコン層３を多孔質化している。
【００５１】
上述の陽極酸化処理工程の終了した後に、多孔質多結晶シリコン層４に含まれている半導体結晶（各グレインおよび各シリコン微結晶）の表面に上述の絶縁薄膜であるシリコン酸化膜５２，６４を形成することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６が形成され、図３（ｃ）に示すような構造が得られる。絶縁薄膜を形成するにあたっては、上述の陽極酸化処理工程の終了後にエタノールによるリンスを行ってから、１Ｍの硫酸水溶液の入った処理槽を利用し、電源（図示せず）から下部電極１２と白金電極よりなる陰極との間に定電圧を印加することで電気化学的な方法により各グレインおよび各シリコン微結晶それぞれの表面に基礎となる絶縁性薄膜（シリコン酸化膜）を形成した後、図１に示すような温度プロファイルの熱処理工程を行うことにより、所望の絶縁薄膜（シリコン酸化膜５２，６４）を得ている。熱処理工程では、図１に示すように、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間Ｈ１の昇温速度および当該昇温期間Ｈ１後の第１の設定温度Ｔ１で第１の熱処理を行い、その後、第１の設定温度Ｔ１よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度Ｔ２で第２の熱処理を行うことにより所望の絶縁薄膜を得ている。ここにおいて、熱処理工程では、ランプアニール装置を用い、第１の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第１の設定温度Ｔ１を４５０℃、熱処理時間Ｈ２（図１参照）を１時間に設定してある。また、第２の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第２の設定温度Ｔ２を９００℃、熱処理時間Ｈ４（図１参照）を２０分に設定してある。また、本実施形態では、第２の熱処理として急速熱処理法を採用しており、第１の設定温度Ｔ１から第２の設定温度Ｔ２まで基板温度を上昇させる昇温期間Ｈ３（図１参照）の昇温速度を１５０℃／ｓｅｃに設定してある。この昇温期間Ｈ３の昇温速度は、室温から第１の設定温度まで上昇させる昇温期間Ｈ１（図１参照）の昇温速度よりも速く設定してある。なお、第１の設定温度Ｔ１は１５０℃〜６００℃の範囲で設定すればよく３００℃以上に設定することが望ましく、第２の設定温度Ｔ２は９００℃〜１２００℃の範囲で設定すればよく、昇温期間Ｈ３の昇温速度は２０℃／ｓｅｃ以上に設定すればよく、１５０℃／ｓｅｃ以上に設定することが望ましい。また、上述の昇温期間Ｈ１の昇温速度は絶縁性薄膜中に含まれている水分が突沸しないように設定する必要があり、例えば２０℃／ｓｅｃ以下に設定すればよい。
【００５２】
強電界ドリフト層６を形成した後は、金属材料（例えば、金）からなる表面電極７を蒸着法などによって形成することにより、図３（ｄ）に示す構造の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７を蒸着法により形成しているが、表面電極７の形成方法は蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００５３】
ところで、上述の絶縁薄膜（シリコン酸化膜５２，６４）を形成するにあたっては、まず半導体結晶（多孔質多結晶シリコン層４に含まれる多数のグレインおよび多数のシリコン微結晶）の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成していることによって、半導体結晶のサイズがナノメータオーダのシリコン微結晶（半導体微結晶）のように小さな半導体結晶であっても、シリコン微結晶を破壊することなく絶縁性薄膜を形成することができ、しかも、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間Ｈ１の昇温速度および当該昇温期間Ｈ１後の第１の設定温度Ｔ１で第１の熱処理を行い、その後、第１の設定温度Ｔ１よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度Ｔ２で第２の熱処理を行うことにより所望の絶縁薄膜（シリコン酸化膜５２，６４）を得ていることによって、絶縁性薄膜中の水分の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含まれる水分を電気化学的な方法のみで形成した絶縁薄膜に比べて十分に少なくすることができるとともに、構造緩和により電気的特性に悪影響を与える欠陥や歪などが緩和されるから、絶縁耐圧が高く長寿命化を図った絶縁薄膜を形成することができる。
【００５４】
したがって、上述の製造方法により形成した電界放射型電子源１０では、強電界ドリフト層６におけるシリコン酸化膜５２，６４を急速熱酸化法のみで形成した場合に比べて、シリコン微結晶６３を破壊することなくシリコン酸化膜５２，６４が形成されるので、電子放出効率、絶縁耐圧、寿命などを向上させることができる。また、強電界ドリフト層６におけるシリコン酸化膜５２，６４を電気化学的な方法のみで形成した場合に比べて、シリコン酸化膜５２，６４中の水分および歪を低減することができ、絶縁耐圧および寿命が向上する。
【００５５】
ところで、上述の製造方法では、第１の設定温度Ｔ１が６００℃以下に設定されているので、半導体結晶（グレインおよびシリコン微結晶）が石英ガラス基板に比べて安価で耐熱温度の低いガラス基板の表面側に形成されているような場合でも、第１の熱処理の熱処理時間Ｈ２を比較的長くすることができ、第１の熱処理後の残留水分をより少なくすることができる。また、第２の設定温度Ｔ２が９００℃〜１２００℃の温度範囲で設定されているので、絶縁薄膜（シリコン酸化膜５２，６４）中の残留水分を第１の熱処理後の絶縁性薄膜よりもさらに低減することができる。しかも、第２の熱処理を急速熱処理法により行うので、第２の設定温度Ｔ２まで短時間で昇温することができ、シリコン微結晶に発生するダメージを低減することができる。
【００５６】
また、第１の熱処理が酸化種を含む雰囲気中で行われているので、絶縁性薄膜中の水分の脱離によって生じた欠陥などを補償することが期待できる。また、絶縁性薄膜中の水分を脱離させるのに、熱エネルギだけでなく、酸素との結合エネルギ、反応エネルギをも利用することになるから、第１の熱処理後の残留水分がより少なくなることを期待できる。さらに、第２の熱処理が酸化種を含む雰囲気中で行われているので、第２の熱処理によって絶縁性薄膜の表面側に薄い熱酸化膜が形成され、絶縁薄膜の絶縁耐圧が向上する。なお、本実施形態では、第１の熱処理後に第２の熱処理を行っているが、第２の熱処理を行わずに、第１の熱処理だけを行うようにしても、従来に比べて絶縁耐圧および寿命を向上させることができる。
【００５７】
ここにおいて、第１の熱処理を真空中若しくは不活性ガス雰囲気中で行うようにしてもよく、第１の熱処理を真空中で行うようにすれば、第１の設定温度Ｔ１を比較的低く設定することができ（要するに、第１の熱処理を真空中で行うことによって、絶縁性薄膜に含まれている水分が比較的低い温度で脱離するので、第１の設定温度Ｔ１を比較的低く設定することができ）、第１の熱処理を不活性ガス雰囲気中で行うようにすれば、第１の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、第１の熱処理を行う装置におけるスループットを向上させることができる。また、第２の熱処理を不活性ガス雰囲気中若しくは窒化種を含む雰囲気中で行うようにしてもよい。第２の熱処理を不活性ガス雰囲気中で行うようにすれば、第２の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、前記第２の熱処理を行う装置におけるスループットを向上させることができる。しかも、第２の熱処理によって絶縁性薄膜の膜厚が変化しないから、絶縁薄膜の膜厚を電気化学的な方法の条件のみで制御することが可能になり、絶縁薄膜の膜厚制御性が向上する。一方、第２の熱処理を窒化種を含む雰囲気中で行うようにすれば、第２の熱処理によって絶縁性薄膜の表面側に薄い酸窒化膜が形成され、絶縁薄膜の絶縁耐圧が向上するとともに、絶縁薄膜中の欠陥密度の低減による電気的特性の向上を期待できる。
【００５８】
ところで、上述の絶縁薄膜を形成するにあたっては、半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定設定した昇温期間Ｈ１の昇温速度および当該昇温期間Ｈ１後の第１の設定温度Ｔ１で第１の熱処理を行う第１の熱処理装置と、第１の設定温度Ｔ１よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度Ｔ２で第２の熱処理を行うことにより所望の絶縁薄膜を得る第２の熱処理装置とを備えた絶縁薄膜の形成装置を用いればよい。ここに、薄膜形成装置は、図示していないが、規定の電解液（例えば、硫酸、硝酸、王水などの酸）を入れた処理槽と、処理槽内の電解液に浸漬された白金電極からなる陰極と、陽極と陰極との間に陽極を高電位側として通電する通電手段としての電源（例えば、定電圧源）とを備えており、絶縁性薄膜を形成する対象となる半導体結晶を有する被処理物を処理槽内の電解液に浸漬し被処理物の裏面側に予め設けられている電極（本実施形態では、下部電極１２）を陽極として利用するようになっている。
【００５９】
また、第１の熱処理装置は、ランプアニール装置であって、図２に示すように、第１の熱処理を行うチャンバ４１内にセットされた被処理物Ｃ（本実施形態では、下部電極１２の主表面側にグレイン５１およびシリコン微結晶６３および絶縁性薄膜を含む被処理層６’が形成されている）における基板温度（本実施形態では、下部電極１２の温度）を検出する温度検出手段としての放射温度計４２と、放射温度計４２による検出温度があらかじめ設定された設定温度（第１の設定温度Ｔ１）に略等しくなるようにハロゲンランプからなるランプ（図示せず）の出力を制御する制御手段４４とを備えている。したがって、第１の熱処理装置を第２の熱処理装置に兼用することができ、第１の熱処理と第２の熱処理とを同一チャンバ４１内で連続的に行うことが可能になる。また、第１の熱処理装置は、チャンバ４１の排気側に設けられ被処理物Ｃの絶縁性薄膜に起因した水分を検出する水分検出手段４３を設けてあり、制御手段４４が、水分検出手段４３により検出された水分量が規定量よりも少なくなると第１の熱処理を終了させるようにすれば、第１の熱処理の熱処理時間Ｈ２に過不足が生じるのを防ぐことができるとともに、絶縁薄膜の電気的特性の再現性を高めることができる。なお、水分検出手段としては、例えば、四重極質量分析計（Quadrupole Mass Spectrometer）を用いることができ、水分検出手段４３をチャンバ４１の排気側に設けていることによって、絶縁性薄膜に起因した水分を比較的容易に検出することができる。
【００６０】
しかして、上述の絶縁薄膜の形成装置を用いれば、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再現性良く形成することができる。なお、第１の熱処理装置と第２の熱処理装置とを共用することによって第１の熱処理と第２の熱処理とを連続的に行うことができるという利点がある。
【００６１】
ところで、本実施形態では、強電界ドリフト層６が上述のグレイン５１およびシリコン微結晶６３を含んでいるが、グレイン５１を含んでいない構成を採用してもよい。また、本実施形態では、上述の絶縁性薄膜をシリコン酸化膜としているが、シリコン酸化膜の代わりにシリコン窒化膜を形成してもよい。また、半導体結晶の材料としてシリコンを採用しているが、シリコン以外の半導体材料を採用してもよい。
【００６２】
また、上述の強電界ドリフト層６の代わりに絶縁層を採用して、下部電極と、表面電極と、下部電極と表面電極との間に介在する絶縁層とを備えた電界放射型電子源を構成し、上記絶縁層を上述の絶縁薄膜の形成方法により形成するようにしてもよく、このような電界放射型電子源では、従来のＭＩＭ型の電界放射型電子源に比べて絶縁耐圧および寿命を向上させることができる。
【００６３】
（実施形態２）
本実施形態では、シリコン酸化膜からなる絶縁薄膜を有するＭＯＳＦＥＴについて例示する。
【００６４】
本実施形態のＭＯＳＦＥＴの基本構成は周知のＭＯＳＦＥＴと同様であって、図６に示すように、基板としての単結晶のシリコン基板３０の主表面側にドレイン領域３１とソース領域３２とが離間して形成されており、シリコン基板３０におけるドレイン領域３１とソース領域３２との間の部位上にゲート絶縁層３３を介してゲート電極３４が形成されている。また、ドレイン領域３１上にはドレイン電極３５が形成され、ソース領域３２上にはソース電極３６が形成されている。また、シリコン基板３０の主表面側にはフィールド酸化膜３７が形成されており、各電極３４〜３６はフィールド酸化膜３７により絶縁分離されている。
【００６５】
ところで、本実施形態におけるＭＯＳＦＥＴは、ゲート絶縁層３４が実施形態１における強電界ドリフト層６と同様の構成を有している点に特徴がある。すなわち、本実施形態におけるゲート絶縁層３４は、実施形態１で説明した絶縁薄膜の形成方法によって形成されている。
【００６６】
しかして、本実施形態では、ゲート絶縁層３４の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができる。
【００６７】
なお、本実施形態では、基板としてシリコン基板を用いているが、基板はシリコン基板に限定されるものではなく、例えば、厚み方向の中間に埋込酸化膜が形成された所謂ＳＯＩ基板を用いてもよい。また、シリコン基板の主表面を実施形態１と同様に電気化学的に酸化してシリコン酸化膜からなる絶縁薄膜を形成した後、実施形態１と同様の第１の熱処理および第２の熱処理を行うことによってゲート絶縁層３４を形成してもよく、このようにしてゲート絶縁層３４を形成したＭＯＳＦＥＴでは、熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて、ゲート絶縁層３４の膜厚制御が容易になるとともに、製造工程における高温処理時間を短縮できるので他の部分に与えるダメージを低減でき、ゲート絶縁層３４の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができる。
【００６８】
【発明の効果】
請求項１の発明は、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行い、その後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得るので、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成していることによって、半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合でも半導体結晶を破壊することなく絶縁性薄膜を形成することができ、しかも、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行い、その後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得ていることによって、絶縁性薄膜中の水分の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含まれる水分を電気化学的な方法のみで形成した絶縁薄膜に比べて十分に少なくすることができるとともに、構造緩和により電気的特性に悪影響を与える欠陥や歪などが緩和されるから、絶縁耐圧が高く長寿命化を図った絶縁薄膜を形成することができるという効果がある。
【００６９】
請求項２の発明は、請求項１の発明において、前記半導体結晶がシリコン結晶であって、前記第１の設定温度が６００℃以下に設定されているので、前記半導体結晶が石英ガラス基板に比べて安価で耐熱温度の低いガラス基板の表面側に形成されているような場合に、前記第１の熱処理の熱処理時間を比較的長くすることができ、前記第１の熱処理後の残留水分をより少なくすることができるという効果がある。
【００７０】
請求項３の発明は、請求項１または請求項２の発明において、前記半導体結晶がシリコン結晶であって、前記第２の設定温度が９００℃から１２００℃の温度範囲で設定されているので、前記絶縁薄膜中の残留水分を前記第１の熱処理後の絶縁性薄膜よりもさらに低減することができるという効果がある。
【００７１】
請求項４の発明は、請求項１ないし請求項３の発明において、前記第２の熱処理は、急速熱処理法により行うので、前記第２の設定温度まで短時間で昇温することができ、前記半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合に半導体結晶に発生するダメージを低減することができるという効果がある。
【００７２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記第１の熱処理は、真空中で行うので、前記第１の設定温度を比較的低く設定することができる。要するに、前記第１の熱処理を真空中で行うことによって、前記絶縁性薄膜に含まれている水分が比較的低い温度で脱離するので、前記第１の設定温度を比較的低く設定することができるという効果がある。
【００７３】
請求項６の発明は、請求項１ないし請求項４の発明において、前記第１の熱処理は、不活性ガス雰囲気中で行うので、前記第１の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、前記第１の熱処理を行う装置におけるスループットを向上させることができるという効果がある。
【００７４】
請求項７の発明は、請求項１ないし請求項４の発明において、前記絶縁性薄膜が酸化膜であって、前記第１の熱処理は、酸化種を含む雰囲気中で行うので、前記絶縁性薄膜中の水分の脱離によって生じた欠陥などを補償することが期待できるという効果がある。また、前記絶縁性薄膜中の水分を脱離させるのに、熱エネルギだけでなく、酸素との結合エネルギ、反応エネルギをも利用することになるから、前記第１の熱処理後の残留水分がより少なくなることを期待できる。
【００７５】
請求項８の発明は、請求項１ないし請求項７の発明において、前記第２の熱処理は、不活性ガス雰囲気中で行うので、前記第２の熱処理を行うために真空装置を用いる必要がなく、真空装置に比べて簡便な装置を用いることができて、前記第２の熱処理を行う装置におけるスループットを向上させることができるという効果がある。また、前記第２の熱処理によって前記絶縁性薄膜の膜厚が変化しないから、前記絶縁薄膜の膜厚を電気化学的な方法の条件のみで制御することが可能になり、前記絶縁薄膜の膜厚制御性が向上する。
【００７６】
請求項９の発明は、請求項１ないし請求項７の発明において、前記第２の熱処理は、酸化種を含む雰囲気中で行うので、前記第２の熱処理によって前記絶縁性薄膜の表面側に薄い熱酸化膜が形成され、前記絶縁薄膜の絶縁耐圧が向上するという効果がある。
【００７７】
請求項１０の発明は、請求項１ないし請求項７の発明において、前記絶縁性薄膜が酸化膜であって、前記第２の熱処理は、窒化種を含む雰囲気中で行うので、前記第２の熱処理によって前記絶縁性薄膜の表面側に薄い酸窒化膜が形成され、前記絶縁薄膜の絶縁耐圧が向上するとともに、前記絶縁薄膜中の欠陥密度の低減による電気的特性の向上を期待できるという効果がある。
【００７８】
請求項１１の発明は、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行うことにより所望の絶縁薄膜を得るので、半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成していることによって、半導体結晶のサイズがナノメータオーダの半導体微結晶のように小さな半導体結晶である場合でも半導体結晶を破壊することなく絶縁性薄膜を形成することができ、しかも、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行うことにより所望の絶縁薄膜を得ていることによって、絶縁性薄膜中の水分の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含まれる水分を電気化学的な方法のみで形成した絶縁薄膜に比べて十分に少なくすることができ、絶縁耐圧が高く長寿命化を図った絶縁薄膜を形成することができるという効果がある。
【００７９】
請求項１２の発明は、請求項１１の発明において、前記半導体結晶がシリコン結晶であって、前記設定温度が６００℃以下に設定されているので、前記設定温度が６００℃以下に設定されているので、前記半導体結晶が石英ガラス基板に比べて安価で耐熱温度の低いガラス基板の表面側に形成されているような場合に、前記熱処理の熱処理時間を比較的長くすることができ、前記熱処理後の残留水分をより少なくすることができるという効果がある。
【００８０】
請求項１３の発明は、請求項１１または請求項１２の発明において、前記絶縁性薄膜が酸化膜であって、前記熱処理は、酸化種を含む雰囲気中で行うので、前記絶縁性薄膜中の水分の脱離によって生じた欠陥などを補償することが期待できる。また、前記絶縁性薄膜中の水分を脱離させるのに、熱エネルギだけでなく、酸素との結合エネルギ、反応エネルギをも利用することになるから、前記熱処理後の残留水分がより少なくなることを期待できるという効果がある。
【００８１】
請求項１４の発明は、半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行う第１の熱処理装置と、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得る第２の熱処理装置とを備え、第１の熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると第１の熱処理を終了させる制御手段とを備えるものであり、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再現性良く形成することができるという効果がある。
【００８２】
請求項１５の発明は、請求項１４の発明において、前記水分検出手段は、前記第１の熱処理を行うチャンバの排気側に設けられているので、前記絶縁性薄膜に起因した水分を比較的容易に検出することができるという効果がある。
【００８３】
請求項１６の発明は、半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行う熱処理装置とを備え、熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると熱処理を終了させる制御手段とを備えるものであり、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再現性良く形成することができるという効果がある。
【００８４】
請求項１７の発明は、請求項１６の発明において、前記水分検出手段は、前記熱処理を行うチャンバの排気側に設けられているので、前記絶縁性薄膜に起因した水分を比較的容易に検出することができるという効果がある。
【００８５】
請求項１８の発明は、下部電極と、下部電極の一表面側に形成された強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源であって、強電界ドリフト層における絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなるものであり、従来に比べて絶縁耐圧および寿命を向上させることができるという効果がある。
【００８６】
請求項１９の発明は、請求項１８の発明において、前記半導体微結晶は、シリコン微結晶からなるので、前記第１の設定温度および前記第２の設定温度を比較的高く設定することが可能であって絶縁薄膜中の残留水分をより少なくすることができるという効果がある。
【００８７】
請求項２０の発明は、下部電極と、表面電極と、下部電極と表面電極との間に介在する絶縁層とを備えた電界放射型電子源であって、前記絶縁層が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなるものであり、従来のＭＩＭ型の電界放射型電子源に比べて絶縁耐圧および寿命を向上させることができるという効果がある。
【００８８】
請求項２１の発明は、基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、ナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、前記絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなるものであり、ゲート絶縁層の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができるという効果がある。
【００８９】
請求項２２の発明は、基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなるものであり、従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べてゲート絶縁層の膜厚制御が容易になるとともに、高温処理時間を短縮できるので他の部分に与えるダメージを低減でき、ゲート絶縁層の薄膜化を図りながらも従来の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における絶縁薄膜の形成方法の説明図である。
【図２】同上における絶縁薄膜の形成に利用する熱処理装置の概略構成図である。
【図３】同上における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図４】同上における電界放射型電子源の概略断面図である。
【図５】同上における電界放射型電子源の動作説明図である。
【図６】実施形態２におけるＭＯＳＦＥＴの概略断面図である。
【図７】従来例を示す電界放射型電子源の動作説明図である。
【図８】同上の動作説明図である。
【図９】他の従来例を示す電界放射型電子源の動作説明図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an insulating thin film forming method for forming an insulating thin film on the surface of a semiconductor crystal, an insulating thin film forming apparatus, a field emission electron source using an insulating thin film, and a MOSFET.
[0002]
[Prior art]
Conventionally, an insulating thin film (eg, SiO 2) is formed on the surface of a semiconductor crystal. 2 Film, Si Three N Four Various formation methods for forming a film or the like are known. As an example, SiO on the surface of a silicon crystal. 2 As a method for forming a film, a thermal oxidation method, an electrochemical method, or the like is known, and SiO formed by a thermal oxidation method is known. 2 A MOSFET is known as a typical device using a film.
[0003]
In recent years, SiO formed by a rapid thermal oxidation (RTO) method or an electrochemical method. 2 A field emission electron source proposed by the inventors of the present application is known as one of devices using a film.
[0004]
This type of field emission electron source is, for example, a porous polycrystalline silicon layer oxidized on the main surface side of an n-type silicon substrate 1 as a conductive substrate as shown in FIG. A strong electric field drift layer 6 is formed, and a surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, and the n-type silicon substrate 1 and the ohmic electrode 2 constitute a lower electrode 12. In the example shown in FIG. 7, the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6, but the n-type without the polycrystalline silicon layer 3 being interposed. A configuration in which a strong electric field drift layer 6 is formed on the main surface of the silicon substrate 1 has also been proposed.
[0005]
In order to emit electrons from the field emission electron source 10 ′ having the configuration shown in FIG. 7, a collector electrode 21 disposed to face the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Thus, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 has a higher potential with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so as to be on the side. If the DC voltages Vps and Vc are appropriately set, electrons injected from the lower electrode 12 drift through the strong electric field drift layer 6 and are emitted through the surface electrode 7 (the one-dot chain line in FIG. 7 is emitted through the surface electrode 7). E - Shows the flow). The thickness of the surface electrode 7 is set to about 10 to 15 nm.
[0006]
The above-described strong electric field drift layer 6 is formed by forming a non-doped polycrystalline silicon layer on the lower electrode 12 and then making the polycrystalline silicon layer porous by anodic oxidation, and rapidly oxidizing the porous polycrystalline silicon layer. For example, it is formed by rapid thermal oxidation at a temperature of 900 ° C. by a method. As shown in FIG. 8, at least on the main surface side of the n-type silicon substrate 1 (that is, on the surface electrode 7 side of the lower electrode 12). Columnar polycrystalline silicon grains 51 arranged, a thin silicon oxide film 52 formed on the surface of the grains 51, a number of nanometer-order silicon microcrystals 63 interposed between the grains 51, and each silicon microcrystal It is considered to be composed of a large number of silicon oxide films 64 which are formed on the surface of 63 and are insulating films having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. That. In short, in the strong electric field drift layer 6, the surface of each grain of the polycrystalline silicon layer is porous, and the crystalline state is maintained at the center of each grain. Each grain 51 extends in the thickness direction of the lower electrode 12.
[0007]
Therefore, in the above-described field emission electron source 10 ′, it is considered that electron emission occurs in the following model. That is, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 with the surface electrode 7 set to the high potential side, and the DC voltage is applied between the collector electrode 21 and the surface electrode 7 with the collector electrode 21 set to the high potential side. When the DC voltage Vps reaches a predetermined value (critical value) by applying Vc, electrons e e are thermally excited from the lower electrode 12 to the strong electric field drift layer 6. - Is injected. On the other hand, since most of the electric field applied to the strong electric field drift layer 6 is applied to the silicon oxide film 64, the injected electrons e - Is accelerated by a strong electric field applied to the silicon oxide film 64 and drifts in the region between the grains 51 in the strong electric field drift layer 6 toward the surface in the direction of the arrow in FIG. 8 (upward in FIG. 8). The electrode 7 is tunneled and emitted into a vacuum. Thus, in the strong electric field drift layer 6, electrons injected from the lower electrode 12 are almost scattered by the silicon microcrystal 63, are accelerated by the electric field applied to the silicon oxide film 64, and drift through the surface electrode 7. Since the heat generated in the strong electric field drift layer 6 is dissipated through the grains 51, no popping phenomenon occurs during electron emission, and electrons can be stably emitted. The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0008]
In the field emission electron source 10 ′ described above, the n-type silicon substrate 1 and the ohmic electrode 2 constitute the lower electrode 12, but as shown in FIG. 9, an insulating substrate 11 made of, for example, a glass substrate. There is also proposed a field emission electron source 10 ″ in which a lower electrode 12 made of a metal material is formed on one surface. Here, components similar to those of the field emission electron source 10 ′ shown in FIG. Are denoted by the same reference numerals, and description thereof is omitted.
[0009]
In order to emit electrons from the field emission electron source 10 ″ having the configuration shown in FIG. 9, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. Thus, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 has a higher potential with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so as to be on the side.If each DC voltage Vps, Vc is set appropriately, electrons injected from the lower electrode 12 are injected into the strong electric field drift layer 6. And is emitted through the surface electrode 7 (the dashed-dotted line in FIG. 9 indicates the electrons e emitted through the surface electrode 7). - Shows the flow). The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0010]
In each of the field emission electron sources 10 ′ and 10 ″ described above, the current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is emitted. If referred to as current (emission electron current) Ie (see FIGS. 7 and 9), the electron emission efficiency increases as the ratio of the emission current Ie to the diode current Ips (= Ie / Ips) increases. In the field emission electron source 10 ′, 10 ″, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is set to a low voltage of about 10 to 20V, and the DC voltage Vps The larger the is, the larger the emission current Ie becomes.
[0011]
By the way, in forming the strong electric field drift layer 6 in the manufacturing process of the above-described field emission electron sources 10 ′, 10 ″, a non-doped polycrystalline silicon layer is formed as a semiconductor layer on one surface side of the lower electrode 12. A film process, an anodizing process for forming a porous polycrystalline silicon layer containing grains of polycrystalline silicon and silicon microcrystals by anodizing the polycrystalline silicon layer, and rapid thermal oxidation of the porous polycrystalline silicon layer And an oxidation step in which thin silicon oxide films 52 and 64 are formed on the surfaces of the grains 51 and the silicon microcrystals 63 by rapid thermal oxidation, respectively.
[0012]
In the anodizing treatment step, a mixed solution in which a hydrogen fluoride aqueous solution and ethanol are mixed at approximately 1: 1 is used as an electrolytic solution used for anodizing. In the oxidation step, for example, a lamp annealing apparatus is used, and the substrate temperature is raised from room temperature to 900 ° C. in dry oxygen in a short time, and then oxidized by maintaining the substrate temperature at 900 ° C. for 1 hour. The substrate temperature is lowered to room temperature.
[0013]
In the oxidation process described in the above manufacturing method, rapid thermal oxidation is performed by rapid thermal oxidation. However, silicon oxide films 52 and 64 having good film quality are formed on the surfaces of all grains 51 and silicon microcrystals 63. For the purpose of forming, it has been proposed to employ a method of electrochemically oxidizing a porous polycrystalline silicon layer in an electrolytic solution (electrolyte solution) made of an aqueous solution of sulfuric acid, nitric acid or the like in the oxidation step. .
[0014]
Here, by adopting a method of electrochemically oxidizing the porous polycrystalline silicon layer, the process temperature is lowered as compared with the case of forming the strong electric field drift layer by rapid thermal oxidation of the porous polycrystalline silicon layer. As the above glass substrate, it is possible to use a non-alkali glass substrate, a low alkali glass substrate, or the like that has a lower heat-resistant temperature and is less expensive than a quartz glass substrate. Thus, there is an advantage that the field emission electron sources 10 ′ and 10 ″ can be increased in area and cost.
[0015]
In the field emission electron sources 10 ′ and 10 ″ shown in FIGS. 11 and 13 described above, the strong electric field drift layer 6 is composed of an oxidized porous polycrystalline silicon layer. There have also been proposed one constituted by a nitrided porous polycrystalline silicon layer and one constituted by an oxidized or nitrided porous single crystal silicon layer.
[0016]
[Problems to be solved by the invention]
However, the field emission electron source that employs the method of electrochemically oxidizing the porous polycrystalline silicon layer in the above-described oxidation process has a lower withstand voltage than that using the rapid thermal oxidation method in the oxidation process. There was a bug. This is because SiO formed by an electrochemical method. 2 The film is made of SiO formed by rapid thermal oxidation. 2 This is thought to be because there are more moisture and strain than the membrane. Further, in the field emission electron source 10 ′, 10 ″ in which the rapid thermal oxidation method is employed for the porous polycrystalline silicon layer in the above-described oxidation step, further improvement in electron emission efficiency, withstand voltage, and life is desired. As a result of various analytical evaluations (for example, photoluminescence measurement, cross-sectional TEM observation, XPS composition analysis, etc.) regarding the strong electric field drift layer 6, the film thickness of the silicon oxide film 64 becomes closer to the surface of the strong electric field drift layer 6. And the silicon microcrystal 63 is destroyed, and the knowledge that the silicon microcrystal 63 does not exist near the surface of the strong electric field drift layer 6 is obtained. In the conventional field emission electron sources 10 ′, 10 ″, Since some of the electrons injected into the strong electric field drift layer 6 are scattered or captured by the silicon oxide film 64 thicker than the mean free path of electrons, There or accidentally drops, the dielectric strength and life can be considered that lowered.
[0017]
In addition, in a MOSFET using a conventional thermal oxide film, SiO is used for the purpose of miniaturization and improvement of performance. 2 Although further thinning of the gate insulating film made of a film has been studied, if the gate insulating film is made thinner, the lifetime will be reached if dielectric breakdown occurs in one place in the plane of the gate insulating film. Therefore, there is a problem that the withstand voltage is lowered and the life is shortened.
[0018]
The present invention has been made in view of the above-mentioned reasons, and an object of the invention of claims 1 to 13 is to provide an insulating thin film forming method for forming an insulating thin film having a higher withstand voltage than conventional ones. Further, an object of the invention of claims 14 to 17 is to provide an apparatus for forming an insulating thin film capable of forming an insulating thin film having a higher withstand voltage as compared with the prior art. An object of the present invention is to provide a field emission electron source capable of extending the life compared to the prior art. An object of the invention of claim 21 is to provide a MOSFET having a higher withstand voltage and capable of extending the life compared to the prior art. It is to provide.
[0019]
[Means for Solving the Problems]
The invention of claim 1 is set so that the moisture contained in the insulating thin film is removed without bumping after forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method. The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period And then performing a second heat treatment at a second set temperature set so that the structure relaxation of the insulating thin film occurs higher than the first set temperature, and a desired insulating thin film is obtained, Since the basic insulating thin film is formed on the surface of the semiconductor crystal by an electrochemical method, the semiconductor crystal is destroyed even when the size of the semiconductor crystal is a small semiconductor crystal such as a semiconductor microcrystal of nanometer order. Insulating thin film can be formed without any problems, and the moisture contained in the insulating thin film can be removed without bumping The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period And then performing a second heat treatment at a second set temperature set so that the structure relaxation of the insulating thin film occurs higher than the first set temperature, so that a desired insulating thin film is obtained. The moisture content in the insulating thin film can be sufficiently reduced compared with the insulating thin film formed by only the electrochemical method, while preventing the dielectric breakdown voltage of the insulating thin film from being lowered due to the bumping of moisture in the conductive thin film. Since relaxation reduces defects, strains, and the like that adversely affect electrical characteristics, an insulating thin film having a high withstand voltage and a long life can be formed.
[0020]
The invention of claim 2 is the invention of claim 1, wherein the semiconductor crystal is a silicon crystal and the first set temperature is set to 600 ° C. or lower, so that the semiconductor crystal is compared with a quartz glass substrate. In the case where it is formed on the surface side of a glass substrate that is inexpensive and has a low heat resistant temperature, the heat treatment time of the first heat treatment can be made relatively long, and the residual moisture after the first heat treatment can be further increased. Can be reduced.
[0021]
The invention of claim 3 is the invention of claim 1 or 2, wherein the semiconductor crystal is a silicon crystal, and the second set temperature is set in a temperature range of 900 ° C. to 1200 ° C. Residual moisture in the insulating thin film can be further reduced as compared with the insulating thin film after the first heat treatment.
[0022]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, since the second heat treatment is performed by a rapid heat treatment method, the temperature can be raised in a short time to the second set temperature, When the size of the semiconductor crystal is a small semiconductor crystal such as a semiconductor microcrystal having a nanometer order, damage generated in the semiconductor crystal can be reduced.
[0023]
According to a fifth aspect of the present invention, in the first to fourth aspects of the invention, since the first heat treatment is performed in a vacuum, the first set temperature can be set relatively low. In short, since the moisture contained in the insulating thin film is desorbed at a relatively low temperature by performing the first heat treatment in a vacuum, the first set temperature can be set relatively low. it can.
[0024]
According to a sixth aspect of the invention, in the first to fourth aspects of the invention, since the first heat treatment is performed in an inert gas atmosphere, it is not necessary to use a vacuum apparatus for performing the first heat treatment. A simpler apparatus than the vacuum apparatus can be used, and the throughput of the apparatus for performing the first heat treatment can be improved.
[0025]
According to a seventh aspect of the invention, in the first to fourth aspects of the invention, the insulating thin film is an oxide film, and the first heat treatment is performed in an atmosphere containing an oxidizing species. It can be expected to compensate for defects caused by the desorption of moisture. In addition, not only thermal energy but also binding energy with oxygen and reaction energy are used to desorb moisture in the insulating thin film, so that the residual moisture after the first heat treatment is further reduced. We can expect it to decrease.
[0026]
According to an eighth aspect of the present invention, in the first to seventh aspects of the invention, the second heat treatment is performed in an inert gas atmosphere, so there is no need to use a vacuum apparatus to perform the second heat treatment. A simpler apparatus than the vacuum apparatus can be used, and the throughput of the apparatus for performing the second heat treatment can be improved. Further, since the film thickness of the insulating thin film does not change by the second heat treatment, it becomes possible to control the film thickness of the insulating thin film only under the conditions of an electrochemical method. Controllability is improved.
[0027]
According to a ninth aspect of the present invention, in the first to seventh aspects of the invention, since the second heat treatment is performed in an atmosphere containing an oxidizing species, the second heat treatment is thin on the surface side of the insulating thin film. A thermal oxide film is formed, and the withstand voltage of the insulating thin film is improved.
[0028]
According to a tenth aspect of the present invention, in the first to seventh aspects of the invention, the insulating thin film is an oxide film, and the second heat treatment is performed in an atmosphere containing a nitriding species. A thin oxynitride film is formed on the surface side of the insulating thin film by the heat treatment, so that the withstand voltage of the insulating thin film can be improved, and an improvement in electrical characteristics can be expected by reducing the defect density in the insulating thin film.
[0029]
The invention of claim 11 is set so that the moisture contained in the insulating thin film is removed without bumping after forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method. Heat treatment at the heating rate during the heating period and the set temperature after the heating period The desired insulating thin film is obtained by performing the process, and the basic insulating thin film is formed on the surface of the semiconductor crystal by an electrochemical method, so that the semiconductor crystal size of the semiconductor crystal is on the order of nanometers. Even if it is a small semiconductor crystal, an insulating thin film can be formed without destroying the semiconductor crystal, and the moisture contained in the insulating thin film is removed without bumping. Heat treatment at the heating rate during the heating period and the set temperature after the heating period Since the desired insulating thin film was obtained by performing the process, the moisture contained in the insulating thin film was formed only by an electrochemical method while preventing the insulation breakdown voltage of the insulating thin film from being lowered due to bumping of the water in the insulating thin film. Compared to the insulating thin film, the insulating thin film can be sufficiently reduced, and an insulating thin film with high withstand voltage and long life can be formed.
[0030]
The invention of claim 12 is the invention of claim 11, wherein the semiconductor crystal is a silicon crystal and the set temperature is set to 600 ° C. or lower, so the set temperature is set to 600 ° C. or lower. Therefore, when the semiconductor crystal is formed on the surface side of a glass substrate that is cheaper and has a lower heat-resistant temperature than the quartz glass substrate, the heat treatment time of the heat treatment can be relatively long, and after the heat treatment The residual moisture can be reduced.
[0031]
According to a thirteenth aspect of the present invention, in the invention of the eleventh or twelfth aspect, since the insulating thin film is an oxide film, and the heat treatment is performed in an atmosphere containing an oxidizing species, the moisture in the insulating thin film It can be expected to compensate for defects and the like caused by desorption. In addition, not only thermal energy but also binding energy with oxygen and reaction energy are used to desorb moisture in the insulating thin film, so that the residual moisture after the heat treatment is reduced. Can be expected.
[0032]
The invention of claim 14 is set so that the insulating thin film is electrochemically formed on the surface of the semiconductor crystal and the moisture contained in the insulating thin film is removed without bumping. The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period And a first heat treatment apparatus for performing a second heat treatment at a second set temperature that is set so as to cause structural relaxation of the insulating thin film higher than the first set temperature. The first heat treatment apparatus includes a moisture detection unit that detects moisture caused by the insulating thin film, and a first heat treatment when the amount of moisture detected by the moisture detection unit is less than a specified amount. And an insulating thin film having a high withstand voltage and a long life can be formed with good reproducibility.
[0033]
According to a fifteenth aspect of the invention, in the invention of the fourteenth aspect, since the moisture detecting means is provided on the exhaust side of the chamber for performing the first heat treatment, moisture due to the insulating thin film is relatively easy. Can be detected.
[0034]
The invention of claim 16 is a thin film forming apparatus for electrochemically forming an insulating thin film on the surface of a semiconductor crystal, and is set so that moisture contained in the insulating thin film is removed without bumping. Heat treatment at the heating rate during the heating period and the set temperature after the heating period A heat treatment apparatus for performing water treatment, the heat treatment apparatus for detecting moisture caused by the insulating thin film, and a control means for terminating the heat treatment when the amount of water detected by the moisture detection means is less than a specified amount; Insulating thin films with high withstand voltage and long life can be formed with good reproducibility.
[0035]
According to a seventeenth aspect of the invention, in the sixteenth aspect of the invention, since the moisture detecting means is provided on the exhaust side of the chamber for performing the heat treatment, the moisture caused by the insulating thin film is detected relatively easily. be able to.
[0036]
The invention of claim 18 comprises a lower electrode, a strong electric field drift layer formed on one surface side of the lower electrode, and a surface electrode formed on the strong electric field drift layer, wherein the strong electric field drift layer is of nanometer order. It has a large number of semiconductor microcrystals and a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal, and a voltage is applied between the surface electrode and the lower electrode. The field emission electron source in which electrons injected from the lower electrode drift through the strong electric field drift layer and are emitted through the surface electrode, wherein the insulating film in the strong electric field drift layer is the insulating thin film according to claim 1. It is characterized by comprising an insulating thin film formed by a forming method, and can improve the withstand voltage and life as compared with the prior art.
[0037]
According to a nineteenth aspect of the present invention, in the eighteenth aspect, since the semiconductor microcrystal is made of silicon microcrystal, the first preset temperature and the second preset temperature can be set relatively high. Thus, the residual moisture in the insulating thin film can be further reduced.
[0038]
The invention of claim 20 is a field emission electron source comprising a lower electrode, a surface electrode, and an insulating layer interposed between the lower electrode and the surface electrode, wherein the insulating layer is the claim 1. The insulating thin film is formed by the method of forming an insulating thin film, and the withstand voltage and life can be improved as compared with the conventional MIM type field emission electron source.
[0039]
According to a twenty-first aspect of the present invention, the drain region and the source region are formed apart from each other on the main surface side of the substrate, and a gate insulating layer is interposed on the main surface side of the portion between the drain region and the source region in the substrate. A MOSFET in which a gate electrode is formed, wherein the gate insulating layer is formed on the surface of each of a number of semiconductor microcrystals on the order of nanometers and each of the semiconductor microcrystals and has a thickness smaller than the crystal grain size of the semiconductor microcrystals The insulating film is made of an insulating thin film formed by the method for forming an insulating thin film according to claim 1, while reducing the thickness of the gate insulating layer. The lifetime can be increased as compared with a MOSFET using a conventional gate insulating film made of a thermal oxide film.
[0040]
According to a twenty-second aspect of the present invention, the drain region and the source region are formed apart from each other on the main surface side of the substrate, and a gate insulating layer is interposed on the main surface side of the portion between the drain region and the source region in the substrate. A MOSFET in which a gate electrode is formed, wherein the gate insulating layer is made of an insulating thin film formed by the method for forming an insulating thin film according to claim 1, and is formed from a conventional thermal oxide film. Compared to MOSFETs that use a gate insulating film, it is easier to control the film thickness of the gate insulating layer, and the high-temperature processing time can be shortened, so damage to other parts can be reduced and the gate insulating layer can be made thinner. In addition, the lifetime can be extended as compared with a MOSFET using a gate insulating film made of a conventional thermal oxide film.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
In the present embodiment, a field emission electron source having an insulating thin film made of a silicon oxide film is illustrated. In the field emission electron source of the present embodiment, a single crystal n-type silicon substrate having a resistivity relatively close to the resistivity of the conductor (for example, a resistivity of about 0.01 Ωcm to 0.02 Ωcm (100 ) Substrate).
[0042]
In the field emission electron source 10 of the present embodiment, as shown in FIG. 4, a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface side of an n-type silicon substrate 1 which is a conductive substrate. Then, the surface electrode 7 is formed on the strong electric field drift layer 6, and the ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1. In the present embodiment, the n-type silicon substrate 1 and the ohmic electrode 2 constitute the lower electrode 12. Therefore, the surface electrode 7 faces the lower electrode 12, and the strong electric field drift layer 6 is interposed between the lower electrode 12 and the surface electrode 7. The porous polycrystalline silicon layer constitutes a porous semiconductor layer.
[0043]
The surface electrode 7 is made of a material having a small work function, and the thickness of the surface electrode 7 is set to 10 nm. However, this thickness is not particularly limited, and passes through the strong electric field drift layer 6. The thickness of the surface electrode 7 may be set to about 10 to 15 nm.
[0044]
In order to emit electrons from the field emission electron source 10 having the configuration shown in FIG. 4, a collector electrode 21 disposed opposite to the surface electrode 7 is provided as shown in FIG. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is at a higher potential side with respect to the lower electrode 12 in a vacuum state, and the collector electrode 21 is A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so as to be on the high potential side with respect to 7. If each DC voltage Vps, Vc is appropriately set, electrons injected from the lower electrode 12 drift through the strong electric field drift layer 6 and are emitted through the surface electrode 7 (the one-dot chain line in FIG. 5 is emitted through the surface electrode 7). E - Shows the flow).
[0045]
In the field emission electron source 10 according to the present embodiment, the current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is an emission current (emission). If referred to as (electron current) Ie (see FIG. 5), the larger the ratio of the emission current Ie to the diode current Ips (= Ie / Ips), the higher the electron emission efficiency. In the field emission electron source 10 of the present embodiment, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is set to a low voltage of about 10 to 20 V. The emission current Ie increases as Vps increases.
[0046]
By the way, as shown in FIG. 8 described above, the strong electric field drift layer 6 in this embodiment includes at least a columnar polycrystalline silicon grain 51, a thin silicon oxide film 52 formed on the surface of the grain 51, and a grain. A number of nanometer-order silicon microcrystals 63 interposed between 51 and a number of silicon oxide films which are formed on the surface of each silicon microcrystal 63 and are insulating films having a film thickness smaller than the crystal grain size of the silicon microcrystal 63 64. In short, in the strong electric field drift layer 6, the surface of each grain of the polycrystalline silicon layer is porous, and the crystalline state is maintained at the center of each grain. In the present embodiment, each grain 51 and silicon microcrystal 63 constitute a semiconductor crystal, and each silicon oxide film 52 and 64 constitute an insulating thin film.
[0047]
In the field emission electron source 10 of the present embodiment, it is considered that electron emission occurs in the following model. That is, the surface electrode 7 is disposed in a vacuum, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 with the surface electrode 7 set to the high potential side, and the collector is disposed between the collector electrode 21 and the surface electrode 7. When the direct current voltage Vps reaches a predetermined value (critical value) by applying the direct current voltage Vc with the electrode 21 as a high potential side, thermal excitation from the lower electrode 12 (n-type silicon substrate 1) to the strong electric field drift layer 6 occurs. By e - Is injected. On the other hand, since most of the electric field applied to the strong electric field drift layer 6 is applied to the silicon oxide film 64, the injected electrons e - Is accelerated by the strong electric field applied to the silicon oxide film 64 and drifts in the region between the grains 51 in the strong electric field drift layer 6 toward the surface in the direction of the arrow in FIG. 8 (upward in FIG. 8). The surface electrode 7 is tunneled and emitted into vacuum. Thus, in the strong electric field drift layer 6, electrons injected from the lower electrode 12 are hardly scattered by the silicon microcrystal 63 but are accelerated and drifted by the strong electric field applied to the silicon oxide film 64 and pass through the surface electrode 7. Since it is emitted (ballistic electron emission phenomenon) and the heat generated in the strong electric field drift layer 6 is dissipated through the grains 51, no popping phenomenon occurs during electron emission, and electrons can be stably emitted. Conceivable. The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum.
[0048]
Hereinafter, a method for manufacturing the field emission electron source 10 of the present embodiment will be described with reference to FIG.
[0049]
First, after the ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, the non-doped polycrystalline silicon layer 3 is formed as a semiconductor layer on the main surface of the n-type silicon substrate 1, thereby obtaining the structure shown in FIG. The structure shown is obtained. As a method for forming the polycrystalline silicon layer 3, for example, a CVD method (for example, LPCVD method, plasma CVD method, catalytic CVD method, etc.), a sputtering method, a CGS (Continuous Grain Silicon) method, or the like may be employed. .
[0050]
After forming the non-doped polycrystalline silicon layer 3, the porous polycrystalline silicon layer 4 is formed by making the polycrystalline silicon layer 3 as the semiconductor layer to be anodized porous in the anodizing process. A structure as shown in FIG. 3B is obtained. Here, the porous polycrystalline silicon layer 4 formed by the anodizing process includes a large number of polycrystalline silicon grains and a large number of silicon microcrystals. In the anodizing treatment step, a treatment tank containing an electrolytic solution made of a mixed solution of 55 wt% hydrogen fluoride aqueous solution and ethanol mixed at about 1: 1 is used, and a large amount of light is made up of a 500 W tungsten lamp. While applying light to the surface of the crystalline silicon layer 3, a constant current is passed between a lower electrode 12 and a cathode made of a platinum electrode from a power source (not shown) (that is, with a constant current density), and polycrystalline The polycrystalline silicon layer 3 is made porous from the main surface of the silicon layer 3 to a depth reaching the n-type silicon substrate 1.
[0051]
After the above-described anodic oxidation process is completed, the silicon oxide films 52 and 64 which are the above-described insulating thin films are formed on the surface of the semiconductor crystal (each grain and each silicon microcrystal) included in the porous polycrystalline silicon layer 4. By forming, the strong electric field drift layer 6 including the grain 51, the silicon microcrystal 63, and the silicon oxide films 52 and 64 is formed, and a structure as shown in FIG. 3C is obtained. In forming the insulating thin film, after rinsing with ethanol after the above-described anodizing treatment step is completed, the lower electrode 12 and platinum are supplied from a power source (not shown) using a treatment tank containing a 1M sulfuric acid aqueous solution. After forming a basic insulating thin film (silicon oxide film) on the surface of each grain and each silicon microcrystal by an electrochemical method by applying a constant voltage between the cathode made of an electrode, FIG. A desired insulating thin film (silicon oxide films 52 and 64) is obtained by performing a heat treatment step with a temperature profile as shown in FIG. In the heat treatment process, as shown in FIG. 1, the moisture contained in the insulating thin film is set to be removed without bumping. The first heat treatment at the temperature increase rate during the temperature increase period H1 and the first set temperature T1 after the temperature increase period H1. After that, a desired insulating thin film is obtained by performing a second heat treatment at a second set temperature T2 set so that the structure relaxation of the insulating thin film occurs higher than the first set temperature T1. Here, in the heat treatment step, a lamp annealing apparatus is used, and the first heat treatment is performed in an oxygen gas atmosphere (that is, an atmosphere containing oxidizing species), the first set temperature T1 is 450 ° C., and the heat treatment time H2 is set. (See FIG. 1) is set to 1 hour. Further, the second heat treatment is performed in an oxygen gas atmosphere (that is, an atmosphere containing oxidizing species), the second set temperature T2 is set to 900 ° C., and the heat treatment time H4 (see FIG. 1) is set to 20 minutes. It is. In the present embodiment, a rapid heat treatment method is employed as the second heat treatment, and the temperature rise period H3 (see FIG. 1) during which the substrate temperature is raised from the first set temperature T1 to the second set temperature T2. The heating rate is set to 150 ° C./sec. The temperature increase rate in the temperature increase period H3 is set to be faster than the temperature increase rate in the temperature increase period H1 (see FIG. 1) in which the temperature is increased from room temperature to the first set temperature. The first set temperature T1 may be set in a range of 150 ° C. to 600 ° C., and is preferably set to 300 ° C. or higher, and the second set temperature T2 may be set in a range of 900 ° C. to 1200 ° C. The temperature increase rate during the temperature increase period H3 may be set to 20 ° C./sec or higher, and is preferably set to 150 ° C./sec or higher. Moreover, it is necessary to set the temperature increase rate of the above-mentioned temperature increase period H1 so that the water | moisture content contained in an insulating thin film may not bump, for example, what is necessary is just to set to 20 degrees C / sec or less.
[0052]
After the formation of the strong electric field drift layer 6, the surface emission electrode 7 made of a metal material (for example, gold) is formed by vapor deposition or the like, thereby obtaining the field emission electron source 10 having the structure shown in FIG. It is done. In the present embodiment, the surface electrode 7 is formed by a vapor deposition method, but the formation method of the surface electrode 7 is not limited to the vapor deposition method, and for example, a sputtering method may be used.
[0053]
By the way, in forming the above-described insulating thin films (silicon oxide films 52 and 64), first, the surface of the semiconductor crystal (a large number of grains and a large number of silicon microcrystals contained in the porous polycrystalline silicon layer 4) is electrochemically applied. By forming a basic insulating thin film by a simple method, even if the semiconductor crystal size is a small semiconductor crystal such as a silicon microcrystal (semiconductor microcrystal) of nanometer order, the silicon microcrystal is destroyed. Insulating thin film can be formed without any problems, and the moisture contained in the insulating thin film can be removed without bumping The first heat treatment at the temperature increase rate during the temperature increase period H1 and the first set temperature T1 after the temperature increase period H1. And then the first set temperature Degree T1 The second set temperature is set so that the structure of the insulating thin film is relaxed. At degree T2 By obtaining a desired insulating thin film (silicon oxide films 52 and 64) by performing the second heat treatment, the insulating thin film is reduced while preventing a decrease in the withstand voltage of the insulating thin film due to bumping of moisture in the insulating thin film. The contained moisture can be sufficiently reduced compared to an insulating thin film formed by an electrochemical method alone, and defects such as defects and strains that adversely affect the electrical characteristics are alleviated due to structural relaxation. It is possible to form an insulating thin film having a high lifetime.
[0054]
Therefore, in the field emission electron source 10 formed by the manufacturing method described above, the silicon microcrystal 63 is destroyed as compared with the case where the silicon oxide films 52 and 64 in the strong electric field drift layer 6 are formed only by the rapid thermal oxidation method. Since the silicon oxide films 52 and 64 are formed without any problems, the electron emission efficiency, the withstand voltage, the lifetime, etc. can be improved. Further, compared to the case where the silicon oxide films 52 and 64 in the strong electric field drift layer 6 are formed only by an electrochemical method, moisture and strain in the silicon oxide films 52 and 64 can be reduced, and the withstand voltage and The service life is improved.
[0055]
By the way, in the above manufacturing method, since the first set temperature T1 is set to 600 ° C. or lower, the semiconductor crystal (grains and silicon microcrystals) is cheaper than the quartz glass substrate and has a low heat-resistant temperature. Even when it is formed on the surface side, the heat treatment time H2 of the first heat treatment can be made relatively long, and the residual moisture after the first heat treatment can be further reduced. Further, since the second set temperature T2 is set in the temperature range of 900 ° C. to 1200 ° C., the residual moisture in the insulating thin film (silicon oxide films 52 and 64) is more than the insulating thin film after the first heat treatment. Further reduction can be achieved. In addition, since the second heat treatment is performed by the rapid heat treatment method, the temperature can be raised to the second set temperature T2 in a short time, and damage generated in the silicon microcrystal can be reduced.
[0056]
In addition, since the first heat treatment is performed in an atmosphere containing an oxidizing species, it can be expected to compensate for defects caused by the desorption of moisture in the insulating thin film. In addition, not only thermal energy but also binding energy with oxygen and reaction energy are used to desorb moisture in the insulating thin film, so that residual moisture after the first heat treatment is reduced. I can expect that. Furthermore, since the second heat treatment is performed in an atmosphere containing oxidizing species, a thin thermal oxide film is formed on the surface side of the insulating thin film by the second heat treatment, and the withstand voltage of the insulating thin film is improved. In the present embodiment, the second heat treatment is performed after the first heat treatment. However, even if only the first heat treatment is performed without performing the second heat treatment, the withstand voltage and the dielectric strength are improved as compared with the conventional case. Lifespan can be improved.
[0057]
Here, the first heat treatment may be performed in a vacuum or in an inert gas atmosphere. If the first heat treatment is performed in a vacuum, the first set temperature T1 is set to be relatively low. (In short, by performing the first heat treatment in vacuum, the moisture contained in the insulating thin film is desorbed at a relatively low temperature, so the first set temperature T1 is set relatively low. However, if the first heat treatment is performed in an inert gas atmosphere, it is not necessary to use a vacuum apparatus for performing the first heat treatment, and a simpler apparatus than the vacuum apparatus can be used. Thus, the throughput in the apparatus for performing the first heat treatment can be improved. Further, the second heat treatment may be performed in an inert gas atmosphere or an atmosphere containing a nitriding species. If the second heat treatment is performed in an inert gas atmosphere, it is not necessary to use a vacuum apparatus for performing the second heat treatment, and a simpler apparatus than the vacuum apparatus can be used. The throughput in the apparatus for performing the heat treatment 2 can be improved. Moreover, since the film thickness of the insulating thin film does not change by the second heat treatment, it becomes possible to control the film thickness of the insulating thin film only by the conditions of the electrochemical method, and the film thickness controllability of the insulating thin film is improved. To do. On the other hand, if the second heat treatment is performed in an atmosphere containing a nitriding species, a thin oxynitride film is formed on the surface side of the insulating thin film by the second heat treatment, and the withstand voltage of the insulating thin film is improved. An improvement in electrical characteristics can be expected by reducing the defect density in the insulating thin film.
[0058]
By the way, in forming the above-described insulating thin film, a thin film forming apparatus that electrochemically forms the insulating thin film on the surface of the semiconductor crystal, and moisture contained in the insulating thin film is removed without bumping. Setting settings The first heat treatment at the temperature increase rate during the temperature increase period H1 and the first set temperature T1 after the temperature increase period H1. A first heat treatment apparatus for carrying out the operation and a first set temperature Degree T1 The second set temperature is set so that the structure of the insulating thin film is relaxed. At degree T2 An insulating thin film forming apparatus including a second heat treatment apparatus that obtains a desired insulating thin film by performing the second heat treatment may be used. Although the thin film forming apparatus is not shown here, a treatment tank containing a prescribed electrolyte (for example, an acid such as sulfuric acid, nitric acid, aqua regia) and a platinum electrode immersed in the electrolyte in the treatment tank And a power source (e.g., a constant voltage source) as an energizing means for energizing the anode as a high potential side between the anode and the cathode, and a semiconductor crystal for forming an insulating thin film The object to be processed is immersed in an electrolytic solution in a processing tank, and an electrode (in this embodiment, the lower electrode 12) provided in advance on the back side of the object to be processed is used as an anode.
[0059]
Further, the first heat treatment apparatus is a lamp annealing apparatus, and as shown in FIG. 2, the object C to be processed set in the chamber 41 for performing the first heat treatment (in this embodiment, the lower electrode 12). As temperature detecting means for detecting the substrate temperature (in this embodiment, the temperature of the lower electrode 12) in the main surface side where the grain 51, the silicon microcrystal 63, and the processing target layer 6 ′ including an insulating thin film are formed) And the output of a lamp (not shown) comprising a halogen lamp is controlled so that the temperature detected by the radiation thermometer 42 is substantially equal to a preset temperature (first set temperature T1). And a control means 44. Therefore, the first heat treatment apparatus can be used as the second heat treatment apparatus, and the first heat treatment and the second heat treatment can be continuously performed in the same chamber 41. In addition, the first heat treatment apparatus is provided with a moisture detection means 43 that is provided on the exhaust side of the chamber 41 and detects moisture caused by the insulating thin film of the workpiece C. The control means 44 is provided with the moisture detection means 43. If the first heat treatment is terminated when the amount of water detected by the above is less than the specified amount, excess or deficiency in the heat treatment time H2 of the first heat treatment can be prevented, and the electrical properties of the insulating thin film can be prevented. The reproducibility of the target characteristics can be improved. As the moisture detection means, for example, a quadrupole mass spectrometer can be used, and the moisture detection means 43 is provided on the exhaust side of the chamber 41, resulting in an insulating thin film. Moisture can be detected relatively easily.
[0060]
If the above-described insulating thin film forming apparatus is used, an insulating thin film having a high withstand voltage and a long life can be formed with good reproducibility. Note that there is an advantage that the first heat treatment and the second heat treatment can be performed continuously by sharing the first heat treatment apparatus and the second heat treatment apparatus.
[0061]
By the way, in this embodiment, although the strong electric field drift layer 6 contains the above-mentioned grain 51 and the silicon microcrystal 63, the structure which does not contain the grain 51 may be employ | adopted. In this embodiment, the above-described insulating thin film is a silicon oxide film, but a silicon nitride film may be formed instead of the silicon oxide film. Further, although silicon is employed as the material for the semiconductor crystal, a semiconductor material other than silicon may be employed.
[0062]
Further, an electric field emission electron source including an insulating layer instead of the above-described strong electric field drift layer 6 and including a lower electrode, a surface electrode, and an insulating layer interposed between the lower electrode and the surface electrode is provided. The insulating layer may be formed by the above-described method for forming an insulating thin film. In such a field emission type electron source, the withstand voltage and lifetime are compared with those of the conventional MIM type field emission type electron source. Can be improved.
[0063]
(Embodiment 2)
In this embodiment, a MOSFET having an insulating thin film made of a silicon oxide film is illustrated.
[0064]
The basic configuration of the MOSFET of this embodiment is the same as that of a well-known MOSFET. As shown in FIG. 6, the drain region 31 and the source region 32 are separated from the main surface side of a single crystal silicon substrate 30 as a substrate. A gate electrode 34 is formed on a portion of the silicon substrate 30 between the drain region 31 and the source region 32 with a gate insulating layer 33 interposed therebetween. A drain electrode 35 is formed on the drain region 31, and a source electrode 36 is formed on the source region 32. A field oxide film 37 is formed on the main surface side of the silicon substrate 30, and the electrodes 34 to 36 are insulated and separated by the field oxide film 37.
[0065]
By the way, the MOSFET in the present embodiment is characterized in that the gate insulating layer 34 has the same configuration as the strong electric field drift layer 6 in the first embodiment. That is, the gate insulating layer 34 in this embodiment is formed by the method for forming an insulating thin film described in the first embodiment.
[0066]
Thus, in the present embodiment, while the gate insulating layer 34 is thinned, the lifetime can be increased as compared with the conventional MOSFET using the gate insulating film made of the thermal oxide film.
[0067]
In this embodiment, a silicon substrate is used as the substrate. However, the substrate is not limited to a silicon substrate. For example, a so-called SOI substrate in which a buried oxide film is formed in the middle in the thickness direction is used. Also good. Further, after the main surface of the silicon substrate is electrochemically oxidized as in the first embodiment to form an insulating thin film made of a silicon oxide film, the first heat treatment and the second heat treatment similar to those in the first embodiment are performed. Thus, the gate insulating layer 34 may be formed. In the MOSFET in which the gate insulating layer 34 is formed in this way, the thickness of the gate insulating layer 34 is larger than that of a MOSFET using a gate insulating film made of a thermal oxide film. Control is easy and the high-temperature processing time in the manufacturing process can be shortened, so that damage to other parts can be reduced, and the gate insulating film made of a conventional thermal oxide film is used while reducing the thickness of the gate insulating layer 34. Longer life can be achieved compared to the MOSFET.
[0068]
【The invention's effect】
The invention of claim 1 is set so that the moisture contained in the insulating thin film is removed without bumping after forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method. The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period Then, a desired insulating thin film is obtained by performing a second heat treatment at a second set temperature set so that the structure relaxation of the insulating thin film occurs higher than the first set temperature. By forming a basic insulating thin film on the surface by an electrochemical method, even if the semiconductor crystal is a small semiconductor crystal such as a semiconductor microcrystal of nanometer order, the semiconductor crystal is not destroyed. An insulating thin film can be formed, and the moisture contained in the insulating thin film is removed without bumping. The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period And then obtaining a desired insulating thin film by performing a second heat treatment at a second set temperature set so that the structure relaxation of the insulating thin film occurs higher than the first set temperature, While it is possible to sufficiently reduce the moisture contained in the insulating thin film compared to the insulating thin film formed only by the electrochemical method while preventing the insulation breakdown voltage of the insulating thin film from being lowered due to the bumping of moisture in the insulating thin film, Since the structure relaxation alleviates defects and strains that adversely affect the electrical characteristics, it is possible to form an insulating thin film with high withstand voltage and long life.
[0069]
The invention of claim 2 is the invention of claim 1, wherein the semiconductor crystal is a silicon crystal and the first set temperature is set to 600 ° C. or lower, so that the semiconductor crystal is compared with a quartz glass substrate. In the case where it is formed on the surface side of a glass substrate that is inexpensive and has a low heat resistant temperature, the heat treatment time of the first heat treatment can be made relatively long, and the residual moisture after the first heat treatment can be further increased. There is an effect that it can be reduced.
[0070]
The invention of claim 3 is the invention of claim 1 or 2, wherein the semiconductor crystal is a silicon crystal, and the second set temperature is set in a temperature range of 900 ° C. to 1200 ° C. There is an effect that the residual moisture in the insulating thin film can be further reduced as compared with the insulating thin film after the first heat treatment.
[0071]
According to a fourth aspect of the present invention, in the first to third aspects of the invention, since the second heat treatment is performed by a rapid heat treatment method, the temperature can be raised in a short time to the second set temperature, When the semiconductor crystal is a small semiconductor crystal, such as a semiconductor microcrystal of nanometer order, there is an effect that damage generated in the semiconductor crystal can be reduced.
[0072]
According to a fifth aspect of the present invention, in the first to fourth aspects of the invention, since the first heat treatment is performed in a vacuum, the first set temperature can be set relatively low. In short, since the moisture contained in the insulating thin film is desorbed at a relatively low temperature by performing the first heat treatment in a vacuum, the first set temperature can be set relatively low. There is an effect that can be done.
[0073]
According to a sixth aspect of the invention, in the first to fourth aspects of the invention, since the first heat treatment is performed in an inert gas atmosphere, it is not necessary to use a vacuum apparatus for performing the first heat treatment. A simpler apparatus than the vacuum apparatus can be used, and the throughput of the apparatus for performing the first heat treatment can be improved.
[0074]
According to a seventh aspect of the invention, in the first to fourth aspects of the invention, the insulating thin film is an oxide film, and the first heat treatment is performed in an atmosphere containing an oxidizing species. There is an effect that it can be expected to compensate for defects caused by the desorption of moisture therein. In addition, not only thermal energy but also binding energy with oxygen and reaction energy are used to desorb moisture in the insulating thin film, so that the residual moisture after the first heat treatment is further reduced. We can expect it to decrease.
[0075]
According to an eighth aspect of the present invention, in the first to seventh aspects of the invention, the second heat treatment is performed in an inert gas atmosphere, so there is no need to use a vacuum apparatus to perform the second heat treatment. A simpler apparatus than the vacuum apparatus can be used, and the throughput of the apparatus for performing the second heat treatment can be improved. Further, since the film thickness of the insulating thin film does not change by the second heat treatment, it becomes possible to control the film thickness of the insulating thin film only under the conditions of an electrochemical method. Controllability is improved.
[0076]
According to a ninth aspect of the present invention, in the first to seventh aspects of the invention, since the second heat treatment is performed in an atmosphere containing an oxidizing species, the second heat treatment is thin on the surface side of the insulating thin film. A thermal oxide film is formed, which has the effect of improving the withstand voltage of the insulating thin film.
[0077]
According to a tenth aspect of the present invention, in the first to seventh aspects of the invention, the insulating thin film is an oxide film, and the second heat treatment is performed in an atmosphere containing a nitriding species. As a result of the heat treatment, a thin oxynitride film is formed on the surface side of the insulating thin film, the dielectric breakdown voltage of the insulating thin film is improved, and an improvement in electrical characteristics can be expected by reducing the defect density in the insulating thin film. is there.
[0078]
The invention of claim 11 is set so that the moisture contained in the insulating thin film is removed without bumping after forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method. Heat treatment at the heating rate during the heating period and the set temperature after the heating period In order to obtain a desired insulating thin film, an insulating thin film serving as a base is formed on the surface of the semiconductor crystal by an electrochemical method, so that the size of the semiconductor crystal is a nanometer-order semiconductor microcrystal. Even if it is a small semiconductor crystal, an insulating thin film can be formed without destroying the semiconductor crystal, and the moisture contained in the insulating thin film is removed without bumping. Heat treatment at the heating rate during the heating period and the set temperature after the heating period By forming a desired insulating thin film, the moisture contained in the insulating thin film is formed only by an electrochemical method while preventing the insulation breakdown voltage of the insulating thin film from decreasing due to bumping of the water in the insulating thin film. As compared with the insulating thin film, the insulating thin film can be sufficiently reduced, and an insulating thin film having a high withstand voltage and a long life can be formed.
[0079]
The invention of claim 12 is the invention of claim 11, wherein the semiconductor crystal is a silicon crystal and the set temperature is set to 600 ° C. or lower, so the set temperature is set to 600 ° C. or lower. Therefore, when the semiconductor crystal is formed on the surface side of a glass substrate that is cheaper and has a lower heat-resistant temperature than the quartz glass substrate, the heat treatment time of the heat treatment can be relatively long, and after the heat treatment There is an effect that the residual moisture can be reduced.
[0080]
According to a thirteenth aspect of the present invention, in the invention of the eleventh or twelfth aspect, since the insulating thin film is an oxide film, and the heat treatment is performed in an atmosphere containing an oxidizing species, the moisture in the insulating thin film It can be expected to compensate for defects and the like caused by desorption. In addition, not only thermal energy but also binding energy with oxygen and reaction energy are used to desorb moisture in the insulating thin film, so that the residual moisture after the heat treatment is reduced. There is an effect that can be expected.
[0081]
The invention of claim 14 is set so that the insulating thin film is electrochemically formed on the surface of the semiconductor crystal and the moisture contained in the insulating thin film is removed without bumping. The first heat treatment at the heating rate during the heating period and at the first set temperature after the heating period And a first heat treatment apparatus for performing a second heat treatment at a second set temperature that is set so as to cause structural relaxation of the insulating thin film higher than the first set temperature. The first heat treatment apparatus includes a moisture detection unit that detects moisture caused by the insulating thin film, and a first heat treatment when the amount of moisture detected by the moisture detection unit is less than a specified amount. And has an effect that an insulating thin film having a high withstand voltage and a long life can be formed with good reproducibility.
[0082]
According to a fifteenth aspect of the invention, in the invention of the fourteenth aspect, since the moisture detecting means is provided on the exhaust side of the chamber for performing the first heat treatment, moisture due to the insulating thin film is relatively easy. There is an effect that can be detected.
[0083]
The invention of claim 16 is a thin film forming apparatus for electrochemically forming an insulating thin film on the surface of a semiconductor crystal, and is set so that moisture contained in the insulating thin film is removed without bumping. Heat treatment at the heating rate during the heating period and the set temperature after the heating period A heat treatment apparatus for performing water treatment, the heat treatment apparatus for detecting moisture caused by the insulating thin film, and a control means for terminating the heat treatment when the amount of water detected by the moisture detection means is less than a specified amount; The insulating thin film with high withstand voltage and long life can be formed with good reproducibility.
[0084]
According to a seventeenth aspect of the invention, in the sixteenth aspect of the invention, since the moisture detecting means is provided on the exhaust side of the chamber for performing the heat treatment, the moisture caused by the insulating thin film is detected relatively easily. There is an effect that can be.
[0085]
The invention of claim 18 comprises a lower electrode, a strong electric field drift layer formed on one surface side of the lower electrode, and a surface electrode formed on the strong electric field drift layer, wherein the strong electric field drift layer is of nanometer order. It has a large number of semiconductor microcrystals and a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal, and a voltage is applied between the surface electrode and the lower electrode. The field emission electron source in which electrons injected from the lower electrode drift through the strong electric field drift layer and are emitted through the surface electrode, wherein the insulating film in the strong electric field drift layer is the insulating thin film according to claim 1. It consists of an insulating thin film formed by the forming method, and has an effect that the withstand voltage and life can be improved as compared with the conventional case.
[0086]
According to a nineteenth aspect of the present invention, in the eighteenth aspect, since the semiconductor microcrystal is made of silicon microcrystal, the first preset temperature and the second preset temperature can be set relatively high. Thus, there is an effect that the residual moisture in the insulating thin film can be further reduced.
[0087]
The invention of claim 20 is a field emission electron source comprising a lower electrode, a surface electrode, and an insulating layer interposed between the lower electrode and the surface electrode, wherein the insulating layer is the claim 1. The insulating thin film is formed by the method of forming an insulating thin film, and there is an effect that the withstand voltage and life can be improved as compared with the conventional MIM type field emission electron source.
[0088]
According to a twenty-first aspect of the present invention, the drain region and the source region are formed apart from each other on the main surface side of the substrate, and a gate insulating layer is interposed on the main surface side of the portion between the drain region and the source region in the substrate. A MOSFET in which a gate electrode is formed, wherein the gate insulating layer is formed on the surface of each of a number of semiconductor microcrystals on the order of nanometers and each of the semiconductor microcrystals and has a thickness smaller than the crystal grain size of the semiconductor microcrystals The insulating film is made of an insulating thin film formed by the method for forming an insulating thin film according to claim 1, and a conventional thermal oxide film while reducing the thickness of the gate insulating layer. There is an effect that it is possible to extend the life as compared with the MOSFET using the gate insulating film made of.
[0089]
According to a twenty-second aspect of the present invention, a drain region and a source region are formed apart from each other on a main surface side of a substrate, and a gate insulating layer is interposed on a main surface side of a portion between the drain region and the source region in the substrate. A MOSFET in which a gate electrode is formed, wherein the gate insulating layer is made of an insulating thin film formed by the method for forming an insulating thin film according to claim 1, and a conventional gate insulating film made of a thermal oxide film is formed. Compared to the MOSFET used, it is easier to control the film thickness of the gate insulation layer, and the high-temperature processing time can be shortened, so damage to other parts can be reduced, and the conventional thermal oxidation is achieved while reducing the thickness of the gate insulation layer. There is an effect that the life can be extended as compared with a MOSFET using a gate insulating film made of a film.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a method for forming an insulating thin film in Embodiment 1. FIG.
FIG. 2 is a schematic configuration diagram of a heat treatment apparatus used for forming the insulating thin film in the same as above.
FIG. 3 is a cross-sectional view of main processes for explaining the manufacturing method of the field emission electron source according to the above.
FIG. 4 is a schematic cross-sectional view of the field emission electron source of the above.
FIG. 5 is a diagram for explaining the operation of the field emission electron source of the above.
6 is a schematic cross-sectional view of a MOSFET in Embodiment 2. FIG.
FIG. 7 is an operation explanatory diagram of a field emission electron source showing a conventional example.
FIG. 8 is an operation explanatory view of the above.
FIG. 9 is an operation explanatory diagram of a field emission electron source showing another conventional example.

Claims (22)

半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行い、その後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得ることを特徴とする絶縁薄膜の形成方法。After forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method, the temperature rising rate of the temperature rising period set so that the moisture contained in the insulating thin film is removed without bumping and The first heat treatment is performed at the first set temperature after the temperature raising period , and then the second set temperature is set to be higher than the first set temperature so that the structure relaxation of the insulating thin film occurs. A method for forming an insulating thin film, comprising: obtaining a desired insulating thin film by performing a heat treatment. 前記半導体結晶がシリコン結晶であって、前記第１の設定温度が６００℃以下に設定されてなることを特徴とする請求項１記載の絶縁薄膜の形成方法。2. The method for forming an insulating thin film according to claim 1, wherein the semiconductor crystal is a silicon crystal, and the first set temperature is set to 600 [deg.] C. or lower. 前記半導体結晶がシリコン結晶であって、前記第２の設定温度が９００℃から１２００℃の温度範囲で設定されてなることを特徴とする請求項１または請求項２記載の絶縁薄膜の形成方法。3. The method for forming an insulating thin film according to claim 1, wherein the semiconductor crystal is a silicon crystal, and the second set temperature is set in a temperature range of 900 ° C. to 1200 ° C. 3. 前記第２の熱処理は、急速熱処理法により行うことを特徴とする請求項１記載の絶縁薄膜の形成方法。2. The method for forming an insulating thin film according to claim 1, wherein the second heat treatment is performed by a rapid heat treatment method. 前記第１の熱処理は、真空中で行うことを特徴とする請求項１ないし請求項４のいずれかに記載の絶縁薄膜の形成方法。The method for forming an insulating thin film according to any one of claims 1 to 4, wherein the first heat treatment is performed in a vacuum. 前記第１の熱処理は、不活性ガス雰囲気中で行うことを特徴とする請求項１ないし請求項４のいずれかに記載の絶縁薄膜の形成方法。5. The method for forming an insulating thin film according to claim 1, wherein the first heat treatment is performed in an inert gas atmosphere. 前記絶縁性薄膜が酸化膜であって、前記第１の熱処理は、酸化種を含む雰囲気中で行うことを特徴とする請求項１ないし請求項４のいずれかに記載の絶縁薄膜の形成方法。5. The method for forming an insulating thin film according to claim 1, wherein the insulating thin film is an oxide film, and the first heat treatment is performed in an atmosphere containing an oxidizing species. 前記第２の熱処理は、不活性ガス雰囲気中で行うことを特徴とする請求項１ないし請求項７のいずれかに記載の絶縁薄膜の形成方法。The method for forming an insulating thin film according to any one of claims 1 to 7, wherein the second heat treatment is performed in an inert gas atmosphere. 前記第２の熱処理は、酸化種を含む雰囲気中で行うことを特徴とする請求項１ないし請求項７のいずれかに記載の絶縁薄膜の形成方法。The method for forming an insulating thin film according to any one of claims 1 to 7, wherein the second heat treatment is performed in an atmosphere containing an oxidizing species. 前記絶縁性薄膜が酸化膜であって、前記第２の熱処理は、窒化種を含む雰囲気中で行うことを特徴とする請求項１ないし請求項７のいずれかに記載の絶縁薄膜の形成方法。8. The method for forming an insulating thin film according to claim 1, wherein the insulating thin film is an oxide film, and the second heat treatment is performed in an atmosphere containing a nitriding species. 半導体結晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行うことにより所望の絶縁薄膜を得ることを特徴とする絶縁薄膜の形成方法。After forming the basic insulating thin film on the surface of the semiconductor crystal by an electrochemical method, the temperature rising rate of the temperature rising period set so that the moisture contained in the insulating thin film is removed without bumping and A method for forming an insulating thin film, wherein a desired insulating thin film is obtained by performing a heat treatment at a set temperature after the temperature raising period . 前記半導体結晶がシリコン結晶であって、前記設定温度が６００℃以下に設定されてなることを特徴とする請求項１１記載の絶縁薄膜の形成方法。12. The method for forming an insulating thin film according to claim 11, wherein the semiconductor crystal is a silicon crystal, and the set temperature is set to 600 [deg.] C. or lower. 前記絶縁性薄膜が酸化膜であって、前記熱処理は、酸化種を含む雰囲気中で行うことを特徴とする請求項１１または請求項１２記載の絶縁薄膜の形成方法。13. The method for forming an insulating thin film according to claim 11 or 12, wherein the insulating thin film is an oxide film, and the heat treatment is performed in an atmosphere containing an oxidizing species. 半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の第１の設定温度で第１の熱処理を行う第１の熱処理装置と、第１の設定温度よりも高く絶縁性薄膜の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行うことにより所望の絶縁薄膜を得る第２の熱処理装置とを備え、第１の熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると第１の熱処理を終了させる制御手段とを備えることを特徴とする絶縁薄膜の形成装置。A thin film forming apparatus for electrochemically forming an insulating thin film on the surface of a semiconductor crystal, a temperature rising rate during the temperature rising period set so that moisture contained in the insulating thin film is removed without bumping, and the temperature rising A first heat treatment apparatus that performs a first heat treatment at a first set temperature after a warm period, and a second set temperature that is set to be higher than the first set temperature and to cause structural relaxation of the insulating thin film. And a second heat treatment apparatus that obtains a desired insulating thin film by performing the heat treatment of 2. The first heat treatment apparatus detects moisture caused by the insulating thin film, and is detected by the moisture detection means. And a control means for ending the first heat treatment when the moisture content is less than the specified amount. 前記水分検出手段は、前記第１の熱処理を行うチャンバの排気側に設けられてなることを特徴とする請求項１４記載の絶縁薄膜の形成装置。15. The apparatus for forming an insulating thin film according to claim 14, wherein the moisture detecting means is provided on an exhaust side of a chamber in which the first heat treatment is performed. 半導体結晶の表面へ電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれている水分が突沸しないで除去されるように設定した昇温期間の昇温速度および当該昇温期間後の設定温度で熱処理を行う熱処理装置とを備え、熱処理装置は、絶縁性薄膜に起因した水分を検出する水分検出手段と、水分検出手段により検出された水分量が規定量よりも少なくなると熱処理を終了させる制御手段とを備えることを特徴とする絶縁薄膜の形成装置。A thin film forming apparatus for electrochemically forming an insulating thin film on the surface of a semiconductor crystal, a temperature rising rate during the temperature rising period set so that moisture contained in the insulating thin film is removed without bumping, and the temperature rising A heat treatment apparatus that performs heat treatment at a set temperature after the temperature period , the heat treatment apparatus detects moisture caused by the insulating thin film, and the moisture amount detected by the moisture detection means is less than a specified amount. An apparatus for forming an insulating thin film, comprising: control means for terminating the heat treatment. 前記水分検出手段は、前記熱処理を行うチャンバの排気側に設けられてなることを特徴とする請求項１６記載の絶縁薄膜の形成装置。17. The apparatus for forming an insulating thin film according to claim 16, wherein the moisture detecting means is provided on an exhaust side of a chamber for performing the heat treatment. 下部電極と、下部電極の一表面側に形成された強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、強電界ドリフト層がナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源であって、強電界ドリフト層における絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とする電界放射型電子源。A lower electrode; a strong electric field drift layer formed on one surface side of the lower electrode; and a surface electrode formed on the strong electric field drift layer. Each of the semiconductor microcrystals has a large number of insulating films formed on the surface of each of the semiconductor microcrystals and having a thickness smaller than the crystal grain size of the semiconductor microcrystals. A field emission electron source in which the generated electrons drift through the strong electric field drift layer and are emitted through the surface electrode, wherein the insulating film in the strong electric field drift layer is formed by the method for forming an insulating thin film according to claim 1. A field emission electron source comprising a thin film. 前記半導体微結晶は、シリコン微結晶からなることを特徴とする請求項１８記載の電界放射型電子源。The field emission electron source according to claim 18, wherein the semiconductor microcrystal is made of silicon microcrystal. 下部電極と、表面電極と、下部電極と表面電極との間に介在する絶縁層とを備えた電界放射型電子源であって、前記絶縁層が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とする電界放射型電子源。A field emission electron source comprising a lower electrode, a surface electrode, and an insulating layer interposed between the lower electrode and the surface electrode, wherein the insulating layer is formed by the method for forming an insulating thin film according to claim 1. A field emission electron source comprising an insulating thin film formed. 基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、ナノメータオーダの多数の半導体微結晶と各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、前記絶縁膜が、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするＭＯＳＦＥＴ。A MOSFET in which a drain region and a source region are formed apart from each other on the main surface side of the substrate, and a gate electrode is formed on the main surface side of a portion between the drain region and the source region in the substrate via a gate insulating layer The gate insulating layer includes a number of nanometer-order semiconductor microcrystals and a number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal. A MOSFET comprising the insulating thin film formed by the method for forming an insulating thin film according to claim 1. 基板の主表面側においてドレイン領域とソース領域とが離間して形成され、前記基板におけるドレイン領域とソース領域との間の部位の主表面側にゲート絶縁層を介してゲート電極が形成されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、請求項１記載の絶縁薄膜の形成方法により形成された絶縁薄膜からなることを特徴とするＭＯＳＦＥＴ。A MOSFET in which a drain region and a source region are formed apart from each other on the main surface side of the substrate, and a gate electrode is formed on the main surface side of a portion between the drain region and the source region in the substrate via a gate insulating layer The MOSFET is characterized in that the gate insulating layer is made of an insulating thin film formed by the method for forming an insulating thin film according to claim 1.
JP2001329908A 2001-04-24 2001-10-26 Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET Expired - Fee Related JP3969057B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001329908A JP3969057B2 (en) 2001-10-26 2001-10-26 Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET
KR1020027016571A KR100549236B1 (en) 2001-04-24 2002-04-24 Field Emission Electron Source And Production Method Thereof
PCT/JP2002/004054 WO2002089166A1 (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof
US10/258,601 US6844664B2 (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof
EP02722726A EP1320116A1 (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof
CNB028013786A CN100399487C (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001329908A JP3969057B2 (en) 2001-10-26 2001-10-26 Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET

Publications (2)

Publication Number Publication Date
JP2003133309A JP2003133309A (en) 2003-05-09
JP3969057B2 true JP3969057B2 (en) 2007-08-29

Family

ID=19145723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001329908A Expired - Fee Related JP3969057B2 (en) 2001-04-24 2001-10-26 Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET

Country Status (1)

Country Link
JP (1) JP3969057B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093808A1 (en) * 2004-03-26 2005-10-06 Hikaru Kobayashi METHOD FOR FORMING OXIDE FILM, SEMICONDUCTOR DEVICE, METHOD AND APPARATUS FOR PRODUCING SEMICONDUCTOR DEVICE, METHOD FOR OXIDIZING SiC SUBSTRATE, SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT USING SUCH METHOD, AND APPARATUS FOR MANUFACTURING SiC-MOS SEMICONDUCTOR DEVICE AND SiC-MOS INTEGRATED CIRCUIT
JP4567503B2 (en) * 2004-03-26 2010-10-20 独立行政法人科学技術振興機構 Method for forming oxide film, semiconductor device, method for manufacturing semiconductor device, method for oxidizing SiC substrate, SiC-MOS type semiconductor device using the same, and SiC-MOS type integrated circuit using the same
JP5197058B2 (en) 2007-04-09 2013-05-15 キヤノン株式会社 Light emitting device and manufacturing method thereof
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6440246B2 (en) * 2014-09-08 2018-12-19 国立大学法人東北大学 Method for forming semiconductor element

Also Published As

Publication number Publication date
JP2003133309A (en) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100549236B1 (en) Field Emission Electron Source And Production Method Thereof
JP4285684B2 (en) Quantum device and manufacturing method thereof
JP3969057B2 (en) Insulating thin film forming method, insulating thin film forming apparatus, field emission electron source, and MOSFET
JP4415922B2 (en) Method for forming silicon oxide film
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP3809808B2 (en) Manufacturing method of field emission electron source
JP3591511B2 (en) Method for manufacturing field emission electron source
JP3678193B2 (en) Manufacturing method of field emission electron source
JP3648603B2 (en) Manufacturing method of field emission electron source
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP3508651B2 (en) Field emission type electron source and method of manufacturing the same
JP3669291B2 (en) Manufacturing method of field emission electron source
JP2003229050A (en) Manufacturing method for field emission type electron source, and field emission type electron source
JP4135309B2 (en) Manufacturing method of field emission electron source
JP3478206B2 (en) Method for manufacturing field emission electron source
JP3648599B2 (en) Manufacturing method of field emission electron source
JP4107156B2 (en) Electrochemical oxidation method, field emission electron source manufacturing method
JP2003187688A (en) Field emission type electron source and manufacturing method of the same
JP3648601B2 (en) Manufacturing method of field emission electron source
JP3648602B2 (en) Manufacturing method of field emission electron source
JP3478279B2 (en) Method for manufacturing field emission electron source
TW543209B (en) Field-emission type electron source and method of manufacturing the same
JP2001118500A (en) Electric field radiation electron source and method for fabricating
JP2003016930A (en) Method of manufacturing field emission type electron source
JP2003281992A (en) Electron source and manufacturing method therefor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees