JP3967879B2 - 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 - Google Patents
銅めっき液及びそれを用いた半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3967879B2 JP3967879B2 JP2000349060A JP2000349060A JP3967879B2 JP 3967879 B2 JP3967879 B2 JP 3967879B2 JP 2000349060 A JP2000349060 A JP 2000349060A JP 2000349060 A JP2000349060 A JP 2000349060A JP 3967879 B2 JP3967879 B2 JP 3967879B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating solution
- plating
- copper plating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Description
【発明の属する技術分野】
本発明は、銅めっき液、特に絶縁層中の微細な開口部内に電気めっきで銅を埋め込むために使用する電気銅めっき液、及びそれを用いて多層配線を形成した半導体集積回路装置の製造方法に関する。
【0002】
【従来の技術】
従来、半導体装置内の配線として用いられている材料としてはアルミニウムやアルミニウムと銅の合金などがある。LSIの高集積化に伴い配線の微細化が進むと、配線抵抗と容量の増加による信号伝達の遅延やエレクトロマイグレーションによる信頼性の低下が問題となる。この問題を解決する手段としては、金、銀、銅などのより抵抗の低い金属で配線を形成し、配線抵抗を低減させる方法がある。中でも銅はアルミニウムやその合金に代わる材料として期待されている。
【0003】
銅ではアルミニウムとは異なり蒸気圧の高い化合物を作ることができないため、ドライエッチングで微細な配線パターンを形成することは困難である。このため、まず絶縁体層の配線パターンに相当する箇所に溝や穴を形成し、次いでその溝や穴を銅で充填する方法(ダマシン法)が用いられる。一般的には基板の溝や穴部分を含めた表面全体をメタライズした後、化学機械研磨(CMP)により余分な金属を取り除いて配線を形成する。
【0004】
更に具体的には、配線を形成する際には、溝や穴を形成した層間絶縁膜表面に拡散防止層(バリヤー層)及び銅シード層をスパッタ法により形成し、シード層を給電層として電気めっきによって配線金属を埋め込む。バリヤー層としてはタンタル、タングステンなどの高融点金属とその合金や窒化チタン、窒化タンタルなどの窒化物が用いられる。
【0005】
金属による溝や穴の充填方法としてはスパッタなどの物理的気相成長(PVD)法、化学的気相成長(CVD)法、めっき法などがある。PVD法では溝や穴の側壁に対する金属のカバレジ性が悪く、アスペクト比が大きくなる(即ち、溝や穴が微細で深くなる)と充填される金属内に気泡(ボイド)が発生してしまう。CVD法ではカバレジ性は比較的良いが、原料物質のコストが高いという問題がある。これらに比べめっき法はコストが低く、埋め込み性も良いことから注目されている。特に電気めっき法は埋め込み性に優れ、スループットも高く、量産性がよいことから溝や穴の充填方法としては最も有力である。
【0006】
例えば、特開平11−26394号公報では、シード層上によう素被着層を形成した後、電気めっき法により配線溝を充填する方法が開示されている。
【0007】
特開平11−97391号公報では、添加剤を含まないめっき液によってパルス電流を用いた電気めっき法により配線を形成する方法が開示されている。
【0008】
また、特開平11−310896号公報では、支持電解質をほとんど含まないめっき液で配線を形成する方法が開示されている。
【0009】
【発明が解決しようとする課題】
上述したように、電気めっきを用いて微細な溝や穴を金属で充填する方法が種々検討されているが、それぞれ問題点を有する。
【0010】
特開平11−26394号公報に示す方法では、めっきがコンフォーマルに成長するので、シード層表面に凹凸が存在する場合には、めっきが進行して溝や穴の側壁の凸部同士が接触するとボイドが発生してしまう。よう素によってめっき膜の表面が平坦化された場合でも、膜が完全に平坦になることはないため溝や穴の中央にはシームが発生してしまう。
【0011】
特開平11−97391号公報に示す方法では、パルス電流を用いて拡散層を薄くすることで、微細な溝や穴への均一な析出が期待できるが、前述のようにコンフォーマルに析出するだけでは、ボイドやシームが発生する。添加剤を含まないめっき液では、めっき膜は下地であるシード層の凹凸を反映して成長するため、平坦な膜を形成することは困難である。
【0012】
また、特開平11−310896号公報に示す方法では、めっき液中の支持電解質を著しく減少させて微小な溝や穴内への銅の拡散量を増加させている。しかし、十分な量の銅が供給される場合であっても、溝や穴内ではコンフォーマルな析出となり、ボイドやシームが発生する。
【0013】
このように、上に述べた従来の電気めっきではアスペクト比の大きい溝や穴の完全な充填は困難である。ボイド・シームが存在する配線では、配線抵抗の上昇、電気信号の伝達の遅延等の問題が起きることから、このような微細な溝や穴でも完全に充填することが可能な技術が切望されていた。
【0014】
最近、1999年10月13日のADMETA(Advanced Metallization Conference)、P65〜102で「Copper Electrodeposition for IC Interconnect Formation」と題してJ.Reid氏がボトムアップ フィリング技術、即ち溝の底部での銅めっきを促進する技術、によって溝内を銅で埋めることを発表したように、そのメカニズムやそれに適しためっき液に関する研究が盛んに行われてきている。
【0015】
本発明の目的は、かかる高アスペクト比を有する溝や穴内に銅を再現性よく充填するのに適した電気銅めっき液を提供することである。
【0016】
本発明の更に具体的な目的は、かかる高アスペクト比を有する溝や穴内にボイドやシームを発生させずに銅を再現性よく充填するのに適した電気銅めっき液を提供することである。
【0017】
また、本発明の他の目的は、微細な溝や穴内をかかるめっき液を用いて間隙なく(即ち、ボイドもシームも存在させずに)銅で埋め込んだエレクトロマイグレーション耐性が高い配線層を有する配線密度の高い半導体集積回路装置を提供することである。
【0018】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば次の通りである。
【0019】
即ち、本発明におけるめっき液の特徴とするところは、配線基板表面に形成された高アスペクト比の溝や穴等の開口部の底部から銅めっきが優先的に進行するに適した添加剤を電気銅めっき液に加えたことである。
【0020】
そのための本発明の電気銅めっき液は、銅イオン及び電解質を含むめっき液にシアニン染料が添加されていることを特徴としている。
【0021】
具体的な本発明の電気銅めっき液は、銅イオン及び電解質を含むめっき液に添加物として次の化学構造式(1)で表されるシアニン染料のうち少なくとも一種類を含むことを特徴としている。ただし、化学構造式(1)中で、X―は陰イオンであり、nは0、1、2、又は3(以下、n=0〜3と記す)である。
【0022】
【化2】
【0023】
本発明の電気銅めっき液は、例えば、銅イオン及び電解質を含むめっき液にインドリウム化合物(indolium compound)が添加されていることを特徴としている。
【0024】
また好ましくは、上記電気銅めっき液において、めっき液中に含まれる前記シアニン染料又はインドリウム化合物の濃度が1〜15mg/liter(以下mg/Lと記すことがある)であることを特徴としている。
【0025】
更に好ましくは、上記電気銅めっき液にはポリエーテル類、有機硫黄化合物、ハロゲン化物イオンの一つ又は複数が更に添加されている。
【0026】
また本発明に係わる半導体集積回路装置の製造方法は、複数の回路素子領域が形成された半導体ウエハの主表面の上部に開口部を有する絶縁層を設け、開口部内の底部及び側壁表面及び絶縁層の上表面にバリヤ金属層及びシード金属層を堆積し、上記した電気銅めっき液を用いた電気めっきにより開口部内をボイドやシームの存在しない銅で充填することによって配線層を形成することを特徴としているものであり、信頼性の優れた高集積密度のLSIを再現性よく製造することができる。
【0027】
【発明の実施の形態】
前述したように電気めっきによって微細な溝や穴を低抵抗金属で充填する場合、使用可能な金属は金、銀、銅などである。これらの金属は隣接する絶縁体層や半導体層中に拡散して回路素子特性を劣化させるため、前記金属の下にバリヤ層を設けてその拡散を防止する必要がある。バリヤ層として機能する導電体としては窒化チタン、窒化タングステン、窒化タンタル等の金属窒化物、及びタンタル、タングステン等の高融点金属とその合金が挙げられる。また、このバリヤ層は溝や穴の内部だけではなく、溝や穴を形成している絶縁層の表面上にも連続して設けられる。
【0028】
これら金属窒化物や高融点金属とその合金からなるバリヤ層は、比較的抵抗が高く、また表面に安定な酸化物を形成することから、直接電気めっきを施すことは困難である。このため、前記バリヤ層上にPVD法、CVD法、無電解めっき法などを用いて給電層となるシード層(例えば、銅膜)を更に形成する。
【0029】
次に、上記溝や穴の内部も含めてシード層上に電気銅めっきにより本願の対象としている銅の膜を電気めっきして上記溝や穴の内部をその銅の膜で充填するが、この形成された銅膜の特性はシード層の形状や膜厚によって非常に敏感に影響を受ける。
【0030】
例えば、シード層が不連続な場合にはシード層の存在しない場所からのめっき速度は非常に遅いか、またはめっきが析出しないため、ボイドの発生原因となる。また、シード層の厚さが均一でなくその表面に凹凸がある場合には電気銅めっき時に成長する銅膜の均一性がなくなり(即ち、銅膜の厚さが異なり)、溝や穴の内部を埋め込む銅膜中にシーム(所謂、縫い目のような境界線)が形成されてしまう。このようなボイドやシームが存在するとその個所にめっき液成分や空気や水分が閉じ込められた状態となるため、できあがった微細で高密度な配線を有する半導体集積回路装置の信頼性を低下せしめることになる。従って、上記シード層は絶縁体層の表面及び溝や穴内の全表面に均一に形成することが必要であるが、極めて多数の開口部を有するLSIにおいてはそのバラツキは無視できず結局良品率、即ち歩留に影響を与えることになる。
【0031】
更にまた、全面にシード層が形成されても、開口部付近で優先的に電気銅めっきが成長した場合には、開口部がその銅めっき膜でふさがれることとなり開口部の内部ではめっきが進まなくなるため、めっき液が残留したボイドが発生する。また、電気銅めっきがコンフォーマルに成長した場合でも、めっき膜が完全に平坦になることはないため、中央部分にボイドやシームが発生することは避けられない。
【0032】
したがって、溝や穴をボイドやシームのない銅膜で充填するためには、溝や穴の底部から優先的に電気銅めっきを成長させる必要がある。しかも、上述したように、シード層の有する特性バラツキに影響を受けることなく再現性よくそれを実行することが必要である。
【0033】
本発明者等は、上記したように適切な添加剤を用いることによって、底部から優先的にめっきを再現性よく成長させることが可能であることを見いだした。即ち、前記添加剤はめっき反応を抑制し、めっきが進行する際に消耗される物質である。つまり、めっきを開始すると、めっき反応が起こっている表面では添加剤の濃度が減少する。添加剤の拡散速度が反応速度に比べて遅い場合には、その反応は拡散律速となる。よって、添加剤が拡散によって表面へ供給される量に応じて、めっき反応の抑制の程度が決まることになる。このとき、溝や穴の開口部付近と底部付近では拡散による添加剤の供給量に差が生じる。開口部付近では溶液中から添加剤が頻繁に供給され、めっき反応は抑制される。一方、底部付近では添加剤が途中で反応してめっき反応を抑制する効果を持たない物質に変化してしまうため、開口部付近に比べて相対的にめっき反応が抑制されなくなる。つまり、底部ほどめっき反応を抑制する添加剤の供給量は少なくなり、底部から優先的にめっきが進行することになる。
【0034】
添加剤の反応速度が非常に遅い、または拡散速度が非常に速い場合には、溝や穴の底部にも十分に添加剤が供給されるため、開口部との抑制効果の差は少なくなる。また、添加剤の反応速度が非常に速い、または拡散速度が非常に遅い場合には、溝や穴に添加剤の供給がほとんど行われないため、開口部と底部で抑制効果の差は少なくなる。したがって、添加剤は溝や穴の開口部付近と底部付近でその濃度差が発生する適切な範囲に拡散速度と反応速度を持つ分子を有していることが好ましい。結局、このことは上記したシード層の特性バラツキによる電気銅めっきの特性への影響に対する極めて有効な対策となる。
【0035】
そのような添加剤として有効な物質には、2-[(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-methyl]-1,3,3-trimethyl-3H-indolium perchlorate、2-[3-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1-propenyl]-1,3,3-trimethyl-3H-indolium chloride、2-[5-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1,3-pentadienyl]-1,3,3-trimethyl-3H-indolium iodide、2-[7-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1,3,5-heptatrienyl]-1,3,3-trimethyl-3H-indolium iodideがある。濃度としては、1〜15mg/liter(以下、mg/Lと記すことがある)程度が好ましい。この範囲外の添加物濃度でも添加物の効果は現れると思われるが、1mg/Lよりも少ない場合には効果が十分ではなく、15mg/Lよりも多い場合には銅層中の不純物濃度が上昇する可能性がある。
【0036】
また、この電気銅めっきの後は絶縁体層表面上の余分な金属層(即ち、電気銅めっき層、シード層及びバリヤ層)をCMPによって除去するが、この際ウエハ面内での膜厚の均一性及び平坦性が要求されるため、前述のシアニン染料の他にポリエーテル類、有機硫黄化合物、ハロゲン化物イオンの一つ又は複数を更に添加して、面内の膜厚分布を向上させることが好ましい。
【0037】
そのようなポリエーテル類としては、平均分子量が1000〜10000のポリエチレングリコール、ポリプロピレングリコール、又はポリオキシプロピレングリコールが望ましい。
【0038】
また、有機硫黄化合物としては、3-mercapto-1-propanesulfonic acid、2-mercapto ethane sulfonic acid、bis (4-sulfobuthyl) disulfide、bis (3-sulfopropyl) disulfide、bis (2-sulfoethyl) disulfide、又はbis(p-sulfophenyl) disulfideが望ましい。
【0039】
本発明の電気銅めっき液は、添加剤の過剰な分解を避けるため、15〜35℃の範囲で操作を行う。好ましい銅イオン濃度は0.2mol/L以上であり、通常0.2〜3.0A/dm2(平方デシメートル)の電流密度範囲で使用する。電気銅めっきの際には、表面への添加剤の供給を一定に保つように、めっき液をポンプ又は空気によって攪拌するか、もしくは基板を回転又は揺動することが好ましい。
【0040】
(実施例1)
最初に、本発明に係わる電気銅めっき液の組成とそれを用いた配線基板構造部への電気銅めっき方法並びにその評価方法について図1の(a)から(c)をもとに説明する。
【0041】
(配線基板構造部の作成)
種々のめっき液における特性をできるだけ正確に測定できるようにするために、ベースとなる試料としての配線基板構造部を次のように共通に作成した。
【0042】
即ち、図1の(a)に示すように、φ200mmのシリコン基板1の平坦な主表面上にSiO2からなる絶縁体層2を1.0μm(ミクロンメータ)の厚さで形成し、そこに通常のドライエッチングによりφ0.25μm(ミクロンメータ)、深さ1μm(ミクロンメータ)の穴3を加工して形成した。
【0043】
次に、スパッタ法により、上部の全表面にバリヤ層4としてタンタルを50nm(ナノメータ)、シード層5として銅を150nm(ナノメータ)堆積させた。銅シード層5は、銅スパッタ用長距離スパッタ装置Ceraus ZX-1000(日本真空技術社製)を用い、200〜400nm/min(ナノメータ/分)の速度で成膜を行った。図1の(b)はバリヤ層4および銅シード層5を形成した後の断面図である。
【0044】
(電気銅めっき方法)
次の表1に示す種々の組成からなるめっき液を調整し、図1の(b)に示した配線構造体の表面に電気銅めっきを行ない、図1の(c)に示すように電気銅めっき膜6を形成した。上記方法によってめっきした基板を電気銅めっき液から取り出し、純水で3分間洗浄した。
【0045】
【表1】
【0046】
なお、表1中の左サイドのめっき液N0の欄に記した実例1〜実例8は本発明に係わる電気銅めっき液を示し、比較例1は比較のために試作実験した本発明とは異なる電気銅めっき液を示している。
【0047】
また、この表1中の「添加剤種類」の欄に記載されている種々の記号は次の化学物質を意味している。
A−1:2-[(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-methyl]-1,3,3-trimethyl-3H-indolium perchlorate
A−2:2-[3-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1-propenyl]-1,3,3-trimethyl-3H-indolium chloride
A−3:2-[5-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1,3-pentadienyl]-1,3,3-trimethyl-3H-indolium iodide
A−4:2-[7-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-ylidene)-1,3,5-heptatrienyl]-1,3,3-trimethyl-3H-indolium iodide
B−1:ポリエチレングリコール (平均分子量3000)
B−2:ポリエチレングリコール (平均分子量1000)
B−3:ポリプロピレングリコール(平均分子量3000)
B−4:ポリプロピレングリコール(平均分子量1000)
C−1:3-mercapto-1-propanesulfonic acid
C−2:2-mercapto ethane sulfonic acid
C−3:bis (3-sulfopropyl) disulfide
C−4:bis (2-sulfoethyl) disulfide 。
【0048】
電流密度は表1に示す値で膜厚が1.0μm(ミクロンメータ)に相当する電気量が流れる時間めっきを行なった。また、めっき膜の成長過程を観察する場合には、膜厚0.03μm(ミクロンメータ)に相当する電気量が流れる時間めっきを行なった。
【0049】
液温は24℃、液総量は20liter(L)とした。アノード電極としては含リン銅を用い、めっき液はめっき槽外部のポンプにより、濾過フィルターを通して毎分15liter/minで循環させた。
【0050】
(電気銅めっき膜の評価)
めっき膜の断面はめっき終了後の基板(図1の(c))をFIB(Focused Ion Beam)により加工し、100個の穴の断面をSEM(走査型電子顕微鏡)により観察した。めっき膜の成長過程を観察する場合には、図3にその配線構造体の要部断面図を示すように、めっきの途中段階で基板表面部上でのめっき膜の厚さAと穴の底部におけるめっき膜の厚さBを測定し、その比B/Aを計算した。また、銅めっき膜のシート抵抗の面内均一性は四短針抵抗測定により、面内49点の測定値から求めた。更に、エレクトロマイグレーション耐性(EM耐性)の試験は次の方法で行った。即ち、本発明によって作った配線に直流電流を流して、抵抗値の経時変化を測定した。配線抵抗が初期値より30%増加した時点を寿命とし、各条件での比較を行った。銅配線のEM耐性が高いことから、半導体装置自体の耐久性が向上する。これらの結果を次の表2にまとめて示す。
【0051】
【表2】
【0052】
この表2中の「シアニン染料の種類」の欄に記載された記号はそれぞれ表1の記号と同じものを意味しており、判りやすくするために再度記載されている。また、表2中のB/Aは、表面でのめっき膜厚Aに対する溝や穴の底部でのめっき膜厚Bの比を示している。
【0053】
比較例1のめっき液では後述するようにボイドが存在しているのに対し、本発明に係わる実例1〜8のめっき液ではめっき液にシアニン染料が添加されていることにより、図3に示すように穴の底部が優先的にめっきされ、めっき後にはボイドやシームは観察されず、良好な埋め込み特性を得ることができている。更に、配線のEM耐性も向上しており、本発明によって製造した半導体集積回路装置の信頼性が向上することがわかる。
【0054】
また、実例3〜8では、シアニン染料に加えてポリエーテル類、及び有機硫黄化合物、及びハロゲン化物イオンが更に添加されていることで、良好な埋め込み特性に加え、シート抵抗の面内均一性が3〜5%と極めてよいことから基板面内において再現性よく良好な膜厚均一特性を得ていることがわかる。更に、配線のEM耐性も一層向上しており、信頼性の優れた半導体集積回路装置の製造が可能となることがわかった。
【0055】
実例5〜8では、B/A比が4.5〜6.1と大きいことからわかるように、シアニン染料を適切な濃度にすることにより図3に示した底部からの優先的めっきがより一層強化された成長が可能となっている。
【0056】
次に、本発明の効果を更に理解しやすくするために、本実施例1での表1に記載した比較例の銅めっき液と比較して説明する。
【0057】
本発明の特徴である前記した添加剤を用いない場合の例として、表1の下部に記載した比較例1の電気銅めっき液を用いて図1の(a)から(c)の工程を経て銅めっきをしてみた。
【0058】
そのめっきされた基板を前記と同様にFIBにより加工し、それぞれ100個の穴の断面をSEMにより観察した。その結果、図4にその断面図を示すように、穴内の銅膜中にボイドが認められ、穴内部に銅で充填されていない部分ができていることがわかった。また、ボイドが小さくなりシーム状になっているものも確認された。
【0059】
また、めっき膜の成長過程を観察した結果、全ての穴で図5に示すように、穴内部の表面に銅めっきがほぼ均一に成長しており、底部から優先的には進行していないことがわかった。このとき、B/Aを計算すると1.0となった。
【0060】
このことから、めっきが底部から優先的に進行することにより、穴内を完全に銅で充填できるという本発明の優位性が明らかとなった。
【0061】
(実施例2)
次に本発明に係わる電気銅めっき液を用いて多層配線を構成した半導体集積回路装置の製造方法について再び図1を用いて説明する。
【0062】
図1は、内部に複数の半導体回路素子領域(図示省略)が形成された半導体集積回路装置の製造方法を説明するための工程毎の要部断面図であり、高さレベルの異なる複数の配線層の間を接続するための層間接続用の穴の内部を充填する銅めっきに本発明を適用した例を示している。
【0063】
即ち、図1の(a)での基板1は内部に複数の半導体回路素子領域(図示省略)が形成されたφ200mmのシリコンウエハの主表面を被覆する絶縁膜の上に上記半導体回路素子領域に接続された配線層(図示省略)を有しており、その上に厚さ1μm(ミクロンメータ)のSiO2等の層間絶縁層2が堆積され、底部が配線層の表面に達し(即ち、そこで終端し)その表面を露出するようにφ0.25μm(ミクロンメータ)、深さ1μm(ミクロンメータ)の高アスペクト比を有する配線層間接続用の穴3が設けられている。
【0064】
次いで、実施例1でも説明し図1の(b)に示すように、穴3の内部表面及び絶縁層2の上表面に連続的にバリヤ層4が設けられ、更にその上にシード層5が設けられている。ここでは、穴の底部に露出された配線層の表面部分がバリヤ層4で被覆され電気的に接続されている。
【0065】
次いで、図1の(c)に示すように、前記した通り本発明に係わる電気銅めっき液を用いてシード層5の表面上に銅めっき層6を形成し、その銅膜によって穴3の内部を埋め込む。
【0066】
上記めっき方法によってめっきした基板を電気銅めっき液から取り出し、純水で3分間洗浄した。更にFIBにより加工し、100個の穴の断面をSEMにより観察した結果、図1の(c)に示すようにボイド(気泡)やシームは認められず、穴3が銅で完全に充填されていることがわかった。
【0067】
次に、図1の(d)に示すように、基板表面上の電気めっき析出金属6を除去するため、化学機械研磨(CMP)を行う。化学機械研磨には、SpeedFam-IPEC社製CMP装置AVANTI472型化学機械研磨装置で、過酸化水素を1〜2%含むアルミナ分散砥粒とパッド(ロデール社製IC−1000)を用いた。研磨圧力を150g/cm2として、絶縁体層に達する研磨を行った結果、各界面とも剥離は発生せず、化学機械研磨により、絶縁層2の表面上のバリヤ層4、シード層5、電気めっき析出金属層6からなる導体層の除去ができ、埋め込み銅膜9の表面レベルと共通の平坦な主表面レベルを有する層間絶縁層2を得ることができる。
【0068】
次に、銅の拡散を防止するためにかくして得られた共通の平坦な主表面上にSiN等の絶縁層(図示せず)を被着し、更にその上にSiO2等の絶縁膜(図示せず)を堆積する。そして必要に応じて、上記埋め込み銅膜上部の絶縁膜(SiO2膜)や絶縁層(SiN層)をドライエッチングで選択的に除去し図1の(a)に示すような複数の穴を有する配線構造体を形成する。
【0069】
更に、この配線構造体に対して図1の(b)〜(d)までの工程を繰り返すことによって微細なパターンの多層配線構造を有する半導体集積回路装置を作ることができる。
【0070】
なお、このようにして本発明によって作られた半導体集積回路装置においては、微細なパターンの多層配線構造を構成するためのキーとなる穴3内に埋め込まれた銅膜中にはボイドやシームが存在しないので信頼性の高い多層配線構造を持った半導体集積回路装置が再現性よく高歩留まりで得られる。
【0071】
(実施例3)
図2は、内部に複数の半導体回路素子領域(図示省略)が形成された半導体集積回路装置の製造方法を説明するためのものであり、高さレベルの異なる複数の配線層やその間を接続する層間接続部を形成するための溝や穴の内部をそれぞれ銅で充填する際に本発明を適用した例を示している。なお、図2の(a)〜(d)は製造工程毎の要部断面図である。
【0072】
図2の(a)に示されているように、実施例2と同様に内部に複数の半導体回路素子領域(図示省略)が形成されたφ200mmのシリコンウエハの主表面を被覆する絶縁膜の上に上記半導体回路素子領域に接続された第1の配線層(図示省略)を有している基板1の上にそれぞれ厚さ0.5μm(ミクロンメータ)のSiO2等の層間絶縁層8及び2が堆積され、これら絶縁層8及び2にまたがって断面が階段状の、即ち底部が第1配線層の表面に達しその表面を露出するφ0.25μm(ミクロンメータ)、深さ1μm(ミクロンメータ)の穴と絶縁層2の表面で終端する幅又はφが0,25μm(ミクロンメータ)、深さ0.5μm(ミクロンメータ)の溝又は穴とが階段状に結合された、高アスペクト比を有する配線層間接続用の穴3が設けられており、またそこから離れた別の位置で絶縁層2内に絶縁層8に達し細長く絶縁層2の上表面に延在する配線形成用のφ0.25μm(ミクロンメータ)、深さ0.5μm(ミクロンメータ)の高アスペクト比を有する溝7が設けられている。即ち、絶縁層内に配線形成用の細長い溝7が設けられていること、深さが異なる複数の開口部が設けられていること、及びその内の一つが深さの異なる連続した開口部とされていること等が前記した実施例2と異なっている。
【0073】
かかる配線構造体に対して前記実施例2と同様に、バリヤ層4及びシード層5を設け(図2の(b))、更に本発明の電気銅めっき液を用いて銅めっき層6をシード層5上に被着し(図2の(c))、絶縁層2の主表面上の金属層をCMP技術によって除去し開口部3,7内に埋め込まれた銅層11,12と共通の表面レベルを有する平坦な絶縁層表面を形成する(図2の(d))。
【0074】
なお、前記実施例2と同様に図2の(c)の工程終了後のウエーハをサンプルとして抜き出して、FIBにより加工し100個の開口部3の断面と100個の溝(開口部)7の断面をSEMにより観察した結果、これら開口部内の銅層のいずれにもボイドやシームは認められず、銅で完全に充填されていることがわかった。
【0075】
また、めっき時間を短くしてめっき膜の成長過程を観察した結果、全ての開口部で開口部付近に比べて底部での膜厚が厚くなっており、図3で説明したように、めっきが底部から優先的に進行していることがわかった。更に、銅めっき膜6は開口部の最も深い底部から優先的に堆積されていることも確認できた。なお、浅い開口部7の上部及びその近傍には深い開口部3の上部及びその近傍よりも厚い銅層が形成され、配線構造体の全体としてはその表面に多少の起伏(凹凸)が見られたが、それらは図2の(d)のようにCMPによって再現性よく平坦な主表面とされ問題がないことも確認した。
【0076】
以上のことから、図2の(a)に示したように深さの異なる複数の開口部、或いは開口径の異なる複数の開口部、或いは連続した階段状の底部を有する開口部であっても、実施例2と同様にそれら開口部内をボイドやシームを発生させずに銅で再現性よく高い歩留で充填できることが判った。
【0077】
また、大規模集積回路装置(LSI)においては今後ますます多数の複雑な回路機能ブロックを1枚の半導体基板に搭載することが要求されるが、そのようなLSIにおいては回路構成や製造プロセスと関連して本実施例3のように形状や深さの異なる多数の開口部とその中に埋め込まれた銅めっき層によって形成された微細パターンの多層配線構造が必要となるので、本発明を適用することによって信頼性の高いLSIを高歩留まりで大量に製造することができる。
【0078】
【発明の効果】
本発明によれば、開口部の底部から優先的に銅めっきを進行させることによって、開口部内をボイドやシーム等の間隙のない銅で再現性よく充填することができる。また、ボイドやシーム等の間隙を有しない微細な穴や溝を形成可能なため、微細な埋め込み銅配線を有する高密度な半導体集積回路装置の信頼性及びその製造歩留まりを向上することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係わる配線構造体要部の製造工程毎の断面図である。
【図2】本発明の他の実施例に係わる配線構造体要部の製造工程毎の断面図である。
【図3】本発明に係わる銅めっき膜の成長過程を示す配線構造体要部の断面図である。
【図4】本発明の効果を説明するための比較例での配線構造体要部の断面図である。
【図5】本発明の効果を説明するための比較例での銅めっき膜の成長過程を示す配線構造体要部の断面図である。
【符号の説明】
1…シリコンウエーハを含む配線構造体の基板、2…絶縁体層、3…穴、4…バリヤ層、5…シード層、6…電気銅めっき層、7…溝、10…配線層、13…ボイド(気泡)。
Claims (4)
- 上記電気銅めっき液にポリエーテル類、有機硫黄化合物、ハロゲン化物イオンのいずれかまたは複数が更に添加されてなることを特徴とする請求項1に記載の電気銅めっき液。
- 上記化学構造式(1)の化合物が1〜15mg/literの濃度で添加されていることを特徴とする請求項1または2に記載の電気銅めっき液。
- 複数の回路素子領域が形成された半導体ウエハの主表面の上部に開口部を有する絶縁層を設け、上記開口部内の底部及び側壁表面及び上記絶縁層の上表面にバリヤ金属層及びシード金属層を堆積し、請求項1から3のいずれかに記載の電気銅めっき液を用いた電気めっきにより上記開口部内を銅で充填することを特徴とする半導体集積回路装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349060A JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
US09/888,642 US20020084191A1 (en) | 2000-11-16 | 2001-06-26 | Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same |
US10/996,382 US20050087447A1 (en) | 2000-11-16 | 2004-11-26 | Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349060A JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002155390A JP2002155390A (ja) | 2002-05-31 |
JP3967879B2 true JP3967879B2 (ja) | 2007-08-29 |
Family
ID=18822531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000349060A Expired - Fee Related JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20020084191A1 (ja) |
JP (1) | JP3967879B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
JP2003183874A (ja) * | 2001-12-18 | 2003-07-03 | Morita Kagaku Kogyo Kk | 銅薄膜の電解メッキ液 |
US7316772B2 (en) * | 2002-03-05 | 2008-01-08 | Enthone Inc. | Defect reduction in electrodeposited copper for semiconductor applications |
JP2004342750A (ja) | 2003-05-14 | 2004-12-02 | Toshiba Corp | 電子デバイスの製造方法 |
US7150820B2 (en) * | 2003-09-22 | 2006-12-19 | Semitool, Inc. | Thiourea- and cyanide-free bath and process for electrolytic etching of gold |
US20050092616A1 (en) * | 2003-11-03 | 2005-05-05 | Semitool, Inc. | Baths, methods, and tools for superconformal deposition of conductive materials other than copper |
JP4644447B2 (ja) * | 2004-06-25 | 2011-03-02 | 株式会社日立製作所 | プリント配線板の製造方法 |
JP4468191B2 (ja) * | 2005-01-27 | 2010-05-26 | 株式会社日立製作所 | 金属構造体及びその製造方法 |
JP4665531B2 (ja) * | 2005-01-27 | 2011-04-06 | 日立電線株式会社 | 配線板の製造方法 |
US20060191784A1 (en) * | 2005-02-28 | 2006-08-31 | Hitachi Global Storage Technologies | Methods and systems for electroplating wafers |
JP4682285B2 (ja) * | 2007-08-30 | 2011-05-11 | 日立電線株式会社 | 配線及び層間接続ビアの形成方法 |
JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
US8262894B2 (en) * | 2009-04-30 | 2012-09-11 | Moses Lake Industries, Inc. | High speed copper plating bath |
JP5923735B2 (ja) * | 2011-12-21 | 2016-05-25 | パナソニックIpマネジメント株式会社 | 太陽電池の製造方法 |
CN104962960A (zh) * | 2015-07-21 | 2015-10-07 | 深圳市新富华表面技术有限公司 | 铜电镀液 |
CN105244271A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种减少厚膜电镀缺陷的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555315A (en) * | 1984-05-29 | 1985-11-26 | Omi International Corporation | High speed copper electroplating process and bath therefor |
US5174886A (en) * | 1991-02-22 | 1992-12-29 | Mcgean-Rohco, Inc. | High-throw acid copper plating using inert electrolyte |
KR100616198B1 (ko) * | 1998-04-21 | 2006-08-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법 |
US6140241A (en) * | 1999-03-18 | 2000-10-31 | Taiwan Semiconductor Manufacturing Company | Multi-step electrochemical copper deposition process with improved filling capability |
US6444110B2 (en) * | 1999-05-17 | 2002-09-03 | Shipley Company, L.L.C. | Electrolytic copper plating method |
-
2000
- 2000-11-16 JP JP2000349060A patent/JP3967879B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-26 US US09/888,642 patent/US20020084191A1/en not_active Abandoned
-
2004
- 2004-11-26 US US10/996,382 patent/US20050087447A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050087447A1 (en) | 2005-04-28 |
JP2002155390A (ja) | 2002-05-31 |
US20020084191A1 (en) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967879B2 (ja) | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 | |
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
JP5346215B2 (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
JP5743907B2 (ja) | スルーシリコンビア(tsv)内にチップ−チップ間、チップ−ウェハー間及びウェハー−ウェハー間の銅インターコネクトを電着するプロセス | |
US20080264798A1 (en) | Copper Plating Bath and Plating Method | |
US20060252254A1 (en) | Filling deep and wide openings with defect-free conductor | |
JP2006519503A (ja) | 欠陥のない薄い及び平坦なフィルム加工 | |
US20120024713A1 (en) | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte | |
JP6474410B2 (ja) | 電気化学的に不活性なカチオンを含む銅電着浴 | |
JP2010507263A (ja) | 超小型電子デバイスの製造におけるフィチャーを埋め込むための銅堆積 | |
KR102206291B1 (ko) | 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스 | |
JP4307408B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
JPH11274157A (ja) | 微細配線形成方法 | |
JP3694594B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
US20070141818A1 (en) | Method of depositing materials on full face of a wafer | |
US6797146B2 (en) | Seed layer repair | |
JP5419793B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
JP2009065207A (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
TWI281211B (en) | Methods for electrochemical deposition (ECD) and for fabrication integrated circuit devices on a semiconductor substrate with damascene structures and defect-free ECD metal layer on the semiconductor wafer | |
KR20020029933A (ko) | 구리의 갈바니 증착을 위한 아연도금액 | |
JP4307300B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
KR100572825B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP4472673B2 (ja) | 銅配線の製造方法及び銅めっき用電解液 | |
US20070151859A1 (en) | Method of forming copper interconnections in semiconductor devices | |
US20080213995A1 (en) | Ultrasonic electropolishing of conductive material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |