JP3963030B2 - 薄膜半導体の製造方法 - Google Patents
薄膜半導体の製造方法 Download PDFInfo
- Publication number
- JP3963030B2 JP3963030B2 JP07379097A JP7379097A JP3963030B2 JP 3963030 B2 JP3963030 B2 JP 3963030B2 JP 07379097 A JP07379097 A JP 07379097A JP 7379097 A JP7379097 A JP 7379097A JP 3963030 B2 JP3963030 B2 JP 3963030B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- film
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の属する技術分野】
本発明は、いわゆるSOI(Semiconductor on Insulator)構造による薄膜半導体を得る場合に適用して好適な薄膜半導体の製造方法に係わる。
【0002】
【従来の技術】
例えば各種単体半導体装置、例えばトランジスタ、発光素子、太陽電池、更にこれら半導体素子が複数形成されてなる半導体集積回路等の半導体装置を構成する場合において、しばしばSOI構造等の薄膜半導体構造をとする。
【0003】
このようなSOI構造の薄膜半導体を製造する方法としては、例えば2枚の半導体基板の、例えば一方の半導体基板に絶縁層を形成して置き、この絶縁層を介して両半導体基板を接合して一方の半導体基板を所要の厚さに研磨してこの肉薄化された半導体基板による薄膜半導体が形成されたSOI型の薄膜半導体を得る方法等が知られている。しかしがら、この方法によるときは、半導体基板の研磨による材料の損失が大であること、また薄膜化の厚さの制御に問題が生じる。
【0004】
あるいは、2枚の半導体基板の接合によるものの、その一方の基板に予め所要の深さに酸素のイオン注入層を形成し、両半導体基板の接合後にアニールを施すことによってこのイオン注入層において分離するという方法の提案もなされている。しかしながら、この方法によるときは、薄膜半導体の厚さが、イオン注入の深さに依存することから、比較的膜厚の大きい薄膜半導体を得難いとか、イオン注入に伴う製造装置が大掛かりになる。
【0005】
【発明が解決しようとする課題】
本発明は、このような例えば薄膜半導体および薄膜半導体装置等を、容易に、量産的に製造することのできる方法を先に例えば特願平9−53354号出願、特願平9−63135号出願等において提供した。これらの方法は、半導体基体表面に高多孔率層を分離層とする多孔質層、あるいは空洞層による分離層を形成し、この分離層における分離によって薄膜半導体等を得るというものである。
【0006】
本発明においては、この方法による特徴に加え、さらに上述した従来のSOI構造による薄膜半導体の製造方法における諸問題、すなわち材料の損失、膜厚の高精度の制御等の課題の解決を図った薄膜半導体の製造方法を提供する。
【0007】
【課題を解決するための手段】
本発明においては、半導体基体表面に、低電流密度の第1陽極化成処理により、低多孔率の多孔質層を形成する工程と、高電流密度の第2陽極化成処理により、上記半導体基体に、分離層となる高多孔率の多孔質層を形成する工程と、半導体基体表面の低多孔率の多孔質層上に半導体膜を成膜する工程と、この半導体膜を有する半導体基体を、上記半導体膜側において支持基板とアニールによって接合する接合工程と、支持基板と半導体基体とを引き離す応力を外部から加えることにより、分離層において、上記支持基板に接合された半導体膜を、上記半導体基体から分離する分離工程とを経て薄膜半導体を製造する。
【0008】
上述した本発明方法によれば、半導体基体表面自体を陽極化成によって変化させて分離層を形成するものであるので、分離層の形成を容易に、大掛かりな装置を必要とせずに形成することができる。
【0009】
また、本発明方法においては、最終的に形成する薄膜半導体は、半導体膜によって構成されるものであり、この成膜による半導体膜の厚さの制御は高精度をもって行うことができることから、最終的に得る薄膜半導体の厚さは、過不足なく十分に薄く、あるいはいわゆる厚膜半導体と称される程度に厚い膜厚とすることもできる。
【0010】
また、本発明方法によれば、半導体基体に、分離層となる高多孔率の多孔質層の形成を行い、これの上に半導体膜の成膜をなすものであるので、半導体基体を研磨して薄膜化する場合における半導体材料の損失、すなわち無駄を回避することができる。
【0011】
さらに、この半導体基体は、半導体膜の分離後においては、他の半導体基体上に形成された半導体膜に対する支持基板として用いることができ、全く材料の無駄を回避できるものである。
【0012】
【発明の実施の形態】
本発明においては、上述したように、半導体基体表面を陽極化成処理工程を経て、互いに多孔率(ポロシティ)が異なる2層以上の層からな分離層が形成された多孔質層を形成する工程と、半導体膜の成膜工程と、この半導体膜を有する半導体基体を、半導体膜側において支持基板とアニールによって接合する接合工程と、分離層によって、支持基板に接合された半導体膜を、半導体基体から分離する分離工程とを経て支持基板上に半導体膜が形成された、いわゆるSOI構造の薄膜半導体を製造する。
【0013】
支持基板が導電性を有する場合において、支持基板と、これに接合される半導体膜との間に、絶縁層を介在させて置き、支持基板と半導体膜との絶縁性を保持する。
この絶縁層は、半導体膜の表面の熱酸化によって形成することができる。
【0014】
また、上述した分離工程後には、半導体膜に残された多孔質層を除去する工程を採ることができる。
この多孔質層の除去を行う場合においては、多孔質層と半導体膜との間に、この半導体膜とエッチング性を異にする材料膜を介在させて、薄膜半導体を構成する半導体膜を確実に残して多孔質層の除去を行う。
【0015】
上述した半導体基体表面を陽極化成処理工程を経て、分離層が形成された多孔質層を形成する工程と、半導体膜の成膜工程と、この半導体膜を有する半導体基体を、半導体膜側において支持基板とアニールによって接合する接合工程と、分離層によって、支持基板に接合された半導体膜を、半導体基体から分離する分離工程とを経て支持基板上に半導体膜が形成された薄膜半導体を製造する方法をそれぞれ適用した少なくとも第1および第2の製造工程を採り、第1の製造工程における半導体膜の分離がなされた半導体基板を、第2の製造工程における支持基板として用いるようにすることができる。
【0016】
このように、半導体膜の分離がなされた半導体基板を、他の薄膜半導体の製造方法における支持基板として用いる場合において、この半導体基板に残された多孔質層を除去する。
【0017】
上述した少なくとも第1および第2の製造工程を採る場合において、少なくとも上記第1の製造工程における半導体基板として両面研磨がなされた半導体基板を用いて一方の研磨面に上記陽極化成処理工程を経て分離層を有する多孔質層を形成し、第2の製造工程における支持基板として、上記第1の製造工程において用いられ半導体膜と分離された半導体基板を用い、この半導体基板の他方の研磨面を、第2の製造工程における上記半導体基板の上記半導体膜を有する側の面への接合面とする方法を採ることができる。
【0018】
本発明方法で用いられる半導体基体、および成膜される半導体膜は、Si,GaAs,GaP,GaN,SiGeによって構成することができ、半導体基体はこれらの単結晶あるいは多結晶体によって、また成膜される半導体膜は単結晶膜、多結晶膜、非晶質膜等とすることができる。しかしながら、成膜される半導体膜を、単結晶膜とするときは、半導体基体と成膜される半導体膜は、互いに同一系統の材料もしくは格子定数が同等の材料によって構成することが好ましい。
【0019】
半導体基体に対する陽極化成は、フッ化水素とエタノールを含有する電解溶液中、あるいはフッ化水素とメタノールを含有する電解溶液中で行うことができる。
【0020】
この陽極化成は、公知の方法、例えば伊藤らによる表面技術Vol.46,No.5,pp.8〜13,1995〔多孔質Siの陽極化成〕に示された方法によることができる。すなわち、例えば図1にその概略構成図を示す2重セル法で行うことができる。この方法は、第1および第2の槽1Aおよび1Bを有する2槽構造の電解溶液槽1が用いられる。そして、両槽1Aおよび1B間に多孔質層を形成すべき半導体基体11を配置し、両槽1Aおよび1B内に、直流電源2が接続された対の白金電極3Aおよび3Bの各一方が配置される。電解溶液槽1の第1および第2の槽1Aおよび1B内には、それぞれ例えばフッ化水素HFとエタノールC2 H5 OHとを含有する電解溶液4、あるいはフッ化水素HFとメタノールCH3 OHとを含有する電解溶液4が収容され、第1および第2の槽1Aおよび1Bにおいて電解溶液4に半導体基体11の両面が接触するように配置され、かつ両電極3Aおよび3Bが電解溶液4に浸漬配置される。そして、半導体基体11の多孔質層を形成すべき表面側の槽1A内の電解溶液4に浸漬されている電極3A側を負極側として、直流電源2が接続されて両電極3Aおよび3B間に通電がなされる。このようにすると、半導体基体11側を陽極側、電極3Aを陰極側とする給電がなされ、これにより、半導体基体11の電極3A側に対向する表面が侵蝕されて多孔質化する。
【0021】
この2槽セル法によるときは、オーミック電極を半導体基体に被着形成することが不要となり、このオーミック電極から不純物が半導体基体に導入することが回避される。
【0022】
陽極化成は、上述した2槽セル法による場合に限られるものではなく、例えば図2に概略構成図を示す単槽セル法によることもできる。この例では単槽の電解溶液槽1が設けられ、その例えば底面に設けた開口1Hに対向して、陽極化成を行う半導体基体11が、Oリング5を介して液密に衝合して配置される。電解溶液槽1内には電解溶液4が収容されて、底部に配置された半導体基体11の陽極構成を行う面に電解溶液4が接触するようになされる。槽1内の電解溶液4中には、例えはPt電極板より成る一方の電極3Aが浸漬される。半導体基体11の裏面には例えばカーボン電極より成る他方の電極3Bが、できるだけ陽極化成を行う面の全域に亘って対向するように面接触して配置される。そして、電解溶液4中に浸漬された電極3A側を負極側として、両電極3Aおよび3B間に直流電源2が挿入されて、通電がなされる。このようにする場合においても、半導体基体11の電極3Aと対向する側の面が陽極化成される。
【0023】
そしてこの陽極化成における条件の選定により、形成される多孔質層の構造が変化するものであり、これによってこれの上に形成する半導体膜の結晶性および剥離性が変化する。
【0024】
また、上述の陽極化成において、光遮断をなして暗所において行うときは、多孔質層の表面の凹凸を小とすることができる。したがって、これの上に半導体膜のエピタキシャル成長を行うときは、結晶性に優れたエピタキシャル成長を行うことができる。
【0025】
本発明方法においては、前述したように、多孔率を異にする2層以上の層からなる多孔質層を形成するものであり、この場合、陽極化成処理において、電流密度が異なる2段階以上の多段階陽極化成法を採用する。具体的には、表面に多孔率が低いすなわち口径の小さい微細孔による比較的緻密な低多孔率の多孔質層を作製するため、まず、低電流密度で第1陽極化成を施す。多孔質層の膜厚は時間に比例するので、所望する膜厚になるような時間で陽極化成を行う。その後、かなり高い電流密度で第2陽極化成を行えば、最初に形成された低多孔率の多孔質層によって少くとも表面層が形成され、これより下側(内側)に多孔率の大きい高多孔率の多孔層が形成される。すなわち、少くとも多孔率の低い低多孔率質層と、多孔率の高い高多孔率層を有する多孔質層が形成される。
【0026】
あるいは、最初に低電流密度の第1陽極化成を行い、次いで第1陽極化成よりもやや高い電流密度の第2陽極化成を行い、更にこれより高い電流密度の第3の陽極化成の3段階の陽極化成によって多孔質層の形成を行うことができる。
このように、3段階とする陽極化成を行う場合、第1陽極化成で形成される多孔率が低い表面層はそのまま低い多孔率を保ち、第2陽極化成で多孔率がやや高い中間多孔率層、すなわちバッファー層が、表面層より下側(内側)、すなわち多孔質層の表面から半導体基体との界面寄り側に形成され、更に第3陽極化成で中間多孔率層の中間部もしくはこれの下に、例えば分離層となる高多孔率層が形成される。
【0027】
多孔質層を形成した後は、常圧あるいは減圧における水素ガス雰囲気中あるいは真空中で加熱するとか、He,Ne,Ar,K等の第8族元素ガス中で加熱することが好ましい。また、この加熱工程の前に、多孔質層を熱酸化することが好ましい。
【0028】
この多孔質層は、その結晶性を維持したまま多孔質される。したがって、この多孔質層上に、材料膜として、例えば半導体膜をエピタキシャル成長によって成膜することができる。材料膜、例えば半導体膜の成膜は、MOCVD(有機金属化学的気相成長法)、CVD(化学的気相成長)法、MBE(分子線エピタキシー)法、スパッタリング等によることができ、単結晶、多結晶、非晶質の各膜として形成することができるし、更に、例えば非晶質膜として形成して後、アニールによって、多結晶もしくは単結晶化することができる。
また、この半導体膜は、単層の半導体膜によって構成することもできるが、太陽電池を構成する場合等においては、2層以上の複層半導体膜とすることができる。
【0029】
このように、半導体基体上にエピタキシャル成長した材料膜、例えば半導体膜を半導体基体から剥離するが、この剥離に先立って半導体膜上に、例えば支持基板フレキシブル樹脂シート等による支持基板を接合してこの支持基板と半導体膜とを一体化した後、半導体膜を支持基板と共に、半導体基体から、この半導体基体に形成した多孔質層を介して剥離することができる。
【0030】
この支持基板は、フレキシブルシートに限られるものでなくガラス基板、樹脂基板あるいは例えば所要のプリント配線がなされたフレキシブル、もしくは剛性、いわゆる堅い(リジッド)な透明プリント基板によって構成することもできるものである。
【0031】
一方、残された半導体基体は、再び上述した薄膜体、例えば薄膜半導体の製造に繰り返して使用される。また、この繰り返し使用されて薄くなった半導体基体は、これ自体を薄膜半導体として用いることができる。
【0032】
尚、本発明においては、各温度はパイロメータによって測定したものである。
【0033】
次に、本発明を、実施例を挙げて説明する。しかしながら、本発明は、この実施例に限定されるものではない。
各実施例における電解溶液を構成するHFは49%溶液、C2 H5 OHは工業エタノールを用いた。
【0034】
〔実施例1〕
図3および図4の製造工程図を参照して説明する。
この実施例においては、高濃度にボロンBがドープされて、比抵抗例えば0.01〜0.02Ωcmとされた単結晶Siによるウエファ状の半導体基体11を用意した(図3A)。
【0035】
そして、この半導体基体11の表面を暗所中で陽極化成して半導体基体11の表面に多孔質層を形成した。この場合図1で説明した2槽構造の陽極化成装置を用い、第1および第2の槽1Aおよび1B内にHF:C2 H5 OH=1:1による電解溶液を注入した。そして電解溶液中に浸漬配置したPt電極3Aおよび3B間に直流電源2によって電流を流した。
【0036】
先ず、電流密度1mA/cm2 の低電流で8分間通電した。このようにすると、その微細孔の口径が小さい緻密な多孔質の表面層12Sが形成される(図3B)。
一旦通電を止めた後、電流密度7mA/cm2 で8分間通電した。このように最初に行った陽極化成に比し高い電流の通電による陽極化成を行うと、表面層12Sの微細孔に比し口径が大きい、表面層12Sに比して多孔率が高い中間多孔率層12Mによるバッファ層が、表面層12Sの下層すなわち表面層12Sより内側に表面層12Sの面に沿って形成される(図3C)。
更に、一旦通電を止めた後、更に高電流密度の80mA/cm2 の高電流密度で0.3秒間の通電を行い、その後1分間の通電停止を行って、再び80mA/cm2 の電流密度で0.3秒間の通電を行い、その後1分間の通電停止を行って、更に再び80mA/cm2 の電流密度で0.3秒間の通電を行った。このようにすると、中間多孔率層12M内に、すなわち中間多孔率層12Mによって上下に挟み込まれた位置に、この中間多孔率層12Mに比して高い多孔率とされた高多孔率層12Hすなわち分離層が中間層12Mの面方向に沿って形成された(図3D)。このようにして、表面層12Sと、中間多孔率層12Mと、高多孔率層12Hとの重ね合せによる多孔質層12が形成された。
【0037】
この多孔質層12が形成された半導体基体11を、常圧Siエピタキシャル成長装置内で先ず、H2 雰囲気中でアニールした。このアニールは、室温から1030℃までの加熱昇温時間を約20分とし、その後この1030℃に約30分間保持して行った。このH2 中アニールにより、多孔質層12の表面は平坦で滑らかになった。また、このアニールによって多孔率層12Hと中間多孔率層12Mとの界面付近の分離強度が一層弱められ、確実な分離がなされる分離層となった。
【0038】
その後、上述のアニール温度1030℃から1000℃に降温して、SiH4 ガスと、B2 H6 ガスとを供給してCVD(化学的気相成長)法によるSiのエピタキシャル成長を4分間行って多孔質層12の表面層12S上に、厚さ約1.1μmで不純物濃度が約1×1019atoms/cm3 の高濃度のp型すなわちp+ による半導体層による材料膜33を成膜し、続いてこれの上に、同様のエピタキシャル成長によるが、そのB2 H6 によるボロンBの低濃度ドープによるエピタキシャル成長を4分間行って材料膜33上に、厚さ1.1μmで不純物濃度が約1×1016atoms/cm3 の半導体膜13を成膜する(図4A)。この材料膜33は、半導体膜13とは、後述する多孔質層12のエッチャントのKOHに対するエッチング性が相違するものであり、このエッチャントに対し、半導体膜13より十分高いエッチング性を有する。
【0039】
その後、半導体膜13の表面を熱酸化して絶縁層14を形成し、これの上にSi基板による支持基板15を接合する(図4B)。この接合は、支持基板15としてのSi基板をアルカリ洗浄を行って表面を親水性にして、SiO2 絶縁層14上に衝合し、拡散炉すなわち加熱炉中で、N2 雰囲気中で1100℃、30分間のアニールを行った。これによって、半導体基体11とSi支持基板15とが接合合体された。
【0040】
支持基体11と、半導体基体11とを引き離す応力を外部から加える。このようにすると、脆弱な分離層、すなわち高多孔率層12Hにおいて、分離(剥離)が生じ、半導体膜13が、半導体基体11より支持基板15と共に分離される(図4C)。
【0041】
その後、支持基板15に一体化された半導体膜13上に残された多孔質層12をエッチング除去する。このエッチングはKOH水溶液によって行うことができる。このエッチャントは、Si多孔質層12と、上述の高濃度p+ 層による材料膜33がエッチングされ、この材料膜33に比しKOHエッチャントに対してエッチング性が低いp- 層による半導体膜13が、残されて外部に露呈する(図4D)。このようにして露呈された半導体膜13の表面は、平滑性にすぐれたエッチング面となる。
【0042】
このようにして支持基板15上に絶縁層14を介して半導体膜13を有するSOI構造の薄膜半導体23を得た。
【0043】
〔実施例2〕
この実施例においては、それぞれ実施例1と同様の一連の製造工程を採る第1の製造工程と、第2の製造工程とを行う。そして、第1の製造工程において、半導体膜13の分離がなされて残された図4Cに示す半導体基体11に対し、これの上に残された多孔質層12を例えばKOHエッチャントによって除去し、研磨して、この半導体基体11を、第2の製造工程における図4Bで示す支持基板15として用いて、その研磨面を半導体膜13のSiO2 絶縁層14に、実施例1で説明したと同様の方法によって接合する。そして、実施例1で説明したと同様の方法を採って、この第2の製造工程によって図4Dに示すSOI構造の薄膜半導体を得る。
【0044】
尚、この実施例2において、陽極化成がなされる半導体基体11として、予め両面が研磨された半導体基体11を用いることによって、第1の製造工程において、半導体膜13の分離がなされて残された図4Cに示す半導体基体11を、第2の製造工程における図4Bで示す支持基板15として用いるに当たり、その陽極化成がなされず、しかもすでに研磨のなされた側の研磨面を半導体膜13のSiO2 絶縁層14に、実施例1で説明したと同様の方法によって接合することができる。このように、両面研磨した半導体基体11を構成する場合、その陽極化成処理は、図2で説明した単槽の陽極化成処理装置を用いることによって、多孔質膜の形成面とは反対側の研磨面の表面性をより良好に保持できる。
【0045】
〔実施例3〕
この実施例においては、実施例1と同様に、比抵抗例えば0.01〜0.02Ωcmとされた単結晶Siによるウエファ状の半導体基体11を用意し(図3A)、暗所中で図1で説明した2槽構造の陽極化成装置を用い、第1および第2の槽1Aおよび1B内にHF:C2 H5 OH=1:1による電解溶液を注入して電極3Aおよび3B間に直流電源2によって電流を流した。
【0046】
この場合においても、先ず、電流密度1mA/cm2 の低電流で8分間通電して微細孔の口径が小さい緻密な多孔質の表面層12Sを形し(図3B)、一旦通電を止めた後、電流密度7mA/cm2 で8分間通電した。このようにして表面層12Sの微細孔に比し口径が大きい、表面層12Sに比して多孔率が高い中間多孔率層12Mによるバッファ層を、表面層12Sの下層すなわち表面層12Sより内側に表面層12Sの面に沿って形成する(図3C)。更に、一旦通電を止めた後、更に高電流密度の80mA/cm2 の高電流密度で0.3秒間の通電を行い、その後1分間の通電停止を行って、再び80mA/cm2 の電流密度で0.3秒間の通電を行い、その後1分間の通電停止を行って、更に再び80mA/cm2 の電流密度で0.3秒間の通電を行った。このようにすると、中間多孔率層12M内に、すなわち中間多孔率層12Mによって上下に挟み込まれた位置に、この中間多孔率層12Mに比して高い多孔率とされた高多孔率層12Hすなわち分離層が中間層12Mの面方向に沿って形成された(図3D)。このようにして、表面層12Sと、中間多孔率層12Mと、高多孔率層12Hとの重ね合せによる多孔質層12が形成された。
【0047】
この多孔質層12が形成された半導体基体11を、この実施例においては、80Torrの減圧エピタキシャル成長装置を用いて雰囲気中でアニールした。このアニールは、室温から1030℃までの加熱昇温時間を約20分とし、その後この1030℃に約30分間保持して行った。このH2 中アニールにより、多孔質層12の表面は平坦で滑らかになった。また、このアニールによって多孔率層12Hと中間多孔率層12Mとの界面付近の分離強度が一層弱められ、確実な分離がなされる分離層となった。
【0048】
その後、上述のアニール温度から900℃に降温して、SiH4 ガスと、GeH4 ガスとを供給してCVD法によるSiGe層による材料膜33を形成した。そして、続いて供給ガスとしてSiH4 ガスと、B2 H6 ガスとに変更してエピタキシャル成長を行ってボロンBの低濃度ドープによる不純物濃度が約1×1016atoms/cm3 の半導体膜13をエピタキシャル成長によって成膜する(図4A)。この材料膜33は、半導体膜13とは、後述する多孔質層12のエッチャントのフッ硝酸に対するエッチング性が相違するものであり、このエッチャントに対し、半導体膜13より十分高いエッチング性を有する。
【0049】
その後、半導体膜13の表面を熱酸化して絶縁層14を形成し、これの上にSi基板による支持基板15を接合する(図4B)。この接合は、支持基板15としてのSi基板をアルカリ洗浄を行って表面を親水性にして、SiO2 絶縁層14上に衝合し、拡散炉すなわち加熱炉中で、N2 雰囲気中で1100℃、30分間のアニールを行った。これによって、半導体基体11とSi支持基板15とが接合合体された。
【0050】
支持基体11と、半導体基体11とを引き離す応力を外部から加える。このようにすると、脆弱な分離層、すなわち高多孔率層12Hにおいて、分離(剥離)が生じ、半導体膜13が、半導体基体11より支持基板15と共に分離される(図4C)。
【0051】
その後、支持基板15に一体化された半導体膜13上に残された多孔質層12をエッチング除去する。このエッチングはフッ硝酸によって行うことができる。このエッチャントは、Si多孔質層12と、上述のSiGe層による材料膜33がエッチングされ、この材料膜33に比しKOHエッチャントに対してエッチング性が低いp- 層による半導体膜13が、残されて外部に露呈する(図4D)。このようにして露呈された半導体膜13の表面は、やや平滑性に劣ることから、この場合、化学研磨によって表面の平滑化を行うことができる。
【0052】
このようにして支持基板15上に絶縁層14を介して半導体膜13を有するSOI構造の薄膜半導体23を得た。
【0053】
〔実施例4〕
この実施例においても、それぞれ実施例3と同様の一連の製造工程を採る第1の製造工程と、第2の製造工程とを行う。そして、第1の製造工程において、半導体膜13の分離がなされて残された図4Cに示す半導体基体11に対し、これの上に残された多孔質層12を例えばKOHエッチャントによって除去し、研磨して、この半導体基体11を、第2の製造工程における図4Bで示す支持基板15として用いて、その研磨面を半導体膜13のSiO2 絶縁層14に、実施例1で説明したと同様の方法によって接合する。そして、実施例1で説明したと同様の方法を採って、この第2の製造工程によって図4Dに示すSOI構造の薄膜半導体を得る。
【0054】
尚、この実施例4においても、陽極化成がなされる半導体基体11として、予め両面が研磨された半導体基体11を用いることによって、第1の製造工程において、半導体膜13の分離がなされて残された図4Cに示す半導体基体11を、第2の製造工程における図4Bで示す支持基板15として用いるに当たり、その陽極化成がなされず、しかもすでに研磨のなされた側の研磨面を半導体膜13のSiO2 絶縁層14に、実施例1で説明したと同様の方法によって接合することができる。この場合においても、図2の陽極化成処理装置を用いることができる。
【0055】
また、上述した実施例では、多孔質層12に高多孔率層12Hによる分離層を形成し、多孔質層12上に半導体膜13の成膜を行った場合であるが、陽極化成の条件の選定と、さらにその後のアニール条件との選定によって、多孔質層を形成して後に、この多孔質層の下層側に、複数の柱状体が分散されて連結された分離層となる空洞層と、これの上に単結晶半導体層とを発生させた半導体基体11に対して半導体膜の成膜を行う方法を採ることができる。
【0056】
この場合、単結晶半導体層上の多孔質層上に例えば半導体膜の成膜を行って空洞層による分離層によって半導体膜を半導体基体から分離するとか、あるいは多孔質層をエッチング除去して、この多孔質層の除去によって外部に露呈した単結晶半導体層に、半導体膜のエピタキシャル成長を行って、この半導体膜を、上述の空洞層による分離層において分離する。
【0057】
このようにして、例えば薄膜半導体、SOI構成による薄膜半導体を得る場合等において、上述した本発明を適用することができる。
【0058】
この場合においても、分離によって残された半導体基体11を、支持基板として用いることができる。この場合の一実施例を実施例5として図5を参照して説明する。
【0059】
〔実施例5〕
先ず、半導体基体、例えば高濃度にボロンBがドープされて、比抵抗例えば0.01〜0.02Ωcmとされた単結晶Siによる両面が研磨されたウエファ状半導体基体11を用意した(図5A)。
【0060】
そして、この半導体基体11に対して多段階陽極化成を行って半導体基体11の表面に多孔質層を形成した。
この実施例においては、図2で説明した1槽構造の陽極化成装置を用いて陽極化成を暗所で行った。この場合、電解溶液は、HF:C2 H5 OH=1:1を用いた。そして、両電極3Aおよび3B間に直流電流を通電した。
【0061】
先ず、電流密度を、0mA/cm2 から1mA/cm2 へと約1分掛けて傾斜的に増加させて行き、この1mA/cm2 の低電流で8分間通電する低電流通電を行った。これにより多孔率が低い多孔質の表面層12Sが形成された。
次に、電流密度を、1mA/cm2 から7mA/cm2 へと約30秒掛けて傾斜的に増加させて行き、この7mA/cm2 の中電流で8分間通電する中電流通電を行った。これにより多孔率が表面層12Sに比しては高い中間多孔率層12Mが形成された多孔質層12が形成された(図5B)。
【0062】
次に、電流密度を、先の両通電電流密度より高い80mA/cm2 に高めて0.3秒間通電し、その後通電を停止して1分間経過して後、再び80mA/cm2 に高めて0.3秒間通電し、更にその後通電を停止して1分間経過して後、更に80mA/cm2 に高めて0.3秒間の通電する間欠的高電流通電を行った。その後、この半導体基体を常圧Siエピタキシャル成長装置によって、H2 雰囲気中で熱処理すなわちアニールした。このアニールは、室温から1120℃に約20分間掛けて昇温し、この温度で約50分間保持した。このようにすると、多孔質層12の表面層12Sの表面が平坦で滑らかになり、多孔質層12内の、多孔質層と半導体基体11との界面側に位置して、多孔質層12の面に沿って広がる空洞層40が発生するとともに、空洞層40上に単結晶半導体層41が生じた(図5C)。この空洞層40には、複数の柱状体42が、分散して植立するように発生していわば半導体基体11の界面に対して単結晶半導体層41を半導体基体11に対して連結する連結柱として機能すると共に、空洞層40に所要の分離性を保持する分離層として機能を奏せしめる。
【0063】
その後、多孔質層12を、HClによってエッチングして単結晶半導体層41を外部に露呈する(図5D)。
このように外部に露呈した単結晶半導体層41上に、例えばSiによる半導体膜13をエピタキシャル成長する。そして、このSi半導体膜13の表面に、絶縁層14を、例えばSi半導体膜13の表面熱酸化によって形成する(図5E)。
そして、この絶縁層14上にSi基体による支持基板15の接合を行う(図5F)。この接合は、例えば予めSi支持基板15をアルカリ洗浄して表面を親水性としておき、これを絶縁層14が形成された半導体膜13上に合致させ、この状態で、例えば拡散炉において、H2 雰囲気中で1000℃、30分のアニールを行うことによって接合することができる。
【0064】
その後、支持基板15に接合された半導体膜13を単結晶半導体層41と共に、脆弱な空洞層40の破壊によって半導体基体11から分離する(図5G)。このようにすると、支持基板15に絶縁層14を介して半導体膜13および単結晶半導体層41が接合されたSOI構造の薄膜半導体が形成されるとともに、これと分離された上述の空洞層40より下層の半導体基体11S1 が分離される。
【0065】
このようにして、図5A〜図5Gで説明した一連の工程による製造工程の複数を、順次直列的に、あるいは並列的に行う。つまり、図5A〜図5Gで説明した一連の工程による第1の製造工程と、同様に図5A〜図5Gで説明した一連の工程による他の第2の製造工程、更に同様に図5A〜図5Gで説明した一連の工程による他の第3の製造工程・・・を行うものであり、この場合、第1の製造工程における図5Fで示した支持基板15を、これより前、あるいは一部並行して行った他の上述したと同様の一連の工程で分離された半導体基体11s0 によって構成する。そして、第2の一連の工程における図5Fで示した支持基板15を、これより前、あるいは平行して行った第1の一連の工程で分離された半導体基体11s1 によって構成する。
【0066】
このようにして、他の一連の製造工程で生じた半導体基体11の残されたすなわち分離によって生じた半導体基体11s(11s0 ,11s1 ・・・)を、支持基板15として利用するものである。
【0067】
しかしながら、支持基板15は、上述したような1回の図5A〜図5Gで説明した一連の工程によって発生した半導体基体を用いる場合に限られるものではなく、分離された半導体基体11sを再び初期の半導体基体11として用いて複数回の上述の一連の作業を行って所要の厚さに減少した半導体基体11sに関して支持基板15として利用することもできる。
【0068】
尚、本発明における空洞層40および単結晶半導体層41の形成のアニールは、常圧あるいは減圧におけるH2 ガス雰囲気中でのアニールのみならず、前述したように、真空中、あるいはHe,Ne,Ar,Kr等の周期律表において第8族元素ガス中でのアニールによることができる。
【0069】
上述の陽極化成において、大電流通電、長時間通電等によって半導体例えばSiの基体側からの剥離が生じ、このSiくずが電解液槽に付着する場合がある。この場合は、基体11をとり出して後、電解液に換えて槽内にフッ硝酸を注入することによって不要なSi等の半導体くずをエッチング除去することができる。
【0070】
また、上述した各例においては半導体膜13の半導体基体11からの分離を、互いに引き離す外力を与えて剥離した場合であり、この場合前述したように真空吸着によって行うことができる。また、あるいは超音波振動によって空洞層や高多孔率層による分離層における分離をすることができる。
【0071】
また、陽極化成を、フッ化水素とエタノールを含有する電解溶液、あるいは、フッ化水素とメタノールの混合液中で行うことにより、多孔質層を容易に形成することができる。この場合、陽極化成の電流密度を変える際に、この電解溶液の組成も変えることにより、多孔率の調整範囲が更に大きくなる。
【0072】
また、陽極化成中に光を照射することによる、多孔質層の表面の凹凸の発生が著しくなり、エピタキシャル半導体膜の結晶性が悪くなるが、上述の実施例におけるように、陽極化成を暗所で行うことにより、この凹凸を軽減ないしは回避できて、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。
【0073】
また、半導体膜13として、シリコンSi膜を成膜する場合、表面平滑性にすぐれたSi膜を得るにはSi供給の原料ガスとしては塩素系ガスのSiCl4 ,SiHCl3 ,Si2 H2 Cl2 等による成膜が好ましく、例えば太陽電池におけるよう受光効率を高めるために表面に微細凹凸を発生させるには、半導体膜の成膜に先立ってHClによるエッチングを行って後、シラン系ガスSiH4 ,S2 H6 等による成膜を行うことが好ましい。
また、本発明製造方法によれば、多孔質層の形成とアニールによって分離層の形成を行うものであるが、この多孔質層の形成条件や、アニール条件の選定によって、分離層の強度を選定できることから、半導体基板の使用目的に応じて、その分離強度を容易、かつ確実に選定することができる。
【0074】
尚、上述した例では、支持基板15として、Si基板を用いた場合であるが、例えば実施例1、実施例3において他の基板、例えばフレキシブル樹脂基板、もしくは剛性(リジッド)を有する絶縁基板等を用いることができる。しかしながら、支持基板15を、半導体膜13と同一材料によって構成するときは、その熱膨張率が同等であることによる熱歪みによる撓みや剥離の発生を回避できる利点がある。
【0075】
また、上述した各実施例において、その半導体膜13に、各種半導体素子等の回路素子を形成することによって薄膜半導体構成による半導体集積回路装置を構成するとか、半導体膜13を複数の例えば導電型を異にする複数の半導体層が積層された複合半導体層構成とすることによって太陽電池を構成することもできるなど本発明製造方法によれば、各種の半導体装置を製造する場合に適用することができる。
【0076】
上述した本発明方法によれば、半導体基体表面自体を陽極化成によって変化させて分離層を形成するものであるので、分離層の形成を容易に、大掛かりな装置を必要とせずに形成することができる。
【0077】
また、本発明方法においては、最終的に形成する薄膜半導体は、半導体膜によって構成されるものであり、この成膜による半導体膜の厚さの制御は高精度をもって行うことができることから、最終的に得る薄膜半導体の厚さは、過不足なく十分に薄く、あるいはいわゆる厚膜半導体と称される程度に厚い膜厚とすることもできる。
【0078】
また、本発明方法によれば、半導体基体に、分離層の形成を行い、これの上に半導体膜の成膜をなすものであるので、半導体基体を研磨して薄膜化する場合おける半導体材料の損失、すなわち無駄を回避することができる。
【0079】
さらに、この半導体基体は、半導体膜の分離後においては、他の半導体基体上に形成された半導体膜に対する支持基板として用いることができ、全く材料の無駄を回避できるものである。
【0080】
【発明の効果】
上述したように、本発明方法によれば、分離層の形成を容易に、大掛かりな装置を必要とせずに形成することができる。
また、薄膜半導体の厚さは、過不足なく十分に薄く、あるいはいわゆる厚膜半導体と称される程度に厚い膜厚とすることもできる。
また、本発明方法によれば、半導体基体に、分離層の形成を行い、これの上に半導体膜の成膜をなすものであるので、半導体基体を研磨して薄膜化する場合における半導体材料の損失、すなわち無駄を回避することができる。
さらに、この半導体基体は、半導体膜の分離後においては、他の半導体基体上に形成された半導体膜に対する支持基板として用いることができ、全く材料の無駄を回避できるものである。
したがって、本発明製造方法によればコストの低減化をはかることができる。
【図面の簡単な説明】
【図1】本発明方法に用いる陽極化成装置の一例の断面図である。
【図2】本発明方法に用いる陽極化成装置の他の例の断面図である。
【図3】A〜Dは本発明方法の一例の工程図(その1)である。
【図4】A〜Dは本発明方法の一例の工程図(その2)である。
【図5】A〜Gは本発明方法の他の一例の工程図である。
【符号の説明】
1 電解溶液槽、1A 第1の槽、1B 第2の槽、2 直流電源、3A,3B 電極、4 電解溶液、11 半導体基体、12 多孔質層、12S 表面層、12M 中間多孔率層、12H 高多孔率層、13 半導体膜、15 支持基板、40 空洞層、41 単結晶半導体層、42 柱状体
Claims (8)
- 半導体基体表面に、低電流密度の第1陽極化成処理により、低多孔率の多孔質層を形成する工程と、
高電流密度の第2陽極化成処理により、上記半導体基体に、分離層となる高多孔率の多孔質層を形成する工程と、
上記半導体基体表面の上記低多孔率の多孔質層上に、半導体膜を成膜する工程と、
該半導体膜を有する上記半導体基体を、上記半導体膜側において支持基板とアニールによって接合する接合工程と、
上記支持基板と上記半導体基体とを引き離す応力を外部から加えることにより、上記分離層において、上記支持基板に接合された半導体膜を、上記半導体基体から分離する分離工程とを有する
ことを特徴とする薄膜半導体の製造方法。 - 上記支持基板と、これに接合される上記半導体膜との間に、絶縁層を介在させたことを特徴とする請求項1に記載の薄膜半導体の製造方法。
- 上記分離工程後に、上記半導体膜に残された多孔質層を除去する工程を有することを特徴とする請求項1に記載の薄膜半導体の製造方法。
- 上記低多孔率の多孔質層と上記半導体膜の間に、該半導体膜とエッチング性を異にする材料膜を介在させることを特徴とする請求項3に記載の薄膜半導体の製造方法。
- 上記絶縁層の形成を、上記半導体膜の表面熱酸化によって形成することを特徴とする請求項2に記載の薄膜半導体の製造方法。
- 上記請求項1に記載の薄膜半導体の製造方法による第1の製造工程と、
上記請求項1に記載の薄膜半導体の製造方法による第2の製造工程とを、少なくとも有し、
上記第1の製造工程における半導体膜の分離がなされた半導体基板を、上記第2の薄膜半導体の製造方法における支持基板として用いる
ことを特徴とする薄膜半導体の製造方法。 - 上記第1の製造工程において半導体膜の分離がなされた半導体基板を、これに残された多孔質層を除去して、上記第2の製造方法における支持基板として用いることを特徴とする請求項6に記載の薄膜半導体の製造方法。
- 上記請求項1に記載の薄膜半導体の製造方法による第1の製造工程と、
上記請求項1に記載の薄膜半導体の製造方法による第2の製造工程とを、少なくとも有し、
少なくとも上記第1の製造工程における半導体基板として両面研磨がなされた半導体基板を用いて一方の研磨面に上記陽極化成処理工程を経て分離層を有する多孔質層を形成し、
上記第2の製造工程における上記支持基板として、上記第1の製造工程において用いられ上記半導体膜と分離された半導体基板を用い、該半導体基板の他方の研磨面を、上記第2の製造工程における上記半導体基板の上記半導体膜を有する側の面への接合面とした
ことを特徴とする薄膜半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07379097A JP3963030B2 (ja) | 1997-03-26 | 1997-03-26 | 薄膜半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07379097A JP3963030B2 (ja) | 1997-03-26 | 1997-03-26 | 薄膜半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270670A JPH10270670A (ja) | 1998-10-09 |
JP3963030B2 true JP3963030B2 (ja) | 2007-08-22 |
Family
ID=13528349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07379097A Expired - Fee Related JP3963030B2 (ja) | 1997-03-26 | 1997-03-26 | 薄膜半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963030B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754818B2 (ja) * | 1997-03-27 | 2006-03-15 | キヤノン株式会社 | 半導体基板の作製方法 |
US6555443B1 (en) * | 1998-11-11 | 2003-04-29 | Robert Bosch Gmbh | Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate |
JP4604307B2 (ja) | 2000-01-27 | 2011-01-05 | ソニー株式会社 | 撮像装置とその製造方法及びカメラシステム |
JP4574833B2 (ja) * | 2000-11-10 | 2010-11-04 | 浜松ホトニクス株式会社 | 半導体光検出器の作製方法 |
KR100442105B1 (ko) * | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 소이형 기판 형성 방법 |
-
1997
- 1997-03-26 JP JP07379097A patent/JP3963030B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10270670A (ja) | 1998-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4826587B2 (ja) | 薄膜半導体の製造方法 | |
US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
US7022585B2 (en) | Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications | |
JP4075021B2 (ja) | 半導体基板の製造方法および薄膜半導体部材の製造方法 | |
JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
US20030008473A1 (en) | Anodizing method and apparatus and semiconductor substrate manufacturing method | |
JPH07302889A (ja) | 半導体基板の作製方法 | |
JPH10135500A (ja) | 薄膜半導体、太陽電池および発光素子の製造方法 | |
KR19980080688A (ko) | 반도체기판 및 그 제작방법 | |
JP2001291850A (ja) | 結晶シリコン薄膜の製造方法 | |
JPH09255487A (ja) | 薄膜半導体の製造方法 | |
JP3963030B2 (ja) | 薄膜半導体の製造方法 | |
JP4035862B2 (ja) | 半導体基板の製造方法 | |
JP3951340B2 (ja) | 半導体基体と、半導体基体および薄膜半導体の製造方法 | |
JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
JP3297600B2 (ja) | 半導体基板の作製方法 | |
JP4770706B2 (ja) | 薄膜半導体の製造方法 | |
JP4161380B2 (ja) | 薄膜半導体および半導体装置の製造方法 | |
JP2000349265A (ja) | 半導体部材の作製方法 | |
JPH1079330A (ja) | 薄膜半導体の製造方法 | |
EP1385200B1 (en) | Method for making thin film devices intended for solar cells or SOI applications | |
JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
JP5360127B2 (ja) | 薄膜半導体の製造方法 | |
JP5440550B2 (ja) | 薄膜半導体の製造方法 | |
JPH1126470A (ja) | 半導体基板、半導体装置および太陽電池、半導体基板の製造方法および薄膜半導体の製造方法、半導体基板に対する処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
LAPS | Cancellation because of no payment of annual fees |