JP3962347B2 - 回路基板および半導体装置 - Google Patents
回路基板および半導体装置 Download PDFInfo
- Publication number
- JP3962347B2 JP3962347B2 JP2003090514A JP2003090514A JP3962347B2 JP 3962347 B2 JP3962347 B2 JP 3962347B2 JP 2003090514 A JP2003090514 A JP 2003090514A JP 2003090514 A JP2003090514 A JP 2003090514A JP 3962347 B2 JP3962347 B2 JP 3962347B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit board
- heat
- conductor
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロストリップ線路を用いた回路基板、及びチップ実装を用いた半導体装置と実装方法に関するものであり、特に準ミリ波〜ミリ波領域で使用する高周波半導体装置およびその集積回路に関するものである。
【０００２】
【従来の技術】
近年、情報通信分野の進展は著しく、扱う周波数帯もマイクロ波帯からミリ波帯へとより高い周波数への展開が図られている。それに伴ってこれらの通信機器に用いられるトランジスタの高速化も著しく、最近ではヘテロ接合化合物半導体トランジスタなどで１００ＧＨｚを越えるカットオフ周波数をもつデバイスが実現されている。ところが、このようなマイクロ波〜ミリ波の高周波になると、トランジスタ特性もさることながら、回路実現のための実装方法が問題になる。たとえば実装工程を経た後に寄生容量や寄生インダクタンスが新たに生じることが多く、これらの寄生成分が通信機器に与える影響は周波数に比例して大きくなるため、高周波になればなるほどこれら寄生リアクタンス成分を小さく抑える必要がある。また、マイクロ波〜ミリ波の周波数帯を扱う通信機器においては、回路を構成する部材間に存在する接続要素等の寸法が波長に対して無視できない大きさとなるので、設計時には構成要素の物理的寸法を十分考慮する必要が生じる。また、当然のことながら、受動素子や線路などの回路部品には極めて正確な精度が要求される。
【０００３】
このような問題に対処しながら、低コスト・高性能で、かつ応用範囲の広い準ミリ波〜ミリ波半導体集積回路を実現するための従来技術として、非特許文献１等に示されるＭＦＩＣ(Millimeter-wave Flip-chip IC)と呼ばれる技術が提案されている。この技術はマイクロバンプボンディング法（以下ＭＢＢ法と書く）とよばれるフリップチップ実装技術を用いて寄生効果を抑えたＩＣ（モジュール）技術であり、半導体プロセスの精密性・量産性を活かしながら設計自由度をも確保し、高性能なミリ波帯ＩＣを低コストで実現できるのが特徴である。
【０００４】
図１３は、このＭＦＩＣの構造の一部を示す断面図である。同図において、符号と部材の関係は以下の通りである。５５０は回路基板、５００はＳｉ等の基板、５０１は基板５００の主面上に形成されたＡｕ膜からなる接地導体膜、５０２はＳｉＯ2膜からなる誘電体膜、５０３は誘電体膜５０２上に導電性材料を堆積した後パターニングして形成された第１の配線導体膜をそれぞれ示す。上記第１の配線導体膜５０３，接地導体膜５０１及び誘電体膜５０２によりマイクロストリップ線路が構成されている。なお、５０４は第１の配線導体膜５０３中の電極パッドを示す。また、回路基板５５０上の配線導体膜５０３中には、ＮｉＣｒからなる抵抗体膜５０９が介設されている。また、回路基板５５０上には、第１の配線導体膜５０３を下部電極とし、ＳｉＮからなる層間絶縁膜５１０を容量部とし、Ａｕからなる第２の配線導体膜５１１を上部電極とするＭＩＭ構造のキャパシタ５１２が形成されている。さらに、誘電体膜５０２の一部に形成されたバイアホールに上記第２の配線導体膜５１１を構成する金属が埋め込まれてなる埋め込み部材５１３が設けられており、この埋め込み部材５１３を介して第２の配線導体膜５１１が接地導体膜５０１に接続されている。
【０００５】
そして、回路基板５５０には、化合物半導体等で構成された高周波トランジスタを内蔵する半導体チップ５０８が主面側を下方に向けた状態でフリップチップ接続されている。すなわち、半導体チップ５０８の主面側には電極パッド５０７が設けられており、この電極パッド５０７と回路基板５５０上の電極パッド５０４とがマイクロバンプ５０６を介して接続されている。
【０００６】
なお、半導体チップ５０８と回路基板５５０との間には光硬化性絶縁樹脂５０５が介在しており、この光硬化性絶縁樹脂５０５により半導体チップ５０８が回路基板５５０上に固定され、かつ光硬化性絶縁樹脂５０５の収縮力によりマイクロバンプ５０６による接続状態が強固なものとなっている。このようなフリップチップ実装法はＭＢＢ法とよばれ、実装後のバンプの高さが数μｍ以下と非常に小さくでき、かつ信頼性が高いのが特徴である。
【０００７】
以上のように、ＭＦＩＣはＭＢＢ法によるフリップチップ実装技術を利用することにより、マイクロバンプ５０６の厚みを数μｍ以下にすることができるので、マイクロバンプ５０６が介在することによる寄生インダクタンスは極めて低いレベル（数ｐＨ）に抑えることができ、ミリ波帯においても十分使用できる。また、ＭＦＩＣ内のマイクロストリップ線路は半導体プロセスを用いて作製できるので、アルミナ基板等の上に印刷技術を応用して配線を行う通常のハイブリッドＩＣに比べてはるかに高精度のパターニングが実現できる。すなわち、図１３に示されるように、半導体プロセスでマイクロストリップ線路だけでなく抵抗体やＭＩＭキャパシタのような受動素子を基板上に集積することが可能である。さらに、同じく半導体プロセスを用いるＭＭＩＣ(Millimeter-wave Monoloithic IC)に比べても、ＭＦＩＣにおいては、受動回路を化合物半導体基板上ではなくＳｉ等の安価な基板上に形成できるので大幅な低コスト化が可能になる。
【０００８】
しかし、ＭＦＩＣでは薄膜誘電体膜を用いてマイクロストリップ線路を用いるために、マイクロストリップ線路の損失が比較的大きくなるという問題があった。そこで、非特許文献２等に示されるように、マイクロストリップ線路を構成する誘電体膜５０２にＢＣＢ（ベンゾシクロブテン）等の有機膜を用いるという技術が提案されている。ＢＣＢは液状の原材料を基板表面にスピンコートしてベーキングするという簡単な工程で誘電体膜を容易に形成できる。しかも、ＢＣＢ膜の誘電損失はＣＶＤ等で作製したＳｉＯ2に比べて１桁近く低く、ＳｉＯ2より厚い膜（１０μｍ以上）が容易に作製できる。膜厚が厚ければ同一インピーダンスを実現する線路幅が広くなるので、線路の抵抗成分が小さくなり、損失が低減する。すなわち、ＢＣＢを用いることでＭＦＩＣ基板の生産性が大きく向上するだけでなく、誘電損失も導体損失も減らすことができ、ＭＦＩＣのマイクロストリップ線路の損失を大きく低減することができる。
【０００９】
【非特許文献１】
電子情報通信学会1994年秋季大会講演論文集第３９項
【００１０】
【非特許文献２】
電子情報通信学会1996年総合大会講演論文集エレクトロニクス１巻第７８項
【００１１】
【発明が解決しようとする課題】
しかしながら、ＢＣＢ膜等の有機樹脂膜を用いたＭＦＩＣによると上記の問題は解決できるが、以下に示すような新たな問題が発生する。
【００１２】
第１の問題は、抵抗体膜が断裂することである。ＭＦＩＣ基板上の抵抗体はＮｉＣｒ等の金属薄膜を所望の抵抗値になるようにパターンニングして形成されるが、その厚さは後述する理由により数１０ｎｍ〜数１００ｎｍと非常に薄い。一方、その下部にある有機樹脂は熱伝導率が低く、熱が逃げにくい性質を持っている。従って実使用状態で抵抗体膜に電流を流して抵抗が発熱した際、熱が逃げにくいため抵抗体下方の有機樹脂膜の温度が局部的に上昇する。この温度上昇により有機樹脂膜が熱膨張して厚みが増すために、薄く堅い抵抗体膜の発熱する中央部が下から押し上げられる形になり、つまり抵抗体膜が曲げ応力を受ける。また、一般的に有機樹脂の熱膨張率は大きいので、抵抗体が引っ張り応力を受ける。このような曲げ応力や引っ張り応力によって、抵抗体が断裂を起こしてしまうという問題があった。
【００１３】
我々の実験では、例えば厚みが２６μｍのＢＣＢ膜の上に大きさ５０μｍ×５０μｍ、厚さ１００ｎｍのＮｉＣｒ膜で抵抗体膜を形成した場合、わずか数ｍＡの電流を流すと断線してしまうことが分かった。抵抗体膜の膜厚を厚くすることで断裂を起こしにくくすることも考えられるが、そうすると抵抗体膜のシート抵抗値が小さくなってしまうため同じ抵抗値を実現するのに長いパターンが必要になる。ところが、抵抗体膜の長さがあまりに長くなるとインダクタンスなどの寄生成分の増加を招いてしまうので、膜厚増加には限度がある。
【００１４】
第２の問題も、有機樹脂膜の放熱性の悪さに起因する半導体チップの温度上昇の問題である。ＭＦＩＣのたとえばパワーアンプ等への応用を考えた場合、パワーアンプの最高電力値を上昇させるのに、半導体チップからの発熱をどれだけ放熱できるかが大きな鍵となるが、従来の半導体装置のごとくフェースダウンで実装された半導体チップの下方に熱伝導率が低い有機樹脂膜が存在していると、熱が放散せず、半導体装置チップの温度が過上昇して、トランジスタ等の特性を悪化させるおそれがあった。
【００１５】
本発明の第１の目的は、抵抗体膜の発熱を効率よく放散させる手段を講じることより、抵抗の断裂のない、信頼性の高い回路基板を提供することにある。
【００１６】
本発明の第２の目的は、ＭＦＩＣ基板の構成および実装方法を改良することにより、実装チップの放熱特性を向上させ、パワーアンプのように大電力を扱うことのできるＭＦＩＣを実現することにある。
【００１７】
【課題を解決するための手段】
本発明の第１の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され一部に厚みの薄い凹部を有する誘電体膜と、上記誘電体膜の凹部において上記誘電体膜の上で上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜とを備えている。
【００１８】
これにより、発熱性膜が誘電体膜の薄くなった部分を挟んで接地導体部に対抗しているので、発熱性膜からの熱が接地用導体膜に拡散し、発熱性膜の下方における誘電体膜の局部的な熱膨張が抑制される。また、誘電体膜の厚みが薄くなっているので、熱膨張による誘電体膜の厚みの増大量が小さくなり、発熱性膜が受ける曲げ応力等は極めて小さいものとなる。したがって、以上の２つの作用により、発熱性膜の断裂が防止される。
【００１９】
また、本発明の第２の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され、一部が全厚みに亘って除去されてなる凹部を有する誘電体膜と、上記誘電体膜の凹部内の上記接地用導体部を少なくとも覆うように形成された層間絶縁膜と、上記誘電体膜の凹部において上記層間絶縁膜の上に上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜とを備えている。
【００２０】
これにより、発熱性膜の下方には誘電体膜が存在していないので、誘電体膜の局部的な熱膨張による発熱性膜の断裂は生じることがない。ただし、発熱性膜の下方には、接地用導体膜とのショートを回避すべく層間絶縁膜が存在するが、この層間絶縁膜の厚みは極めて薄くてもよく、材質も熱伝導率の高いものや熱膨張率の小さなものを選択できるので、発熱性膜の受ける熱応力を極めて小さくすることが可能となる。したがって、発熱性膜の断裂がより確実に防止される。
【００２１】
本発明の第３の回路基板は、なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され一部に凹部を有する誘電体膜と、上記誘電体膜の上で上記凹部を跨ぎ両端で上記誘電体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜と、上記発熱性膜に接続された配線導体膜とを備えている。
【００２２】
本発明の第４の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成された誘電体膜と、上記誘電体膜の上に形成され、一部が除去されて断線するように形成された配線導体膜と、上記配線導体膜の断線している部分を跨ぎ両端で上記配線導体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜とを備えている。
【００２３】
第３又は第４の回路基板により、発熱性膜で発生する熱は空間に放出されるので、熱の放散機能が大きくなる。また、空間を介して発熱性膜に対峙している誘電体膜が多少局部的に熱膨張したとしても、誘電体膜とは接していない発熱性膜が熱膨張による応力を受けることはない、したがって、発熱性膜の断裂がより確実に防止される。
【００２４】
上記層間絶縁膜は、酸化シリコン，窒化シリコン及び酸窒化シリコンのうち少なくともいずれか１つにより構成されていることにより、層間絶縁膜が、下方の誘電体膜の局部的な熱膨張に対する抗力の大きいかつ熱膨張率の小さい膜で構成されるので、発熱性膜の断裂が効果的に防止される。
【００２５】
上記誘電体膜は有機樹脂、特に、ＢＣＢ（ベンゾシクロブテン）、ポリイミド、アクリルのうち少なくともいずれか１つにより構成されていることにより、損失の少ないマイクロストリップ線路が得られる。そして、これらの有機樹脂からなる誘電体膜は熱伝導率が低いので、発熱性膜の下地となる部分では、局部的熱膨張を生じて発熱性膜の断裂を招きやすいが、上記各回路基板の作用により、発熱性膜の断裂が防止される。
【００２６】
【発明実施の形態】
（第１の実施形態）
第１の実施形態は、放熱用導体膜によって発熱性膜で発生した熱を広い範囲に放散させるようにした回路基板の構造に関するものである。
【００２７】
図１（ａ）は、第１の実施形態に係る回路基板５０の一部を示す断面図である。図１（ａ）において符号と部材の関係は以下の通りである。１はＳｉやガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ（ベンゾシクロブテン）からなる第１の誘電体膜としてのＢＣＢ膜、４はＢＣＢ膜３の上にたとえばＴｉ，Ａｕを積層してなる放熱用導体膜、５は放熱用導体膜４の上に形成され後述の抵抗体膜と放熱用導電膜４とを電気的に絶縁するための例えばシリコン酸化膜からなる第２の誘電体膜としての層間絶縁膜、６は所定の抵抗値になるようにパターニングされた例えばＮｉＣｒからなる発熱性膜である抵抗体膜、７は例えばＴｉ，Ａｕを積層してなる配線導体膜である。上記配線導体膜７と、ＢＣＢ膜３と、層間絶縁膜５と、接地導体膜２とによりマイクロストリップ線路が構成されている。また、配線導体膜７と抵抗体膜６とは任意の２カ所において互いに接続されており、抵抗体膜６のうち配線導体膜との２つの接続部の間の領域が実質的に抵抗体Ｒ１として機能している。以下、この領域を実質抵抗部という。
【００２８】
本実施形態では、抵抗体膜６の下方に薄い層間絶縁膜５を挟んで放熱用導体膜４が設けられているので、抵抗体膜６に電流が流れて発熱を生じた場合、この熱は放熱用導体膜４全体からその周囲に速やかに拡散されるため、ＢＣＢ膜３が局所的に急激な温度上昇することがない。すなわち、抵抗体膜６の下地膜となっているＢＣＢ膜３は熱伝導率が低いので、抵抗体膜６で発生した熱によってＢＣＢ膜３が局所的に加熱されると、その部分だけが急激に熱膨張するために抵抗体膜６に局部的に大きな応力（特に曲げ応力）が作用して、抵抗体膜６が断裂するおそれがある。しかし、本実施形態のごとく、抵抗体膜６の下方において層間絶縁膜５とＢＣＢ膜３との間に放熱用導体膜４を介在させることにより、抵抗体膜６から下方に伝導する熱が速やかに広範囲に拡散してしまうので、放熱性に乏しいＢＣＢ膜３への熱の局所集中を緩和することができ、ＢＣＢ膜３の局部的な熱膨張を抑制することができる。よって、抵抗体膜６に作用する曲げ応力等が小さくなり、抵抗体膜６の断裂を有効に防止することができる。
【００２９】
本実施形態の効果を顕著にするために、つまり抵抗体膜６の熱を速やかに放熱用導体膜４に伝えるためには、層間絶縁膜５の厚さを電気的絶縁性を保てる範囲内でできる限り薄くしておくことが好ましい。また、層間絶縁膜５の厚みが薄いことは、層間絶縁膜５自体の熱膨張により抵抗体膜６にストレスを与えないためにも好ましい。
【００３０】
また、平面的に見たときの放熱用導体膜４の存在範囲は、抵抗体膜６の実質抵抗部と少なくとも一致する領域、できれば実質抵抗部を含みさらに広い領域であることが好ましく、放熱用導体膜４をこのように広く形成することによって、抵抗体膜６から発する熱を有効に放熱することができる。
【００３１】
次に、図１（ｂ）は、第１の実施形態の変形例に係る回路基板５０の構造を示す断面図である。図１（ｂ）に示すように、基板１の上には、接地導体膜２と、ＢＣＢ膜３と、放熱用導体膜４と、層間絶縁膜５と、抵抗体薄膜６と、３つの部分７ａ，７ｂ，７ｃからなる配線導体膜７とが形成されている。これらの部材を構成する材料は図１（ａ）に示す回路基板５０についてすでに説明したものとほぼ同じであるが、層間絶縁膜５については、後述するキャパシタの容量を考慮して誘電率の高いシリコン窒化膜により構成することが好ましい場合もある。
【００３２】
図１（ｂ）に示す構造の特徴は、ＢＣＢ膜３の上において、放熱用導体膜４と配線導体膜７ｂとが埋め込み部材９を介して接続されており、放熱用導体膜４の一部が配線としても機能するように構成されている点と、配線導体膜７ｃを上部電極とし層間絶縁膜５を容量部とし放熱用導体膜４を下部電極とするキャパシタＣ１が構成されている点である。なお、上記図１（ａ）に示す回路基板５０の構造と同様に、放熱用導体膜４の上方において、層間絶縁膜５の上に抵抗体膜６が形成されており、両端でそれぞれ配線導体膜７ａ，７ｂに接続されている。
【００３３】
図１（ｃ）は、図１（ｂ）に示す回路基板５０の等価回路図である。図１（ｂ），１（ｃ）に示すように、配線導体膜７の２つの点Ｘ−Ｙ間に抵抗素子Ｒ１とキャパシタＣ１とが介設された構造となっている。
【００３４】
本実施形態では、放熱用導体膜４が抵抗体膜６の発熱を放散する機能を有するとともに、ある部分では配線として機能し、他のある部分ではキャパシタの下部電極として機能している。したがって、放熱用導体膜の利用用途の拡大を図ることができる。
【００３５】
なお、変形例を含む本実施形態では接地導体膜２の上に第１の誘電体膜としてＢＣＢ膜３を設けているが、本発明は斯かる実施形態に限定されるものではなく、ＢＣＢ膜３の代わりに、熱伝導率の低い材質例えば有機樹脂などからなる誘電体膜を設けた場合にも、放熱用導体膜を設けることにより、上方の発熱性膜の断裂を防止するという効果が得られる。これは、後述の各実施形態についても同様である。
【００３６】
また、変形例を含む本実施形態及び後述の第２〜第５の実施形態において、発熱性膜は抵抗体として機能させるために設けたものに限定されるものではない。配線や電極として使用すべく設けた導体膜においても、材質や形状によって全体あるいは局部的に大きな熱を生じることがあり、その場合にも本発明の放熱用導体膜を設けることで、下地の局部的な熱膨張による当該導体膜自身の断裂を有効に防止することができる。
【００３７】
さらに、変形例を含む本実施形態及び後述の第２の実施形態において、層間絶縁膜５が基板上の全面に形成されているが、必ずしも層間絶縁膜が全面に形成されている必要はなく、図１（ａ）に示す断面以外の部分において、配線導体膜７と、ＢＣＢ膜３と、接地導体膜２とによりマイクロストリップ線路が構成されていてもよいものとする。
【００３８】
また、後述の第２の実施形態においても同様であるが、抵抗体膜６と放熱用導体膜４との間に介設される層間絶縁膜５の材質は、シリコン酸化膜やシリコン窒化膜に限定されるものではない。ただし、この層間絶縁膜５（第２の誘電体膜）の材質は、第１の誘電体膜（ＢＣＢ膜３）よりも高い熱伝導率を有していることが好ましい。
【００３９】
（第２の実施形態）
第２の実施形態は、発熱性膜からの熱を放熱用導体膜から広く拡散するとともに、熱伝導を利用してさらに効果的に熱を逃すようにした回路基板の構造に関するものである。
【００４０】
図２は、第２の実施形態に係る回路基板５０の一部を示す断面図である。図２に示すように、本実施形態に係る回路基板５０の構造は、上記第１の実施形態における図１（ａ）に示す回路基板５０の構造とほぼ同じであるが、本実施形態に係る回路基板５０の特徴は、放熱用導体膜８と接地導体膜２とが埋め込み部材８により接続されている点である。すなわち、ＢＣＢ膜３に形成された接続孔内に放熱用導体膜４を構成するＴｉ，Ａｕが埋め込まれており、この埋め込み部材８を介して放熱用導体膜４と接地導体膜２とが熱伝導率の高い材料からなる埋め込み部材８により接続されていることになる。図２に示す回路基板５０のその他の部分の構造は、図１（ａ）についてすでに説明した通りなので、図２については説明を省略する。
【００４１】
上述の第１の実施形態では、抵抗体膜６からの発熱を放熱用導体膜４全体から広い範囲に放散することでＢＣＢ膜３への熱の局所集中を防ぎ、局所的なＢＣＢ膜３の熱膨張を防止するものであったが、本実施形態では、上記第１の実施形態よりも一歩進んで、この熱をさらに迅速に外部に逃がしてしまうものである。すなわち、放熱用導体膜４がさらに大きなヒートシンクとなる接地導体膜２に接続されているため、放熱用導体膜４に伝わった熱は速やかにこのヒートシンクに逃がされ、抵抗体膜６付近のＢＣＢ膜３の温度上昇はほとんど起こらない。すなわち、基板１にＳｉや金属等の熱伝導率の高い材料を用いるといっそう効果的である。
【００４２】
（第３の実施形態）
第３の実施形態は、上述の第１，第２の実施形態における回路基板の構造よりも簡単な構造で、上述の第１，第２の実施形態と同等あるいはそれ以上の放熱効果を得るための回路基板の構造に関するものである。
【００４３】
図３は、第３の実施形態に係る回路基板５０の一部を示す断面図である。図３において符号と部材の関係は、第１の実施形態における図１に示す関係と同様である。ただし、本実施形態では第１および第２の実施形態で用いた放熱用導体４も、これと抵抗体膜６を絶縁する層間絶縁膜５も設けられていない。つまり、ＢＣＢ膜３と抵抗体膜６及び配線導体膜７とは直接接触している。そして、本実施形態の特徴は、抵抗体膜６の直下方におけるＢＣＢ膜３の厚みが他に比べて薄くなった凹部１０が形成されており、この凹部１０におけるＢＣＢ膜３の上に抵抗体膜６が形成されている点である。すなわち、この薄くなった部分を介して抵抗体膜６の発熱を速やかに接地導体膜２に逃がすように構成されている。
【００４４】
本実施形態では、発熱性膜である抵抗体膜６と接地導体膜２とを近接させたことにより、第１、第２の実施形態において用いた放熱用導体膜の機能を接地導体膜２が果たすため、より簡単な構造で上記各実施形態と同様の効果を得ることができる。
【００４５】
本実施形態において、抵抗体膜６の直下方におけるＢＣＢ膜３の厚さは、熱が速やかに接地導体膜に伝わるようにできる限り薄いことが好ましい。また、抵抗体膜６の直下方におけるＢＣＢ膜３の厚みが薄いことにより、ＢＣＢ膜３の熱膨張した部分と熱膨張していない部分との厚みの差が小さくなるので、ＢＣＢ膜３の局部的な熱膨張によって抵抗体膜６が受ける曲げ応力等も低減される。
【００４６】
（第４の実施形態）
第４の実施形態は、第３の実施形態と同様の効果を別の構成で実現しようとするものである。
【００４７】
図４は第４の実施形態に係る回路基板５０の一部を示す断面図である。図４に示すように、本実施形態の回路基板５０の構造は、上記第３の実施形態における図３に示す回路基板５０の構造において、抵抗体膜６の直下方におけるＢＣＢ膜３を除去するとともに、抵抗体膜６と接地導体膜２との間にシリコン窒化膜からなる層間絶縁膜１２を介在させたものである。すなわち、抵抗体膜６で発生した熱を層間絶縁膜１２を介して接地導体膜２に逃すようにしている。
【００４８】
本実施形態では、第３の実施形態に比べ、発熱性膜である抵抗体膜６と接地導体膜２との間に層間絶縁膜１２のみを介在させているので、この層間絶縁膜１２を構成するための材料としてＢＣＢ膜３よりも熱伝導率の高い絶縁材料を選択して（本実施形態ではシリコン窒化膜）使用することで、第３の実施形態に係る回路基板５０の構造よりもさらに高い放熱効果を発揮することができる。また、層間絶縁膜１２の材質を自由に選ぶことができるため、より薄膜化が容易となり、この第２の誘電体膜を薄くすることにより第３の実施形態よりも効果的に放熱することが可能になる。
【００４９】
（第５の実施形態）
第５の実施形態は、発熱性膜である抵抗体膜の下方をトンネル状にすることにより熱放散機能を高めるようにした回路基板の構造に関する。図５（ａ）及び図５（ｂ）は、本実施形態における回路基板５０の２つのタイプを示す断面図である。いずれの場合にも、シリコン，ガラス等からなる基板１の上にＡｕ等からなる接地導体膜２が形成され、さらに接地導体膜２の上にＢＣＢ膜３が形成されている点は同じである。
【００５０】
ここで、図５（ａ）に示すタイプの回路基板５０においては、ＢＣＢ膜３の一部に凹部が形成され、抵抗体膜６は凹部を跨いで両端でＢＣＢ膜３に支持されるように形成されている。そして、抵抗体膜６は、その両端部において抵抗体膜の上にオーバーラップして形成されている配線導体膜７ａ，７ｂに接続されている。つまり、この２つの接続部の間の領域において抵抗体膜６の下方にトンネル部２０が形成されている。
【００５１】
また、図５（ｂ）のタイプの回路基板５０においては、抵抗体膜６がその両端部で配線導体膜７ａ，７ｂの上にオーバーラップするように形成されている。つまり、ＢＣＢ膜３の上面はフラットに形成されているが、抵抗体膜６の下方において配線導体膜の存在しない部分がトンネル部２０となっている。
【００５２】
図５（ａ）及び図５（ｂ）に示す２つのタイプの回路基板５０のいずれにおいても、発熱性膜である抵抗体膜６の下方がトンネル部２０となっていて、ＢＣＢ膜３そのものが存在しないので、ＢＣＢ膜３の局部的な加熱による熱膨張が極めてわずかであり、かつ局部的な熱膨張が生じても抵抗体膜６がされによって曲げ応力等を受けることがない。したがって、ＢＣＢ膜３の局部的な熱膨張による抵抗体膜６の断裂を確実に防止することができる。
【００５３】
次に、図６（ａ）〜図６（ｃ）を参照しながら、上記図５（ｂ）に示す回路基板５０の製造工程の概略的に説明する。
【００５４】
まず、図６（ａ）に示すように、Ｓｉ，ガラス等からなる基板１の上にＡｕ等を全面に堆積して接地導体膜２を形成し、接地導体膜２の全面上にＢＣＢ膜３を２６μｍ程度の厚みで形成する。そして、ＢＣＢ膜３の上にＡｕ等の膜を堆積した後これをパターニングして、所定の距離を隔てて２つの部分７ａ，７ｂに分かれる配線導体膜７を形成する。さらに、その上にフォトレジスト膜を堆積した後これをエッチバックして、２つの配線導体膜７ａ，７ｂの間に埋め込みフォトレジスト膜２１を残す。
【００５５】
次に、図６（ｂ）に示すように、基板の全面上にＮｉＣｒ膜を堆積した後これをパターニングして、配線導体膜７ａ，７ｂ及び埋め込みフォトレジスト膜２１に跨る抵抗体膜６を形成する。このとき、抵抗体膜６は両端部で配線導体膜７ａ，７ｂに接続された状態となっている。
【００５６】
次に、図６（ｃ）に示すように、埋め込みフォトレジスト膜２１をリフトオフ法により選択的に除去することにより、抵抗体膜２０の下方にトンネル部２０を形成する。
【００５７】
なお、図５（ａ）のタイプの回路基板５０は、上記図６（ａ）〜６（ｃ）に示す製造工程とほぼ同様の製造工程によって形成される。すなわち、あらかじめＢＣＢ膜の一部に凹部を形成し、その凹部にフォトレジスト膜を埋め込んだ後、抵抗体膜を形成し、さらに、抵抗体膜の上に配線導体膜を形成するという手順により形成することができる。
【００５８】
（第６の実施形態）
第６の実施形態以下の実施形態は、回路基板上に半導体チップをフリップチップ実装するようにした半導体装置の構成において、半導体チップの放熱特性を向上するための構成に関するものである。
【００５９】
図７は、第６の実施形態に係る半導体装置の一部を示す断面図である。図７において符号と部材の関係は以下の通りである。回路基板５０において、１はＳｉ，ガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ膜、１０４ａ、１０４ｂはボンディング用の電極パッドであり、中央の電極パッド１０４ｂは、図７に示す断面以外の部分において、誘電体膜３上のたとえばＴｉ，Ａｕの積層膜で構成される配線導体膜に接続されている。この配線導体膜は、誘電体膜３、接地導体膜２とともにマイクロストリップ線路を構成している。また、図中両端の電極パッド１０４ａは、ＢＣＢ膜３に形成された接続孔にＡｕ等の金属を埋め込んでなる埋め込み部材２００を介して接地導体膜２に接続されている。この埋め込み部材２００を介して電極パッド１０４ａと接地導体膜２とが電気的に接続されていると同時に、ＢＣＢ膜３上で電極パッド１０４ａが機械的にも安定に固定されている。
【００６０】
一方、回路基板５０上に搭載される半導体チップ１０８は大電力用トランジスタが内蔵されている。半導体チップ１０８には、接地用の電極パッド１０７ａと、回路基板５０上の受動素子との接続用の電極パッド１０７ｂが設けられており、この電極パッド１０７ａ，１０７ｂと回路基板５０上の電極パッド１０４ａ，１０４ｂとの間に、それぞれ接続用のマイクロバンプ１０６が介在している。そして、半導体チップ１０８は、マイクロバンプ１０６を介して、例えば図示はしていないが光硬化型樹脂の収縮力を利用したフリップチップ実装法により回路基板５０に接続されている。
【００６１】
本実施形態の特徴は、上記埋め込み部材２００，電極パッド１０４ａ及びマイクロバンプ１０６により、半導体チップ１０８で発生した熱を接地導体膜２に逃すための放熱用部材が構成されている点である。すなわち、本実施形態では、半導体チップ１０８の接地用の電極パッド１０７ａはマイクロバンプ１０６を介して基板上の電極パッド１０４ａに接続され、この電極パッド１０４ａは埋め込み部材２００を介して接地導体膜２に接続されているので、通電時の半導体チップ１０８からの発熱は、埋め込み部材２００を介して速やかに接地導体膜２に逃がされる。ＭＢＢ法で実装した場合、マイクロバンプ１０６の厚みは５μｍ以下程度に非常に薄くできるので、電極パッド１０７ａから接地導体膜２に至る経路全体の熱抵抗を小さくすることは容易であり、放熱効率は極めて良い。特に、基板をＳｉ等の放熱にすぐれた材料を用いることで、さらに効率よく放熱することが可能になる。このような構成とすることで、従来応用が難しいとされていたパワーアンプ等の大電力を扱う回路もＭＦＩＣで実現することが可能になる。パワーアンプに使用されるＧａＡｓ基板は放熱性が悪いことから、ＧａＡｓ基板上にパワートランジスタを搭載した半導体装置においては、従来ＧａＡｓ基板の裏面を冷却板に接続する構造を採っているが、本実施形態のように主面側の接地用電極パッド１０７ａを介して半導体チップ内の熱を接地用導体膜に逃す構成を採ることで、容易にＭＦＩＣ化を図ることができる。
【００６２】
なお、図７に示す構造では、回路基板５０の埋め込み部材２００がマイクロバンプ１０６の直下方に位置しているが、本発明は斯かる構造に限定されるものではなく、埋め込み部材２００は回路基板５０の電極パッド１０４ａにさえ接続されいれば、熱伝導により半導体チップ１０８からの熱を接地導体膜に逃すことができる。
【００６３】
図８（ａ）は、マイクロバンプ１０６と埋め込み部材２００との中心の平面位置が食い違っている場合の回路基板５０の平面図である。このような構造でも、接地用の電極パッド１０４ａの下方に形成された埋め込み部材２００を介して、半導体チップ１０８の熱が接地導体膜１０２に逃されることがわかる。ただし、熱を効果的に逃すには、図８（ａ）に示すように、マイクロバンプ１０６と埋め込み部材２００とが平面的に見てオーバーラップしていることが好ましい。
【００６４】
なお、本実施形態及び後述の各実施形態において、信号用の電極パッド１０７ｂと回路基板５０上の信号用電極パッド１０４ｂとの間にはマイクロバンプ１０６が介在しているが、本発明の効果を発揮する上で両者間にマイクロバンプは必ずしも必要ではなく、直接電極パッド同士が接続されていてもよい。
【００６５】
また、図８（ｂ）は半導体チップ１０８の構造例を示す平面図である。同図に示されるように、パワートランジスタは、ゲート電極，ドレイン電極及びソース電極により構成されている。そして、図７中の電極パッド１０７ａは図８（ｂ）に示すソース電極に接続されるソースパッドであり、図７中の電極パッド１０７ｂは図８（ｂ）に示すドレイン電極に接続されるドレインパッドである。なお、ゲート電極に接続されるゲートパッドは図７には図示されていない。
【００６６】
（第７の実施形態）
図９は、第７の実施形態に係る半導体装置の一部を示す断面図である。図９において符号と部材の関係は埋め込み部材兼バンプ２０１を除き図７と同じである。本実施形態では、ＢＣＢ膜３に形成された接続孔に埋め込む金属膜を厚めにしてＢＣＢ膜３の上面よりも上方に突出する埋め込み部材兼バンプ２０１を形成しておき、半導体チップ１０８をフリップ実装したときに、信号接続用の電極パッド１０７ｂがマイクロバンプを介して回路基板５０上の電極パッド１０４ｂに接続されると同時に、接地用の電極パッド１０７ａが埋め込み部材兼バンプ２０１に接続されるようにしたものである。すなわち、本実施形態では、この埋め込み部材兼バンプ２０１により、放熱用部材が構成されている。
【００６７】
本実施形態では、上記第６の実施形態における埋め込み部材２００，電極パッド１０４ａ及びマイクロバンプ１０７ａが一体化された埋め込み部材兼バンプ２０１を設けた構造となっているので、第６の実施形態と同様の効果をより簡易なプロセスで得ることができる。
【００６８】
なお、電極パッド１０７ｂ−１０４ｂ間に設けるマイクロバンプ１０６を弾力性のある材料で構成することにより、半導体チップ１０８と回路基板５０との間の３カ所における接触を確保するための各部の高さの調整は容易となる。
【００６９】
（第８の実施形態）
図１０は、第８の実施形態に係る半導体装置の一部を示す断面図である。図１０において符号と部材の関係は放熱・接地用支持体２１０を除き図７と同じである。本実施形態では、接地導体膜２のうち半導体チップ１０８の接地用の電極パッド１０７ａの下方となる部分の上に、接地と放熱のための導電性材料からなる支持体２１０を形成する。そして、この支持体２１０を形成した後、ＢＣＢ膜３を塗布する。支持体２１０の厚みをＢＣＢ膜３と電極パッド１０４ｂとの合計厚みと同じ程度にしておくことで、他の電極と同時にマイクロバンプを介してフリップチップ実装できる。
【００７０】
本実施形態では、横断面積の大きい導電性材料からなる支持体２１０を設けることで、第６および第７の実施形態よりもさらに強固で安定なチップの支持と熱放散が可能になる。
【００７１】
（第９の実施形態）
図１１は、第９の実施形態に係る半導体装置の一部を示す断面図である。図１１において符号と部材の関係は接地導体膜２の凸部２１１を除き図１０と同じである。本実施形態では、半導体チップ１０８の接地用電極パッド１０７ａの下方となる部分に凸部２１１を有する接地導体膜２を形成した後、接地導体膜２の凸部２１１の周囲にＢＣＢ膜３を塗布する。
【００７２】
本実施形態では、第６の実施形態における埋め込み部材２００または第８の実施形態における放熱・接地用の支持体２１０を、より簡易な方法で実現するものである。すなわち、本実施形態では放熱・接地用支持体が必要となるべき部分の接地導体膜を予め厚く形成しておき、これを放熱・接地用支持体として用いることにより、第６の実施形態における接続孔及び埋め込み部材の形成工程や、第８の実施形態における開口及び支持体を形成する工程が不要となるので、第６、第８の実施形態と同様の効果を、より簡単なプロセスで実現できる。
【００７３】
（第１０の実施形態）
図１２は第１０の実施形態に係る半導体装置の一部を示す断面図である。図９において符号と部材の関係は以下の通りである。１はＳｉやガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ膜、３１はＢＣＢ膜３の一部に形成された開口部、１０３はＢＣＢ膜３上に例えばＴｉ，Ａｕを積層して形成された配線導体膜である。上記配線導体膜１０３，誘電体膜３及び接地導体膜２によりマイクロストリップ線路が構成されている。また、１０４ｂはＢＣＢ膜３の上に形成された電極パッドであり、配線導体膜１０３に接続されている。
【００７４】
ここで、本実施形態の特徴は、主面上に高周波トランジスタやパワートランジスタを有する半導体チップ１０８が、主面を上方に向けた状態で回路基板５０上に搭載されており、半導体チップ１０８と回路基板５０との間を接続するための配線接続用チップ２２０がフェースダウンで回路基板５０上にフリップチップ接続されている点である。すなわち、半導体チップ１０８の裏面と回路基板５０の接地導体膜２とが接しており、半導体チップ１０８内のトランジッスタに接続される信号用の電極パッド１０７ｂが半導体チップ１０８の主面側に形成されている。配線接続用チップ２２０は例えば半導体により構成されていて、配線接続用チップ２２０の上には、配線導体膜２２１と、この配線導体膜２２１に接続される電極パッド２２２ａ，２２２ｂとが設けられている。そして、回路基板５０上の信号用の電極パッド１０４ｂと配線接続用チップ２２０上の電極パッド２２２ｂとの間、及び半導体チップ１０８上の信号用の電極パッド１０７ｂと配線接続用チップ２２０上の電極パッド２２２ａとの間は、マイクロバンプ１０６を介してそれぞれ接続されている。すなわち、回路基板５０上の電極パッド１０４ｂと半導体チップ１０８上の電極パッド１０７ｂが、配線接続用チップ２２０上の配線導体膜２２１を利用して接続されていることになる。
【００７５】
本実施形態では、熱を発生する半導体チップ１０８が接地導体膜２に直接接しているので、半導体チップ１０８で発生する熱の放熱効果を大幅に向上させることができる。しかも、半導体チップ１０８と回路基板５０上の配線導体膜１０３とは、フリップチップ実装される配線接続用チップ２２０を介して接続されているので、インダクタとなるワイヤを使用する必要もなくなり、フリップチップ接続による優れた高周波特性を得ることができる。また、配線接続用チップ２２０上の配線２２１は、回路基板５０の接地導体膜２に対しマイクロストリップ線路を構成しているので、ワイヤボンドやリボンボンドで電極を接続するのとは異なり、ＭＦＩＣの特徴であるインピーダンスの乱れのない良好な高周波接続が可能になる。一方、配線導体膜２２１のインピーダンスは、ＢＣＢ膜３の厚み、マイクロバンプ１０６の厚み等を考慮することによって設計できる。特に、ＭＢＢ法のようなマイクロバンプの厚みの小さいフリップチップ実装技術を用いることで、より正確な設計が可能になる。
【００７６】
なお、本実施形態では設けていないが、半導体チップ１０８中にＰＨＳ（バイアホールに金属を埋め込んだヒートシンク）を形成すればさらに高い放熱効果を得ることができる。
【００７７】
なお、本実施形態では配線接続用チップ２２１上には配線導体膜２２１のみを設けたが、この配線接続用チップ２２１上に小信号トランジスタやマッチング回路等を搭載することで、より高機能なＭＦＩＣが実現できる。
【００７８】
【発明の効果】
本発明の回路基板によれば、抵抗体膜等の発熱性膜を有する回路基板又はこの回路基板を利用した半導体装置において、発熱性膜からの発熱を拡散させる手段を講じたので、発熱による局所的な誘電体膜の熱膨張が抑えられ、抵抗体膜の断裂を防止することができる。
【００７９】
本発明の半導体装置によれば、回路基板上に半導体チップを搭載してなる半導体装置において、半導体チップから速やかに接地導体部へ放熱させる手段を講じたので、パワーアンプのように大電力を扱うＭＦＩＣを容易に実現することができる。
【図面の簡単な説明】
【図１】 第１の実施形態に係る回路基板の一部を示す断面図，その変形例に係る回路基板の一部を示す断面図及びその等価回路図である。
【図２】 第２の実施形態に係る回路基板の一部を示す断面図である。
【図３】 第３の実施形態に係る回路基板の一部を示す断面図である。
【図４】 第４の実施形態に係る回路基板の一部を示す断面図である。
【図５】 第５の実施形態に係るブリッジ上の抵抗体を設けた２種類の半導体装置の一部を示す断面図である。
【図６】 第５の実施形態のうちの１つの回路基板の製造工程を示す断面図である。
【図７】 第６の実施形態に係る半導体装置の一部を示す断面図である。
【図８】 第６の実施形態に係る半導体装置の埋め込み部材とマイクロバンプとの中心位置をずらせた変形例に係る半導体装置及び半導体チップの平面図である。
【図９】 第７の実施形態に係る半導体装置の一部を示す断面図である。
【図１０】 第８の実施形態に係る半導体装置の一部を示す断面図である。
【図１１】 第９の実施形態に係る半導体装置の一部を示す断面図である。
【図１２】 第１０の実施形態に係る半導体装置の一部を示す断面図である。
【図１３】 従来のＭＦＩＣの一部を示す断面図である。
【符号の説明】
１ 基板
２ 接地導体膜（接地導体部）
３ ＢＣＢ膜（誘電体膜）
４ 放熱用導体膜
５ 層間絶縁膜
６ 抵抗体膜（発熱性膜）
７ 配線導体膜
８ 埋め込み導体部
１０ 凹部
１２ 層間絶縁膜
２０ トンネル部
２１ 埋め込みフォトレジスト膜
５０ 回路基板
１０４ａ 接地用電極パッド
１０４ｂ 信号用電極パッド
１０５ 光硬化性樹脂
１０６ マイクロバンプ
１０７ａ 接地用電極パッド
１０７ｂ 信号用電極パッド
１０８ 半導体チップ
１１１ 上部電極
２００ 埋め込み部材
２０１ 埋め込み部材兼バンプ
２１０ 支持体
２１１ 凸部
２２０ 配線接続用チップ
２２１ 配線導体膜
２２２ａ，２２２ｂ 電極パッド
【発明の属する技術分野】
本発明はマイクロストリップ線路を用いた回路基板、及びチップ実装を用いた半導体装置と実装方法に関するものであり、特に準ミリ波〜ミリ波領域で使用する高周波半導体装置およびその集積回路に関するものである。
【０００２】
【従来の技術】
近年、情報通信分野の進展は著しく、扱う周波数帯もマイクロ波帯からミリ波帯へとより高い周波数への展開が図られている。それに伴ってこれらの通信機器に用いられるトランジスタの高速化も著しく、最近ではヘテロ接合化合物半導体トランジスタなどで１００ＧＨｚを越えるカットオフ周波数をもつデバイスが実現されている。ところが、このようなマイクロ波〜ミリ波の高周波になると、トランジスタ特性もさることながら、回路実現のための実装方法が問題になる。たとえば実装工程を経た後に寄生容量や寄生インダクタンスが新たに生じることが多く、これらの寄生成分が通信機器に与える影響は周波数に比例して大きくなるため、高周波になればなるほどこれら寄生リアクタンス成分を小さく抑える必要がある。また、マイクロ波〜ミリ波の周波数帯を扱う通信機器においては、回路を構成する部材間に存在する接続要素等の寸法が波長に対して無視できない大きさとなるので、設計時には構成要素の物理的寸法を十分考慮する必要が生じる。また、当然のことながら、受動素子や線路などの回路部品には極めて正確な精度が要求される。
【０００３】
このような問題に対処しながら、低コスト・高性能で、かつ応用範囲の広い準ミリ波〜ミリ波半導体集積回路を実現するための従来技術として、非特許文献１等に示されるＭＦＩＣ(Millimeter-wave Flip-chip IC)と呼ばれる技術が提案されている。この技術はマイクロバンプボンディング法（以下ＭＢＢ法と書く）とよばれるフリップチップ実装技術を用いて寄生効果を抑えたＩＣ（モジュール）技術であり、半導体プロセスの精密性・量産性を活かしながら設計自由度をも確保し、高性能なミリ波帯ＩＣを低コストで実現できるのが特徴である。
【０００４】
図１３は、このＭＦＩＣの構造の一部を示す断面図である。同図において、符号と部材の関係は以下の通りである。５５０は回路基板、５００はＳｉ等の基板、５０１は基板５００の主面上に形成されたＡｕ膜からなる接地導体膜、５０２はＳｉＯ2膜からなる誘電体膜、５０３は誘電体膜５０２上に導電性材料を堆積した後パターニングして形成された第１の配線導体膜をそれぞれ示す。上記第１の配線導体膜５０３，接地導体膜５０１及び誘電体膜５０２によりマイクロストリップ線路が構成されている。なお、５０４は第１の配線導体膜５０３中の電極パッドを示す。また、回路基板５５０上の配線導体膜５０３中には、ＮｉＣｒからなる抵抗体膜５０９が介設されている。また、回路基板５５０上には、第１の配線導体膜５０３を下部電極とし、ＳｉＮからなる層間絶縁膜５１０を容量部とし、Ａｕからなる第２の配線導体膜５１１を上部電極とするＭＩＭ構造のキャパシタ５１２が形成されている。さらに、誘電体膜５０２の一部に形成されたバイアホールに上記第２の配線導体膜５１１を構成する金属が埋め込まれてなる埋め込み部材５１３が設けられており、この埋め込み部材５１３を介して第２の配線導体膜５１１が接地導体膜５０１に接続されている。
【０００５】
そして、回路基板５５０には、化合物半導体等で構成された高周波トランジスタを内蔵する半導体チップ５０８が主面側を下方に向けた状態でフリップチップ接続されている。すなわち、半導体チップ５０８の主面側には電極パッド５０７が設けられており、この電極パッド５０７と回路基板５５０上の電極パッド５０４とがマイクロバンプ５０６を介して接続されている。
【０００６】
なお、半導体チップ５０８と回路基板５５０との間には光硬化性絶縁樹脂５０５が介在しており、この光硬化性絶縁樹脂５０５により半導体チップ５０８が回路基板５５０上に固定され、かつ光硬化性絶縁樹脂５０５の収縮力によりマイクロバンプ５０６による接続状態が強固なものとなっている。このようなフリップチップ実装法はＭＢＢ法とよばれ、実装後のバンプの高さが数μｍ以下と非常に小さくでき、かつ信頼性が高いのが特徴である。
【０００７】
以上のように、ＭＦＩＣはＭＢＢ法によるフリップチップ実装技術を利用することにより、マイクロバンプ５０６の厚みを数μｍ以下にすることができるので、マイクロバンプ５０６が介在することによる寄生インダクタンスは極めて低いレベル（数ｐＨ）に抑えることができ、ミリ波帯においても十分使用できる。また、ＭＦＩＣ内のマイクロストリップ線路は半導体プロセスを用いて作製できるので、アルミナ基板等の上に印刷技術を応用して配線を行う通常のハイブリッドＩＣに比べてはるかに高精度のパターニングが実現できる。すなわち、図１３に示されるように、半導体プロセスでマイクロストリップ線路だけでなく抵抗体やＭＩＭキャパシタのような受動素子を基板上に集積することが可能である。さらに、同じく半導体プロセスを用いるＭＭＩＣ(Millimeter-wave Monoloithic IC)に比べても、ＭＦＩＣにおいては、受動回路を化合物半導体基板上ではなくＳｉ等の安価な基板上に形成できるので大幅な低コスト化が可能になる。
【０００８】
しかし、ＭＦＩＣでは薄膜誘電体膜を用いてマイクロストリップ線路を用いるために、マイクロストリップ線路の損失が比較的大きくなるという問題があった。そこで、非特許文献２等に示されるように、マイクロストリップ線路を構成する誘電体膜５０２にＢＣＢ（ベンゾシクロブテン）等の有機膜を用いるという技術が提案されている。ＢＣＢは液状の原材料を基板表面にスピンコートしてベーキングするという簡単な工程で誘電体膜を容易に形成できる。しかも、ＢＣＢ膜の誘電損失はＣＶＤ等で作製したＳｉＯ2に比べて１桁近く低く、ＳｉＯ2より厚い膜（１０μｍ以上）が容易に作製できる。膜厚が厚ければ同一インピーダンスを実現する線路幅が広くなるので、線路の抵抗成分が小さくなり、損失が低減する。すなわち、ＢＣＢを用いることでＭＦＩＣ基板の生産性が大きく向上するだけでなく、誘電損失も導体損失も減らすことができ、ＭＦＩＣのマイクロストリップ線路の損失を大きく低減することができる。
【０００９】
【非特許文献１】
電子情報通信学会1994年秋季大会講演論文集第３９項
【００１０】
【非特許文献２】
電子情報通信学会1996年総合大会講演論文集エレクトロニクス１巻第７８項
【００１１】
【発明が解決しようとする課題】
しかしながら、ＢＣＢ膜等の有機樹脂膜を用いたＭＦＩＣによると上記の問題は解決できるが、以下に示すような新たな問題が発生する。
【００１２】
第１の問題は、抵抗体膜が断裂することである。ＭＦＩＣ基板上の抵抗体はＮｉＣｒ等の金属薄膜を所望の抵抗値になるようにパターンニングして形成されるが、その厚さは後述する理由により数１０ｎｍ〜数１００ｎｍと非常に薄い。一方、その下部にある有機樹脂は熱伝導率が低く、熱が逃げにくい性質を持っている。従って実使用状態で抵抗体膜に電流を流して抵抗が発熱した際、熱が逃げにくいため抵抗体下方の有機樹脂膜の温度が局部的に上昇する。この温度上昇により有機樹脂膜が熱膨張して厚みが増すために、薄く堅い抵抗体膜の発熱する中央部が下から押し上げられる形になり、つまり抵抗体膜が曲げ応力を受ける。また、一般的に有機樹脂の熱膨張率は大きいので、抵抗体が引っ張り応力を受ける。このような曲げ応力や引っ張り応力によって、抵抗体が断裂を起こしてしまうという問題があった。
【００１３】
我々の実験では、例えば厚みが２６μｍのＢＣＢ膜の上に大きさ５０μｍ×５０μｍ、厚さ１００ｎｍのＮｉＣｒ膜で抵抗体膜を形成した場合、わずか数ｍＡの電流を流すと断線してしまうことが分かった。抵抗体膜の膜厚を厚くすることで断裂を起こしにくくすることも考えられるが、そうすると抵抗体膜のシート抵抗値が小さくなってしまうため同じ抵抗値を実現するのに長いパターンが必要になる。ところが、抵抗体膜の長さがあまりに長くなるとインダクタンスなどの寄生成分の増加を招いてしまうので、膜厚増加には限度がある。
【００１４】
第２の問題も、有機樹脂膜の放熱性の悪さに起因する半導体チップの温度上昇の問題である。ＭＦＩＣのたとえばパワーアンプ等への応用を考えた場合、パワーアンプの最高電力値を上昇させるのに、半導体チップからの発熱をどれだけ放熱できるかが大きな鍵となるが、従来の半導体装置のごとくフェースダウンで実装された半導体チップの下方に熱伝導率が低い有機樹脂膜が存在していると、熱が放散せず、半導体装置チップの温度が過上昇して、トランジスタ等の特性を悪化させるおそれがあった。
【００１５】
本発明の第１の目的は、抵抗体膜の発熱を効率よく放散させる手段を講じることより、抵抗の断裂のない、信頼性の高い回路基板を提供することにある。
【００１６】
本発明の第２の目的は、ＭＦＩＣ基板の構成および実装方法を改良することにより、実装チップの放熱特性を向上させ、パワーアンプのように大電力を扱うことのできるＭＦＩＣを実現することにある。
【００１７】
【課題を解決するための手段】
本発明の第１の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され一部に厚みの薄い凹部を有する誘電体膜と、上記誘電体膜の凹部において上記誘電体膜の上で上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜とを備えている。
【００１８】
これにより、発熱性膜が誘電体膜の薄くなった部分を挟んで接地導体部に対抗しているので、発熱性膜からの熱が接地用導体膜に拡散し、発熱性膜の下方における誘電体膜の局部的な熱膨張が抑制される。また、誘電体膜の厚みが薄くなっているので、熱膨張による誘電体膜の厚みの増大量が小さくなり、発熱性膜が受ける曲げ応力等は極めて小さいものとなる。したがって、以上の２つの作用により、発熱性膜の断裂が防止される。
【００１９】
また、本発明の第２の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され、一部が全厚みに亘って除去されてなる凹部を有する誘電体膜と、上記誘電体膜の凹部内の上記接地用導体部を少なくとも覆うように形成された層間絶縁膜と、上記誘電体膜の凹部において上記層間絶縁膜の上に上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜とを備えている。
【００２０】
これにより、発熱性膜の下方には誘電体膜が存在していないので、誘電体膜の局部的な熱膨張による発熱性膜の断裂は生じることがない。ただし、発熱性膜の下方には、接地用導体膜とのショートを回避すべく層間絶縁膜が存在するが、この層間絶縁膜の厚みは極めて薄くてもよく、材質も熱伝導率の高いものや熱膨張率の小さなものを選択できるので、発熱性膜の受ける熱応力を極めて小さくすることが可能となる。したがって、発熱性膜の断裂がより確実に防止される。
【００２１】
本発明の第３の回路基板は、なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成され一部に凹部を有する誘電体膜と、上記誘電体膜の上で上記凹部を跨ぎ両端で上記誘電体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜と、上記発熱性膜に接続された配線導体膜とを備えている。
【００２２】
本発明の第４の回路基板は、少なくとも一部に接地用導体部を有する基板と、上記接地用導体部の上に形成された誘電体膜と、上記誘電体膜の上に形成され、一部が除去されて断線するように形成された配線導体膜と、上記配線導体膜の断線している部分を跨ぎ両端で上記配線導体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜とを備えている。
【００２３】
第３又は第４の回路基板により、発熱性膜で発生する熱は空間に放出されるので、熱の放散機能が大きくなる。また、空間を介して発熱性膜に対峙している誘電体膜が多少局部的に熱膨張したとしても、誘電体膜とは接していない発熱性膜が熱膨張による応力を受けることはない、したがって、発熱性膜の断裂がより確実に防止される。
【００２４】
上記層間絶縁膜は、酸化シリコン，窒化シリコン及び酸窒化シリコンのうち少なくともいずれか１つにより構成されていることにより、層間絶縁膜が、下方の誘電体膜の局部的な熱膨張に対する抗力の大きいかつ熱膨張率の小さい膜で構成されるので、発熱性膜の断裂が効果的に防止される。
【００２５】
上記誘電体膜は有機樹脂、特に、ＢＣＢ（ベンゾシクロブテン）、ポリイミド、アクリルのうち少なくともいずれか１つにより構成されていることにより、損失の少ないマイクロストリップ線路が得られる。そして、これらの有機樹脂からなる誘電体膜は熱伝導率が低いので、発熱性膜の下地となる部分では、局部的熱膨張を生じて発熱性膜の断裂を招きやすいが、上記各回路基板の作用により、発熱性膜の断裂が防止される。
【００２６】
【発明実施の形態】
（第１の実施形態）
第１の実施形態は、放熱用導体膜によって発熱性膜で発生した熱を広い範囲に放散させるようにした回路基板の構造に関するものである。
【００２７】
図１（ａ）は、第１の実施形態に係る回路基板５０の一部を示す断面図である。図１（ａ）において符号と部材の関係は以下の通りである。１はＳｉやガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ（ベンゾシクロブテン）からなる第１の誘電体膜としてのＢＣＢ膜、４はＢＣＢ膜３の上にたとえばＴｉ，Ａｕを積層してなる放熱用導体膜、５は放熱用導体膜４の上に形成され後述の抵抗体膜と放熱用導電膜４とを電気的に絶縁するための例えばシリコン酸化膜からなる第２の誘電体膜としての層間絶縁膜、６は所定の抵抗値になるようにパターニングされた例えばＮｉＣｒからなる発熱性膜である抵抗体膜、７は例えばＴｉ，Ａｕを積層してなる配線導体膜である。上記配線導体膜７と、ＢＣＢ膜３と、層間絶縁膜５と、接地導体膜２とによりマイクロストリップ線路が構成されている。また、配線導体膜７と抵抗体膜６とは任意の２カ所において互いに接続されており、抵抗体膜６のうち配線導体膜との２つの接続部の間の領域が実質的に抵抗体Ｒ１として機能している。以下、この領域を実質抵抗部という。
【００２８】
本実施形態では、抵抗体膜６の下方に薄い層間絶縁膜５を挟んで放熱用導体膜４が設けられているので、抵抗体膜６に電流が流れて発熱を生じた場合、この熱は放熱用導体膜４全体からその周囲に速やかに拡散されるため、ＢＣＢ膜３が局所的に急激な温度上昇することがない。すなわち、抵抗体膜６の下地膜となっているＢＣＢ膜３は熱伝導率が低いので、抵抗体膜６で発生した熱によってＢＣＢ膜３が局所的に加熱されると、その部分だけが急激に熱膨張するために抵抗体膜６に局部的に大きな応力（特に曲げ応力）が作用して、抵抗体膜６が断裂するおそれがある。しかし、本実施形態のごとく、抵抗体膜６の下方において層間絶縁膜５とＢＣＢ膜３との間に放熱用導体膜４を介在させることにより、抵抗体膜６から下方に伝導する熱が速やかに広範囲に拡散してしまうので、放熱性に乏しいＢＣＢ膜３への熱の局所集中を緩和することができ、ＢＣＢ膜３の局部的な熱膨張を抑制することができる。よって、抵抗体膜６に作用する曲げ応力等が小さくなり、抵抗体膜６の断裂を有効に防止することができる。
【００２９】
本実施形態の効果を顕著にするために、つまり抵抗体膜６の熱を速やかに放熱用導体膜４に伝えるためには、層間絶縁膜５の厚さを電気的絶縁性を保てる範囲内でできる限り薄くしておくことが好ましい。また、層間絶縁膜５の厚みが薄いことは、層間絶縁膜５自体の熱膨張により抵抗体膜６にストレスを与えないためにも好ましい。
【００３０】
また、平面的に見たときの放熱用導体膜４の存在範囲は、抵抗体膜６の実質抵抗部と少なくとも一致する領域、できれば実質抵抗部を含みさらに広い領域であることが好ましく、放熱用導体膜４をこのように広く形成することによって、抵抗体膜６から発する熱を有効に放熱することができる。
【００３１】
次に、図１（ｂ）は、第１の実施形態の変形例に係る回路基板５０の構造を示す断面図である。図１（ｂ）に示すように、基板１の上には、接地導体膜２と、ＢＣＢ膜３と、放熱用導体膜４と、層間絶縁膜５と、抵抗体薄膜６と、３つの部分７ａ，７ｂ，７ｃからなる配線導体膜７とが形成されている。これらの部材を構成する材料は図１（ａ）に示す回路基板５０についてすでに説明したものとほぼ同じであるが、層間絶縁膜５については、後述するキャパシタの容量を考慮して誘電率の高いシリコン窒化膜により構成することが好ましい場合もある。
【００３２】
図１（ｂ）に示す構造の特徴は、ＢＣＢ膜３の上において、放熱用導体膜４と配線導体膜７ｂとが埋め込み部材９を介して接続されており、放熱用導体膜４の一部が配線としても機能するように構成されている点と、配線導体膜７ｃを上部電極とし層間絶縁膜５を容量部とし放熱用導体膜４を下部電極とするキャパシタＣ１が構成されている点である。なお、上記図１（ａ）に示す回路基板５０の構造と同様に、放熱用導体膜４の上方において、層間絶縁膜５の上に抵抗体膜６が形成されており、両端でそれぞれ配線導体膜７ａ，７ｂに接続されている。
【００３３】
図１（ｃ）は、図１（ｂ）に示す回路基板５０の等価回路図である。図１（ｂ），１（ｃ）に示すように、配線導体膜７の２つの点Ｘ−Ｙ間に抵抗素子Ｒ１とキャパシタＣ１とが介設された構造となっている。
【００３４】
本実施形態では、放熱用導体膜４が抵抗体膜６の発熱を放散する機能を有するとともに、ある部分では配線として機能し、他のある部分ではキャパシタの下部電極として機能している。したがって、放熱用導体膜の利用用途の拡大を図ることができる。
【００３５】
なお、変形例を含む本実施形態では接地導体膜２の上に第１の誘電体膜としてＢＣＢ膜３を設けているが、本発明は斯かる実施形態に限定されるものではなく、ＢＣＢ膜３の代わりに、熱伝導率の低い材質例えば有機樹脂などからなる誘電体膜を設けた場合にも、放熱用導体膜を設けることにより、上方の発熱性膜の断裂を防止するという効果が得られる。これは、後述の各実施形態についても同様である。
【００３６】
また、変形例を含む本実施形態及び後述の第２〜第５の実施形態において、発熱性膜は抵抗体として機能させるために設けたものに限定されるものではない。配線や電極として使用すべく設けた導体膜においても、材質や形状によって全体あるいは局部的に大きな熱を生じることがあり、その場合にも本発明の放熱用導体膜を設けることで、下地の局部的な熱膨張による当該導体膜自身の断裂を有効に防止することができる。
【００３７】
さらに、変形例を含む本実施形態及び後述の第２の実施形態において、層間絶縁膜５が基板上の全面に形成されているが、必ずしも層間絶縁膜が全面に形成されている必要はなく、図１（ａ）に示す断面以外の部分において、配線導体膜７と、ＢＣＢ膜３と、接地導体膜２とによりマイクロストリップ線路が構成されていてもよいものとする。
【００３８】
また、後述の第２の実施形態においても同様であるが、抵抗体膜６と放熱用導体膜４との間に介設される層間絶縁膜５の材質は、シリコン酸化膜やシリコン窒化膜に限定されるものではない。ただし、この層間絶縁膜５（第２の誘電体膜）の材質は、第１の誘電体膜（ＢＣＢ膜３）よりも高い熱伝導率を有していることが好ましい。
【００３９】
（第２の実施形態）
第２の実施形態は、発熱性膜からの熱を放熱用導体膜から広く拡散するとともに、熱伝導を利用してさらに効果的に熱を逃すようにした回路基板の構造に関するものである。
【００４０】
図２は、第２の実施形態に係る回路基板５０の一部を示す断面図である。図２に示すように、本実施形態に係る回路基板５０の構造は、上記第１の実施形態における図１（ａ）に示す回路基板５０の構造とほぼ同じであるが、本実施形態に係る回路基板５０の特徴は、放熱用導体膜８と接地導体膜２とが埋め込み部材８により接続されている点である。すなわち、ＢＣＢ膜３に形成された接続孔内に放熱用導体膜４を構成するＴｉ，Ａｕが埋め込まれており、この埋め込み部材８を介して放熱用導体膜４と接地導体膜２とが熱伝導率の高い材料からなる埋め込み部材８により接続されていることになる。図２に示す回路基板５０のその他の部分の構造は、図１（ａ）についてすでに説明した通りなので、図２については説明を省略する。
【００４１】
上述の第１の実施形態では、抵抗体膜６からの発熱を放熱用導体膜４全体から広い範囲に放散することでＢＣＢ膜３への熱の局所集中を防ぎ、局所的なＢＣＢ膜３の熱膨張を防止するものであったが、本実施形態では、上記第１の実施形態よりも一歩進んで、この熱をさらに迅速に外部に逃がしてしまうものである。すなわち、放熱用導体膜４がさらに大きなヒートシンクとなる接地導体膜２に接続されているため、放熱用導体膜４に伝わった熱は速やかにこのヒートシンクに逃がされ、抵抗体膜６付近のＢＣＢ膜３の温度上昇はほとんど起こらない。すなわち、基板１にＳｉや金属等の熱伝導率の高い材料を用いるといっそう効果的である。
【００４２】
（第３の実施形態）
第３の実施形態は、上述の第１，第２の実施形態における回路基板の構造よりも簡単な構造で、上述の第１，第２の実施形態と同等あるいはそれ以上の放熱効果を得るための回路基板の構造に関するものである。
【００４３】
図３は、第３の実施形態に係る回路基板５０の一部を示す断面図である。図３において符号と部材の関係は、第１の実施形態における図１に示す関係と同様である。ただし、本実施形態では第１および第２の実施形態で用いた放熱用導体４も、これと抵抗体膜６を絶縁する層間絶縁膜５も設けられていない。つまり、ＢＣＢ膜３と抵抗体膜６及び配線導体膜７とは直接接触している。そして、本実施形態の特徴は、抵抗体膜６の直下方におけるＢＣＢ膜３の厚みが他に比べて薄くなった凹部１０が形成されており、この凹部１０におけるＢＣＢ膜３の上に抵抗体膜６が形成されている点である。すなわち、この薄くなった部分を介して抵抗体膜６の発熱を速やかに接地導体膜２に逃がすように構成されている。
【００４４】
本実施形態では、発熱性膜である抵抗体膜６と接地導体膜２とを近接させたことにより、第１、第２の実施形態において用いた放熱用導体膜の機能を接地導体膜２が果たすため、より簡単な構造で上記各実施形態と同様の効果を得ることができる。
【００４５】
本実施形態において、抵抗体膜６の直下方におけるＢＣＢ膜３の厚さは、熱が速やかに接地導体膜に伝わるようにできる限り薄いことが好ましい。また、抵抗体膜６の直下方におけるＢＣＢ膜３の厚みが薄いことにより、ＢＣＢ膜３の熱膨張した部分と熱膨張していない部分との厚みの差が小さくなるので、ＢＣＢ膜３の局部的な熱膨張によって抵抗体膜６が受ける曲げ応力等も低減される。
【００４６】
（第４の実施形態）
第４の実施形態は、第３の実施形態と同様の効果を別の構成で実現しようとするものである。
【００４７】
図４は第４の実施形態に係る回路基板５０の一部を示す断面図である。図４に示すように、本実施形態の回路基板５０の構造は、上記第３の実施形態における図３に示す回路基板５０の構造において、抵抗体膜６の直下方におけるＢＣＢ膜３を除去するとともに、抵抗体膜６と接地導体膜２との間にシリコン窒化膜からなる層間絶縁膜１２を介在させたものである。すなわち、抵抗体膜６で発生した熱を層間絶縁膜１２を介して接地導体膜２に逃すようにしている。
【００４８】
本実施形態では、第３の実施形態に比べ、発熱性膜である抵抗体膜６と接地導体膜２との間に層間絶縁膜１２のみを介在させているので、この層間絶縁膜１２を構成するための材料としてＢＣＢ膜３よりも熱伝導率の高い絶縁材料を選択して（本実施形態ではシリコン窒化膜）使用することで、第３の実施形態に係る回路基板５０の構造よりもさらに高い放熱効果を発揮することができる。また、層間絶縁膜１２の材質を自由に選ぶことができるため、より薄膜化が容易となり、この第２の誘電体膜を薄くすることにより第３の実施形態よりも効果的に放熱することが可能になる。
【００４９】
（第５の実施形態）
第５の実施形態は、発熱性膜である抵抗体膜の下方をトンネル状にすることにより熱放散機能を高めるようにした回路基板の構造に関する。図５（ａ）及び図５（ｂ）は、本実施形態における回路基板５０の２つのタイプを示す断面図である。いずれの場合にも、シリコン，ガラス等からなる基板１の上にＡｕ等からなる接地導体膜２が形成され、さらに接地導体膜２の上にＢＣＢ膜３が形成されている点は同じである。
【００５０】
ここで、図５（ａ）に示すタイプの回路基板５０においては、ＢＣＢ膜３の一部に凹部が形成され、抵抗体膜６は凹部を跨いで両端でＢＣＢ膜３に支持されるように形成されている。そして、抵抗体膜６は、その両端部において抵抗体膜の上にオーバーラップして形成されている配線導体膜７ａ，７ｂに接続されている。つまり、この２つの接続部の間の領域において抵抗体膜６の下方にトンネル部２０が形成されている。
【００５１】
また、図５（ｂ）のタイプの回路基板５０においては、抵抗体膜６がその両端部で配線導体膜７ａ，７ｂの上にオーバーラップするように形成されている。つまり、ＢＣＢ膜３の上面はフラットに形成されているが、抵抗体膜６の下方において配線導体膜の存在しない部分がトンネル部２０となっている。
【００５２】
図５（ａ）及び図５（ｂ）に示す２つのタイプの回路基板５０のいずれにおいても、発熱性膜である抵抗体膜６の下方がトンネル部２０となっていて、ＢＣＢ膜３そのものが存在しないので、ＢＣＢ膜３の局部的な加熱による熱膨張が極めてわずかであり、かつ局部的な熱膨張が生じても抵抗体膜６がされによって曲げ応力等を受けることがない。したがって、ＢＣＢ膜３の局部的な熱膨張による抵抗体膜６の断裂を確実に防止することができる。
【００５３】
次に、図６（ａ）〜図６（ｃ）を参照しながら、上記図５（ｂ）に示す回路基板５０の製造工程の概略的に説明する。
【００５４】
まず、図６（ａ）に示すように、Ｓｉ，ガラス等からなる基板１の上にＡｕ等を全面に堆積して接地導体膜２を形成し、接地導体膜２の全面上にＢＣＢ膜３を２６μｍ程度の厚みで形成する。そして、ＢＣＢ膜３の上にＡｕ等の膜を堆積した後これをパターニングして、所定の距離を隔てて２つの部分７ａ，７ｂに分かれる配線導体膜７を形成する。さらに、その上にフォトレジスト膜を堆積した後これをエッチバックして、２つの配線導体膜７ａ，７ｂの間に埋め込みフォトレジスト膜２１を残す。
【００５５】
次に、図６（ｂ）に示すように、基板の全面上にＮｉＣｒ膜を堆積した後これをパターニングして、配線導体膜７ａ，７ｂ及び埋め込みフォトレジスト膜２１に跨る抵抗体膜６を形成する。このとき、抵抗体膜６は両端部で配線導体膜７ａ，７ｂに接続された状態となっている。
【００５６】
次に、図６（ｃ）に示すように、埋め込みフォトレジスト膜２１をリフトオフ法により選択的に除去することにより、抵抗体膜２０の下方にトンネル部２０を形成する。
【００５７】
なお、図５（ａ）のタイプの回路基板５０は、上記図６（ａ）〜６（ｃ）に示す製造工程とほぼ同様の製造工程によって形成される。すなわち、あらかじめＢＣＢ膜の一部に凹部を形成し、その凹部にフォトレジスト膜を埋め込んだ後、抵抗体膜を形成し、さらに、抵抗体膜の上に配線導体膜を形成するという手順により形成することができる。
【００５８】
（第６の実施形態）
第６の実施形態以下の実施形態は、回路基板上に半導体チップをフリップチップ実装するようにした半導体装置の構成において、半導体チップの放熱特性を向上するための構成に関するものである。
【００５９】
図７は、第６の実施形態に係る半導体装置の一部を示す断面図である。図７において符号と部材の関係は以下の通りである。回路基板５０において、１はＳｉ，ガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ膜、１０４ａ、１０４ｂはボンディング用の電極パッドであり、中央の電極パッド１０４ｂは、図７に示す断面以外の部分において、誘電体膜３上のたとえばＴｉ，Ａｕの積層膜で構成される配線導体膜に接続されている。この配線導体膜は、誘電体膜３、接地導体膜２とともにマイクロストリップ線路を構成している。また、図中両端の電極パッド１０４ａは、ＢＣＢ膜３に形成された接続孔にＡｕ等の金属を埋め込んでなる埋め込み部材２００を介して接地導体膜２に接続されている。この埋め込み部材２００を介して電極パッド１０４ａと接地導体膜２とが電気的に接続されていると同時に、ＢＣＢ膜３上で電極パッド１０４ａが機械的にも安定に固定されている。
【００６０】
一方、回路基板５０上に搭載される半導体チップ１０８は大電力用トランジスタが内蔵されている。半導体チップ１０８には、接地用の電極パッド１０７ａと、回路基板５０上の受動素子との接続用の電極パッド１０７ｂが設けられており、この電極パッド１０７ａ，１０７ｂと回路基板５０上の電極パッド１０４ａ，１０４ｂとの間に、それぞれ接続用のマイクロバンプ１０６が介在している。そして、半導体チップ１０８は、マイクロバンプ１０６を介して、例えば図示はしていないが光硬化型樹脂の収縮力を利用したフリップチップ実装法により回路基板５０に接続されている。
【００６１】
本実施形態の特徴は、上記埋め込み部材２００，電極パッド１０４ａ及びマイクロバンプ１０６により、半導体チップ１０８で発生した熱を接地導体膜２に逃すための放熱用部材が構成されている点である。すなわち、本実施形態では、半導体チップ１０８の接地用の電極パッド１０７ａはマイクロバンプ１０６を介して基板上の電極パッド１０４ａに接続され、この電極パッド１０４ａは埋め込み部材２００を介して接地導体膜２に接続されているので、通電時の半導体チップ１０８からの発熱は、埋め込み部材２００を介して速やかに接地導体膜２に逃がされる。ＭＢＢ法で実装した場合、マイクロバンプ１０６の厚みは５μｍ以下程度に非常に薄くできるので、電極パッド１０７ａから接地導体膜２に至る経路全体の熱抵抗を小さくすることは容易であり、放熱効率は極めて良い。特に、基板をＳｉ等の放熱にすぐれた材料を用いることで、さらに効率よく放熱することが可能になる。このような構成とすることで、従来応用が難しいとされていたパワーアンプ等の大電力を扱う回路もＭＦＩＣで実現することが可能になる。パワーアンプに使用されるＧａＡｓ基板は放熱性が悪いことから、ＧａＡｓ基板上にパワートランジスタを搭載した半導体装置においては、従来ＧａＡｓ基板の裏面を冷却板に接続する構造を採っているが、本実施形態のように主面側の接地用電極パッド１０７ａを介して半導体チップ内の熱を接地用導体膜に逃す構成を採ることで、容易にＭＦＩＣ化を図ることができる。
【００６２】
なお、図７に示す構造では、回路基板５０の埋め込み部材２００がマイクロバンプ１０６の直下方に位置しているが、本発明は斯かる構造に限定されるものではなく、埋め込み部材２００は回路基板５０の電極パッド１０４ａにさえ接続されいれば、熱伝導により半導体チップ１０８からの熱を接地導体膜に逃すことができる。
【００６３】
図８（ａ）は、マイクロバンプ１０６と埋め込み部材２００との中心の平面位置が食い違っている場合の回路基板５０の平面図である。このような構造でも、接地用の電極パッド１０４ａの下方に形成された埋め込み部材２００を介して、半導体チップ１０８の熱が接地導体膜１０２に逃されることがわかる。ただし、熱を効果的に逃すには、図８（ａ）に示すように、マイクロバンプ１０６と埋め込み部材２００とが平面的に見てオーバーラップしていることが好ましい。
【００６４】
なお、本実施形態及び後述の各実施形態において、信号用の電極パッド１０７ｂと回路基板５０上の信号用電極パッド１０４ｂとの間にはマイクロバンプ１０６が介在しているが、本発明の効果を発揮する上で両者間にマイクロバンプは必ずしも必要ではなく、直接電極パッド同士が接続されていてもよい。
【００６５】
また、図８（ｂ）は半導体チップ１０８の構造例を示す平面図である。同図に示されるように、パワートランジスタは、ゲート電極，ドレイン電極及びソース電極により構成されている。そして、図７中の電極パッド１０７ａは図８（ｂ）に示すソース電極に接続されるソースパッドであり、図７中の電極パッド１０７ｂは図８（ｂ）に示すドレイン電極に接続されるドレインパッドである。なお、ゲート電極に接続されるゲートパッドは図７には図示されていない。
【００６６】
（第７の実施形態）
図９は、第７の実施形態に係る半導体装置の一部を示す断面図である。図９において符号と部材の関係は埋め込み部材兼バンプ２０１を除き図７と同じである。本実施形態では、ＢＣＢ膜３に形成された接続孔に埋め込む金属膜を厚めにしてＢＣＢ膜３の上面よりも上方に突出する埋め込み部材兼バンプ２０１を形成しておき、半導体チップ１０８をフリップ実装したときに、信号接続用の電極パッド１０７ｂがマイクロバンプを介して回路基板５０上の電極パッド１０４ｂに接続されると同時に、接地用の電極パッド１０７ａが埋め込み部材兼バンプ２０１に接続されるようにしたものである。すなわち、本実施形態では、この埋め込み部材兼バンプ２０１により、放熱用部材が構成されている。
【００６７】
本実施形態では、上記第６の実施形態における埋め込み部材２００，電極パッド１０４ａ及びマイクロバンプ１０７ａが一体化された埋め込み部材兼バンプ２０１を設けた構造となっているので、第６の実施形態と同様の効果をより簡易なプロセスで得ることができる。
【００６８】
なお、電極パッド１０７ｂ−１０４ｂ間に設けるマイクロバンプ１０６を弾力性のある材料で構成することにより、半導体チップ１０８と回路基板５０との間の３カ所における接触を確保するための各部の高さの調整は容易となる。
【００６９】
（第８の実施形態）
図１０は、第８の実施形態に係る半導体装置の一部を示す断面図である。図１０において符号と部材の関係は放熱・接地用支持体２１０を除き図７と同じである。本実施形態では、接地導体膜２のうち半導体チップ１０８の接地用の電極パッド１０７ａの下方となる部分の上に、接地と放熱のための導電性材料からなる支持体２１０を形成する。そして、この支持体２１０を形成した後、ＢＣＢ膜３を塗布する。支持体２１０の厚みをＢＣＢ膜３と電極パッド１０４ｂとの合計厚みと同じ程度にしておくことで、他の電極と同時にマイクロバンプを介してフリップチップ実装できる。
【００７０】
本実施形態では、横断面積の大きい導電性材料からなる支持体２１０を設けることで、第６および第７の実施形態よりもさらに強固で安定なチップの支持と熱放散が可能になる。
【００７１】
（第９の実施形態）
図１１は、第９の実施形態に係る半導体装置の一部を示す断面図である。図１１において符号と部材の関係は接地導体膜２の凸部２１１を除き図１０と同じである。本実施形態では、半導体チップ１０８の接地用電極パッド１０７ａの下方となる部分に凸部２１１を有する接地導体膜２を形成した後、接地導体膜２の凸部２１１の周囲にＢＣＢ膜３を塗布する。
【００７２】
本実施形態では、第６の実施形態における埋め込み部材２００または第８の実施形態における放熱・接地用の支持体２１０を、より簡易な方法で実現するものである。すなわち、本実施形態では放熱・接地用支持体が必要となるべき部分の接地導体膜を予め厚く形成しておき、これを放熱・接地用支持体として用いることにより、第６の実施形態における接続孔及び埋め込み部材の形成工程や、第８の実施形態における開口及び支持体を形成する工程が不要となるので、第６、第８の実施形態と同様の効果を、より簡単なプロセスで実現できる。
【００７３】
（第１０の実施形態）
図１２は第１０の実施形態に係る半導体装置の一部を示す断面図である。図９において符号と部材の関係は以下の通りである。１はＳｉやガラス等からなる基板、２は基板１の上に形成された例えばＡｕからなる接地導体膜、３はＢＣＢ膜、３１はＢＣＢ膜３の一部に形成された開口部、１０３はＢＣＢ膜３上に例えばＴｉ，Ａｕを積層して形成された配線導体膜である。上記配線導体膜１０３，誘電体膜３及び接地導体膜２によりマイクロストリップ線路が構成されている。また、１０４ｂはＢＣＢ膜３の上に形成された電極パッドであり、配線導体膜１０３に接続されている。
【００７４】
ここで、本実施形態の特徴は、主面上に高周波トランジスタやパワートランジスタを有する半導体チップ１０８が、主面を上方に向けた状態で回路基板５０上に搭載されており、半導体チップ１０８と回路基板５０との間を接続するための配線接続用チップ２２０がフェースダウンで回路基板５０上にフリップチップ接続されている点である。すなわち、半導体チップ１０８の裏面と回路基板５０の接地導体膜２とが接しており、半導体チップ１０８内のトランジッスタに接続される信号用の電極パッド１０７ｂが半導体チップ１０８の主面側に形成されている。配線接続用チップ２２０は例えば半導体により構成されていて、配線接続用チップ２２０の上には、配線導体膜２２１と、この配線導体膜２２１に接続される電極パッド２２２ａ，２２２ｂとが設けられている。そして、回路基板５０上の信号用の電極パッド１０４ｂと配線接続用チップ２２０上の電極パッド２２２ｂとの間、及び半導体チップ１０８上の信号用の電極パッド１０７ｂと配線接続用チップ２２０上の電極パッド２２２ａとの間は、マイクロバンプ１０６を介してそれぞれ接続されている。すなわち、回路基板５０上の電極パッド１０４ｂと半導体チップ１０８上の電極パッド１０７ｂが、配線接続用チップ２２０上の配線導体膜２２１を利用して接続されていることになる。
【００７５】
本実施形態では、熱を発生する半導体チップ１０８が接地導体膜２に直接接しているので、半導体チップ１０８で発生する熱の放熱効果を大幅に向上させることができる。しかも、半導体チップ１０８と回路基板５０上の配線導体膜１０３とは、フリップチップ実装される配線接続用チップ２２０を介して接続されているので、インダクタとなるワイヤを使用する必要もなくなり、フリップチップ接続による優れた高周波特性を得ることができる。また、配線接続用チップ２２０上の配線２２１は、回路基板５０の接地導体膜２に対しマイクロストリップ線路を構成しているので、ワイヤボンドやリボンボンドで電極を接続するのとは異なり、ＭＦＩＣの特徴であるインピーダンスの乱れのない良好な高周波接続が可能になる。一方、配線導体膜２２１のインピーダンスは、ＢＣＢ膜３の厚み、マイクロバンプ１０６の厚み等を考慮することによって設計できる。特に、ＭＢＢ法のようなマイクロバンプの厚みの小さいフリップチップ実装技術を用いることで、より正確な設計が可能になる。
【００７６】
なお、本実施形態では設けていないが、半導体チップ１０８中にＰＨＳ（バイアホールに金属を埋め込んだヒートシンク）を形成すればさらに高い放熱効果を得ることができる。
【００７７】
なお、本実施形態では配線接続用チップ２２１上には配線導体膜２２１のみを設けたが、この配線接続用チップ２２１上に小信号トランジスタやマッチング回路等を搭載することで、より高機能なＭＦＩＣが実現できる。
【００７８】
【発明の効果】
本発明の回路基板によれば、抵抗体膜等の発熱性膜を有する回路基板又はこの回路基板を利用した半導体装置において、発熱性膜からの発熱を拡散させる手段を講じたので、発熱による局所的な誘電体膜の熱膨張が抑えられ、抵抗体膜の断裂を防止することができる。
【００７９】
本発明の半導体装置によれば、回路基板上に半導体チップを搭載してなる半導体装置において、半導体チップから速やかに接地導体部へ放熱させる手段を講じたので、パワーアンプのように大電力を扱うＭＦＩＣを容易に実現することができる。
【図面の簡単な説明】
【図１】 第１の実施形態に係る回路基板の一部を示す断面図，その変形例に係る回路基板の一部を示す断面図及びその等価回路図である。
【図２】 第２の実施形態に係る回路基板の一部を示す断面図である。
【図３】 第３の実施形態に係る回路基板の一部を示す断面図である。
【図４】 第４の実施形態に係る回路基板の一部を示す断面図である。
【図５】 第５の実施形態に係るブリッジ上の抵抗体を設けた２種類の半導体装置の一部を示す断面図である。
【図６】 第５の実施形態のうちの１つの回路基板の製造工程を示す断面図である。
【図７】 第６の実施形態に係る半導体装置の一部を示す断面図である。
【図８】 第６の実施形態に係る半導体装置の埋め込み部材とマイクロバンプとの中心位置をずらせた変形例に係る半導体装置及び半導体チップの平面図である。
【図９】 第７の実施形態に係る半導体装置の一部を示す断面図である。
【図１０】 第８の実施形態に係る半導体装置の一部を示す断面図である。
【図１１】 第９の実施形態に係る半導体装置の一部を示す断面図である。
【図１２】 第１０の実施形態に係る半導体装置の一部を示す断面図である。
【図１３】 従来のＭＦＩＣの一部を示す断面図である。
【符号の説明】
１ 基板
２ 接地導体膜（接地導体部）
３ ＢＣＢ膜（誘電体膜）
４ 放熱用導体膜
５ 層間絶縁膜
６ 抵抗体膜（発熱性膜）
７ 配線導体膜
８ 埋め込み導体部
１０ 凹部
１２ 層間絶縁膜
２０ トンネル部
２１ 埋め込みフォトレジスト膜
５０ 回路基板
１０４ａ 接地用電極パッド
１０４ｂ 信号用電極パッド
１０５ 光硬化性樹脂
１０６ マイクロバンプ
１０７ａ 接地用電極パッド
１０７ｂ 信号用電極パッド
１０８ 半導体チップ
１１１ 上部電極
２００ 埋め込み部材
２０１ 埋め込み部材兼バンプ
２１０ 支持体
２１１ 凸部
２２０ 配線接続用チップ
２２１ 配線導体膜
２２２ａ，２２２ｂ 電極パッド
Claims (7)
- 少なくとも一部に接地用導体部を有する基板と、
上記接地用導体部の上に形成され一部に厚みの薄い凹部を有する誘電体膜と、
上記誘電体膜の凹部において上記誘電体膜の上で上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、
上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜と
を備えていることを特徴とする回路基板。 - 少なくとも一部に接地用導体部を有する基板と、
上記接地用導体部の上に形成され、一部が全厚みに亘って除去されてなる凹部を有する誘電体膜と、
上記誘電体膜の凹部内の上記接地用導体部を少なくとも覆うように形成された層間絶縁膜と、
上記誘電体膜の凹部において上記層間絶縁膜の上に上記誘電体膜を挟んで上記接地用導体部と対抗するように形成され、導体又は半導体からなる発熱性膜と、
上記発熱性膜に接続され上記誘電体膜及び上記接地用導体部と共にマイクロストリップ線路を構成する配線導体膜と
を備えていることを特徴とする回路基板。 - 少なくとも一部に接地用導体部を有する基板と、
上記接地用導体部の上に形成され一部に凹部を有する誘電体膜と、
上記誘電体膜の上で上記凹部を跨ぎ両端で上記誘電体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜と、
上記発熱性膜に接続された配線導体膜と
を備えていることを特徴とする回路基板。 - 少なくとも一部に接地用導体部を有する基板と、
上記接地用導体部の上に形成された誘電体膜と、
上記誘電体膜の上に形成され、一部が除去されて断線するように形成された配線導体膜と、
上記配線導体膜の断線している部分を跨ぎ両端で上記配線導体膜に支持されるようにブリッジ状に形成された導体又は半導体からなる発熱性膜と
を備えていることを特徴とする回路基板。 - 請求項１から請求項４のいずれか１項に記載の回路基板において、
上記層間絶縁膜は、酸化シリコン，窒化シリコン及び酸窒化シリコンのうち少なくともいずれか１つにより構成されていることを特徴とする回路基板。 - 請求項１から請求項４のいずれか１項に記載の回路基板において、
上記誘電体膜は、ＢＣＢ（ベンゾシクロブテン）、ポリイミド、アクリルのうち少なくともいずれか１つにより構成されていることを特徴とする回路基板。 - 請求項１から請求項４のいずれか１項に記載の回路基板と、
上記回路基板にフェースダウンで実装され高周波トランジスタを内蔵する半導体チップとを備えていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090514A JP3962347B2 (ja) | 2003-03-28 | 2003-03-28 | 回路基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090514A JP3962347B2 (ja) | 2003-03-28 | 2003-03-28 | 回路基板および半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28794596A Division JP3490851B2 (ja) | 1996-10-30 | 1996-10-30 | 回路基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007001026A Division JP2007150335A (ja) | 2007-01-09 | 2007-01-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004047949A JP2004047949A (ja) | 2004-02-12 |
| JP3962347B2 true JP3962347B2 (ja) | 2007-08-22 |
Family
ID=31712402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003090514A Expired - Fee Related JP3962347B2 (ja) | 2003-03-28 | 2003-03-28 | 回路基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3962347B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665366B1 (ko) | 2006-01-16 | 2007-01-09 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판과 그 제조방법 |
| WO2012073400A1 (ja) * | 2010-11-29 | 2012-06-07 | 株式会社村田製作所 | 抵抗内蔵基板およびこの基板を備える電流検出モジュール |
| JP7087677B2 (ja) | 2018-05-25 | 2022-06-21 | トヨタ自動車株式会社 | モータ |
-
2003
- 2003-03-28 JP JP2003090514A patent/JP3962347B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004047949A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745213B2 (ja) | 半導体装置及びその製造方法 | |
| TW571373B (en) | Semiconductor device, circuit substrate, and electronic machine | |
| US5872393A (en) | RF semiconductor device and a method for manufacturing the same | |
| TWI528504B (zh) | 晶圓層次堆疊晶粒封裝 | |
| TWI433292B (zh) | 單石微波積體電路 | |
| JP2009500820A (ja) | アセンブリを製造する方法及びアセンブリ | |
| US20080150109A1 (en) | Electronic component | |
| US20070296075A1 (en) | Package Using Selectively Anodized Metal and Manufacturing Method Thereof | |
| US20150380343A1 (en) | Flip chip mmic having mounting stiffener | |
| JP2002319658A (ja) | 半導体装置 | |
| JP5381480B2 (ja) | 電子装置および電子装置の製造方法 | |
| US7414316B2 (en) | Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices | |
| JP2008103387A (ja) | 半導体装置 | |
| JP3490851B2 (ja) | 回路基板 | |
| US20200403088A1 (en) | Semiconductor device and method for producing the same | |
| JP3962347B2 (ja) | 回路基板および半導体装置 | |
| US9000496B1 (en) | Source bridge for cooling and/or external connection | |
| JP2007150335A (ja) | 半導体装置 | |
| JP2004007024A (ja) | 半導体装置 | |
| US7396739B2 (en) | Method for integrating an electronic component or similar into a substrate | |
| JP3319693B2 (ja) | 半導体装置及びその製造方法 | |
| KR100679533B1 (ko) | 반도체 장치 | |
| US11056423B2 (en) | Semiconductor device | |
| JP2019096772A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112385033A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |