JP3960747B2 - ディジタル伝送装置 - Google Patents
ディジタル伝送装置 Download PDFInfo
- Publication number
- JP3960747B2 JP3960747B2 JP2000345852A JP2000345852A JP3960747B2 JP 3960747 B2 JP3960747 B2 JP 3960747B2 JP 2000345852 A JP2000345852 A JP 2000345852A JP 2000345852 A JP2000345852 A JP 2000345852A JP 3960747 B2 JP3960747 B2 JP 3960747B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbol
- period
- value
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、直交周波数分割多重(OFDM: Orthogonal Frequency Division Multiplex)変調方式を用いたディジタル伝送装置に関する。
【0002】
【従来の技術】
近年、ヨーロッパやアメリカおよび日本でディジタル放送が検討されており、その変調方式としてOFDM変調方式の採用が有力視されている。
このOFDM変調方式とは、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものである。 このときの各キャリアの変調方式にはQPSK(Quadrature Phase Shift Keying:4相位相偏移変調)方式等が用いられ、合成波であるOFDM信号を得ることができる。
ここで、このOFDM信号を数式で表すと、以下のようになる。
まず、各キャリアのQPSK信号をαk(t)とすると、これは式(1)で表せる。
αk(t)=ak(t)・cos(2πkft)+bk(t)・sin(2πkft) ・・・・(1)
ここで、kはキャリアの番号を示し、ak(t)、bk(t)は、k番目のキャリアのデータで、[−1]または[1]の値をとる。
次に、キャリアの本数をNとすると、OFDM信号はN本のキャリアの合成であり、これをβk(t)とすると、これは次の式(2)で表すことができる。
βk(t)=Σαk(t) (但し、k=1〜N) ・・・・・・(2)
ところで、OFDM変調方式では、マルチパスの影響を低減するため、信号にガードインターバルを付加するのが一般的である。
即ち、図4に示すように、有効シンボル期間Tsにおいて、その有効シンボルの開始部分の波形と終了部分の少なくとも一方の波形をガードインターバルTgとして用いる。 ここで、図4の(a)は、k=1のとき、有効シンボル期間Tsの終了部分にガードインターバルTgを付加した場合のOFDM信号を示したもので、同図(b)は、k=1〜544のとき、有効シンボル期間Tsの終了部分にガードインターバルTgを付加した場合のOFDM信号を示したものである。
このOFDM信号は、上記信号単位から構成され、この信号単位シンボルは、例えば有効サンプル1024サンプルにガードインターバルデータ48サンプルを付加した1072サンプルのシンボル894組に、6組の同期シンボルを付加した、全900シンボルからなるフレームと呼ぶストリーム単位の繰返しで構成される。
【0003】
図11は従来技術によるOFDM伝送装置における変復調部の基本構成を示すブロック図である。 伝送路符号化部1T、符号化部2T、IFFT(Inverse Fast Fourier Transform:逆フーリエ変換)部3A、ガード付加部3B、同期シンボル挿入部5、クロック発振器6、直交変調処理部8からなる送信側処理部101を有する送信側Txと、AGC部9A、直交復調処理部9B、FFT(Fast Fourier Transform:高速フーリエ変換)部3C、復号化部2R、伝送路復号化部1R、電圧制御クロック発振器10、同期検出&相関部4A、FST補正部4Bからなる受信側処理部203を有する受信側Rxとにより構成され、これら送信側Txと受信側Rxは、例えば、電波を用いた無線の伝送路Lにより結ばれている。
以下、図11を用いてOFDM信号の変復調処理について説明する。
送信側処理部101の伝送路符号化部1Tに連続的に入力されるデータDinは、例えば900シンボルからなるフレーム毎に処理され、このフレーム期間内で同期シンボルの6シンボル期間を除く894個の情報シンボル毎に、1から400番と、625から1024番までの計800サンプル期間に、間欠状態のレート変換済データDiiとして出力される。
また、伝送路符号化部1Tは、フレーム周期である900シンボル毎に、送信側のフレーム制御パルスFSTを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、他のブロックに供給する。
符号化部2Tは、入力されたデータDiiを符号化し、I軸とQ軸の2軸にマッピングしたデータRfとIfを出力する。
IFFT部3Aは、これらデータRfとIfを周波数成分と見なし、1024サンプルからなる時間軸信号R(実数成分)とI(虚数成分)に変換する。
ガード付加部3Bは、1024サンプルからなる時間軸信号RとIの開始期間における波形の中で、例えば最初の48サンプルの波形を1024サンプル後に付加し、合計1072サンプルの時間軸波形からなる情報シンボルRgとIgを出力する。 この48サンプルは反射波混入時の緩衝帯となる。
同期シンボル挿入部5は、これら情報シンボルRg,Igに対して、それらの894サンプル毎に、予めメモリ等に記憶された、6シンボルからなる同期波形を挿入し、フレーム構成のデータRsgとIsgを作成する。
これらのデータRsg,Isgは直交変調処理部8に供給され、ここでD/A変換器81と直交変調器82、ローカル発振器83により、周波数FcのキャリアによるOFDM変調波信号RFとして生成され、高周波増幅されて伝送路Lに送出されることになる。 伝送帯域は、UHF帯やマイクロ波帯が用いられる。
なお、送信側Txにおける処理に必要なクロックCK(周波数16MHz)は、クロック発振器6から各ブロックに送信側クロックCKdとして供給される。
【0004】
上記の様にして送信されたOFDM変調波信号RFは、受信側RxのAGC部9Aを経由して直交復調処理部9Bに入力され、ここで、直交復調器91により、電圧制御発振器93から供給される周波数Fc'の局発信号と乗算され、ベースバンド信号に直交復調された後に、A/D変換器92によってディジタル化され、データR'sgとI'sgに変換される。
これらのデータR'sg,I'sgは、FFT(Fast Fourier Transform:高速フーリエ変換)部3Cに供給され、ここでパルスFSTrcに基づきFFTとして利用する1024サンプルのデータ期間を決定するゲート信号を作成して、緩衝帯である48サンプルを除外することにより、時間軸波形信号R'sg,I'sgは、周波数成分信号R'fとI'fに変換される。
そして、これら周波数成分信号R'f,I'fは、復号化部2Rにて識別、復号化されて、データD'oになり、伝送路復号化部1Rにて連続した信号Doutとして出力される。
一方、上記データR'sgとI'sgは、同期検出&相関部4Aにも入力され、ここで、同期シンボル群が検出され、これによりフレームパルスとなるパルスFSTrが取り出される。 このパルスFSTrは、受信側Rxのフレーム制御パルスとなり、受信側Rxの各ブロックに供給される。
また、この同期検出&相関部4Aは、電圧制御クロック発振器10から発生されるクロックCKrとデータR'sgとI'sgの同期成分を比較し、比較結果に応じた相関出力Scを生成する。 この相関出力Scに基づきFST補正部4Bは、制御電圧VCを生成し、これにより電圧制御クロック発振器10を制御し、正しい周期のクロックCKrが発生され、受信側の各ブロックに供給される。
【0005】
次に、図11に示した各ブロックの詳細について説明する。
伝送路符号化部1は、伝送中に混入の恐れがある各種エラーによるデータ誤りを防止するため、インターリーブ処理、エネルギー拡散処理、エラー訂正用符号処理等を行う。
符号化部2Tは、信号Diiを、マッピングROMを用いてI,Q軸の所定点の情報に変換し、また、不要キャリアに相当する期間の信号は0に置換し、データRfとIfを作成する。
IFFT変換部3Aは、入力信号RfとIfを クロックCKとパルスFSTとでタイミングを決められた、シンボル周期の時間軸波形RとIに変換する。
具体的には、プレッシー社のPDSP16510等を用いれば実現できる。
ガード付加部3Bは、ここに入力された信号RとIを1024サンプル遅延させる遅延器と、1025サンプル目から1072サンプル目のみ遅延出力を選択する切り替え器からなり、これらはクロックCKとパルスFSTによってタイミングを決められる。 ここで得られる全1072サンプルからなるシンボルは、1025サンプル目から1072サンプル目に、1サンプル目から48サンプル間の時間軸波形が付加され、情報シンボルRg,Igとなる。
【0006】
次に、同期シンボル挿入部5の一例を図12に示す。 まず、ROM5−1,5−2は、クロックCKとパルスFSTでタイミングが決められたコントローラ5−5によって制御され、これにより、パルスFSTに応じたタイミングで同期シンボル信号を発生する。
同様にSEL5−3,5−4は、クロックCKとパルスFSTでタイミングが決められたコントローラ5−6によって制御され、ガード付の時間情報シンボル信号Rg,Igの、現段階では無信号期間である1シンボルから6シンボルまでの期間だけを、ROM5−1,5−2から読み出した同期シンボル信号に切り替えて出力する。
ここで、この同期シンボル信号としては、例えば、1シンボル期間中無信号で、該同期シンボル群の存在を大まかに見つけるためのヌル(NULL)シンボル、1シンボル期間に1本のキャリアにしか信号成分を持たない特殊なシンボル(以下、CWシンボルと称す)、1シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形であって、シンボルの切り替わり点を正確に求めるためのスイープ(SWEEP)シンボル、遅延検波復調をするために必要な位相基準を示す基準シンボル(以下、リファレンスシンボルと称す)等である。 なお、同期シンボルを6組とする場合、上記にさらに2つの予備シンボルが付加される。
次に、図11により、直交変調処理部8について説明を補足すると、D/A変換器81により実数部の信号Rsgと虚数部の信号Isgに対してD/A変換を行い、直交変調器82では、まず実数部信号に対しては発振器83からの周波数fcのキャリア信号のままで変調し、虚数部信号に対しては、発振器83の周波数fcのキャリア信号を90°移相した信号で変調することによって直交変調を施し、これらの信号を合成してOFDM変調波信号を得る。
【0007】
次に、受信側Rxの構成動作について説明する。
受信側Rxでは、AGC部9Aにより、受け取った信号レベルを適正レベルに修正する制御信号Saを発生し、信号レベルを変更する。 このレベル変更されたフレーム構成の信号は、直交復調処理部9Bに入力される。
ここでの処理は、送信側とは逆に、直交復調器91によって、電圧制御発振器93から出力される周波数Fc'のキャリア信号により復調した出力を実数部信号として取り出し、キャリア信号を90°移相して復調した出力を虚数部信号として取り出すものである。 そして、これら実数部と虚数部の各復調アナログ信号を、A/D変換器92によりディジタル信号に変換する。
同期検出&相関部4Aは、受信した信号R'sg,I'sgから、フレームの区切りを探索し、フレームの基準となるパルスFSTrを出力すると共に、相関出力Scを出力する。
そして、FFT部3Cは、このパルスFSTrに基づいてシンボルを区切り、前述のようにフーリエ変換を行うことでOFDM復調を行い、データR'fとI'fを出力する。
復号化部2Rは、例えばROMテーブル手法にて、データR'fとI'fを識別し、データD'oを算出する。
伝送路復号化部1Rは、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行う。
【0008】
次に、図13に同期検出&相関部4Aの具体的構成の一例を示し、説明する。
直交復調したディジタル信号である時間軸信号R'sg,I'sgは、NULL終了検出器4−1とSWEEP演算器4−2に入力される。
NULL終了検出器4−1は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるNULLを検出し、同期シンボルの大まかな位置(タイミング)を検出し、NULL終了時点からタイマ回路によりSWEEPシンボル開始時点を推定して、SWEEP開始指示パルスSTを出力する。
SWEEP演算器4−2は、SWEEP開始指示パルスSTを参照しNULLシンボルの2シンボル後に存在する波形を、SWEEPシンボル波形と推定して取り込み、各シンボルの正確な切り替わりタイミングを捜索する。
具体的には、予めSWEEPシンボルのパターンが格納してあるメモリ4−3を用い、入力されたOFDM信号とこのメモリ4−3から読み出したパターンを例えば相関演算し、両者の信号パターンの一致状況から、推定したSWEEP波形との位相ずれを演算により算出し、受信側のフレーム位相を伝送データに一致させるため、受信側の基準クロックCKrを調整するための相関出力信号Scを出力する。
フレームカウンタ4−4は、SWEEP開始指示パルスSTに基づいて、クロックCKのカウントを開始し、このカウント数がフレーム周期に相当する値(例えば、1072×900)に到達する毎に、パルスFSTrを出力するとともに、カウント値を0に戻してから再びクロックCKのカウントを開始する。
従って、以後は、一定カウント毎に、即ちフレーム開始点毎にパルスFSTrが出力されることになり、受信側ではこのパルスFSTrを高速フーリエ変換、復号化、逆レート変換の開始タイミングとする。
【0009】
次に、図14と図15を用いて、NULL終了検出器4−1の具体的構成と、SWEEP開始位置推定過程の詳細を説明する。
NULL終了検出器4−1へ供給される信号R'sg,I'sgは、絶対値回路4-1-1,4-1-2で絶対値化され、加算器4-1-3で加算され、絶対値加算出力4aとなる。
この絶対値加算出力4aを、比較器4-1-4において、しきい値Vthと比較し、しきい値Vthを越えない期間、即ち、T1〜T2間のNULLシンボル期間に相当する比較結果出力4bを得る。
そして、エッジ検出器4-1-5において、比較結果出力4bから、信号の立上りエッジを検出する。 そして、遅延回路4-1-6により、この信号立上りエッジ検出信号4cを1シンボル遅延し、SWEEP開始指示パルスSTを発生する。
このSWEEP開始開始指示パルスSTにより、正しいSWEEPシンボル開始位置(T3)を特定することができ、SWEEP演算器4−2に、SWEEPシンボル波形の開始部分から取り込めるため、SWEEP演算における位相ずれを正確に算出でき、各シンボルの正確な切り替わりタイミングを捜索することが可能となる。
すなわち、SWEEP演算器4−2から出力される相関出力Scにより受信側クロックCKrcの速度を調整し、伝送されてきた同期シンボル位相とのロック処理を行うことによって、FFTゲートの時間的位置の誤差は消える。
ところで、粗調整にあたる同期シンボルの検出エッジを基に決定するSWEEP開始指示パルスの時間的位置が正確であれば、 微調整にあたるクロックCKrcの速度調整により行うFFTゲートの時間的位置補正量が減少し、その所要時間も減少する。 すなわち、より少ない時間で、誤差0(ずれ無し)のゲート位置に設定でき、最良の復号状況を達成できる。
このような場合の、相関出力信号Scの一例を図16に示す。 図から明らかなように、この場合の相関出力信号Scは、主波による鋭いピークが、唯一存在する形となる。
【0010】
【発明が解決しようとする課題】
ここで、上記従来技術による伝送装置を用い伝送を行う場合において、移動体伝送等の劣悪な伝送路条件での伝送を考える。
この様な伝送路では、送信側から受信側に直接伝搬される主波と、建物や山等に反射した様々な反射波とが、それぞれ所定の遅延時間を伴って伝搬されるため、受信側では、それらの合成波が受信されることになる。
このように主波の他に反射波が存在する場合、図17に示すように、反射波の影響により、絶対値加算出力4aにおけるNULLシンボルの開始点部分Td1とCWシンボルの開始点部分Td2のレベルが変動し、比較器4-1-4における絶対値加算出力4aとしきい値Vthとの比較において、CWシンボルの開始点部分Td2が、しきい値Vthを越えないレベルになってしまう。
従って、この場合のしきい値Vth以下の比較結果出力4bは、本当のNULL期間(T1〜T2)ではなく、NULLシンボルの開始点部分Td1〜CWシンボルの開始点部分Td2の期間に相当する出力となる。
その結果、エッジ検出器4-1-5では、CWシンボルの開始点部分Td2時点で、信号立上りエッジ検出信号4cを発生するため、本当のNULLシンボルの終了点と大きな検出ずれが発生する。
そして、信号立上りエッジ検出信号4cの発生時点から遅延回路4-1-6が動作するため、SWEEP開始指示信号STは、Td2時点から1シンボル後に発生することになる。
従って、SWEEP開始指示信号STは、実際のSWEEP開始位置から大幅にずれた時点(約1シンボル後)に発生するため、SWEEP演算器4−2には、SWEEPシンボルの開始点の波形が取り込まれなくなる結果、粗調整の精度は低下し、微調整で行う補正量も増加し、ひいては微調整に要する時間が増加し、最良の復号状況への到達が遅れる。
そこで、この反射波の影響を低減するために、しきい値Vthを低め(例えば、α=0.3)に設定すれば、主波によるNULL終了点を検出し易くなり、粗調時のずれ量は少なくなり、上述の微調整の所要時間の延長は防止できる。 このような場合の、相関信号Scの例を図18に示す。 図から明らかなように、この場合の相関出力信号Scは、主波による山と反射波による山が存在する形となる。
【0011】
しかし、以上の説明は、雑音成分の混入の少ない高CNでの伝送を前提とするものであって、入力電界の低い使用条件では、雑音成分が増加し、本来、無信号であるNULL期間に、雑音成分により発生した偽信号が混ざることになる。
そのため、比較結果出力4bにおけるNULL期間の終了点の検出精度は大幅な低下となる恐れがある。
また、さらに電界が弱まると、さらに雑音成分が増加し、図19に示す様に、NULL期間における絶対値加算出力4aが、常にしきい値Vthを越えてしまう結果、比較結果出力4bにおいてNULL期間の終了を全く検出不能となる場合も生じる。
ところで、CNが劣化すると、伝送信号としては無電力のNULL期間であっても雑音電力が多く含まれるため、NULL期間とこれに続くCWシンボル期間でのレベル差は小さくなる。 従って、低CNにおけるNULL期間終了の検出動作を確保するには、しきい値Vthは高め(α=0.8)が良い。
しかし、しきい値Vthを高めに設定すれば、NULL期間の検出漏れは防止できるが、CWシンボルとのレベル差が小さくなるため、フェージング等で生じる受信信号レベルの僅かな変化をNULL期間と誤判断してしまう。
このような場合の、相関信号Scの例を図20に示す。 図から明らかな様に、この場合の相関出力信号Scは、SWEEP信号に雑音が多く含まれるため、高CN時ほど一致度が高まらず、生じる山は緩い形となる。
以上説明した様に、従来の構成において、粗調整の目標を主波におき、しきい値Vthを低く設定すると、図19に示す様に低CN時の同期検出が困難となる。一方、しきい値Vthを高く設定して低CN時における同期検出を容易にすると、図17に示すように反射波が存在する場合、粗調目標が反射波になり、微調整により主波に同期するまでの所要時間が長くなる欠点が生じる。
本発明はこれらの欠点を除去し、反射波や雑音成分の有無等に影響されることなく、いかなる伝送状況下においても、SWEEPシンボル開始位置を正確に推定することができ、常に同期検出可能なOFDM伝送システムを実現することを目的とする。
【0012】
【課題を解決するための手段】
本発明は、上記目的を達成するため、数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、受信信号の1/2シンボル期間毎の平均電力値の所定期間における最小値と最大値とから算出する手段を設けたものである。
即ち、1/2シンボル期間毎の平均電力値の所定期間における最小値Hminと最大値Hmaxを基にし、例えば、(Hmax+Hmin)/2等の演算を行い、しきい値Vthを決定する。
ここで、当然の如く、無信号の期間であるNULL期間の平均電力値が最小値Hminとなり、いずれかのデータシンボル期間の平均電力値がHmaxとなる。
従って、低CNの状態であれば、雑音によって最小値Hminは上昇するが、しきい値Vth は、上記の様に、(Hmax+Hmin)/2となるため、必ず、NULL期間の平均電力値とデータ期間の平均電力値の中間に、しきい値を設定できる。
【0013】
【発明の実施の形態】
図1に、本発明のOFDM変調方式を用いた伝送装置の全体ブロック構成を示し、以下に説明する。
これは、図11に示すものと同様構成の送信側処理部101と、同じく同様構成の受信側処理部203と、しきい値(Vth)算出部7で構成される。
受信側処理部203からの受信側クロックCKは、Vth算出部7及び同期検出&相関部4Aのクロック端子CKに接続される。 受信側処理部203からのデータR'sg,I'sgは、同期検出&相関部4AのI,Q端子に接続される。
同期検出&相関部4AからのパルスFSTr及び相関出力信号Scは、それぞれ受信側処理部203の端子FSTrおよび端子Scに接続される。
Vth算出部7のしきい値Vth出力は、同期検出&相関部4Aの端子Vthに接続される。
Vth算出部7は、受信側処理部203からのデータ信号R'sg,I'sgを基にしきい値Vthを算出し、同期検出&相関部4Aにしきい値Vthを与える。
即ち、Vth算出部7は、例えば、受信信号の1/2シンボル期間の平均電力値の最大値レベルと最小値レベルに応じて、しきい値Vthを決める。
次に、Vth算出部7の具体的構成の1例を図2に示し、以下に説明する。
ここで、データ信号R'sg,I'sgは、平均電力(AVE)算出部7−1に入力される。 AVE算出部7−1の出力AVEは、最大値(Max)ホールド部7−2と最小値(Min)ホールド部7−3に入力される。
そして、それぞれの出力HmaxとHminは、Vth演算部7−4に入力される。CKは、1/2シンボルカウンタ7−5及びAVE算出部7−1、Maxホールド部7−2、Minホールド部7−3に入力される。 1/2シンボルカウンタ7−5の出力SSTは、AVE算出部7−1とMaxホールド部7−2、Minホールド部7−3のSST端子に入力される。
【0014】
次に、図2、図3を用いて、この動作を説明する。 AVE算出部7−1は、1/2シンボル期間SSTにおけるR'sgとI'sgの平均電力を算出し、その値をAVEとして出力する。 Maxホールド部7−2は、入力であるAVEの最大値を検出し、その値をHmaxとして出力する。 なお、最大値と判断する基準は、過去に検出した最大値を1/2シンボル期間毎に、例えば0.99倍した値との比較となる。
すなわち、図3のS4F期間までの過去の最大値を、例えば0.99倍し続けた値62と、S4R期間のAVE65を比較し、AVEが大きければ、Hmax値を更新するものである。
同様に、Minホールド部7−3では、入力であるAVEの最小値を検出し、その値をHminとして出力する。 なお、最小値と判断する基準は、過去に検出した最小値を1/2シンボル期間毎に、例えば1.01倍した値との比較となる。
すなわち、図3のS1F期間までの過去の最小値を、例えば1.01倍し続けた値18と、S2R期間のAVE7を比較し、AVEが小さければ、Hmin値を更新するものである。
Vth演算部7−4は、過去の最大値であるHmaxと、最小値であるHminを基に、それぞれの値を、例えば、加算して1/2する等の処理で、しきい値Vthを求める演算を行う。
【0015】
例えば、図3の様に、1/2シンボル期間の受信信号の平均電力値AVEが、あるシンボル期間の前半であるS1F期間には60、同後半のS1R期間には8、以後、7,60,62,61,62,65,…と変化したとする。
この場合、最大値(Max)ホールド部7−2は、S4R期間のAVE値である65をホールドする。 ここで、ホールド部7−2にはリーク回路が設けられているため、1/2シンボル毎にホールドした最大値65は、減少していく。
同様に、最小値(Min)ホールド部7−3は、S2F期間のAVE値である7を最小値としてホールドし、以後大きな値となる方向へリークして行く。
このようにして得た最大値Hmaxと最小値Hminを基にし、Vth算出部7は、例えば、(Hmax+Hmin)/2等の演算を行い、しきい値Vthを決定する。
従って、当然のごとく、無信号の期間であるNULL期間のAVE値が最小値Hminとなり、いずれかのデータシンボル期間のAVE値がHmaxとなる。
すなわち、低CNの状態であれば、雑音によって最小値Hminは上昇するが、しきい値Vth は、上記の様に、(Hmax+Hmin)/2となるため、必ず、NULL期間のAVE値とデータ期間のAVE値の中間にしきい値を設定できる。
【0016】
図4に、上記SSTパルスの位相と入カシンボルの位相が、丁度一致した場合のAVE値の信号タイミングを示す。
この場合、S1R期間とS2F期間に、無電力であるNULLシンボルが丁度生じているため、S1R期間とS2F期間のAVE値は、共に8,7と小さい値となる。
しかし、図5の様に、SSTパルスの位相と入カシンボルの位相が、不一致となった場合、S1F期間では、最終のデータシンボルの後半約1/4とNULLシンボルの前半約1/4から成る平均電力を算出しているため、31と高くなるが、S1R期間では、NULLシンボルの約2/4の点から約3/4の点の平均電力となるため、AVEは7と正常な値となる。
そして、これに続くS2F期間では、CWシンボルの電力分が混入してくるため、再度、AVEは30程度と高くなる。
ここで、本発明では、平均電力算出期間を1/2シンボルとしてあることで、SSTパルスの位相と入カシンボルの位相がずれていても、NULL期間の最小平均電力値を、必ず抽出できる。
【0017】
図6に、Maxホールド部7−2の具体的な構成を示し、以下にて説明する。入力であるAVEは、比較器7-2-1のA+端子とセレクタ7-2-3の端子Aに接続される。 比較器7-2-1の出力Pは、セレクタ7-2-3の端子selに接続される。
セレクタ7-2-3の出力端子OUTは、ラッチ7-2-4の端子Dに接続される。 ラッチ7-2-4の端子OUTは、出力Hmaxとして外部に送り出されるとともに、係数器7-1-2に入力される。 係数器7-1-2の端子OUTからの出力max'は、比較器7-2-1のB−端子およびセレクタ7-2-3の端子Bに接続される。 外部からのSST信号は、ラッチ7-2-4のEN端子に接続される。ゲート7-2-5の出力はラッチ7-2-4のEN端子に接続される。
次に、各部の動作について述べる。 比較器7-2-1は、A+端子の値がB−端子よりも大きな場合、端子PにHレベルとなる信号を出力する。 セレクタ7-2-3は端子selのレベルがHなら端子Aの信号を選択する。 また、Lならば端子Bの信号を選択出力する。
ラッチ7-2-4は、端子ENにHレベルが印加されている場合、端子Dの信号を記憶し、端子OUTに出力する。 係数器7-1-2は、入力値を0.99倍した値を、最大値max'として出力する。 全体的な動作について図3を用いて述べる。
S2R期間で、入力AVEの値7は、ラッチ7-2-4の出力60を0.99倍した値max'(59.4)よりも小さいため、比較器7-2-1はLを出力する。 端子selにLが加わったセレクタ7-2-3は、端子Bの値max'(59.4)を選択し出力する。
そして、SSTシンボルがHとなった瞬間、ラッチ7-2-4は、新たに、最大値max'(59.4)をラッチする。
S3F期間で、入力AVEの値62は、ラッチ7-2-4の出力59.4を0.99倍した値max'(58.8)よりも大きいため、比較器7-2-1はHを出力する。
端子selにHが加わったセレクタ7-2-3は、端子AのAVEの値62を選択し出力する。 そしてSSTシンボルがHとなった瞬間、ラッチ7-2-4は新たに62をラッチすることで、Hmaxを62に更新する。
【0018】
図7に、Minホールド部7−2の具体的な構成を示し、以下にて説明する。
入力であるAVEは、比較器7-3-1のA−端子とセレクタ7-3-3の端子Aに接続される。 比較器7-3-1の出力Pは、セレクタ7-3-3の端子selに接続される。 セレクタ7-3-3の出力端子OUTは、ラッチ7-3-4の端子Dの接続される。 ラッチ7-3-4のOUT端子は、出力Hminとして外部に送り出されるとともに、係数器7-3-2に入力される。 係数器7-3-2の端子OUTからの出力min'は、比較器7-3-1のB+端子およびセレクタ7-3-3の端子Bに接続される。 外部からのSST信号は、ラッチ7-3-4の端子ENに接続される。ゲート7-3-5の出力はラッチ7-3-4の端子ENに接続される。
次に、各部の動作について述べる。 比較器7-3-1は、A−端子の値がB+端子よりも小さな場合、端子PにHレベルとなる信号を出力する。 セレクタ7-3-3は、端子selのレベルがHなら端子の信号を選択Aする。 また、Lならば端子Bの信号を選択出力する。 ラッチ7-3-4は、端子ENにHレベルが印加されている場合、端子Dの信号を記憶し、端子OUTに出力する。 係数器7-1-2は、入力値を0.99倍した値を最大値max'として出力する。
全体的な動作について、図3を用いて説明する。
S1F期間で、入力AVEの値60は、ラッチ7-3-4の出力18を1.01倍した最小値min'(18.2)よりも大きいため、比較器7-3-1はLを出力する。
端子selにLが加わったセレクタ7-3-3は、端子Bのmin'(18.2)を選択し出力する。 そしてSSTジシボルがHとなった瞬問、ラッチ7-3-4は新たにmin'(18.2)をラッチする。 S1R期間で、入力AVEの値8は、ラッチ7-3-4の出力18.2を1.01倍した値min'(18.4)よりも小さいため、比較器7-3-1はHを出力する。 端子selにHが加わったセレクタ7-3-3は、端子AのAVEの値8を選択し出力する。 そしてSSTシンボルがHとなった瞬間、ラッチ7-3-4は新たに8をラッチすることで、Hminを8に更新する。
【0019】
図8に、AVE算出部7−1の構成を示す。 入力R'sgとI'sgは絶対化部7-1-1に入力される。 絶対化部7-1-1の出力は加算器7-1-2に入力される。 加算器7-1-2の出力は、ラッチ7-1-3の端子Dに接続される。 ラッチ7-1-3の出力は、ゲート7-1-5に入力されるとともに、ラッチ7-1-4に接続される。
ラッチ7-1-4の出力は、AVEとして出力される。 外部からのSST信号は、ゲート7-1-5の制御端子とラッチ7-1-4の端子ENに接続される。 ゲート7-1-5の出力は、加算器7-1-2のもう一方の端子に接続される。
次に、各部の動作について説明する。 絶対化部7-1-1は、入力である入力R'sgとI'sgの負部分を正に変換後、加算して出力ABSとして出力する。
ラッチ7-1-3は、CKが立上がる度に端子Dの値を記憶し出力する。 ラッチ7-1-4は、端子ENがLレベルになる度に端子Dの値を記憶し出力する。 ゲート7-1-5は制御端子がHの場合、出力を0に置換する。
AVE算出部7−1の全体的な動作を図9を用いて説明する。 CK入力の度に、ラッチ7-1-3は、出力ABSの値を積算加算していく。 ここで、1/2シンボル周期毎にSST信号がレベルLとなり、過去の積算値を、一旦0にクリアする。
図10の(a)に、CNが良い状態のしきい値Vthの様子を示す。 この場合、AVEはS2F期間の値7が最小のため、Hminも低下し、しきい値Vthは34となり、NULLシンボルとデータシンボルAVE値の中間レベルとなる。
図10の(b)に、CNが悪い状態のしきい値Vthの様子を示す。 この場合、AVEはS1R期間の値40が最小のためHminはやや上昇し、しきい値Vthは50となり、この場合も、NULLシンボルとデータシンボルAVE値の中間レベルとなる。
【0020】
【発明の効果】
以上説明したように本発明によれば、CNの高低によらず最適なNULL検出を実行することができ、より安定な伝送装置を実現できる。
【図面の簡単な説明】
【図1】本発明の全体構成の一実施例を示すブロック図
【図2】本発明のVth算出部7の一例を示すブロック図
【図3】本発明のしきい値Vth算出動作を説明するタイムチャート
【図4】本発明の1/2シンボル周期の平均電力算出動作を説明するタイムチャート
【図5】本発明の1/2シンボル周期の平均電力算出動作を説明するタイムチャート
【図6】本発明のMaxホールド部7−2の一例を示すブロック図
【図7】本発明のMinホールド部7−3の一例を示すブロック図
【図8】本発明のAVE算出部7−1の一例を示すブロック図
【図9】本発明のAVE算出動作を説明するタイムチャート
【図10】本発明のしきい値Vth算出動作を説明するタイムチャート
【図11】従来の伝送装置の構成を示すブロック図
【図12】従来の同期シンボル挿入部の構成を示すブロック図
【図13】従来の同期検出&相関部の構成を示すブロック図
【図14】従来のNULL終了検出器の構成を示すブロック図
【図15】従来のNULL終了検出器の動作を説明するタイムチャート
【図16】反射波のない場合の相関出力を示す模式図
【図17】従来のNULL終了検出器の動作を説明するタイムチャート
【図18】反射波混入時の相関出力を示す模式図
【図19】従来のNULL終了検出器の動作を説明するタイムチャート
【図20】低電界時の相関出力を示す模式図
【符号の説明】
101:送信側処理部、203:受信側処理部、4A:同期検出&相関部、7:Vth算出部、7−1:AVE算出部、7−2:Maxホールド部、7−3:Minホールド部、7−4:Vth演算部、7−5:1/2シンボルカウンタ。
Claims (1)
- 数種類の同期シンボル群と複数のデータシンボルをフレーム構成の信号として伝送する直交周波数分割多重変調方式を用いたディジタル伝送装置において、上記同期シンボル群の内のフレーム同期を検出する無信号期間の終了部分を検出するための基準となるしきい値を、受信信号の1/2シンボル期間毎の平均電力値の所定期間における最小値と最大値とから算出する手段を設けたことを特徴とするディジタル伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000345852A JP3960747B2 (ja) | 2000-11-13 | 2000-11-13 | ディジタル伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000345852A JP3960747B2 (ja) | 2000-11-13 | 2000-11-13 | ディジタル伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002152172A JP2002152172A (ja) | 2002-05-24 |
JP3960747B2 true JP3960747B2 (ja) | 2007-08-15 |
Family
ID=18819811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000345852A Expired - Fee Related JP3960747B2 (ja) | 2000-11-13 | 2000-11-13 | ディジタル伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3960747B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100858714B1 (ko) * | 2002-06-08 | 2008-09-17 | 국방과학연구소 | 디지털 통신 시스템에서의 심볼 검출 방법 및 장치 |
KR100527436B1 (ko) * | 2002-08-02 | 2005-11-09 | 아주대학교산학협력단 | 전치부호의 상호 상관값의 최소값을 이용한 프레임 동기획득 회로 및 그 회로를 이용한 프레임 동기 획득방법 |
CN101588336B (zh) * | 2008-05-19 | 2012-12-19 | 华为技术有限公司 | 一种实现符号同步的方法、***及装置 |
JP5540733B2 (ja) | 2010-01-29 | 2014-07-02 | 富士通セミコンダクター株式会社 | 信号処理装置,信号処理方法とそれを有する受信装置 |
-
2000
- 2000-11-13 JP JP2000345852A patent/JP3960747B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002152172A (ja) | 2002-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4530603B2 (ja) | Cdmaデジタル移動通信システムにおけるセル初期探索方法 | |
US10432391B2 (en) | System and method of detecting end of synchronization header of modulated signals | |
US7099421B2 (en) | Synchronization signal detector and method | |
US7239675B2 (en) | GFSK receiver | |
KR100711842B1 (ko) | 가입자 단말기의 반송파 주파수 오프셋을 추정하기 위한방법 및 장치 | |
US20110103534A1 (en) | Frequency Synchronization Methods and Apparatus | |
US6088406A (en) | Reception method, reception apparatus and timing detecting apparatus | |
EP0901260A2 (en) | Frame and symbol synchronisation in multicarrier receivers | |
CN110034914B (zh) | 克服接收机低信噪比和载波频偏的帧同步方法 | |
US6731702B1 (en) | Null symbol position detecting method, null symbol position detecting apparatus, and receiver | |
JP4710210B2 (ja) | オフセット補正方法及び装置 | |
US9450627B2 (en) | Transmitting apparatus and method for receiving a digital signal in a digital telecommunication system | |
JP2000059330A (ja) | デジタル放送の受信機 | |
US7042925B2 (en) | Correlation detection improvement by averaging spread spectrum signals | |
JP3960747B2 (ja) | ディジタル伝送装置 | |
JP4288777B2 (ja) | マルチキャリア信号送信装置及びマルチキャリア信号受信装置 | |
CN1969495B (zh) | 时钟恢复电路和使用此电路的接收机 | |
JPH11252038A (ja) | デジタル放送の受信機 | |
US7103090B2 (en) | Timing estimation of direct sequence spread spectrum communications systems over frequency-selective, slowly fading channels | |
JP3624547B2 (ja) | バースト信号受信方法及び装置 | |
JP3636006B2 (ja) | ディジタル伝送装置 | |
JP4193311B2 (ja) | 通信システム及びその受信装置 | |
JP2004523962A (ja) | 周波数オフセット推定器 | |
JP3729481B2 (ja) | データ伝送装置の同期検出制御方法及びその装置 | |
JP3768090B2 (ja) | データ伝送装置の同期制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3960747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |