JP3960716B2 - 画素対応表示装置におけるクロック位相自動調整装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、画像を画素単位で表示する画素対応表示装置におけるクロック位相自動調整装置に関し、入力される画像信号をアナログ／デジタル変換する際のクロック信号と画像信号の画素との位相関係を常に安定状態に保つことができる画素対応表示装置におけるクロック位相自動調整装置に関する。
【０００２】
【従来の技術】
画素対応表示装置の一種である液晶表示装置では、１水平走査期間において、画像信号が有する画素データの１ドットと、液晶パネルの１画素との同期がとられて画像が表示される。また、画像信号が１垂直走査期間内に有する任意数のラインデータにおける１本の水平走査線（以下、ラインという）のラインデータが、液晶パネルにおける垂直方向の１ラインに対応して表示される。このラインデータは、画素データの集合体である。
【０００３】
コンピュータが内部で扱う画像データはデジタル信号であり、画像信号も画素単位のデジタル信号として発生される。しかしながら、従来から表示器として用いられているＣＲＴディスプレイはアナログデバイスであるため、コンピュータ内で生成された画像データをコンピュータ内でアナログ画像信号に変換してＣＲＴディスプレイに出力するようにしている。
【０００４】
一方、液晶ディスプレイはデジタルデバイスであるので、コンピュータからアナログ信号として送られてきた画像信号を、Ａ／Ｄ変換する必要がある。このため、Ａ／Ｄ変換を行うためのサンプリングクロックをディスプレイ側で再生する必要がある。従来においては、水平同期信号だけに基づいてＡ／Ｄ変換を行うためのサンプリングクロックを再生していた。しかしながら、水平同期信号とアナログ画像信号の画素との位相関係が常に正しい状態で保たれている保証はないため、サンプリングクロックの位相を調整する必要がある。
【０００５】
サンプリングクロックの位相を自動調整するために、Ａ／Ｄ変換器でサンプリングされたデジタル画像信号内で特定の画素データのレベル値をクロック位相を変化させながら測定し、最もレベルが大きくなる様にクロック位相を調整するシステムが既に開発されている。
【０００６】
このような調整方法では、画像信号の画素とサンプリングクロックとの位相関係がほぼ安定となる範囲を検出することはできるが、最も安定な位相ポイントを特定することが難しい。なぜなら、画像信号の画素とサンプリングクロックとの位相関係がほぼ安定となる範囲内では、サンプリングされたデジタルデータは、ほぼ安定な同一値を保つため、微小なクロック位相の変化に対して、クロック位相のずれ量を特定することが難しい。さらに、基準とする画像データのレベル値は、画像内容およびアナログ波形の周波数特性、すなわちオーバーシュート歪やリンキング歪の影響を受けやすく、誤検出の原因となりやすい。
【０００７】
また、水平同期信号からクロックを生成するためのＰＬＬ回路の特性として、水平同期信号の直後のクロック位相に対して、水平同期信号から離れるにつれクロック位相が徐々にずれていく傾向があるため、クロック位相の最良点は、実際には画像の左右両端では違いが生じる。このため、画像の特定のポイントでのクロック位相の最良点は、画像の他のポイントにおいては最良点とならないことがある。
【０００８】
【発明が解決しようとする課題】
この発明は、入力画像信号の画素とサンプリングクロックとの位相関係が最も安定となるクロック位相を正確に検出できる画素対応表示装置におけるクロック位相自動調整装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明による画素対応表示装置におけるクロック位相自動調整装置は、入力画像信号の水平同期信号を遅延させて出力する遅延量可変の遅延回路、遅延回路から出力される水平同期信号に同期したサンプリングクロックを発生するクロック発生回路、入力画像信号をクロック発生回路から発生したサンプリングクロックに基づいてサンプリングするＡ／Ｄ変換器、Ａ／Ｄ変換器から出力される画像データを所定のしきい値と比較することにより、各水平ラインの水平映像開始位置および水平映像終了位置を検出する検出手段、ならびに１フィールド内において検出された水平映像開始位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置に最も近い水平映像開始位置と、１フィールド内において検出された水平映像終了位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置から最も遠い水平映像終了位置とに基づいて、１フィールド毎に入力画像信号の水平映像開始位置と水平映像終了位置までの距離に相当するサンプリングクロック数を算出するための算出手段を備えている画素対応表示装置におけるクロック位相自動調整装置において、遅延回路に対する設定遅延量を１フィールド毎に所定量ずつ変化させることにより、サンプリングクロックの位相を１フィールド毎に所定量ずつ変化させていく手段、算出手段によって算出されたサンプリングクロック数が減少する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第１遅延量として保持するための第１保持手段、算出手段によって算出されたサンプリングクロック数が増加する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第２遅延量として保持する第２保持手段であって、算出手段によって算出されたサンプリングクロック数が増加する方向に変化する毎に、保持される第２遅延量が新たなものに更新される第２保持手段、ならびに第１保持手段に保持されている第１遅延量と第２保持手段に保持されている第２遅延量とが、第２遅延量が第１遅延量より大きいという関係を満たしたときに、第１遅延量と第２遅延量との加算平均値を算出し、得られた加算平均値を定常時において遅延回路に設定すべき最適な遅延量として決定する最適遅延量決定手段を備えていることを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【００１２】
図１は、液晶表示装置に設けられたクロック位相自動調整回路の構成を示している。
【００１３】
コンピュータから液晶表示装置に入力された画像信号Ｒ、Ｇ、Ｂそれぞれは、レベル調整部１ａ、１ｂ、１ｃによって、Ａ／Ｄ変換器（Ａ／Ｄコンバータ）２ａ、２ｂ、２ｃの入力条件に適合するようにレベル調整される。レベル調整されたＲ、Ｇ、Ｂ信号は、Ａ／Ｄコンバータ２ａ、２ｂ、２ｃによってデジタルのＲ、Ｇ、Ｂデータに変換される。
【００１４】
Ａ／Ｄコンバータ２ａ、２ｂ、２ｃに対するサンプリングクロックは、ＰＬＬ回路１７によって生成される。ＰＬＬ回路１７には、水平同期信号遅延回路１６を介して入力画像信号に対する水平同期信号が送られている。ＰＬＬ回路１７は、水平同期信号遅延回路１６から出力される水平同期信号を基準にサンプリングクロックを発生させる。サンプリングクロックの位相は、水平同期信号遅延回路１６に設定される遅延量を変化させることによって調整される。
【００１５】
Ａ／Ｄコンバータ２ａ、２ｂ、２ｃによって得られたデジタルのＲ、Ｇ、Ｂデータは、水平映像開始終了検出回路３に送られる。水平映像開始終了検出回路３は、Ａ／Ｄコンバータ２ａ、２ｂ、２ｃの出力データに基づいて、各水平ライン毎に水平映像開始位置と水平映像終了位置とを検出するために設けられたものである。
【００１６】
つまり、水平映像開始終了検出回路３は、入力されたＲ、Ｇ、Ｂデータが所定のしきい値（映像スライスレベル）より低いレベルから、しきい値より高いレベルに変化したときに、サンプリングクロック１個分のパルス信号からなる水平映像開始信号を出力する。ただし、入力データが、しきい値より低いレベルから、しきい値より高いレベルに変化することによって水平映像開始信号が出力された後において、入力データがしきい値より高いレベルを維持している場合には、水平映像開始信号は出力されない。水平映像開始信号が出力された後において、入力データがしきい値より低くなり、その後にしきい値を再度越えた場合には、水平映像開始信号が再度出力される。
【００１７】
また、水平映像開始終了検出回路３は、入力されたＲ、Ｇ、Ｂデータが所定のしきい値より高いレベルからしきい値より低いレベルに変化したときに、サンプリングクロック１個分のパルス信号からなる水平映像終了信号を出力する。水平映像開始終了検出回路３から出力された水平映像開始信号および水平映像終了信号は、最大ホールド部５に送られる。
【００１８】
しきい値として大きな値を設定すると輝度の低いデータは読み取れなくなり、しきい値として小さな値を設定するとノイズをデータとして読み取る可能性があるので、しきい値としてはノイズを拾わない程度の低い値が設定される。
【００１９】
Ｈカウンタ４は、Ｈカウンタ４に入力されるサンプリングクロックの数をカウントする。ただし、Ｈカウンタ４は、水平同期信号遅延回路１６から水平同期信号が入力される毎にリセットされる。したがって、Ｈカウンタ４は、各水平期間毎に、水平同期信号遅延回路１６から出力される水平同期信号の出力タイミングからのサンプリングクロックの出力数をカウントする。Ｈカウンタ４のカウント値は、最大ホールド部５に送られる。
【００２０】
最大ホールド部５は、水平映像開始信号が入力されたときのＨカウンタ４のカウント値（以下、水平映像開始カウント値という）のうち、各フィールドにおいて最小のものを保持する。また、最大ホールド部５は、水平映像終了信号が入力されたときのＨカウンタ４のカウント値（以下、水平映像終了カウント値という）のうち、各フィールドにおいて最大のものを保持する。最大ホールド部５は、１フィールド毎に、水平映像開始カウント値と水平映像終了カウント値とを、減算器６に送る。ただし、最大ホールド部５は、１フィールド毎にリセットされる。
【００２１】
減算器６は、１垂直期間毎に、最大ホールド部５から１フィールド毎に送られてくる水平映像開始カウント値と水平映像終了カウント値との差を算出し、その演算結果を絶対値回路７に出力する。絶対値回路７は、減算器６によって得られた演算結果の絶対値を出力する。
【００２２】
クロック位相自動調整時においては、水平同期信号遅延回路１６の遅延量を１フィールド毎に、所定量ずつ変化させていき、水平映像開始カウント値と水平映像終了カウント値との差の変化に基づいて、クロック位相の最良点を検出する。
【００２３】
図２に基づいて、クロック位相の最良点を検出するための原理について説明する。
図２（ａ）は、クロック位相を変化させた場合に、入力画像信号の画素とクロック位相との関係がデータ安定状態になったり、データ不安定状態になったりする様子を示している。
【００２４】
ａ点がクロック位相の最良点であり、Ａ／Ｄコンバータ２ａ、２ｂ、２ｃでサンプリングされる画像データが最も安定するポイントである。ａ点からクロック位相を徐々にシフトしていくと、Ａ／Ｄコンバータ２ａ、２ｂ、２ｃでサンプリングされるデータが不安定となり、ｂ点では最も不安定となる。
【００２５】
図２（ａ）では、データ安定状態を示す変化曲線として、理解しやすくするためにＳＩＮ波形を用い、かつ位相９０度のポイントを最良点とした例を示しているが、クロックの周波数やクロックジッタ量および映像スライスレベルの設定によって、この変化曲線は変化する。しかしながら、データ安定状態を示す変化曲線においては、常に、最良点であるａ点付近がなだらかな曲線となるため、曲線の頂点すなわち最良点ａ点が見つけにくいことが理解できる。
【００２６】
図２（ｂ）は、クロック位相を正方向へ変化させた場合の水平映像開始カウント値と水平映像終了カウント値の差の絶対値が変化する様子を示している。図２（ｂ）からわかるように、ｍ点では上記絶対値が以前の値ｘ＋１からｘへ減少している。また、ｎ点では上記絶対値が以前の値ｘからｘ＋１へ増加している。この絶対値変化の起こる特異点ｍ、ｎは、最良点ａ点を中心として等距離だけ離れた位置にくる。
【００２７】
図２（ｃ）に示すように、クロック位相最良点ａ付近の絶対値ｘに比べて、クロック位相不安定のｂ点付近の絶対値はｘ＋１の値となる。したがって、絶対値がｘとなる範囲内でかつ特異点であるｍ点とｎ点の中点を求めれば、クロック位相の最良点ａ点が見つけられる。
【００２８】
図１に戻って、自動位相調整タイミング発生回路１４は、たとえば液晶表示装置への入力信号が切り替わったことを検出したとき、あるいは操作者によって自動調整指令が入力されたとき等において、自動調整開始信号を出力する。
【００２９】
クロック位相設定カウンタ１０には、ディフォルト値が初期設定されており、自動調整開始信号が入力されると、入力画像信号の垂直帰線期間毎にアップカウント（カウント値が１だけインクリメント）される。また、スイッチ回路１５は、常時は接点ａ側に切り換えられているが、自動調整時には接点ｂ側に切り換えられる。
【００３０】
クロック位相設定カウンタ１０のカウント値は、スイッチ回路１５を通して水平同期信号遅延回路１６に入力される。水平同期信号遅延回路１６は、クロック位相設定カウンタ１０のカウント値に応じた遅延量によって水平同期信号を遅延させる。ＰＬＬ回路１７は、水平同期信号遅延回路１６によって遅延された水平同期信号に基づいてサンプリングクロックを生成する。
【００３１】
第１の変化点検出回路８は、絶対値回路７から出力される絶対値が以前の値よりも減少する第１変化点（図２（ａ）のｍ点）を検出する。第１のクロック位相ホールド回路１１は、第１の変化点検出回路８によって第１変化点が検出されたフィールドにおいて水平同期信号遅延回路１６に設定されたクロック位相カウンタ１０のカウント値を保持する。
【００３２】
第２の変化点検出回路９は、絶対値回路７から出力される絶対値が以前の値よりも増加する第２変化点（図２（ａ）のｎ点）を検出する。第２のクロック位相ホールド回路１２は、第２の変化点検出回路９によって第２変化点が検出されたフィールドにおいて水平同期信号遅延回路１６に設定されたクロック位相カウンタ１０のカウント値を保持する。
【００３３】
加算平均回路１３は、第１のクロック位相ホールド回路１１に保持されているカウント値（第１カウント値）と第２のクロック位相ホールド回路１２に保持されているカウント値（第２カウント値）とが、第２カウント値が第１カウント値より大きいという関係を満たしたときに、第１カウント値と第２カウント値との加算平均値を算出するとともに、自動位相調整終了信号を出力する。
【００３４】
第１のクロック位相ホールド回路１１に保持されているカウント値（第１カウント値）と第２のクロック位相ホールド回路１２に保持されているカウント値（第２カウント値）とが、第２カウント値が第１カウント値より大きいという関係を満たしたときに自動位相調整を終了するようにしているのは、次の理由による。すなわち、第１変化点（図２（ａ）に示すｍ点）より、第２変化点（図２（ａ）に示すｎ点）が先に検出され、その後に第１変化点が検出された場合には、その次に第２変化点が検出されるのまで、自動調整を維持させるためである。
【００３５】
自動位相調整終了信号が出力されると、スイッチ回路１５が接点ａ側に戻され、加算平均回路１３によって算出された値が最適な遅延量設定値（クロック位相設定値）として水平同期信号遅延回路１６に送られる。そして、自動位相調整は終了する。
【００３６】
上記位相自動調整回路の特徴は、入力画像信号のレベル値をそのまま利用するのではなく、水平映像開始位置から水平映像終了位置までに出力されるサンプリングクロック数に基づいてクロック位相の特異点を検出する点にある。
【００３７】
上記位相自動調整回路によれば、画像内容やアナログ波形の周波数特性、すなわちオーバーシュート歪やリンギング歪の影響を受けやすい画像信号の白レベル付近や黒レベル付近のデータに関係なく、安定して最良なクロック位相を検出することができる。また、水平映像の開始位置および終了位置の両方のデータを利用しているので、画像の左部分と右部分とでのクロック位相の微妙な違いを吸収することができ、画面全体に均等かつ最良なクロック位相を検出することができる。
【００３８】
なお、水平映像の開始位置および終了位置は、最大ホールド部５により、画面全体の中から抽出されるので、画像のいずれかのラインに画像データが存在すれば良く、映像内容に影響されず、かつ画面の有効期間の両端まで信号がない場合でも検出することが可能である。
【００３９】
【発明の効果】
この発明によれば、入力画像信号の画素とクロック位相との関係が最も安定となるクロック位相を正確に検出できるようになる。この結果、入力画像信号の画素データとサンプリングクロックとが最も安定な位相関係に保たれ、安定な映像を画素対応パネルに表示させることができるようになる。
【図面の簡単な説明】
【図１】液晶表示装置に設けられたクロック位相自動調整回路の構成を示すブロック図である。
【図２】クロック位相の最良点を検出するための原理を説明するための説明図である。
【符号の説明】
１ａ、１ｂ、１ｃ レベル調整部
２ａ、２ｂ、２ｃ Ａ／Ｄ変換器（Ａ／Ｄコンバータ）
３ 水平映像開始終了検出回路
４ Ｈカウンタ
５ 最大ホールド部
６ 減算器
７ 絶対値回路
８ 第１の変化点検出回路
９ 第２の変化点検出回路
１０ クロック位相設定カウンタ
１１ 第１のクロック位相ホールド回路
１２ 第２のクロック位相ホールド回路
１３ 加算平均回路
１４ 自動位相調整タイミング発生回路
１５ スイッチ回路
１６ 水平同期信号遅延回路
１７ ＰＬＬ回路

Claims (1)

1. 入力画像信号の水平同期信号を遅延させて出力する遅延量可変の遅延回路、遅延回路から出力される水平同期信号に同期したサンプリングクロックを発生するクロック発生回路、入力画像信号をクロック発生回路から発生したサンプリングクロックに基づいてサンプリングするＡ／Ｄ変換器、Ａ／Ｄ変換器から出力される画像データを所定のしきい値と比較することにより、各水平ラインの水平映像開始位置および水平映像終了位置を検出する検出手段、ならびに１フィールド内において検出された水平映像開始位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置に最も近い水平映像開始位置と、１フィールド内において検出された水平映像終了位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置から最も遠い水平映像終了位置とに基づいて、１フィールド毎に入力画像信号の水平映像開始位置と水平映像終了位置までの距離に相当するサンプリングクロック数を算出するための算出手段を備えている画素対応表示装置におけるクロック位相自動調整装置において、
   遅延回路に対する設定遅延量を１フィールド毎に所定量ずつ変化させることにより、サンプリングクロックの位相を１フィールド毎に所定量ずつ変化させていく手段、
   算出手段によって算出されたサンプリングクロック数が減少する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第１遅延量として保持するための第１保持手段、
   算出手段によって算出されたサンプリングクロック数が増加する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第２遅延量として保持する第２保持手段であって、算出手段によって算出されたサンプリングクロック数が増加する方向に変化する毎に、保持される第２遅延量が新たなものに更新される第２保持手段、ならびに
   第１保持手段に保持されている第１遅延量と第２保持手段に保持されている第２遅延量とが、第２遅延量が第１遅延量より大きいという関係を満たしたときに、第１遅延量と第２遅延量との加算平均値を算出し、得られた加算平均値を定常時において遅延回路に設定すべき最適な遅延量として決定する最適遅延量決定手段、
   を備えていることを特徴とする画素対応表示装置におけるクロック位相自動調整装置。

Images