JP3959481B2 - Harmonic suppression circuit, motor drive system - Google Patents
Harmonic suppression circuit, motor drive system Download PDFInfo
- Publication number
- JP3959481B2 JP3959481B2 JP2002082985A JP2002082985A JP3959481B2 JP 3959481 B2 JP3959481 B2 JP 3959481B2 JP 2002082985 A JP2002082985 A JP 2002082985A JP 2002082985 A JP2002082985 A JP 2002082985A JP 3959481 B2 JP3959481 B2 JP 3959481B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- phase
- current
- circuit
- harmonic suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多相電源の入力電流波形を改善し、高調波抑制と電源力率改善を行える高調波抑制回路及び電動機駆動システムに関するものである。
【0002】
【従来の技術】
コンデンサ入力型整流回路は、構成が簡単で構造コストの面でも有利な為幅広く応用されているが、入力電流に含まれる高調波成分が多く、電源力率も低く電源系統に悪影響を与えるという問題があった。また、空調機分野に応用した場合、国内高調波規制のクラスA(2004年〜)をクリアすることができないといった問題があった。その解決策として、種々の技術が提案されているが、回路構成が複雑であったり、PWM(パルス幅変調)制御等の複雑な制御が必要で、製造コストが高くなるという問題があった。
【0003】
その中で、単相電源の安価な力率改善技術として、平成5年電気学会産業応用部門全国大会講演論文集95「正弦波コンバータ」に紹介された手段がある。この構成を図18に示す。図18は従来の回路ブロック図である。この技術では、ダイオード整流器3a〜3dの交流入力端子間に、互いに直列接続したコンデンサ2a、2bを接続し、整流器の直流出力端子間にはリアクトルを介して、互いに直列接続した2個のスイッチ素子6a、6bを接続し、前記スイッチ素子には逆並列にダイオード7a、7bを接続する。また、前記コンデンサ2a、2bの相互接続点と前記スイッチ素子6a、6bとの相互接続点とを接続して構成されている。
【0004】
この回路の動作には、電源電圧が正の半周期の間について4つのモードがあり、スイッチングに合わせて下記の各モードが繰り返される。
・モード1(スイッチ素子6aオン、6bオフ)
スイッチ素子6aがオンすると、コンデンサ2a、リアクトル4aを通る経路で電流が流れ、エネルギーがリアクトル4aに蓄積される。
・モード2(スイッチ素子6aオフ、6bオン)
スイッチ素子6aをオフすると、リアクトル4aに蓄積されたエネルギーが、平滑コンデンサ5、スイッチ素子6bの逆並列ダイオード7b、コンデンサ2aを通る経路にて放出される。また、スイッチ素子6a、6bは交互にオン/オフしているので、スイッチ素子6a、6bの相互接続点とコンデンサ2a、2bの相互接続点とを結ぶ経路には、リアクトル4aのエネルギー放出による電流とリアクトル4bへのエネルギー蓄積による電流との代数和の電流が流れる。
【0005】
・モード3(スイッチ素子6aオフ、6bオン)
モード2において、リアクトル4aに蓄積されたエネルギーが放出し終わると、モード3に移り、コンデンサ2b、スイッチ素子6b、リアクトル4b、ダイオード3dの経路で電流が流れ、エネルギーがリアクトル4bに蓄積される。
・モード4(スイッチ素子6aオン、6bオフ)
スイッチ素子6bがオフすると、リアクトル4bに蓄積されたエネルギーが、コンデンサ2b、スイッチ素子6aの逆並列ダイオード7a、平滑コンデンサ5を通る経路にて放出される。また、スイッチ素子6a、6bは交互にオン/オフしているので、リアクトル4bのエネルギー放出と同時に、モード1に戻り、リアクトル4aへのエネルギー蓄積が始まる。以上の動作が繰り返される。
【0006】
電源電圧が負の半周期になると、ダイオード3bと3cがそれぞれ、ダイオード3a、3dに代わってオンするように設定されているので、電源電圧が負の半周期になっても回路動作は前記モード1〜4を繰り返す。
【0007】
以上のように、平成5年電気学会産業応用部門全国大会講演論文集95「正弦波コンバータ」によれば、コンデンサ入力型整流回路に、若干の素子を加えるだけで、その制御も電流値等の検出やPWM制御(パルス幅変調制御)のような複雑な制御を必要としない為、簡易且つ安価な構成で、単相電源の力率を改善することができるとしている。
【0008】
また、上記技術の多相電源への応用として、特開平7−303376号公報がある。この方式での構成を図19に示す。図19は従来の回路ブロック図である。図において、PSは三相交流電源、D1〜D6はブリッジ接続され交流を直流に整流する整流部を構成するダイオード、CDCは前記整流部により整流された直流電圧を平滑化する平滑コンデンサ、L1〜L3は前記三相交流電源PSと前記整流部D1〜D6との各電源ラインに挿入されたリアクトルである。
【0009】
また、TX1及びTX2は、互いに直列接続され、前記整流部の直流側端子間に配置されて短絡部を形成するスイッチ素子である。C1〜C3は、前記三相交流電源PSと前記リアクトルL1〜L3との間の各電源ラインに一端がそれぞれ接続され、他端を共通接続して構成した共振用コンデンサであり、その共通接続点は、前記短絡部を形成する半導体スイッチング素子TX1及びTX2の相互接続点に接続されて、高調波抑制回路を構成している。
【0010】
この高調波抑制回路の動作は、先に述べた平成5年電気学会産業応用部門全国大会講演論文集95「正弦波コンバータ」と基本的に同様であり、スイッチ素子TX1及びTX2を、一定のオン/オフ比で、しかも交流電源の周波数よりも遥かに高い周波数で交互にオン/オフさせ、スイッチ素子停止時の不通流区間に強制的に電流を流し、入力電流を歪み分の少ない正弦波に近づけるものである。この技術によれば、多相電源においても、コンデンサ入力型整流回路に、若干の素子を加えるだけで、その制御も電流値等の検出やPWM制御(パルス幅変調制御)のような複雑な制御を必要としない為、簡易且つ安価な構成で、入力電流が1〜2(A)と比較的小さい領域において、入力電流の波形及び力率を改善できるとしている。
【0011】
更に、特開平7−303376号公報を入力電流の大きい領域にまで拡大する技術として、特開平8−196077号公報がある。この構成を図20に示す。図20は従来の回路ブロック図である。なお、前記内容と重複する部分については、同一符号を付し、その説明を省略する。図において、CX1〜CX3は、交流電源の各電源ライン間に接続された環状接続コンデンサで、共振用コンデンサC1〜C3よりも大きな容量のものを用いている。
【0012】
環状接続コンデンサCX1〜CX3は、供給電源の安定化を図り、入力電流の大きい領域においても、電源電圧歪みが起き難いようする働きをもたせるため共振用コンデンサC1〜C3よりも大きな容量のものを用いている。これにより、多相電源で入力電流の大きい領域においても、コンデンサ入力型整流回路に、若干の素子を加えるだけで、複雑な制御を必要としない高調波抑制回路を実現できるとしている。
【0013】
特開平7−303376号公報、特開平8−196077号公報等は、交流電源周波数よりも遥かに高い周波数で短絡素子を動作する技術であるが、電源半周期に1回もしくは複数回のみのスイッチングで、電源力率を改善し、高調波規制を満たすことができる技術として、特開平10−174442号公報等がある。これは、図21に示したものがある。
【0014】
図21は従来の回路ブロック図である。図21は、交流電源を直流に整流する整流器と、前記整流器の直流側に配置され互いに直列接続された平滑コンデンサと、交流電源と前記整流器との間の各相に接続されたリアクトルと、各相のリアクトルと整流器との接続点にその一端が接続され他端が交流電源の中性点を形成するよう共通接続されたスイッチ素子と、前記平滑コンデンサ同士の直列接続点と前記スイッチ素子の共通接続点とを結線して構成したものである。
【0015】
この構成においては、各相に設けられたスイッチ素子の短絡動作は、電源半周期に1回程度である。
【0016】
【発明が解決しようとする課題】
しかしながら、平成5年電気学会産業応用部門全国大会講演論文集95「正弦波コンバータ」、特開平7−303376号公報、及び特開平8−196077号公報に示す技術はいずれも、短絡部を形成するスイッチ素子を電源周波数よりも遥かに高い周波数で動作させる為、このスイッチング動作に伴い多くの電磁ノイズを発生してしまう。その為、新たにノイズ対策部品を追加する必要があり、高調波抑制回路の複雑化、コストアップ、効率悪化を引き起こしてしまうという課題があった。
【0017】
また、特開平10−174442号公報では、スイッチング動作に伴う電磁ノイズを抑制しノイズ対策部品を削除できるよう、電源半周期に1回程度のスイッチング動作としているが、交流電源の各相にスイッチ素子を接続しなければならず、相数をNとしたとき、N相電源ではN個のスイッチ素子が必要となり、高調波抑制回路のコストアップ、複雑化を引き起こしてしまうという課題があった。
【0018】
本発明は、上記のような課題を解消するためになされたもので、高調波規制を満たすレベルまで高調波電流を抑制することが可能な高調波抑制回路を提供することを目的とする。また、コンデンサ入力型整流回路に、若干の素子を追加するだけで、しかも、高周波スイッチング制御を必要としない安価且つ簡易な構成で、多相電源の電源高調波を抑制可能な高調波抑制回路を提供することを目的とする。
【0019】
【0020】
【0021】
【課題を解決するための手段】
本発明の請求項1に係わる高調波抑制回路は、交流電源に接続され、前記交流電源よりの交流を直流に整流する整流器と、前記交流電源と前記整流器との間の各電源ラインに接続されたリアクトルと、前記整流器の直流電圧の出力端子間に接続され直流電圧を平滑化する平滑コンデンサと、前記リアクトルと前記整流器とを接続する各電源ラインにその一端が接続され、他端が交流電源の中性点を形成するように共通接続された複数のコンデンサと、前記整流器よりも直流側の端子間に接続され、オンすることにより一方向に電流を流す上側短絡素子および下側短絡素子とを直列接続した短絡部と、前記短絡部のオン・オフ動作を制御するスイッチ制御手段と、前記複数のコンデンサの共通接続点にその一端が接続され、他端が前記短絡部を構成する上側短絡素子と下側短絡素子との相互接続点間に接続されたコンデンサと、を備えたものである。
【0022】
本発明の請求項2に係わる高調波抑制回路は、前記高調波抑制回路は、前記複数のコンデンサの合成容量を可変とし、前記複数のコンデンサの合成容量の切り換えを制御するコンデンサ容量制御手段を備えたものである。
【0023】
本発明の請求項3に係わる高調波抑制回路は、前記コンデンサ容量制御手段は、負荷信号に応じて前記複数のコンデンサの合成容量を切り換えるように制御するようにしたものである。
【0024】
本発明の請求項4に係わる高調波抑制回路は、前記コンデンサ容量制御手段は、前記負荷信号を入力信号とし、前記入力信号が所定値よりも大きい場合には前記複数のコンデンサの合成容量が大きくなるように制御し、前記入力信号が所定値よりも小さい場合には前記複数のコンデンサの合成用量が小さくなるよう制御するようにしたものである。
【0025】
本発明の請求項5に係わる高調波抑制回路は、前記高調波抑制回路は、電源周波数がfsのN相の交流電源に接続され、前記リアクトルのインダクタンス値をL、円周率をπ、前記複数のコンデンサの合成容量をCとしたとき、C≧1/(4・π2・N2・fs2・L)となるように前記複数のコンデンサの合成容量Cを構成するようにしたものである。
【0026】
本発明の請求項6に係わる高調波抑制回路は、前記高調波抑制回路は、前記複数のコンデンサの共通接続点と前記短絡部との間に接続されたコンデンサの容量を可変可能に構成し、前記コンデンサの容量の切り換えを制御するコンデンサ容量制御手段を備えたものである。
【0027】
本発明の請求項7に係わる高調波抑制回路は、前記スイッチ制御手段は、周波数fsでN相の交流電源を接続し、前記短絡部を形成する上側短絡素子及び下側短絡素子をそれぞれ、N×fsの整数倍の周波数で、交互にオン・オフするものである。
【0028】
本発明の請求項8に係わる高調波抑制回路は、前記スイッチ制御手段は、負荷信号として、入力電流、平滑コンデンサ端子間に出力される直流出力電圧、前記平滑コンデンサの入出力電流、整流器より直流側を流れる電流、負荷の消費電力量、あるいは負荷電流に応じて予め設定された所定時間に基づいて、前記短絡部のオン、オフ動作を行わさせるように制御するようにしたものである。
【0029】
本発明の請求項9に係わる高調波抑制回路は、請求項1乃至請求項10のいずれかに記載の高調波抑制回路に接続される負荷をインバータや電動機とし、前記スイッチ制御手段に入力される負荷信号を、電動機への回転数指令値、電圧指令、サーミスタで検出される圧縮機吐出温度、圧縮機吸入温度あるいは熱交換器の温度のいずれかとしたものである。
【0030】
【発明の実施の形態】
実施の形態1.
図1は本発明の実施の形態1を表す回路ブロック図である。ここで、図において、1は交流電源であり、三相以上の多相電源なら何相でも構わない。以下は、交流電源1が三相の場合について説明する。
【0031】
2は複数のダイオード2up、2vp、2wp、2un、2vn、2wnをブリッジ接続して構成し交流電源1の交流を直流に整流する整流器、3は交流電源1と整流器2との間の各電源ライン(U相、V相、W相)にそれぞれ挿入されたリアクトルであり、3u、3v、3wはそれぞれU相、V相、W相に接続されている。4は整流器2の直流出力端子間に接続され直流電圧を平滑化する平滑コンデンサ、5はリアクトル3と整流器2との相互接続点にその一端が接続され他端が交流電源1の中性点を形成するように共通接続された複数のコンデンサ5u、5v、5wより成る共振用コンデンサであり、整流器2、リアクトル3、平滑コンデンサ4、共振用コンデンサ5により高調波抑制回路70を構成し、高調波抑制回路70の交流入力端に交流電源1、直流出力端に負荷20が接続される。
【0032】
なお、平滑コンデンサ4は、負荷20への電力供給を行った場合に電荷不足とならない程度の容量を保有している。また、負荷20は、一定速で運転されるモータ負荷や多段速で運転されるモータ負荷や可変速で運転されるモータ負荷等で構成され、冷凍・空調装置や圧縮機などに使用される。
【0033】
次に動作について説明する。まず、最初に共振用コンデンサ5がない場合について、図2、図3を参照しつつ説明する。図2は、本実施の形態を表す高調波抑制回路の各時間ごとの回路動作及び電流の流れ方を説明するための回路ブロック図である。図2において、図1と同等部分は同一の符号を付して説明は省略する。図2において、交流電源1の3相を上から順にU相、V相、W相とし、U相の相電圧位相が0度の時からの動作説明を行う。また、図2中のta〜tgは時間経過を表し、ta→tgの順に時間が経過していることを表す。
【0034】
ここで、図2(a)、(b)、(c)、(d)、(e)、(f)は、それぞれ時刻ta〜tb、tb〜tc、tc〜td、td〜te、te〜tf、tf〜tgにおける実際に電流が流れている回路部分(相)を表しており、電流の流れている相を太い実線で表している。
【0035】
図3は相電圧と各相の電流の関係を表した図であり、縦軸は上から順に(a)相電圧、(b)線間電圧、(c)U相電流、(d)V相電流、(e)W相電流を表しており、交流電源1より出て行く方向の流れ方向(図2(a)中に示した矢印の向き)に電流が流れる場合を正の方向とし、交流電源1に戻ってくる方向に電流が流れる方向を負の方向とする。図3において、横軸は時間経過を表し、図3中のta〜tgは、図2中のta〜tgに対応している。
【0036】
コンデンサ入力型三相交流整流回路では線間電圧が直流母線電圧Vdcより大きくなる区間にのみ電流が流れる。従って、時刻ta〜tbでは、VW間の線間電圧のみが直流母線電圧Vdcより負側で大きくなっており、その向きが負であるため電流の流れる向きは負となり、入力電流はW相からV相へ向って流れる。(このとき、U相には電流が流れず不通流区間となる。)
【0037】
次に、時刻tb〜tcでは、UV間の線間電圧のみが直流母線電圧Vdcより大きくなり、その向きは正である為、U相からV相へ向って入力電流が流れる。また、この付近でVW間の線間電圧の大きさは直流母線電圧Vdcより小さくなるが、リアクトル3の慣性の作用により、時刻ta〜tbにおいてW相からV相へ向って流れていた電流が流れ続ける。故に、時刻tb〜tcでは、入力電流はU相及びW相からV相へ流れる。
【0038】
時刻が経過し、リアクトル3の慣性により流れ続けていた電流が完全に遮断される(時刻tc)と、時刻tc〜tdへと移行し、この状態ではUV間の線間電圧のみが直流母線電圧Vdcより高くなり、その向きが正であるため、U相からV相に向かってUV間のみに入力電流が流れる。(このとき、W相には電流が流れず不通流区間となる。)
【0039】
以上は時刻ta〜tdまでの電圧位相角で約π/4までの状態での説明であるが、時刻td以降も同様に、線間電圧と直流母線電圧Vdc及びリアクトル3の慣性作用により、図2(d)〜(f)のように電流は流れる。
【0040】
すなわち、(d)の状態(時刻td〜te)では、WUの線間電圧のみが直流母線電圧Vdcより高くなり、その向きは負であるため、電流はU相からW相に流れるが、(c)の状態でU相からV相へUV間を流れれていた電流も、リアクトル3の慣性により流れつづける。したがって、時刻td〜teでは、U相からV相およびW相へ電流が流れる。
【0041】
(e)の状態(時刻te〜tf)では、(d)の状態と同じく、WUの線間電圧のみが直流母線電圧Vdcより高くなり、その向きは負であるため、電流はU相からW相に流れつづけるが、(d)の状態で流れていたUV間の電流はリアクトル3の慣性の影響が遮断されるため、(e)の状態では電流は、U相からW相にのみ流れる。(このとき、V相には電流が流れず不通流区間となる。)
【0042】
また、(f)の状態(時刻tf〜tg)では、VW間の線間電圧のみが直流母線電圧Vdcよりも大きくなり、その向きが正であるため、電流はV相からW相へ流れるが、(e)の状態でU相からW相へUW間を流れれていた電流も、リアクトル3の慣性により流れつづける。したがって、時刻tf〜tgでは、U相およびV相からW相へ電流が流れる。
【0043】
以上の各時刻での電流の流れる状態は図2(a)〜(f)にて表されており、各相(U相、V相、W相)を流れる入力電流は図3(c)〜(e)で表される。したがって、図2、図3で表されたように、共振用コンデンサ5を有さない、整流器2、リアクトル3、平滑コンデンサ4よりなる一般的なコンデンサ入力型整流回路回路では、各相(U相、V相、W相)ともに電流の流れない時間が存在し、不通流区間が生じる。
【0044】
なお、直流母線電圧Vdcは、負荷の状態に応じて変動するものであり、負荷が重い場合には低く、負荷が軽い場合には高くなる。従って、入力電流波形や各相の電流不通流区間は、図3に示すものに限られるものではなく、負荷状態によって異なる。
【0045】
ここで、本実施の形態では、図1に示したように、コンデンサ入力型整流回路の交流側でリアクトル3と整流器2との間に共振用コンデンサ5を付加してあり、リアクトル3と共振用コンデンサ5との相互作用により、図2、図3で説明したようなコンデンサ入力型整流回路の各相に発生する不通流区間にも電流を流すことができ、高調波の発生を抑制でき、また、電源力率を改善することができる。
【0046】
次に、共振用コンデンサ5を有する場合のコンデンサ入力型整流回路の動作について図4、図5を参照しつつ説明する。図4は本実施の形態を表す高調波抑制回路の各時間ごとの回路動作及び電流の流れ方を説明するための回路ブロック図である。図4において、図1と同等部分は同一の符号を付して説明は省略する。図4は、図2と同様、交流電源1の3相を上から順にU相、V相、W相とし、U相の相電圧位相が0度の時からの動作説明を行う。また、図4中のt0〜t10は時間経過を表し、t0→t10の順に時間が経過していることを表す。
【0047】
ここで、図4(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h)、(i)、(j)は、それぞれ時刻t0〜t1、t1〜t2、t2〜t3、t3〜t4、t4〜t5、t5〜t6、t6〜t7、t7〜t8、t8〜t9、t9〜t10における実際に電流が流れている回路部分(相)を表しており、電流の流れている相を太い実線で表している。
【0048】
図5は、相電圧と各相の電流の関係を表した図であり、縦軸は上から順に(a)相電圧、(b)線間電圧、(c)U相に接続された共振用コンデンサ5uを流れる電流、(d)V相に接続された共振用コンデンサ5vを流れる電流、(e)W相に接続された共振用コンデンサ5wを流れる電流を表しており、交流電源1より出て行く方向の流れ方向(図4(a)、(f)中に示した矢印の向き)に電流が流れる場合を正の方向とし、交流電源1に戻ってくる方向に電流が流れる方向を負の方向とする。図5において、横軸は時間経過を表し、図5中のt0〜t10は、図4中のt0〜t10に対応している。
【0049】
まず、U相電圧が零から正方向へ増えていく(a)の区間(時刻t0〜t1)では、図2、図3における時刻ta〜tbの動作説明で述べたようにVW間の線間電圧のみが直流母線電圧Vdcより負側で大きくなっており、その向きが負であるため電流の流れる向きは負となり、整流器2を通過する電流(整流電流)はW相からV相へ向って流れる。
【0050】
本実施の形態のように、共振用コンデンサ5を有する図1のような回路の場合には、W相からV相へ向う上記整流電流に加え、交流電源1のU相からリアクトル3を介して共振用コンデンサ5uに電流が流れる。この共振用コンデンサ5uを流れる電流は、V相に接続された共振用コンデンサ5vを介してV相より電源1側へ流れ、さらにW相に接続された共振用コンデンサ5wを介してW相を流れる整流電流と合わさって流れ、V相より電源1側に戻る。
【0051】
このコンデンサ5を流れる電流通流区間は、図5(d)〜(f)に示すような電流が各相に流れ、その周期はリアクトル3のインダクタンス値と共振用コンデンサ5の容量とで決まる共振半周期となる時刻t1まで続く。従って、時刻t0〜t1では、整流器2を介す電流と共に共振用コンデンサ5を介す電流の両方により図5(c)で示したような入力電流が各相(U相、V相、W相)に流れるため、各相(U相、V相、W相)では電流不通流区間が生じない。
【0052】
次に、共振用コンデンサ5が飽和する(共振半周期となる)時刻t1になると、図4(b)の状態(時刻t1〜t2)になり、図5(d)〜(f)に示されるように、共振用コンデンサ5へ流れる電流が遮断され、入力電流は、コンデンサ入力型整流回路と同様、整流器2を介してW相からV相へと流れる電流のみとなり、入力電流は、図5(c)に示されるように流れる。そして、この電流は次第に、線間電圧と直流母線電圧Vdcとの関係上、U相からV相へと流れるようになる(時刻t2〜t3)。図4(c)の状態(時刻t2〜t3)では、UV間の線間電圧のみが直流母線電圧Vdcより大きく(図5(b))なり、その向きは正である為、U相からV相へ向って電流が流れ、この区間では図5(d)〜(f)に示すように共振用コンデンサ5には電流が流れず放電され、各相の入力電流は図5(c)のようになる。
【0053】
更に時刻が経過して、これまで正の向きに流れていたW相電流が零となる時刻t3(図5(c))では、リアクトル3と共振用コンデンサ5との相互作用により、W相に負の電流を流す作用が働き、W相に接続された共振用コンデンサ5wには負の向きに電流が流れる(図4(d))。この電流は、U相に接続された共振用コンデンサ5uを介して電源側から供給され、また、V相に接続された共振用コンデンサ5vを介して整流器2側から供給されて、W相に接続された共振用コンデンサ5wを介して電源1に戻る為、共振用コンデンサ5のU相5u、V相5v、W相5wにはそれぞれ図5(d)〜(f)に示すように、正、正、負の向きに、リアクトル3と共振用コンデンサ5とで決まる共振半周期となる時刻t4まで電流が流れる。
【0054】
従って、時刻t3〜t4では、整流器2を介して流れる電流と共に共振用コンデンサ5を介して流れる電流が発生するので、各相(U相、V相、W相)に電流が流れ、各相には電流の流れない電流不通流区間が生じない。
【0055】
次に、共振用コンデンサ5が飽和する(共振半周期となる)時刻t4になると、図4(e)の状態(時刻t4〜t5)になり、図5(d)〜(f)に示されるように、共振用コンデンサ5へ流れる電流が遮断され、入力電流は、コンデンサ入力型整流回路と同様、整流器2を介してU相からV相へと流れる電流のみとなり、入力電流は、図5(c)に示されるように流れる。このとき、この区間では図5(d)〜(f)に示すように共振用コンデンサ5には電流が流れず放電され、各相の入力電流は図5(c)のようになる。この入力電流は次第に、線間電圧と直流母線電圧Vdcとの関係上、U相からW相へと流れるようになる(時刻t5〜t6)。
【0056】
図4(f)の状態(時刻t5〜t6)では、WU間の線間電圧のみが直流母線電圧Vdcより負側へ大きく(図5(b))なり、その向きは負である為、U相からW相へ向って電流が流れ、この区間でも図5(d)〜(f)に示すように共振用コンデンサ5には電流が流れず放電され、各相の入力電流は図5(c)のようになる。
【0057】
この後、負の向きに流れていたV相電流が零となる時刻t6(図5(c))では、リアクトル3と共振用コンデンサ5との相互作用により、V相に正の電流を流す作用が働き、V相に接続された共振用コンデンサ5vには正の向きに電流が流れる(図4(g))。この電流は、U相に接続された共振用コンデンサ5uを介して整流器2側へ流れ、また、W相に接続された共振用コンデンサ5wを介して電源1側へ流れる為、共振用コンデンサ5のU相、V相、W相には、図5(d)〜(f)に示すようにそれぞれ、負、正、負の向きに、共振半周期となる時刻t7まで電流が流れる。従って、時刻t6〜t7では、整流器2を介して流れる電流と共に共振用コンデンサ5を介して電流により各相(U相、V相、W相)に電流が流れるので、各相(U相、V相、W相)ともに電流不通流区間が生じない。
【0058】
時刻t7となり共振用コンデンサ5が飽和して(共振半周期となって)、共振用コンデンサ5への電流が遮断されると、入力電流は、整流器2を介してU相からW相へと流れる電流のみの状態(図4(h))となり、図5(d)〜(f)に示されるように、共振用コンデンサ5へ流れる電流が遮断され、入力電流は、コンデンサ入力型整流回路と同様、整流器2を介してU相からW相へと流れる電流のみとなり、入力電流は、図5(c)に示されるように流れる。このとき、この区間では図5(d)〜(f)に示すように共振用コンデンサ5には電流が流れず放電されている状態であり、各相の入力電流は図5(c)のようになる。
【0059】
この入力電流は次第に、線間電圧と直流母線電圧Vdcとの関係上、V相からW相へと流れるようになる(時刻t8〜t9)。図4(i)の状態(時刻t8〜t9)では、VW間の線間電圧のみが直流母線電圧Vdcより正側へ大きく(図5(b))なり、その向きは正である為、V相からW相へ向って電流が流れ、この区間でも図5(d)〜(f)に示すように共振用コンデンサ5には電流が流れず放電され、各相の入力電流は図5(c)のようになる。
【0060】
この後、正の向きに流れていたU相電流が零となる時刻t9(図5(c))では、リアクトル3と共振用コンデンサ5との相互作用により、U相に負の電流を流す作用が働き、U相に接続された共振用コンデンサ5uには負の向きに電流が流れる(図4(j))。この電流は、V相に接続された共振用コンデンサ5vを介して電源1側から流れ、また、W相に接続された共振用コンデンサ5wを介して整流器2側から流れる為、共振用コンデンサ5のU相、V相、W相には、図5(d)〜(f)に示すようにそれぞれ、負、正、正の向きに、共振半周期となる時刻t10まで電流が流れる。従って、時刻t9〜t10では、整流器2を介して流れる電流と共に共振用コンデンサ5を介して電流により各相(U相、V相、W相)に電流が流れるので、各相(U相、V相、W相)ともに電流不通流区間が生じない。
【0061】
これまでの説明はU相電圧の位相が約π/2まででU相電流が正の範囲内での動作説明であるが、これ以降は、U相電流が負となる領域へと状態は移行するので、上記時刻t0〜t10での動作状態の説明における電流の向きと逆方向(U相→V相に電流が流れている場合の逆方向とはV相→U相に電流が流れることを表す。)に電流が流れるよう回路が動作し、たとえば、時刻t10〜t11(図示せず)では時刻t0〜t1での動作状態と逆方向に、また、時刻t11〜t12(図示せず)では時刻t1〜t2での動作状態と逆方向に電流が流れるようになるが、時刻t10以降の回路動作説明の詳細は省略する。
【0062】
なお、共振用コンデンサ5を介して流れる電流は、必ずしも交流電源1の各相電圧ゼロクロス点から流れ始めるという訳ではなく、交流電源1の中性点を構成する共振用コンデンサ5の共通接続点の電位と交流電源1の各相の電位との相関関係により、共振用コンデンサ5の容量Cが大きいほど、共振用コンデンサ5を介して流れる電流は相電圧ゼロクロス点よりも多少早いタイミングから流れ始めることもある。
【0063】
以上にて説明したような一連の回路動作により、入力電流波形は図5(c)の如くなり、一般的なコンデンサ入力型整流回路では不通流となる区間にも電流を流すことができ、入力電流に含まれる高調波成分を抑制すると共に電源力率を改善することができる。
【0064】
なお、以上の場合は、リアクトル3のインダクタンス値及び共振用コンデンサ5の容量で決まる共振半周期t1、t4、t7はそれぞれ、t0〜t2間、t3〜t5間、t6〜t8間(各相電流が零となる時刻tZより小さい時間範囲内)に存在している場合であるが、何もこれに限るものではなく、図6(b)或いは図6(c)に示したように、共振半周期t1、t4、t7がそれぞれ、各相電流が零となる時刻tZ以上となるようにリアクトル3のインダクタンス値及び共振用コンデンサ5の容量を設定しても良い。
【0065】
図6は、U相電圧の電源半周期における各相電流と共振用コンデンサ5uを流れる電流との関係を説明するための図であり、図5(d)にて表されたU相共振用コンデンサ5uを流れる電流と共振半周期との相関関係を説明するための図である。図6(a)は共振半周期TLCを相電圧ゼロクロス点間時間Tzより小さくなるよう設定した場合、図6(b)は共振半周期TLCを相電圧ゼロクロス点間時間Tzと等しくなるよう設定した場合、図6(c)は共振半周期TLCを相電圧ゼロクロス点間時間Tzより大きくなるよう設定した場合である。
【0066】
図4、図5にて動作説明した場合が、図6(a)の場合であり、この場合には、図2、図3で説明した共振用コンデンサ5を有さない場合に比べると、電流不通流区間はかなり少なくなり、高調波成分を抑制でき、電源力率を改善できるが、共振用コンデンサ5に電流が流れない区間(t1〜t3、t4〜t6、t7〜t9)が存在する。
【0067】
しかし、リアクトル3のインダクタンス値と共振用コンデンサ5の容量とで決まる共振半周期TLCを相電圧ゼロクロス点間時間Tzと等しくなるよう設定(図6(b))したり、共振半周期TLCを相電圧ゼロクロス点間時間Tzより大きくなるよう設定(図6(c))したりすれば、図6(a)の場合では共振用コンデンサ5に電流が流れない区間(t1〜t3、t4〜t6、t7〜t9)にも電流を流すことができるようになるため、図6(a)の場合よりも、さらに高調波成分を抑制することができる。
【0068】
図6において、横軸は時間を表し、縦軸は電流の大きさを表す。ここで、交流電源1、リアクトル3、共振用コンデンサ5から成る回路を流れる電流の電流経路を考えた場合、この電流は、リアクトル3及び共振用コンデンサ5をそれぞれ2度通る為、これらを2個ずつ直列接続して成る回路と等価と考えることができる。従って、共振半周期TLCは、リアクトル3のインダクタンス値をL、共振用コンデンサ5の容量をCとすると、下記数式1で表される。
【0069】
【数1】
【0070】
従って、リアクトル3のインダクタンス値Lと共振用コンデンサ5の容量Cとの組み合せ次第で、図6(a)〜図6(c)の状態を任意に設定することができ、共振半周期TLCが大きくなるようリアクトル3のインダクタンスL、あるいは共振用コンデンサ5の容量Cを大きくすることで、共振用コンデンサ5を介して流れる電流の通電時間範囲を大きくすることができ、各相を流れる入力電流の不通流区間を狭くすることができ、高調波成分を抑制でき、電源力率の改善を達成することができる。
【0071】
図7は、図6(c)にて示したように、共振半周期TLCが相電圧ゼロクロス点間時間Tzよりも大きくなるように設定した場合に、リアクトル3のU相を流れる入力電流(即ち図5(c)のU相に相当する電流)と、U相に接続された共振用コンデンサ5uを流れる電流(即ち図5(d)で表される電流)との関係を説明するための図である。図において、横軸は時間を表し、縦軸は電流の大きさを表している。
【0072】
このように共振半周期TLCが相電圧ゼロクロス点間時間Tzよりも大きくなるように設定した場合(図6(c)、図7)や共振半周期TLCが相電圧ゼロクロス点間時間Tzと等しくなるように設定した場合(図6(b))では、図4、図5にて説明した共振用コンデンサ5を介す電流が流れない区間(t1〜t3、t4〜t6、t7〜t9)でも、共振用コンデンサ5を介して電流が流れ続け、整流器2を介して流れる電流と共振用コンデンサ5を介して流れる電流とが重ね合わされるため、入力電流の波形歪みは非常に小さくなる。それ故、図7の如く、共振半周期TLCを相電圧ゼロクロス点間時間Tz以上とすることで、所望の高調波抑制能力を容易に得ることができ、装置の簡素化、低コスト化を図ることができる。
【0073】
即ち、三相以上の多相交流電源1の相数をN、周波数をfsとすると、相電圧のゼロクロス点間時間TZは数式2で表せる。
【0074】
【数2】
【0075】
また、共振半周期TLCが相電圧ゼロクロス点間時間Tz以上である場合には、数式3のように表せる。
【0076】
【数3】
【0077】
したがって、数式1〜数式3より、数式4が得られる。
【0078】
【数4】
【0079】
この数式4を満たすようリアクトル3及び共振用コンデンサ5を選定すれば、高調波抑制能力を高くすることができる。なお、共振半周期TLCが大きいほど、直流母線電圧Vdcは高くなる。
【0080】
ここで、数式4の右辺は、交流電源1の仕様により定まる値であり変更困難な場合は、左辺のリアクトル3のインダクタンス値L、共振用コンデンサ5の容量Cの値を数式4を満足するように適宜設定するようにすればよい。回路を設計する場合は、リアクトル3のインダクタンス値Lを大きく可変させることは困難な場合が多いので、交流電源1の仕様が定まった後に、リアクトル3のインダクタンスLを設定可能な範囲内で大まかに設定し、数式4より導出される下記数式5を満たすよう共振用コンデンサ5の容量Cを決定するようにすればよい。
【0081】
【数5】
【0082】
その後、リアクトル3のインダクタンス値L及び共振用コンデンサ5の容量Cを微調整して回路定数を絞り込んでいくという過程を踏むことで、高い高調波抑制能力を有する高調波抑制回路を得ることができる。
【0083】
なお、数式5の関係を図に表示すると図8のようになる。図8はリアクトル3のインダクタンス値Lと共振用コンデンサ5の容量Cの関係を表した図である。図において、横軸はリアクトル3のインダクタンスL、縦軸は共振用コンデンサ5の容量Cを表している。図8中の曲線上側の斜線部分の領域は数式5を満たす範囲を表しており、図8中の斜線領域に収まるようリアクトル3及び共振用コンデンサ5を選定することで高い高調波抑制能力を提供できる。
【0084】
但し、実際には、配線などのインピーダンス等の影響がある為、共振用コンデンサ5の容量Cは、数式5で計算した値よりも若干小さめに設定しても高い高調波抑制特性を示す。
【0085】
以上説明したように本実施の形態では、整流器2よりも交流側の各電源ライン(U相、V相、W相)に接続されたリアクトル3と、一端が整流器2とリアクトル3との接続点に接続され他端が交流電源1の中性点を形成するよう共通接続された共振用コンデンサ5と、を設けることで、一般的なコンデンサ入力型の三相交流整流回路では不通流となる区間にも電流を流すことができ、安価で且つ簡易な構成でしかも複雑な制御を必要としない高調波抑制回路を実現することができる。
【0086】
実施の形態2.
図9は、本発明の実施の形態2を示す回路ブロック図である。図において、図1と同等部分には同一の符号を付して説明は省略する。図において、6は双方向に電流を流すことができる双方向スイッチング素子であり、6u、6v、6wが各相に接続されている。
【0087】
ここで、双方向スイッチング素子6(6u、6v、6w)の構成を図10にて説明する。図10は、双方向性スイッチング素子6の構成を説明するための図である。双方向スイッチング素子6(6u、6v、6w)は、例えば、図10(a)に示す如く、IGBT又はバイポーラトランジスタ又はMOSFET等の片方向通電性の短絡素子21とダイオードブリッジ22を組み合せたもの、或いは、図10(b)に示す如く、複数個の片方向通電性の短絡素子21およびダイオード23を互いに逆並列接続して構成したもの、或いは、リレー又はトライアック等の双方向通電性のスイッチング素子で構成すれば良い。
【0088】
7は合成容量可変用コンデンサであり、7u、7v、7wが各相に接続されている。8は入力電流検出手段、9は入力電流検出手段8からの電流信号と予め設定された設定値に基づき双方向スイッチング素子6のオン・オフを制御するコンデンサ容量制御手段である。
【0089】
実施の形態1における共振用コンデンサ5の各相のコンデンサ5u、5v、5wの合成容量Cを可変できるように、本実施の形態では、図9に示すようにコンデンサ5(5u、5v、5w)に対して双方向スイッチング素子6(6u、6v、6w)と合成容量可変用コンデンサ7(7u、7v、7w)を直列接続した回路を並列に接続して共振用コンデンサ50を構成するようにしている。
【0090】
本実施の形態では、上述のように実施の形態1に対して、共振用コンデンサ5の合成容量を可変できるように共振用コンデンサ5、双方向スイッチング素子6、合成容量可変用コンデンサ7から構成される共振用コンデンサ50を用いた点であり、その効果としては、負荷状態に応じて直流出力電圧を段階的に切り換えることが可能となり、入力電流の大きさが変化しても充分に高調波抑制を行え、また、力率を改善することができる。また、負荷20が多段速のモータの負荷や、可変速のモータの負荷などの場合には、力率改善、高調波抑制、負荷20の動作補償といった面で実施の形態1よりも改善効果が大きい。
【0091】
即ち、本実施の形態の如く、共振用コンデンサ50の合成容量を変化できるように構成し、入力電流検出手段8からの電流信号に基づいて、電流信号が予め設定された設定値よりも大きい場合には、双方向スイッチング素子6をオンして合成容量を大きくし、電流信号が予め設定された設定値よりも小さい場合には、双方向スイッチング素子6をオフして合成容量を小さくするようにコンデンサ容量制御手段9にて双方向スイッチング素子6のオン、オフを制御する。これにより、負荷状態が変化して入力電流の大きさが変化した場合でも、高調波抑制能力を充分に発揮することができ、大きな高調波抑制効果を得ることができる。また、直流出力電圧も負荷が必要とする電圧に近づくよう切り換える制御を行なうことが可能となる。
【0092】
なお、コンデンサ容量制御手段9は、入力電流検出手段8からの電流信号に基づいて双方向スイッチング素子6のオン、オフを制御するとしたが、別に入力電流検出手段8からの電流信号に基づかなくても制御可能である。例えば、図には示していないが、平滑コンデンサ4の端子間電圧を検出する直流出力電圧検出手段や平滑コンデンサ4へ入出力する電流を検出する平滑コンデンサ電流検出手段や負荷を制御する負荷制御手段により検出される負荷20の消費電力や負荷20の電流やモータ負荷の場合にはモータ回転数等に基づいて双方向スイッチング素子6を制御するようしても同等の効果が得られる。
【0093】
また、本実施の形態では、共振用コンデンサ50の合成容量を可変できるよう、双方向スイッチング素子6と合成容量可変用コンデンサ7を直列接続して成る回路をコンデンサ5と並列に接続して構成するようにしたが、何もこれに限るものではなく、共振用コンデンサ5の合成容量を可変できるものなら何でも良い。図11は本発明の実施の形態2を示す別の回路ブロック図である。図11において、図1〜図10と同等部分は同一の符号を付して説明は省略する。図11において、51は共振用コンデンサである。本実施の形態では、図11に示す如く、双方向スイッチング素子6と合成容量可変用コンデンサ7を並列接続して成る回路をコンデンサ5と直列に接続して構成している。
【0094】
この場合も、入力電流検出手段8からの電流信号が予め設定された設定値よりも大きい場合には、双方向スイッチング素子6(6u、6v、6w)をオンして合成容量を大きくし、入力電流検出手段8からの電流信号が予め設定された設定値よりも小さい場合には、双方向スイッチング素子6(6u、6v、6w)をオフして合成容量を小さくするようにコンデンサ容量制御手段9にて双方向スイッチング素子6のオン、オフを制御するようにしているので、図9の場合と同様に大きな力率改善効果が得られる。
【0095】
本実施の形態では、図9や図11に示したように、実施の形態1における共振用コンデンサ5の各相のコンデンサ合成容量を2段階に可変できるような構成について説明したが、図12や図13に示すような回路構成にしてもよい。図12、図13は本発明の実施の形態2を示す別の回路ブロック図である。図12、図13において、図1〜図11と同等部分は同一の符号を付して説明を省略する。
【0096】
図12において、52は共振用コンデンサである。図12においては、双方向スイッチング素子6と合成容量可変用コンデンサ7を直列接続して成る回路をコンデンサ5に並列に複数個接続している。又、図13において、53は共振用コンデンサである。図13においては、双方向スイッチング素子6と合成容量可変用コンデンサ7を並列接続して成る回路をコンデンサ5に直列に複数個接続している。
【0097】
このように構成することで、コンデンサの容量を多段に可変できるので、図9や図11の場合よりも更に幅広い負荷領域において対応でき、必要な高調波抑制能力および力率改善能力および直流母線電圧を得られるようになる。なお、図12や図13では、双方向スイッチング素子6と合成容量可変用コンデンサ7より成る回路の接続例として双方向スイッチング素子6と合成容量可変用コンデンサ7より成る回路2個接続した場合について示している。
【0098】
実施の形態3.
図14は、本発明の実施の形態3を示す回路ブロック図である。図において、実施の形態1や実施の形態2で示した図1〜図13と同等部分には同一の符号を付して、その説明を省略する。図において、10は整流器2よりも直流側の端子間に接続され、互いに直列接続された上側短絡素子10pと下側短絡素子10nとから成る短絡部、11は共振用コンデンサ5の共通接続点にその一端が接続され他端が短絡部10を構成する上側短絡素子10p及び下側短絡素子10nの相互接続点に接続されたコンデンサである。
【0099】
12は負荷の状態を制御する負荷制御手段であり、負荷消費電力量、或いは、これに係る変数(例えば、負荷電流や、負荷がモータ負荷の場合にはモータ回転数等)の負荷信号を出力する。また、13は交流電源1の各線間に接続され、交流電源1の線間電圧ゼロクロス点、或いは、線間電圧ピーク点、或いは、線間電圧の任意点を検出し電源信号として出力する電源電圧検出手段である。
【0100】
14は負荷制御手段12からの負荷信号や電源電圧検出手段13からの電源信号に基づいて短絡部10のオン、オフ動作を制御するスイッチ制御手段であり、電源信号を基準点として、基準点から負荷制御手段12より出力される負荷信号に応じて予め設定された第1の所定時間(遅延時間)後、短絡部10の各素子のオン動作を行わせ、負荷信号に応じて予め設定された第2の所定時間(オフ時間)後、短絡部10の各素子のオフ動作を行わせるように短絡部10へ制御信号を出力するものである。
【0101】
ここで、短絡部10の上側短絡素子10pがオンされた場合、整流器2、上側短絡素子10p、コンデンサ11、共振用コンデンサ5より成る回路が構成され、共振用コンデンサ5が放電し電流が流れる。この共振用コンデンサ5が放出した電荷を補うように交流電源1、リアクトル3、共振用コンデンサ5の回路にて電流が流れる。また、下側短絡素子10nがオンされた場合は、共振用コンデンサ5、コンデンサ11、下側短絡素子10n、整流器2より成る回路が構成され、共振用コンデンサ5の放電が行われ、この電荷を補充するよう、交流電源1、リアクトル3、共振用コンデンサ5の回路にて電流が流れる。
【0102】
従って、短絡部10のオン動作に伴って、強制的にリアクトル3に電流を流すことができるため、各相とも電流の流れない時間を無くすことができ、また、入力電流波形を任意の波形に制御でき、さらに正弦波状に近づけることもできるので、電源高調波を抑制することができ、また、電源力率を改善することができる。
【0103】
短絡部10のオン動作に伴って、共振用コンデンサ5、整流器2、短絡部10、コンデンサ11より成る回路にて流れる電流は、コンデンサ11の充電特性に従って流れるものであり、コンデンサ11が飽和した時、或いは、共振用コンデンサ5が放電できなくなった時は、電流は流れることができず、電流は遮断される。
【0104】
ここで、コンデンサ11を使用しない回路、或いは、コンデンサ11の容量が共振用コンデンサ5の容量より極端に大きい回路では、短絡部10を介して共振用コンデンサ5を短絡した場合と等価であり、これらの場合には、非常に急峻な電流が短絡部10を流れてしまう。その為、大電流による各素子破損や、寿命が劣化し信頼性が低下する恐れがある。これを防止しようとすると定格電流の大きな素子を選定しなければならず、コストアップや装置の大型化の要因となり、低コストで小型の装置を得ることができない。従って、本実施の形態のように、コンデンサ11を設け、コンデンサ11の容量を共振用コンデンサ5の容量の10倍程度までとすることで、短絡部10の各素子のスイッチングに伴って流れる電流を緩和でき、高調波抑制回路の信頼性向上、装置の小型化、低コスト化を実現することができる。
【0105】
スイッチ制御手段14は、交流電源1が周波数fsのN相交流電源(N≧3)の場合には、上側短絡素子10p及び下側短絡素子10nが交互にオン動作を行うように制御する。また、スイッチング周波数fcがそれぞれ、数式6となるように、制御信号を生成し短絡部10へ出力する。但し、nは整数である。
【数6】
【0106】
ここで、スイッチング周波数fcが、数式6を満たさないような周波数でスイッチング動作を行わせると、各相間でスイッチングのアンバランスが生じ、逆に高調波の発生を助長させたり、力率悪化の要因となるので、本実施の形態では、スイッチング周波数fcが、数式6を満たすようにしている。
【0107】
また、スイッチ制御手段14は、負荷信号に応じて予め設定された第2の所定時間(オフ時間)後、或いは、次の相電圧ゼロクロスタイミングが来る直前に、短絡部10のオフ動作を行なうように制御する。
【0108】
以上のように、スイッチ制御手段14により短絡部10の各素子のオン・オフ動作を制御することで、各相電圧に対して均一にバランスよくスイッチング動作を行え、少ないスイッチング動作で、入力電流に含まれる高調波成分を抑制することができる。
【0109】
本実施の形態では、実施の形態1に対して、整流器2の直流出力端子間に互いに直列接続された短絡素子より成る短絡部10を設け、その相互接続点と共振用コンデンサ5の共通接続点とをコンデンサ11を介して結線し、基準となる電源信号から負荷信号に応じて予め設定された第1の所定時間(遅延時間)後、短絡部10の各素子を上下段交互に、それぞれの周波数がN×fsの整数倍で動作させている。
【0110】
したがって、実施の形態1において、共振用コンデンサ5の容量Cが数式5を満たすような力率改善能力の非常に高い設計を行なわなくても、少ない部品追加と簡易なスイッチ制御にて、幅広い負荷領域において、高調波規制を満たすことができ、必要な力率改善能力、直流母線電圧を提供する高調波抑制回路を実現できる。また、負荷20が多段速のモータ負荷や、可変速のモータ負荷等の場合には、高調波抑制、力率改善、負荷20の動作補償といった面で実施の形態1よりも効果が大きい。
【0111】
なお、短絡部10の各素子の動作遅延時間は、負荷制御手段12からの負荷信号に応じて予め設定されるとしたが、何も負荷信号に限るものではなく、これに係るものであれば何でも良く、例えば、図には示さないが、平滑コンデンサ4の端子間電圧を検出する直流出力電圧検出手段、平滑コンデンサ4へ入出力する電流を検出する平滑コンデンサ電流検出手段、入力電流を検出する入力電流検出手段などでもよく、平滑コンデンサ4の端子間電圧や平滑コンデンサ4へ入出力する電流や入力電流に基づいて短絡部10の各素子のオン、オフ動作を制御するようしても同等の効果が得られる。
【0112】
また、本実施の形態では、負荷制御手段12を高調波抑制回路70の内部に設けるようにしたが、高調波抑制回路70の外部に設ける構成にしてもよく、高調波抑制回路70の外部からの負荷信号に応じてスイッチ制御を行っても同等の効果が得られる。
【0113】
実施の形態4.
図15は、本発明の実施の形態4を示す回路ブロック図である。同図において、実施の形態1〜実施の形態3と同等部分には同一符号を付してその説明を省略する。図において、15は双方向に電流を流すことができる双方向スイッチング素子であり、先に述べた双方向スイッチング素子6と同等のものである。また、16は合成容量可変用コンデンサである。
【0114】
本実施の形態では、共振用コンデンサ50と短絡部10との間に挿入されたコンデンサ11の合成容量を可変できるように、双方向スイッチング素子15および合成容量可変用コンデンサ16を直列接続して成る回路をコンデンサ11と並列に接続して構成している。また、共振用コンデンサ50は、図9と同様にコンデンサ5(5u、5v、5w)に対して双方向スイッチング素子6(6u、6v、6w)と合成容量可変用コンデンサ7(7u、7v、7w)を直列接続した回路を並列に接続して構成されている。このように構成して、負荷検出手段12からの負荷信号に応じて、コンデンサ合成容量を可変することで、更に幅広い負荷の範囲において、実施の形態3よりも高調波抑制回路の高調波抑制能力を十分に発揮することができ、大きな高調波抑制効果を得ることができる。
【0115】
図15において、共振用コンデンサ5及びコンデンサ11の合成容量を可変とする為、互いに直列接続された双方向スイッチング素子6(6u、6v、6w)とコンデンサ7(7u、7v7w)を、コンデンサ5u〜5wと並列に接続し、互いに直列接続された双方向スイッチング素子15とコンデンサ16をコンデンサ11と並列に接続して構成したが、何もこれに限るものではなく、コンデンサ容量を変えられる手段であれば何でも良く、ここでは図示しないが、例えば、実施の形態2の図11で示したように、互いに並列接続された双方向スイッチング素子6(6u、6v、6w)とコンデンサ7(7u、7v7w)をコンデンサ5(5u〜5w)と直列に接続し、互いに並列接続された双方向スイッチング素子15とコンデンサ16をコンデンサ11と直列に接続して構成しても良い。
【0116】
また、図15では、共振用コンデンサ5とコンデンサ11の両方に、双方向スイッチング素子とコンデンサより成る回路を同じ個数だけ接続した例を示したが、共振用コンデンサ5とコンデンサ11とで別々の個数の双方向スイッチング素子とコンデンサより成る回路で構成しても良く、また、どちらか一方のみの合成容量を可変できるように構成しても良い。
【0117】
また、コンデンサ容量制御手段9は、負荷を制御する負荷制御手段12からの負荷信号に基づいてコンデンサ容量を切り換えるようしたが、別に負荷信号でなくてもよく、これに係る信号なら何でも良く、例えば、図には示さないが、平滑コンデンサ4の端子間電圧を検出する直流出力電圧検出手段、平滑コンデンサ4へ入出力する電流を検出する平滑コンデンサ電流検出手段、入力電流を検出する入力電流検出手段などを設け、平滑コンデンサ4の端子間電圧や平滑コンデンサ4へ入出力する電流や入力電流などに基づいてコンデンサ合成容量を可変に切り換えるようしても同等の効果が得られる。
【0118】
なお、本実施の形態では、図15に示す如く、実施の形態3における共振用コンデンサ5或いはコンデンサ11のコンデンサ合成容量を双方向スイッチング素子6や15のオン、オフにて2段階に可変できるよう構成した例について説明したが、図16に示すように構成してもよい。図16は、本実施の形態の別の回路ブロック図である。図において、図1〜図15と同等部分には同一の符号を付して説明を省略する。
【0119】
図16では、図15で説明した共振用コンデンサ50の代わりに図12にて説明した共振用コンデンサ52を使用するようにして、双方向スイッチング素子6と合成容量可変用コンデンサ7を直列に接続して成る回路を複数個コンデンサ5と並列に接続している。また、双方向スイッチング素子15と合成容量可変用コンデンサ16を直列に接続して成る回路を、複数個、コンデンサ11と並列に接続している。
【0120】
このように構成することで、更に幅広い負荷の範囲内において、必要な高調波抑制能力、力率改善能力、直流母線電圧を得られるようになる。なお、図16では、双方向スイッチング素子6と合成容量可変用コンデンサ7より成る回路、及び双方向スイッチング素子15と合成容量可変用コンデンサ16より成る回路を2個接続した場合を示したが、別に2個である必要はなく、3個以上でもよい。接続個数を多くすればするほど木目細かな制御が行なえるようになる。
【0121】
実施の形態5.
図17は、本発明の実施の形態5を表す回路ブロック図であり、本発明の実施の形態1〜実施の形態4に説明した高調波抑制回路70を、インバータを介して、圧縮機の電動機に接続したものである。図において、実施の形態1〜実施の形態4の図1〜図16と同等部分は同一の符号を付して説明を省略する。図において、17は電源回路に接続されたインバータ、18はインバータに接続された電動機、19はインバータ17を制御するインバータ制御手段である。
【0122】
図17の高調波抑制回路70におけるスイッチ制御手段14、コンデンサ容量制御手段9は、実施の形態1〜実施の形態4と同等であり、短絡部10、共振用コンデンサ5、コンデンサ11のコンデンサ合成容量を可変に制御するものである。
【0123】
ここで、本実施の形態では、図14〜図16にて示した負荷制御手段12の代替としてインバータ制御手段19を使用するようにしている。したがって、負荷状態を知るための負荷信号としては、インバータ17へ出力する制御指令値を用いている。ここでは、インバータ17は電動機18を駆動制御する構成を示しており、電動機18の出力は回転数に比例することから、インバータ17で制御される電動機18の回転数から電動機18の出力状態が推測できる。よって、高調波抑制回路の負荷状態をインバータ17への回転数指令値によって代用できるため、負荷信号としてはインバータ17への回転数指令値を使用するようにしている。
【0124】
また、インバータ17の負荷量を電動機18の回転数指令値にて代用しなくてもよく、インバータ制御手段19内部の動作指令値である設定値を用いても高調波抑制回路の負荷状態を推測することが可能である。例えば、設定値としては電動機18に印加する電圧指令値でもよく、同等効果を有する。また、電動機18の相電流を検出するような構成であれば、設定値としては相電流値でも良く、負荷状態はインバータ制御手段19から容易に得ることができる。
【0125】
以上のように、高調波抑制回路70の負荷がインバータ17である場合、インバータ17にて制御している動作指令値である設定値から負荷状態を推測することができ、この動作指令値に応じて、共振用コンデンサ5、コンデンサ11の合成容量を切り換え、また、基準となる電源信号から、予め設定された第1の所定時間(遅延時間)後に短絡部10の各素子のオン、オフを動作させることで、負荷制御手段12、或いは、これに係る信号検出手段を設けることなく、負荷状態に応じた高調波抑制や力率の改善を行なうことができる。
【0126】
また、電動機18が冷蔵庫やエアコンなどの冷凍・空調装置に使用される圧縮機である場合、圧縮機の負荷トルクは回転数に依存するため、回転数指令値だけで負荷状態を推測することができるので、この場合は負荷信号としては回転数指令値を使用しても、インバータ17の動作指令値である設定値を使用する場合と同等効果を得られる。
【0127】
さらに、電動機18が圧縮機である場合、吐出温度、吸入温度、熱交換器の温度等でも高調波抑制回路の負荷状態は検出でき、これらはインバータ制御手段19にてサーミスタで検出されている為、これらの値を負荷信号として用いても、負荷状態を検出できる。また、冷凍サイクル内を循環する冷媒速度や冷凍サイクル内に充填される冷媒量等を負荷信号として使用しても負荷状態を検出することができる。したがって、コンデンサ容量制御或いは短絡部のスイッチング動作を制御する為に、負荷状態に係る情報を検出するセンサーなどを新たに設ける必要がなく、高調波抑制回路の低コスト化、簡素化を実現できる。
【0128】
なお、本実施の形態では、インバータ制御手段19を高調波抑制回路70の内部に設けるよう構成して説明したが、何もこれに限るものではなく、インバータ制御手段19を高調波抑制回路70の外部に設けるよう構成しても同等の効果が得られる。
【0129】
【発明の効果】
以上のように、本発明の高調波抑制回路によれば、交流電源に接続され、前記交流電源よりの交流を直流に整流する整流器と、前記交流電源と前記整流器との間の各電源ラインに接続されたリアクトルと、前記整流器の直流電圧の出力端子間に接続され、前記直流電圧を平滑化する平滑コンデンサと、前記リアクトルと前記整流器とを接続する各電源ラインにその一端がそれぞれ接続され、他端が前記交流電源の中性点を形成するように共通接続された複数のコンデンサと、を備えたので、一般的なコンデンサ入力型交流整流回路での電流不通流区間を防止でき、コンデンサ入力型整流回路に若干の素子を追加するだけの安価且つ単純な回路構成で、多相電源の高調波を抑制できる高調波抑制回路を実現できる。
【0130】
また、本発明の高調波抑制回路によれば、交流電源に接続され、前記交流電源よりの交流を直流に整流する整流器と、前記交流電源と前記整流器との間の各電源ラインに接続されたリアクトルと、前記整流器の直流電圧の出力端子間に接続され、前記直流電圧を平滑化する平滑コンデンサと、前記リアクトルと前記整流器とを接続する各電源ラインにその一端が接続され、他端が前記交流電源の中性点を形成するように共通接続された複数のコンデンサと、を備え、前記交流電源と前記リアクトルと前記複数のコンデンサとから構成される回路を流れる電流の共振半周期が、前記交流電源の隣り合う相のゼロクロス点間の時間よりも長くなるよう構成したので、常にリアクトルを介して交流電源から共振用コンデンサへ電流が流れ続け、高調波抑制能力を得ることができる。故に、高調波抑制の為のリアクトルのインダクタンス値を小さく設計でき、コンデンサ入力型整流回路に若干の素子を追加するだけの安価且つ単純な回路構成で、多相電源の高調波を抑制できる高調波抑制回路装置の小型化、低コスト化を実現できる。
【0131】
また、本発明の高調波抑制回路によれば、交流電源に接続され、前記交流電源よりの交流を直流に整流する整流器と、前記交流電源と前記整流器との間の各電源ラインに接続されたリアクトルと、前記整流器の直流電圧の出力端子間に接続され直流電圧を平滑化する平滑コンデンサと、前記リアクトルと前記整流器とを接続する各電源ラインにその一端が接続され、他端が交流電源の中性点を形成するように共通接続された複数のコンデンサと、前記整流器よりも直流側の端子間に接続され、オンすることにより一方向に電流を流す上側短絡素子および下側短絡素子とを直列接続した短絡部と、前記短絡部のオン・オフ動作を制御するスイッチ制御手段と、前記複数のコンデンサの共通接続点にその一端が接続され、他端が前記短絡部を構成する上側短絡素子及と下側短絡素子との相互接続点間に接続されたコンデンサと、を備えたので、強制的にリアクトルへ電流を流すことができ、入力電流量、或いは負荷電流、負荷消費電力等の負荷状態が変動する場合にも、入力電流波形を任意に制御することができるため、幅広い負荷領域に渡って、高調波を抑制でき、信頼性の高い高調波抑制回路を提供することができる。
【0132】
本発明の高調波抑制回路は、前記高調波抑制回路は、前記複数のコンデンサの合成容量を可変とし、前記複数のコンデンサの合成容量の切り換えを制御するコンデンサ容量制御手段を備えたので、負荷の状態に応じて直流出力電圧を段階的に切り替えることが可能となり、幅広い負荷領域に渡って、信頼性の高い高調波抑制回路を提供することができる。
【0133】
本発明の高調波抑制回路は、前記コンデンサ容量制御手段は、負荷信号に応じて前記複数のコンデンサの合成容量を切り換えるように制御するようにしたので、直流出力電圧を段階的に切り換えることができ、幅広い負荷領域に渡って、信頼性の高い高調波抑制回路を提供することができる。
【0134】
本発明の高調波抑制回路は、前記負荷信号を入力信号とし、前記入力信号が所定値よりも大きい場合には前記複数のコンデンサの合成容量が大きくなるように制御し、前記入力信号が所定値よりも小さい場合には前記複数のコンデンサの合成用量が小さくなるよう制御するようにしたので、負荷の状態が変化して入力電流の大きさが変化した場合でも、高調波抑制能力および力率改善を充分に発揮することができ、幅広い負荷領域に渡って、負荷状態に適した直流出力電圧を確保しつつ電源高調波を抑制することができる。
【0135】
本発明の高調波抑制回路は、前記高調波抑制回路は、電源周波数がfsのN相の交流電源に接続され、前記リアクトルのインダクタンス値をL、円周率をπ、前記複数のコンデンサの合成容量をCとしたとき、C≧1/(4・π2・N2・fs2・L)となるように前記複数のコンデンサの合成容量Cを構成するようにしたので、常にリアクトルを介して交流電源から共振用コンデンサへ電流が流れ続け、高い高調波抑制能力および力率改善能力を得ることができる。故に、高調波抑制の為のリアクトルのインダクタンス値を小さく設計でき、装置の小型化、低コスト化を実現できる。
【0136】
本発明の高調波抑制回路は、前記高調波抑制回路は、前記複数のコンデンサの共通接続点と前記短絡部との間に接続されたコンデンサの容量を可変に構成し、前記コンデンサの容量の切り換えを制御するコンデンサ容量制御手段を備えたので、入力電流波形を、負荷状態に応じて変更でき、幅広い負荷領域に渡って、大きな高調波抑制効果を得ることができ、また、信頼性の高い高調波抑制回路を提供することができる。
【0137】
本発明の高調波抑制回路は、前記スイッチ制御手段は、周波数fsでN相の交流電源を接続し、前記短絡部を形成する上側短絡素子及び下側短絡素子をそれぞれ、N×fsの整数倍の周波数で、交互にオン・オフするので、簡易的なスイッチング制御にて力率改善を実現することができ、また、各相電圧に対して均一にバランス良くスイッチングできるため、少ないスイッチング動作で入力電流に含まれる高調波成分も抑制できる。故に、ノイズ対策部品を必要とせず、安価なマイコン(CPU)にて高調波抑制回路を実現することができる。
【0138】
本発明の高調波抑制回路は、前記スイッチ制御手段は、負荷信号として、入力電流、平滑コンデンサ端子間に出力される直流出力電圧、前記平滑コンデンサの入出力電流、整流器より直流側を流れる電流、負荷の消費電力量、あるいは負荷電流に応じて予め設定された所定時間に基づいて、前記短絡部のオン、オフ動作を行わさせるように制御するようにしたので、負荷状態に適したタイミングでスイッチング動作を行え、幅広い負荷領域に渡って、高調波抑制能力および力率改善を充分に発揮することができる。
【0139】
本発明の電動機駆動システムは、請求項1乃至請求項10のいずれかに記載の高調波抑制回路に接続される負荷をインバータや電動機とし、前記コンデンサ容量制御手段或いは前記スイッチ制御手段に入力される負荷信号を、電動機への回転数指令値、電圧指令、サーミスタで検出される圧縮機吐出温度、圧縮機吸入温度あるいは熱交換器の温度のいずれかとしたので、コンデンサ容量制御或いは短絡部のスイッチング動作を制御する為に、負荷状態に係る情報を検出するセンサーなどを新たに設ける必要がなく、高調波抑制回路の低コスト化、簡素化を実現できる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1を表す回路ブロック図である。
【図2】 本発明の実施の形態1を表す高調波抑制回路の各時間ごとの回路動作及び電流の流れ方を説明するための回路ブロック図である。
【図3】 本発明の実施の形態1を表す各時間に対する回路を流れる電流波形を表した図である。
【図4】 本発明の実施の形態1を表す高調波抑制回路の各時間ごとの回路動作及び電流の流れ方を説明するための回路ブロック図である。
【図5】 本発明の実施の形態1を表す高調波抑制回路の各時間に対する回路を流れる電流波形を表した図である。
【図6】 本発明の実施の形態1を表す高調波抑制回路のU相電圧の電源半周期における各相電流と共振用コンデンサを流れる電流との関係を説明するための図である。
【図7】 本発明の実施の形態1を表す高調波抑制回路のリアクトルのU相を流れる入力電流と、U相に接続された共振用コンデンサを流れる電流との関係を説明するための図である。
【図8】 本発明の実施の形態1を表す高調波抑制回路のリアクトルのインダクタンス値と共振用コンデンサの容量の関係を表した図である。
【図9】 本発明の実施の形態2を表す高調波抑制回路の回路ブロック図である。
【図10】 本発明の実施の形態2を表す高調波抑制回路の双方向性スイッチング素子の構成を説明するための図である。
【図11】 本発明の実施の形態2を表す高調波抑制回路の別の回路ブロック図である。
【図12】 本発明の実施の形態2を表す高調波抑制回路の別の回路ブロック図である。
【図13】 本発明の実施の形態2を表す高調波抑制回路の別の回路ブロック図である。
【図14】 本発明の実施の形態3を表す高調波抑制回路の回路ブロック図である。
【図15】 本発明の実施の形態4を表す高調波抑制回路の回路ブロック図である。
【図16】 本発明の実施の形態4を表す高調波抑制回路の別の回路ブロック図である。
【図17】 本発明の実施の形態5を表す高調波抑制回路の回路ブロック図である。
【図18】 従来の回路ブロック図である。
【図19】 従来の回路ブロック図である。
【図20】 従来の回路ブロック図である。
【図21】 従来の回路ブロック図である。
【符号の説明】
1 交流電源、2 整流器、3 リアクトル、4 平滑コンデンサ、5、5u、5v、5w 共振用コンデンサ、6、6u、6v、6w 双方向スイッチング素子、7、7u、7v、7w 合成容量可変用コンデンサ、8 入力電流検出手段、9 コンデンサ容量制御手段、10 短絡部、10p 上側短絡素子、10n 下側短絡素子、11 コンデンサ、12 負荷制御手段、13 電源電圧検出手段、14 スイッチ制御手段、15 双方向スイッチング素子、16 合成容量可変用コンデンサ、17 インバータ、18 電動機、19 インバータ制御手段、20 負荷、21 短絡素子、22 ダイオードブリッジ、23 ダイオード、50、51、52、53 共振用コンデンサ、70 高調波抑制回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a harmonic suppression circuit and an electric motor drive system that can improve an input current waveform of a multiphase power supply and can perform harmonic suppression and power supply power factor improvement.
[0002]
[Prior art]
Capacitor input type rectifier circuits are widely applied because they are simple in configuration and advantageous in terms of structure cost. However, there are many harmonic components contained in the input current, and the power source power factor is low, which adversely affects the power system. was there. In addition, when applied to the field of air conditioners, there is a problem that domestic harmonic regulation class A (since 2004) cannot be cleared. Various techniques have been proposed as a solution to this problem. However, the circuit configuration is complicated, and complicated control such as PWM (Pulse Width Modulation) control is required, resulting in high manufacturing costs.
[0003]
Among them, as an inexpensive power factor improvement technique for a single-phase power supply, there is a means introduced in 95 “Sine Wave Converter” of the 1993 National Institute of Electrical Engineers Industry Conference. This configuration is shown in FIG. FIG. 18 is a conventional circuit block diagram. In this technology,
[0004]
There are four modes of operation of this circuit during the positive half cycle of the power supply voltage, and the following modes are repeated in accordance with switching.
Mode 1 (
When the
Mode 2 (
When the
[0005]
Mode 3 (
In
Mode 4 (
When the switch element 6b is turned off, the energy accumulated in the
[0006]
Since the
[0007]
As mentioned above, according to the 1993 National Institute of Electrical Engineers, National Conference Proceedings 95 “Sine Wave Converter”, it is possible to control the current value etc. by adding a few elements to the capacitor input type rectifier circuit. Since complicated control such as detection and PWM control (pulse width modulation control) is not required, the power factor of the single-phase power source can be improved with a simple and inexpensive configuration.
[0008]
Japanese Patent Laid-Open No. 7-303376 discloses an application of the above technique to a multiphase power source. A configuration in this system is shown in FIG. FIG. 19 is a conventional circuit block diagram. In the figure, PS is a three-phase AC power source, D1 to D6 are bridge-connected diodes that constitute a rectifier that rectifies AC to DC, CDCIs a smoothing capacitor that smoothes the DC voltage rectified by the rectifying unit, and L1 to L3 are reactors inserted in the power supply lines of the three-phase AC power supply PS and the rectifying units D1 to D6.
[0009]
Further, TX1 and TX2 are switch elements that are connected in series with each other and are disposed between the DC side terminals of the rectifying unit to form a short-circuit unit. C1 to C3 are resonance capacitors configured by connecting one end to each power supply line between the three-phase AC power supply PS and the reactors L1 to L3 and connecting the other end in common. Are connected to an interconnection point of the semiconductor switching elements TX1 and TX2 forming the short-circuit portion to constitute a harmonic suppression circuit.
[0010]
The operation of this harmonic suppression circuit is basically the same as that of the 1993 National Institute of Electrical Engineers National Conference Proceedings 95 “Sine Wave Converter”, and the switch elements TX1 and TX2 are turned on to a certain level. The sine wave is turned on / off alternately at a frequency much higher than the frequency of the AC power supply, forcing the current to flow in the non-flow section when the switch element is stopped, and reducing the input current to a distorted amount It is close. According to this technology, even in a multi-phase power supply, only a few elements are added to the capacitor input type rectifier circuit, and the control is also complicated control such as detection of current value and PWM control (pulse width modulation control). Therefore, the waveform and power factor of the input current can be improved in a region where the input current is as small as 1 to 2 (A) with a simple and inexpensive configuration.
[0011]
Furthermore, as a technique for expanding Japanese Patent Application Laid-Open No. 7-303376 to a region where the input current is large, there is Japanese Patent Application Laid-Open No. 8-196077. This configuration is shown in FIG. FIG. 20 is a conventional circuit block diagram. In addition, about the part which overlaps with the said content, the same code | symbol is attached | subjected and the description is abbreviate | omitted. In the figure, CX1 to CX3 are annular connection capacitors connected between the power supply lines of the AC power supply, and have a capacity larger than that of the resonance capacitors C1 to C3.
[0012]
The ring connection capacitors CX1 to CX3 use capacitors having a capacity larger than that of the resonance capacitors C1 to C3 in order to stabilize the power supply and to prevent the power supply voltage distortion from occurring even in a region where the input current is large. ing. As a result, even in a region where the input current is large in a multiphase power supply, a harmonic suppression circuit that does not require complicated control can be realized by adding a few elements to the capacitor input type rectifier circuit.
[0013]
JP-A-7-303376, JP-A-8-196077, etc. are techniques for operating a short-circuit element at a frequency much higher than the AC power supply frequency, but switching only once or a plurality of times per half cycle of the power supply. Japanese Patent Application Laid-Open No. 10-174442 discloses a technique that can improve the power factor of the power supply and satisfy the harmonic regulation. This is shown in FIG.
[0014]
FIG. 21 is a conventional circuit block diagram. FIG. 21 shows a rectifier that rectifies an AC power source into DC, a smoothing capacitor that is arranged on the DC side of the rectifier and connected in series with each other, a reactor that is connected to each phase between the AC power source and the rectifier, A switching element having one end connected to a connection point between the phase reactor and the rectifier and the other end commonly connected to form a neutral point of the AC power supply, a series connection point between the smoothing capacitors, and the common switching element It is configured by connecting the connection points.
[0015]
In this configuration, the short-circuit operation of the switch elements provided in each phase is about once per half cycle of the power supply.
[0016]
[Problems to be solved by the invention]
However, all of the technologies shown in the 1993 National Institute of Electrical Engineers Industry Conference National Proceedings 95 “Sine Wave Converter”, Japanese Patent Application Laid-Open No. 7-303376, and Japanese Patent Application Laid-Open No. 8-196077 form a short circuit. Since the switch element is operated at a frequency much higher than the power supply frequency, a large amount of electromagnetic noise is generated with this switching operation. For this reason, it is necessary to newly add noise countermeasure components, and there is a problem that the harmonic suppression circuit becomes complicated, costs are increased, and efficiency is deteriorated.
[0017]
In Japanese Patent Laid-Open No. 10-174442, a switching operation is performed about once in a half cycle of the power supply so that electromagnetic noise accompanying the switching operation can be suppressed and a noise countermeasure component can be deleted. When the number of phases is N, N switching elements are required for the N-phase power supply, which causes a problem of increasing the cost and complexity of the harmonic suppression circuit.
[0018]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a harmonic suppression circuit capable of suppressing the harmonic current to a level satisfying the harmonic regulation. In addition, a harmonic suppression circuit that can suppress the power supply harmonics of a multiphase power supply with an inexpensive and simple configuration that does not require high-frequency switching control by adding a few elements to the capacitor input rectifier circuit. The purpose is to provide.
[0019]
[0020]
[0021]
[Means for Solving the Problems]
Claims of the invention1The harmonic suppression circuit according to
[0022]
Claims of the invention2The harmonic suppression circuit according to the present invention includes a capacitor capacity control means for making the combined capacitance of the plurality of capacitors variable and controlling switching of the combined capacitance of the plurality of capacitors.
[0023]
Claims of the invention3In the harmonic suppression circuit according to the above, the capacitor capacity control means controls so as to switch a combined capacity of the plurality of capacitors in accordance with a load signal.
[0024]
Claims of the invention4In the harmonic suppression circuit according to the first aspect, the capacitor capacity control means uses the load signal as an input signal, and controls the combined capacity of the plurality of capacitors to be increased when the input signal is greater than a predetermined value. When the input signal is smaller than a predetermined value, the combined dose of the plurality of capacitors is controlled to be small.
[0025]
Claims of the invention5The harmonic suppression circuit is connected to an N-phase AC power supply having a power supply frequency of fs, the reactor inductance value is L, the circularity is π, and the combined capacitance of the plurality of capacitors. Is C, C ≧ 1 / (4 · π2・ N2・ Fs2The combined capacitance C of the plurality of capacitors is configured so as to satisfy L).
[0026]
Claims of the invention6The harmonic suppression circuit according to the present invention is configured so that the capacitance of the capacitor connected between the common connection point of the plurality of capacitors and the short-circuit portion can be varied, and the capacitance of the capacitor is switched. The capacitor capacity control means for controlling
[0027]
Claims of the invention7In the harmonic suppression circuit according to the present invention, the switch control means connects an N-phase AC power source at a frequency fs, and each of the upper short-circuit element and the lower short-circuit element forming the short-circuit portion is an integral multiple of N × fs. It turns on and off alternately with frequency.
[0028]
Claims of the invention8In the harmonic suppression circuit according to the present invention, the switch control means includes, as a load signal, an input current, a DC output voltage output between the smoothing capacitor terminals, an input / output current of the smoothing capacitor, a current flowing on the DC side from the rectifier, a load The short-circuit portion is controlled to be turned on and off based on a predetermined time set in advance according to the power consumption amount or the load current.
[0029]
Claims of the invention9In the harmonic suppression circuit according to
[0030]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit block
[0031]
[0032]
The smoothing capacitor 4 has a capacity that does not cause a shortage of electric charge when power is supplied to the
[0033]
Next, the operation will be described. First, the case where the
[0034]
Here, FIGS. 2 (a), (b), (c), (d), (e), and (f) are respectively times ta~ Tb, Tb~ Tc, Tc~ Td, Td~ Te, Te~ Tf, Tf~ TgThe circuit portion (phase) in which current actually flows is shown, and the phase in which current flows is shown by a thick solid line.
[0035]
FIG. 3 is a diagram showing the relationship between the phase voltage and the current of each phase, and the vertical axis indicates (a) phase voltage, (b) line voltage, (c) U phase current, and (d) V phase in order from the top. Current, (e) represents the W-phase current, and when the current flows in the direction of flow from the AC power source 1 (the direction of the arrow shown in FIG. 2A), the positive direction The direction in which the current flows in the direction returning to the
[0036]
In the capacitor input type three-phase AC rectifier circuit, a current flows only in a section where the line voltage is larger than the DC bus voltage Vdc. Therefore, time ta~ TbIn this case, only the line voltage between VW is larger on the negative side than the DC bus voltage Vdc. Since the direction is negative, the direction of current flow is negative, and the input current flows from the W phase toward the V phase. . (At this time, no current flows through the U phase, and a non-current section occurs.)
[0037]
Next, time tb~ TcThen, since only the line voltage between UV becomes larger than the DC bus voltage Vdc and the direction is positive, the input current flows from the U phase to the V phase. In this vicinity, the magnitude of the line voltage between VW is smaller than the DC bus voltage Vdc, but due to the inertial action of the
[0038]
As time elapses, the current that has been flowing due to the inertia of the
[0039]
The above is time ta~ TdIn the description up to about π / 4 in the voltage phase angle up to, the time tdSimilarly, the current flows as shown in FIGS. 2D to 2F due to the inertial action of the line voltage, the DC bus voltage Vdc, and the
[0040]
That is, the state (d) (time td~ Te), Only the line voltage of WU becomes higher than the DC bus voltage Vdc and the direction is negative, so that the current flows from the U phase to the W phase, but in the state of (c), the UV is changed from the U phase to the V phase. The current flowing between them continues to flow due to the inertia of the
[0041]
State (e) (time te~ Tf), As in the state of (d), only the line voltage of WU becomes higher than the DC bus voltage Vdc and the direction is negative, so that the current continues to flow from the U phase to the W phase. Since the influence of the inertia of the
[0042]
Further, the state (f) (time tf~ Tg), Only the line voltage between VW is larger than the DC bus voltage Vdc and the direction is positive, so that the current flows from the V phase to the W phase, but in the state of (e), the U phase is changed to the W phase. The current flowing between the UWs continues to flow due to the inertia of the
[0043]
The current flowing state at each time is represented in FIGS. 2A to 2F, and the input current flowing through each phase (U phase, V phase, W phase) is shown in FIGS. It is represented by (e). Therefore, as shown in FIGS. 2 and 3, in a general capacitor input type rectifier circuit circuit including the
[0044]
Note that the DC bus voltage Vdc varies depending on the state of the load, and is low when the load is heavy and high when the load is light. Therefore, the input current waveform and the current non-current section of each phase are not limited to those shown in FIG. 3, but differ depending on the load state.
[0045]
Here, in the present embodiment, as shown in FIG. 1, a
[0046]
Next, the operation of the capacitor input type rectifier circuit having the
[0047]
Here, FIGS. 4 (a), (b), (c), (d), (e), (f), (g), (h), (i), and (j) represent time t0~ T1, T1~ T2, T2~ T3, T3~ T4, T4~ T5, T5~ T6, T6~ T7, T7~ T8, T8~ T9, T9~ T10The circuit portion (phase) in which current actually flows is shown, and the phase in which current flows is shown by a thick solid line.
[0048]
FIG. 5 is a diagram showing the relationship between the phase voltage and the current of each phase, and the vertical axis indicates (a) phase voltage, (b) line voltage, and (c) resonance phase connected to the U phase in order from the top. It represents the current flowing through the
[0049]
First, a section (a) in which the U-phase voltage increases from zero to the positive direction (time t0~ T1) At time t in FIG. 2 and FIG.a~ TbAs described in the explanation of the operation, only the line voltage between VW is larger on the negative side than the DC bus voltage Vdc, and since the direction is negative, the direction of current flow is negative, and the current passing through the rectifier 2 (Rectified current) flows from the W phase to the V phase.
[0050]
In the case of the circuit as shown in FIG. 1 having the
[0051]
In the current flow section flowing through the
[0052]
Next, time t when
[0053]
Further, when time elapses, time t when the W-phase current that has flowed in the positive direction until now becomes zero3In FIG. 5C, the interaction between the
[0054]
Therefore, time t3~ T4Then, since a current flowing through the
[0055]
Next, time t when
[0056]
The state of FIG. 4F (time t5~ T6), Only the line voltage between the WUs becomes larger to the negative side than the DC bus voltage Vdc (FIG. 5B), and since the direction is negative, a current flows from the U phase to the W phase. Also in the section, as shown in FIGS. 5D to 5F, the
[0057]
After this, the time t when the V-phase current flowing in the negative direction becomes zero6In FIG. 5 (c), the interaction between the
[0058]
Time t7When the
[0059]
This input current gradually flows from the V phase to the W phase due to the relationship between the line voltage and the DC bus voltage Vdc (time t8~ T9). FIG. 4 (i) state (time t8~ T9), Only the line voltage between VW becomes larger to the positive side than the DC bus voltage Vdc (FIG. 5 (b)), and since the direction is positive, current flows from the V phase to the W phase. Also in the section, as shown in FIGS. 5D to 5F, the
[0060]
After this, time t when the U-phase current flowing in the positive direction becomes zero9In FIG. 5C, the interaction between the
[0061]
The description so far has been about the operation when the phase of the U-phase voltage is up to about π / 2 and the U-phase current is in the positive range, but after that, the state shifts to a region where the U-phase current is negative. Therefore, the time t0~ T10The current flows in the direction opposite to the direction of the current in the description of the operation state in (the reverse direction when the current flows from the U phase to the V phase indicates that the current flows from the V phase to the U phase). The circuit operates, for example, at time t10~ T11(Not shown) at time t0~ T1In the opposite direction to the operating state at time t11~ T12(Not shown) at time t1~ T2The current starts to flow in the opposite direction to the operating state at time t.10Details of the subsequent circuit operation description are omitted.
[0062]
Note that the current flowing through the
[0063]
As a result of the series of circuit operations described above, the input current waveform is as shown in FIG. 5C. In a general capacitor input type rectifier circuit, current can flow even in a section where current is not flowing. The harmonic component contained in the current can be suppressed and the power source power factor can be improved.
[0064]
In the above case, the resonance half cycle t determined by the inductance value of the
[0065]
FIG. 6 is a diagram for explaining the relationship between each phase current in the power supply half cycle of the U-phase voltage and the current flowing through the
[0066]
The case where the operation is described with reference to FIGS. 4 and 5 is the case of FIG. 6A. In this case, the current is smaller than the case without the
[0067]
However, the resonance half period T determined by the inductance value of the
[0068]
In FIG. 6, the horizontal axis represents time, and the vertical axis represents the magnitude of current. Here, when the current path of the current flowing through the circuit composed of the
[0069]
[Expression 1]
[0070]
Therefore, depending on the combination of the inductance value L of the
[0071]
FIG. 7 shows the resonance half period T as shown in FIG.LCIs the phase voltage zero-crossing time TzAnd the current flowing through the
[0072]
Thus, the resonance half cycle TLCIs the phase voltage zero-crossing time TzWhen set to be larger than that (FIG. 6C, FIG. 7) or the resonance half period TLCIs the phase voltage zero-crossing time Tz(FIG. 6B), a section in which no current flows through the
[0073]
That is, when the number of phases of the multiphase
[0074]
[Expression 2]
[0075]
Also, the resonance half cycle TLCIs the phase voltage zero-crossing time TzIf this is the case, it can be expressed as
[0076]
[Equation 3]
[0077]
Therefore, Formula 4 is obtained from
[0078]
[Expression 4]
[0079]
If the
[0080]
Here, the right side of Equation 4 is a value determined by the specifications of the
[0081]
[Equation 5]
[0082]
Thereafter, a harmonic suppression circuit having high harmonic suppression capability can be obtained by following the process of finely adjusting the inductance value L of the
[0083]
In addition, when the relationship of
[0084]
However, in reality, since there is an influence of the impedance of the wiring or the like, even if the capacitance C of the
[0085]
As described above, in the present embodiment, the
[0086]
FIG. 9 is a circuit block diagram showing the second embodiment of the present invention. In the figure, parts equivalent to those in FIG. In the figure, reference numeral 6 denotes a bidirectional switching element capable of flowing a current bidirectionally, and 6u, 6v, and 6w are connected to each phase.
[0087]
Here, the configuration of the bidirectional switching element 6 (6u, 6v, 6w) will be described with reference to FIG. FIG. 10 is a diagram for explaining the configuration of the bidirectional switching element 6. The bidirectional switching element 6 (6u, 6v, 6w) is, for example, a combination of a unidirectionally conductive short-
[0088]
[0089]
In the present embodiment, as shown in FIG. 9, the capacitor 5 (5u, 5v, 5w) is provided so that the combined capacitance C of the
[0090]
As described above, the present embodiment is composed of the
[0091]
That is, when the combined capacitance of the
[0092]
The capacitor capacity control means 9 controls ON / OFF of the bidirectional switching element 6 based on the current signal from the input current detection means 8, but is not based on the current signal from the input current detection means 8. Can also be controlled. For example, although not shown in the figure, DC output voltage detection means for detecting the voltage across the terminals of the smoothing capacitor 4, smoothing capacitor current detection means for detecting current input to and output from the smoothing capacitor 4, and load control means for controlling the load In the case of the power consumption of the
[0093]
Further, in the present embodiment, a circuit formed by connecting the bidirectional switching element 6 and the composite
[0094]
Also in this case, when the current signal from the input current detection means 8 is larger than a preset set value, the bidirectional switching element 6 (6u, 6v, 6w) is turned on to increase the combined capacitance, and the input When the current signal from the current detection means 8 is smaller than a preset set value, the capacitor capacity control means 9 so as to turn off the bidirectional switching element 6 (6u, 6v, 6w) to reduce the combined capacity. Since the on / off of the bidirectional switching element 6 is controlled at, a large power factor improvement effect can be obtained as in the case of FIG.
[0095]
In the present embodiment, as shown in FIGS. 9 and 11, the configuration has been described in which the capacitor combined capacity of each phase of the
[0096]
In FIG. 12, 52 is a resonance capacitor. In FIG. 12, a plurality of circuits formed by serially connecting bidirectional switching elements 6 and composite
[0097]
With this configuration, the capacitance of the capacitor can be varied in multiple stages, so that it can cope with a wider load region than in the case of FIGS. 9 and 11, and the necessary harmonic suppression capability, power factor improvement capability, and DC bus voltage. Can be obtained. FIG. 12 and FIG. 13 show a case where two circuits composed of the bidirectional switching element 6 and the composite
[0098]
FIG. 14 is a circuit block
[0099]
[0100]
[0101]
Here, when the upper short-
[0102]
Accordingly, since the current can be forced to flow through the
[0103]
When the short-
[0104]
Here, a circuit that does not use the
[0105]
When the
[Formula 6]
[0106]
Here, if the switching operation is performed at a frequency at which the switching frequency fc does not satisfy Formula 6, switching imbalance occurs between the phases, and conversely, the generation of harmonics is promoted, or the power factor is deteriorated. Therefore, in the present embodiment, the switching frequency fc is set to satisfy Expression 6.
[0107]
Further, the switch control means 14 performs the OFF operation of the short-
[0108]
As described above, by controlling the on / off operation of each element of the short-
[0109]
In this embodiment, a short-
[0110]
Therefore, in the first embodiment, it is possible to add a wide range of loads by adding a small number of components and performing simple switch control without performing a design with a very high power factor improvement capability such that the capacitance C of the
[0111]
In addition, although the operation delay time of each element of the
[0112]
In this embodiment, the load control means 12 is provided inside the
[0113]
Embodiment 4 FIG.
FIG. 15 is a circuit block diagram showing Embodiment 4 of the present invention. In the figure, the same parts as those in the first to third embodiments are denoted by the same reference numerals, and the description thereof is omitted. In the figure,
[0114]
In the present embodiment, the
[0115]
In FIG. 15, in order to make the combined capacitance of the
[0116]
FIG. 15 shows an example in which the same number of bidirectional switching elements and capacitors are connected to both the
[0117]
Further, the capacitor capacity control means 9 switches the capacitor capacity based on the load signal from the load control means 12 for controlling the load. However, the capacitor capacity control means 9 does not have to be a separate load signal, and any signal relating to this may be used. Although not shown in the figure, DC output voltage detection means for detecting the voltage across the terminals of the smoothing capacitor 4, smoothing capacitor current detection means for detecting the current input to and output from the smoothing capacitor 4, and input current detection means for detecting the input current The same effect can be obtained by variably switching the capacitor combined capacity based on the voltage between the terminals of the smoothing capacitor 4, the current input to and output from the smoothing capacitor 4, the input current, and the like.
[0118]
In the present embodiment, as shown in FIG. 15, the capacitor combined capacity of the
[0119]
In FIG. 16, the bidirectional switching element 6 and the composite
[0120]
With this configuration, the necessary harmonic suppression capability, power factor improvement capability, and DC bus voltage can be obtained within a wider range of loads. FIG. 16 shows a case where two circuits composed of the bidirectional switching element 6 and the combined
[0121]
FIG. 17 is a circuit block diagram showing the fifth embodiment of the present invention. The
[0122]
The switch control means 14 and the capacitor capacity control means 9 in the
[0123]
Here, in this embodiment, the inverter control means 19 is used as an alternative to the load control means 12 shown in FIGS. Therefore, a control command value output to the
[0124]
Further, the load amount of the
[0125]
As described above, when the load of the
[0126]
Further, when the
[0127]
Further, when the
[0128]
In the present embodiment, the inverter control means 19 is described as being provided inside the
[0129]
【The invention's effect】
As described above, the present inventionHighAccording to the harmonic suppression circuit, a rectifier connected to an AC power source and rectifying AC from the AC power source into DC, a reactor connected to each power line between the AC power source and the rectifier, and the rectifier Are connected between the DC voltage output terminals, one end of each of the smoothing capacitor for smoothing the DC voltage, and each power line connecting the reactor and the rectifier, and the other end of the AC power source. And a plurality of capacitors commonly connected so as to form a sex point, so that a current non-current section in a general capacitor input type AC rectifier circuit can be prevented, and some elements are added to the capacitor input type rectifier circuit. A harmonic suppression circuit capable of suppressing the harmonics of the polyphase power supply can be realized with an inexpensive and simple circuit configuration that is simply added.
[0130]
In addition, this departureMysteriousAccording to the harmonic suppression circuit, a rectifier connected to an AC power source and rectifying AC from the AC power source into DC, a reactor connected to each power line between the AC power source and the rectifier, and the rectifier A smoothing capacitor for smoothing the DC voltage, one end of each of the power supply lines connecting the reactor and the rectifier, and the other end being neutral of the AC power supply. A plurality of capacitors commonly connected to form a point, and a resonance half cycle of a current flowing through a circuit constituted by the AC power supply, the reactor, and the plurality of capacitors is adjacent to the AC power supply. Since it is configured to be longer than the time between the zero-cross points of the phases, current continues to flow from the AC power supply to the resonance capacitor via the reactor to obtain harmonic suppression capability. It is possible. Therefore, the inductance value of the reactor for suppressing harmonics can be designed to be small, and the harmonics that can suppress the harmonics of the polyphase power supply with an inexpensive and simple circuit configuration that only adds a few elements to the capacitor input type rectifier circuit. The suppression circuit device can be reduced in size and cost.
[0131]
In addition, this departureMysteriousAccording to the harmonic suppression circuit, a rectifier connected to an AC power source and rectifying AC from the AC power source into DC, a reactor connected to each power line between the AC power source and the rectifier, and the rectifier A smoothing capacitor connected between the output terminals of the DC voltage and a power source line connecting the reactor and the rectifier with one end connected to the smoothing capacitor for smoothing the DC voltage, and the other end forming a neutral point of the AC power source A plurality of capacitors commonly connected to each other and a short-circuit portion connected in series between an upper short-circuit element and a lower short-circuit element that are connected between terminals on the DC side of the rectifier and flow current in one direction when turned on A switch control means for controlling the on / off operation of the short-circuit portion, and an upper short-circuit element whose one end is connected to a common connection point of the plurality of capacitors and whose other end constitutes the short-circuit portion. And a capacitor connected between the interconnection points of the upper and lower short-circuit elements, so that a current can be forced to flow to the reactor, and the load such as the amount of input current or load current, load power consumption, etc. Even when the state fluctuates, the input current waveform can be arbitrarily controlled. Therefore, the harmonic can be suppressed over a wide load region, and a highly reliable harmonic suppression circuit can be provided.
[0132]
The present inventionHighSince the harmonic suppression circuit includes capacitor capacity control means for making the combined capacitance of the plurality of capacitors variable and controlling switching of the combined capacitance of the plurality of capacitors, the harmonic suppression circuit is provided according to the state of the load. Thus, the DC output voltage can be switched stepwise, and a highly reliable harmonic suppression circuit can be provided over a wide load range.
[0133]
The present inventionHighIn the harmonic suppression circuit, the capacitor capacity control means controls to switch the combined capacitance of the plurality of capacitors in accordance with the load signal, so that the DC output voltage can be switched in stages, and a wide range of loads A highly reliable harmonic suppression circuit can be provided over a region.
[0134]
The present inventionHighThe harmonic suppression circuit uses the load signal as an input signal, and controls the combined capacitance of the plurality of capacitors to be larger when the input signal is larger than a predetermined value, so that the input signal is smaller than the predetermined value. In some cases, since the composite dose of the plurality of capacitors is controlled to be small, even when the load state changes and the magnitude of the input current changes, the harmonic suppression capability and power factor improvement are sufficiently improved. The power supply harmonics can be suppressed while ensuring a DC output voltage suitable for the load state over a wide load region.
[0135]
The present inventionHighThe harmonic suppression circuit is connected to an N-phase AC power supply having a power supply frequency of fs, the inductance value of the reactor is L, the circularity is π, and the combined capacitance of the plurality of capacitors is C. C ≧ 1 / (4 · π2・ N2・ Fs2Since the combined capacitance C of the plurality of capacitors is configured so that L), current always flows from the AC power source to the resonance capacitor via the reactor, and high harmonic suppression capability and power factor improvement capability Can be obtained. Therefore, the inductance value of the reactor for suppressing harmonics can be designed to be small, and the apparatus can be reduced in size and cost.
[0136]
The present inventionHighThe harmonic suppression circuit is configured such that the harmonic suppression circuit variably configures a capacitance of a capacitor connected between a common connection point of the plurality of capacitors and the short-circuit portion, and controls switching of the capacitance of the capacitor. Capacitor capacity control means is provided, so that the input current waveform can be changed according to the load state, a large harmonic suppression effect can be obtained over a wide load region, and a highly reliable harmonic suppression circuit Can be provided.
[0137]
The present inventionofIn the harmonic suppression circuit, the switch control unit connects an N-phase AC power source at a frequency fs, and the upper short-circuit element and the lower short-circuit element forming the short-circuit portion are each at a frequency that is an integral multiple of N × fs. Because it turns on and off alternately, power factor improvement can be realized by simple switching control, and it can be switched in a balanced manner with respect to each phase voltage, so it is included in the input current with few switching operations Harmonic components can be suppressed. Therefore, a harmonic suppression circuit can be realized by an inexpensive microcomputer (CPU) without requiring noise countermeasure components.
[0138]
The present inventionHighIn the harmonic suppression circuit, the switch control means includes, as a load signal, an input current, a DC output voltage output between the smoothing capacitor terminals, an input / output current of the smoothing capacitor, a current flowing through the DC side from the rectifier, and load consumption. Since the control is performed so that the on / off operation of the short-circuit portion is performed based on a predetermined time set in advance according to the electric energy or the load current, the switching operation can be performed at a timing suitable for the load state. The harmonic suppression capability and power factor improvement can be sufficiently exerted over a wide load range.
[0139]
The present inventionPower ofThe motivation drive system uses an inverter or an electric motor as a load connected to the harmonic suppression circuit according to any one of
[Brief description of the drawings]
FIG. 1 is a circuit block diagram illustrating a first embodiment of the present invention.
FIG. 2 is a circuit block diagram for explaining the circuit operation and current flow for each time of the harmonic suppression circuit representing the first embodiment of the present invention;
FIG. 3 is a diagram showing a waveform of a current flowing through a circuit for each time representing the first embodiment of the present invention.
FIG. 4 is a circuit block diagram for explaining circuit operation and current flow for each time of the harmonic suppression
FIG. 5 is a diagram illustrating a waveform of a current flowing through a circuit for each time of a harmonic suppression
FIG. 6 is a diagram for explaining the relationship between each phase current and the current flowing through the resonance capacitor in a half-cycle of the U-phase voltage of the harmonic suppression circuit representing the first embodiment of the present invention.
7 is a diagram for explaining the relationship between an input current flowing through the U phase of the reactor of the harmonic suppression circuit representing the first embodiment of the present invention and a current flowing through a resonance capacitor connected to the U phase. FIG. is there.
FIG. 8 is a diagram showing the relationship between the inductance value of the reactor and the capacitance of the resonance capacitor of the harmonic suppression circuit representing the first embodiment of the present invention.
FIG. 9 is a circuit block diagram of a harmonic suppression
FIG. 10 is a diagram for explaining the configuration of a bidirectional switching element of a harmonic suppression
FIG. 11 is another circuit block diagram of the harmonic suppression circuit representing the second embodiment of the present invention.
FIG. 12 is another circuit block diagram of the harmonic suppression circuit representing the second embodiment of the present invention.
FIG. 13 is another circuit block diagram of the harmonic suppression circuit representing the second embodiment of the present invention.
FIG. 14 is a circuit block diagram of a harmonic suppression
FIG. 15 is a circuit block diagram of a harmonic suppression circuit representing Embodiment 4 of the present invention.
FIG. 16 is another circuit block diagram of the harmonic suppression circuit representing the fourth embodiment of the present invention.
FIG. 17 is a circuit block diagram of a harmonic suppression
FIG. 18 is a conventional circuit block diagram.
FIG. 19 is a conventional circuit block diagram.
FIG. 20 is a conventional circuit block diagram.
FIG. 21 is a conventional circuit block diagram.
[Explanation of symbols]
1 AC power supply, 2 rectifier, 3 reactor, 4 smoothing capacitor, 5 5 u, 5 v, 5 w resonance capacitor, 6, 6 u, 6 v, 6 w bidirectional switching element, 7, 7 u, 7 v, 7 w composite capacity variable capacitor, 8 Input current detection means, 9 Capacitor capacity control means, 10 Short circuit part, 10p Upper short circuit element, 10n Lower short circuit element, 11 Capacitor, 12 Load control means, 13 Power supply voltage detection means, 14 Switch control means, 15 Bidirectional switching Element, 16 Composite capacitance variable capacitor, 17 inverter, 18 motor, 19 inverter control means, 20 load, 21 short-circuit element, 22 diode bridge, 23 diode, 50, 51, 52, 53 resonance capacitor, 70 harmonic suppression circuit .
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002082985A JP3959481B2 (en) | 2002-03-25 | 2002-03-25 | Harmonic suppression circuit, motor drive system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002082985A JP3959481B2 (en) | 2002-03-25 | 2002-03-25 | Harmonic suppression circuit, motor drive system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003284343A JP2003284343A (en) | 2003-10-03 |
JP3959481B2 true JP3959481B2 (en) | 2007-08-15 |
Family
ID=29230957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002082985A Expired - Lifetime JP3959481B2 (en) | 2002-03-25 | 2002-03-25 | Harmonic suppression circuit, motor drive system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3959481B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101889386A (en) * | 2007-12-04 | 2010-11-17 | 松下电器产业株式会社 | Power supply device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007205687A (en) * | 2006-02-06 | 2007-08-16 | Mitsubishi Electric Corp | Power system of air conditioner |
JP2014057411A (en) * | 2012-09-11 | 2014-03-27 | Tohoku Electric Power Co Inc | Capacitor device |
ES2778058T3 (en) * | 2013-07-12 | 2020-08-07 | Itw Gse Aps | 12-pulse rectifier with input capacitors for power factor improvement |
CN110999063A (en) | 2017-06-16 | 2020-04-10 | 无线先进车辆电气化有限公司 | Resonant AC-to-DC converter |
JP6532635B1 (en) * | 2017-11-15 | 2019-06-19 | 三菱電機株式会社 | Rectifier and rectenna device |
US11462943B2 (en) | 2018-01-30 | 2022-10-04 | Wireless Advanced Vehicle Electrification, Llc | DC link charging of capacitor in a wireless power transfer pad |
US11437854B2 (en) | 2018-02-12 | 2022-09-06 | Wireless Advanced Vehicle Electrification, Llc | Variable wireless power transfer system |
-
2002
- 2002-03-25 JP JP2002082985A patent/JP3959481B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101889386A (en) * | 2007-12-04 | 2010-11-17 | 松下电器产业株式会社 | Power supply device |
Also Published As
Publication number | Publication date |
---|---|
JP2003284343A (en) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6212571B2 (en) | Hybrid pulse width modulation method for variable speed drive | |
JP5855025B2 (en) | Backflow prevention means, power conversion device and refrigeration air conditioner | |
JP3422218B2 (en) | converter | |
JP5584357B2 (en) | Variable speed drive | |
JPH08196077A (en) | Power converter and air-conditioner employing it | |
CN107567680B (en) | Variable speed drive with active converter | |
WO2013190998A1 (en) | Power supply circuit and air conditioning apparatus provided with same | |
AU2011365142A1 (en) | Power converting device, motor driving device, and refrigerating and air-conditioning apparatus | |
TW200919936A (en) | Common mode & differential mode filter for variable speed drive | |
JP4706349B2 (en) | DC power supply device and compressor drive device | |
JP4509936B2 (en) | Three-phase power converter and power converter | |
US20140043870A1 (en) | Three phase boost converter to achieve unity power factor and low input current harmonics for use with ac to dc rectifiers | |
JP3959481B2 (en) | Harmonic suppression circuit, motor drive system | |
JP2004166359A (en) | Harmonic restraint circuit | |
JP2009189241A (en) | Power conversion apparatus | |
JP3675336B2 (en) | Power supply circuit and electric device | |
JP2007104857A (en) | Power supply device | |
US20240022182A1 (en) | Power conversion apparatus and air conditioner | |
JPH08322268A (en) | Three-/single-phase voltage converter | |
WO2020066029A1 (en) | Motor drive device and air conditioner | |
JP2004229367A (en) | Noise reduction apparatus of power converter | |
JP2006034028A (en) | Power conversion apparatus, motor driving device, and air conditioner | |
JP2004215408A (en) | Motor driver | |
JP2006121837A (en) | Power supply | |
JP2006136113A (en) | Power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3959481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |