JP3959425B2 - 受信装置及び表示装置 - Google Patents

受信装置及び表示装置 Download PDF

Info

Publication number
JP3959425B2
JP3959425B2 JP2005213605A JP2005213605A JP3959425B2 JP 3959425 B2 JP3959425 B2 JP 3959425B2 JP 2005213605 A JP2005213605 A JP 2005213605A JP 2005213605 A JP2005213605 A JP 2005213605A JP 3959425 B2 JP3959425 B2 JP 3959425B2
Authority
JP
Japan
Prior art keywords
circuit
enlargement
horizontal
vertical
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005213605A
Other languages
English (en)
Other versions
JP2005341616A (ja
Inventor
賢治 勝又
茂 平畠
敏則 村田
春樹 高田
忍 鳥越
隆則 江田
浩一 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Advanced Digital Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Advanced Digital Inc filed Critical Hitachi Ltd
Priority to JP2005213605A priority Critical patent/JP3959425B2/ja
Publication of JP2005341616A publication Critical patent/JP2005341616A/ja
Application granted granted Critical
Publication of JP3959425B2 publication Critical patent/JP3959425B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Description

本発明は、映像を画面に違和感なく表示させることができる映像圧縮拡大装置に関する。
高品位テレビの試験放送が1991年より始まり、画面のアスペクト比が16
:9の受信機も家庭用としての普及が始まりつつある。画面のアスペクト比が1
6:9の受信機は、従来放送との整合性をとることが普及の重要なポイントであ
り、従来放送のアスペクト比をいかに16:9に変換するかが大きな課題となっ
ている。さらに、最近のパッケージソフト等に多数存在する映画サイズ、即ち、
映像の上下に黒帯が付いて全体のアスペクト比が4:3である、いわゆるレター
ボックスの映像(映像のアスペクト比は様々である)は、画面のアスペクト比が
16:9の表示装置に映した場合、垂直方向に拡大することによって16:9に
近いアスペクト比を得ることができるため、垂直方向への拡大も必須の技術とな
っている。
例えば、特開平1−194784号公報では、ラインメモリの書き込み周波数
と読みだし周波数を変えることによって映像を水平方向に圧縮し、アスペクト比
が16:9の画面の中にアスペクト比が4:3の映像をはめ込む方法と、偏向回
路の出力振幅を変化させることによって映像を垂直方向に拡大し、上下の映像の
一部分を切って表示する方法とを併用する方式が開示されている。
また、特開平3−11891号公報では、映像の垂直方向の拡大をディジタル
信号処理で行う技術が開示されている。図2に、ディジタル信号処理によって走
査線を補間し、映像を垂直方向に拡大する、この既提案例における構成を示す。
図2において、201、202はディジタル化された映像信号の入力端子と出
力端子、203は少なくとも120ライン程度の容量を持ったメモリ、204は
1ラインメモリ、205、206は入力信号を係数倍するROMテーブル、20
7は加算器、208はメモリ203の制御信号の入力端子、209はROM20
5,206のテーブルを切り換える制御信号の入力端子である。
この既提案例では、メモリ203は、入力端子208からの制御信号に従って
、あらかじめ定められたライン周期で同一ラインを再度読み出すよう制御される
。1ラインメモリ204で1ライン映像信号を遅延した結果、ROM205、2
06には上下2ラインの走査線信号が供給され、入力端子209からの制御信号
によって選択されたROMテーブルにおける係数が乗ぜられ、加算器207より
正しい走査線の重心を持った信号を得ることができる。
この様にして得られた拡大映像は、順次走査の信号では、偏向回路の出力振幅
を変化させることによって拡大した場合に比べて、走査線の間隔が変化しないた
め、大画面の表示装置においても高画質な映像を得ることができる。
この様に、アスペクト比が4:3の映像を、アスペクト比が16:9の画面に
表示させるために、様々な工夫が為されていた。
特開平1−194784号公報 特開平3−11891号公報
上記した2つの既提案例は、それぞれ、アスペクト比が4:3の映像を、アス
ペクト比が16:9の画面に表示させる方式としては優れている。しかしながら
、最近のパッケージソフトに多く見られる映画ソフトのレターボックスの映像に
は、様々なアスペクト比を持ったものが存在し、これらを、画面のアスペクト比
が16:9である表示装置にとって最適な大きさに合わせることは困難になって
いる。
また、大半を占めるアスペクト比が4:3の映像を圧縮して表示する方法につ
いては、特に、プロジェクションタイプの表示装置において、画面が焼き付く恐
れもある。
本発明の目的は、映像を画面に違和感なく表示させるための受信装置を提供することである。
上記課題を解決するため、例えば、映像信号を入力して表示部に出力する受信装置であって、映像信号が入力される入力手段と、 前記入力手段に入力された映像信号が表示された場合の表示位置に対応した拡大率ルックアップテーブルを用いてを決定するデータ参照型の拡大率決定手段と前記拡大率決定手段を用いて、前記入力された映像信号の垂直方向及び/または水平方向に連続的に映像を拡大させることにより、前記映像信号を前記表示部の所定のアスペクト比に合うように前記映像信号を制御する手段と、を備えるように構成すればよい。
以上説明したように、本発明によれば、映像を画面に違和感なく表示させるための受信装置を提供することができる。
以下に、本発明の最良の実施形態を記載する。同一番号・記号は同一構成を意味するものとする。
本発明の一実施例を図1に示す。図1において、101はディジタル化した映
像信号の入力端子、102は映像信号の出力端子、103はフィールドメモリ、
104は垂直補間拡大回路、105は1ラインメモリ、106は垂直補間回路、
107は水平補間拡大回路、108は画素遅延回路、109は水平補間回路、1
10は垂直拡大制御回路、111はメモリ制御回路、112は垂直補間係数発生
回路、113は水平拡大制御回路、114は画像遅延制御回路、115は水平補
間係数発生回路、116は第1の遅延回路、117は第2の遅延回路、118は
書き込みクロックの入力端子、119は読みだしクロック発生回路、120は垂
直拡大率設定値の入力端子、121は水平拡大率設定値の入力端子、122はメ
モリ制御信号の合成回路である。
図1において、入力端子101から入力された映像信号は、入力端子118か
らの書き込みクロックによってラインごとに管理され、順次フィールドメモリ1
03に書き込まれる。クロック発生回路119は、入力された書き込みクロック
の約4/3倍の周波数を持つ読みだしクロックを発生し、合成回路122を通し
てフィールドメモリ103に供給する。従って、映像が水平方向に圧縮された映
像信号がフィールドメモリ103より読みだされることとなる。垂直拡大制御回
路110は、拡大率に応じたライン周期でフィールドメモリ103から映像信号
を読みだすよう、合成回路122を介して制御する。また、同様の周期で垂直拡
大回路104に含まれる1ラインメモリ105の書き込みを停止させ、フィール
ドメモリ103の出力信号のライン遅延出力を得る。この様子を図3に示す。
図3は垂直方向に4/3倍に拡大する場合の走査線の様子を示す説明図である
。(b)はフィールドメモリ103の出力信号であり、メモリ制御回路111に
よるラインリセット(a)のタイミングで同一走査線が繰返し読みだされる。(
c)は1ラインメモリ105の書き込み禁止制御信号でラインリセット(a)の
1ライン前で書き込みを停止させ、1ラインメモリ105の出力信号(d)を得
る。この結果、垂直補間回路106には上下2つの走査線の信号が供給されるこ
ととなる。すなわち、(b)と(d)は必ず隣合わせの走査線の信号となる。
垂直補間回路106では、垂直拡大制御回路110からの制御信号にしたがっ
て、補間演算(e)により走査線信号を作成する。
図4に、垂直拡大制御回路110の構成を示す。図4において、120は拡大
率に応じて決められた拡大設定値の入力端子、402は補間係数の出力端子、4
03はメモリ制御信号の出力端子、404は1ライン周期のパルスの入力端子、
405は補間係数と入力端子120から入力された拡大設定値を加算する加算器
、406は加算器405の出力信号のラッチ回路、407は加算器405の桁上
がり信号のラッチ回路である。
この構成例は、出力される補間係数の精度を8ビットとしたものである。拡大
設定値とフィードバックされた補間係数を、入力端子404から入力されるパル
スに従って加算器405で繰り返し加算することにより、各ラインにおける新た
な補間係数が順次得られる。また、この時、加算器405の桁上がり信号は、フ
ィールドメモリ103で同一ラインを繰り返し読みだすためのメモリ制御信号と
なる。拡大率の設定値xと実際の拡大率zの関係は8ビットのシステムの場合、
次の式で表すことができる。
(数1)
z=256/(256−x)
上式から判るようにビット精度をあげることによって、理論的には任意の拡大
率を得ることができる。
一方、垂直補間回路106によって得られた走査線は、図3(f)に示す入力
映像信号(入力端子101から入力された映像信号)に対して(g)の位置に重
心がある信号となる。これを実際の走査線の位置(h)に表示することで、映像
が垂直方向に拡大された映像信号が得られる。
水平方向の拡大も垂直方向の拡大と同様の構成で行なうことができる。水平拡
大制御回路113で生成した遅延制御信号は合成回路122を通してフィールド
メモリ103に供給される。フィールドメモリ103では、遅延制御信号に従っ
て、拡大倍に応じた周期で同一画素を再度読みだす制御を行ない、映像が水平方
向に拡大された映像信号を得る。さらに、水平拡大回路107では、水平拡大制
御回路113からの制御信号にしたがって水平補間を行なって、映像が水平方向
に拡大され、かつ重心のそろった映像信号を得る。遅延回路116、117は、
フィールドメモリ103の制御と画素遅延回路108、水平補間回路109との
遅延時間調整のために、挿入される。
この様に、本実施例では、フィールドメモリ103と1ラインメモリ105等
を用いることによって、アスペクト比が4:3の映像をアスペクト比が16:9
の画面に表示させるために映像を水平方向に一旦圧縮し、同時に、映像を垂直方
向及び水平方向に任意の大きさに拡大することが、簡単な回路構成で実現できる
。例えば、フィールドメモリとして日立製のフィールドメモリHM530281
を用いれば、ラインリセット機能を用いて同一ラインを繰り返し読みだすことが
でき、制御が簡単になる。
図5に、本発明の他の実施例を示す。図5において、501はフィールドメモ
リ103の制御信号を遅延する遅延回路、502は補間係数の遅延回路であり、
その他の構成要素は図1の実施例と同じである。本実施例は、水平拡大回路10
7で水平方向の拡大を行なった後に、垂直拡大回路104で垂直方向の拡大を行
なっている点が、図1の実施例の構成と異なっている。回路の動作は図1の実施
例と同様である。
本実施例では遅延回路116、117の遅延量が図1の実施例に比べて極めて
小さく、回路規模を削減できる効果がある。遅延回路501、502はライン単
位で制御するため、垂直拡大制御回路110の制御信号発生タイミングを考慮す
ることによって、ほとんど遅延を行なう必要は無くなる。すなわち、本実施例の
構成を採ることによって、さらに小さな回路規模で任意の圧縮,拡大が可能な回
路を提供することができる。
図6に、本発明の別の実施例を示す。図6において、601は水平拡大制御回
路113と同様の構成を成す第2の水平拡大制御回路であり、その他は図1の実
施例と同じである。本実施例は、水平拡大制御回路113の他に同様の働きをす
る第2の水平拡大制御回路601を備えていることが、図1の実施例と異なる。
回路の動作は図1の実施例と同様である。
第1の水平拡大制御回路113は、入力端子121より与えられた拡大設定値
に従ってフィールドメモリ103を制御し、映像が水平方向に拡大された映像信
号を得る。第2の水平拡大制御回路601は、第1の水平拡大制御回路113の
リセットタイミングに対して、フィールドメモリ103と水平補間拡大回路10
7との間の遅延時間差を持ってリセットし、水平補間拡大回路107中の画素遅
延回路108を制御する遅延制御信号と、水平補間回路109を制御する係数値
を供給する。この結果、図1の実施例で必要となった遅延回路116、117が
不必要となる。従って、回路の遅延時間を考慮し、図1の遅延回路116、11
7と図6の第2の水平拡大制御回路601のうち、回路規模の小さい方の実施例
を選択することによって、最適な回路を構成することができる。
前述の実施例では、垂直拡大制御回路110と水平拡大制御回路113によっ
て、映像全体を垂直方向、水平方向とも任意の大きさに圧縮,拡大することがで
きた。これは、現行方式の映像信号による映像のうち、レターボックスタイプの
映画のような横長の映像をアスペクト比が16:9の画面を持った表示装置に映
す際、無信号の黒帯部分を少なくするうえで大きな効果があった。しかしながら
、通常のアスペクト比が4:3の映像では、拡大することによって画面からはみ
出し、見えなくなってしまう部分も大きい。さらには、レターボックスの映像に
おいても、そのサイズによっては、拡大した場合に、上下のサイズを合わせるこ
とによって左右の映像が見えなくなったり、左右のサイズを合わせることによっ
て上下に黒帯の部分が残ったりして、違和感を与えることがあった。また、黒帯
の部分は画面の焼き付きを起こすという問題点も指摘されている。
そこで、この様な問題点を解決した実施例を、図7を用いて説明する。すなわち、本実施例は、前述の実施例における垂直拡大制御回路110,水平拡大制御回路113を改良したものであり、図7はそのうち、垂直拡大制御回路110の構成を示すブロック図である。
図7において、701は画面のライン数をカウントする垂直カウンタ、702
はある関数に従って垂直カウンタ701の値を変換する数値変換器、その他は図
4の構成例と同じである。本実施例によれば、図4の構成例で示した入力端子1
20からの拡大率の設定値が、画面の位置によって数値変換器702の設定にし
たがい自由に変換できるため、映像における任意の位置を任意の倍率で拡大する
ことができる。数値変換器702は簡単な関数であれば論理回路で構成すること
ができる。また、複雑な関数においてはROM等を用いたルックアップテーブル
方式を採っても良い。この実施例の使用例を図8に示す。
図8(a)は、現行方式の映像信号による映像を水平方向に圧縮して、アスペ
クト比が16:9の画面に表示したものである。この映像は、横長のレターボッ
クスタイプのもので、そのアスペクト比はほぼ2:1のものを想定しており、圧
縮前における全体(映像及び黒帯の部分)のアスペクト比は4:3である。(b
)は(a)を垂直方向,水平方向とも4/3倍に拡大したものであり、16:9
の画面では映像の水平方向の大きさがほぼ合致する。しかしながら、前述のよう
にこの場合には上下に黒帯の部分が多少残ってしまい違和感を生ずる画面となる
(c)は図7に示す数値変換器702における関数を示したものである。縦軸
は垂直カウンタ701の値であり、横軸は拡大率を示している。この関数は画面
の中央付近で4/3倍の拡大率を与え、画面上下の端部で拡大率を大きくし、垂
直方向の平均拡大率を3/2倍としたものである。この様な関数を数値変換器7
02において定義することにより、(d)に示すように黒帯が無く、アスペクト
比が16:9の画面に収まった映像を提供することができる。この時、画面の中
央部分では、水平と垂直方向の拡大率が一致しているため、正しい真円率で表示
しており、真円率が変化しているのは画面の端部のみであるので、映像としての
違和感はほとんど無くなる。
一方、(e)は、垂直方向,水平方向とも3/2倍に拡大した場合であり、垂
直方向のサイズはアスペクト比が16:9の画面に一致するが、水平方向は映像
の欠ける部分が生じてしまう。この場合には、水平拡大制御回路113に関して
前述の数値変換器702の概念を導入する。数値変換器702の入力信号は水平
カウンタ(図示せず)のカウント値となり、拡大率を決める関数は(f)のよう
に画面の水平方向の両端で拡大率が小さくなるものを選択する。この時、水平方
向の平均拡大率が4/3倍となるように設定すると、(g)に示すようにアスペ
クト比が16:9の画面に全ての映像が収まるようにすることができる。この場
合も(d)と同様に映像に歪が発生するのは水平方向の両端だけであり、ほとん
ど違和感は無い映像となる。
この様に、本実施例では、図7に示す数値変換器702を導入して、図1に示
したような映像を任意の大きさに拡大できる回路と組み合わせることによって、
映像を部分的に圧縮,拡大することができるので、アスペクト比が16:9の画
面に、アスペクト比が4:3の映像や、レターボックスの映像を違和感無く表示
させることが可能となる。
図9に、本発明のさらに別の実施例を示す。図9において、901は映像信号
の入力端子、902はアスペクト比が4:3の画面を持つディスプレイ、903
は入力映像信号にY/C分離等の信号処理を行なってディスプレイ902へ供給
する映像処理回路、904は映像信号から同期信号を取り出す同期処理回路、9
05は映像信号の拡大圧縮率を設定するモード設定回路、906は同期処理回路
904の出力信号からモード設定回路905の指定するモードにしたがいディス
プレイ902を駆動するための垂直偏向電流を出力する垂直偏向回路、907は
同期処理回路904の出力信号からモード設定回路905の指定するモードにし
たがいディスプレイ902を駆動するための水平偏向電流を出力する水平偏向回
路、908、909は垂直偏向回路906と水平偏向回路907の偏向電流出力
に補正を加える第1、第2の偏向電流補正回路、910は高圧発生回路である。
本実施例では、映像の部分的な圧縮,拡大を偏向回路及び偏向電流補正回路に
よって行なっている点が前述の実施例と異なる。垂直偏向回路906は同期処理
回路904からの垂直パルスにしたがって、ディスプレイ902を駆動する垂直
ののこぎり波を発生する。同様に、水平偏向回路907は同期処理回路904か
らの水平パルスにしたがって、ディスプレイ902を駆動する水平ののこぎり波
を発生する。この時、垂直偏向回路906、水平偏向回路907は、モード設定
回路905により設定されたモードによって、発生するのこぎり波の傾きと位相
をそれぞれ変える。したがって、映像は垂直方向,水平方向に全体的に拡大され
る。
一方、第1の偏向電流補正回路908は垂直偏向回路906に、また、第2の
偏向電流補正回路909は水平偏向回路907に、それぞれ補正を加え、のこぎ
り波に部分的な歪を与える。この補正により、のこぎり波の傾きが部分的に変化
し、映像は画面の場所ごとに拡大圧縮率が変わることとなる。
本実施例は、アスペクト比が4:3の画面にレターボックス形式の映像を表示
する場合に特に有効である。この実施例の使用例を図10に示す。
図10(a)は、アスペクト比が4:3の画面にレターボックス形式の映像を
表示したものである。レターボックス映像は、第2世代のEDTV方式で取り入
れられる方法で、今後普及することが予想される。第2世代のEDTVでは、上
下の無画部に高精細情報が挿入されるため、アスペクト比が4:3の画面上では
多少不自然さが残ると考えられる。(b)は、垂直偏向回路906と水平偏向回
路907を用いて映像を垂直方向,水平方向に全体的に拡大し、無画部の領域を
減らす工夫を施したものである。しかしながら、左右両端に見えなくなる部分が
存在するため問題が残る。(c)は第2の偏向電流補正回路909を用いて、水
平ののこぎり波の傾きを左右両端で小さくして映像を圧縮し、第1の偏向電流補
正回路908を用いて、垂直ののこぎり波の傾きを上下両端で大きくして映像を
拡大したものである。したがって、必要な映像のほとんどすべてが表示可能とな
る。(d)は(c)の表示方法をとった場合、表示した映像に生ずる歪を表した
ものである。中央部(ア)は歪が無く、歪が最も大きくなるのは四隅(エ)であ
り、ほとんど問題とならない。
本実施例の方式は図8に示したアスペクト比が16:9の画面に表示する場合
においても効果がある。また、前述のディジタル処理による拡大圧縮率の可変方
式に比べて、比較的簡単であり、アナログ方式の表示装置に関しては、特に有効
な方法である。
以上、上述した実施例によれば、例えば、アスペクト比が4:3の映像をアスペクト比が16:9の画面に表示させるに当たって、映像全体を任意の大きさに縮小,拡大することができるので、画面のアスペクト比に合致した映像を得ることができ、映像を違和感なく画面に表示させることができる。
また、映像を部分的に縮小,拡大することができるので、映像全体の拡大により映像が部分的に失われたり黒帯の部分が残ったりする等の問題点を解決でき、
画面のアスペクト比に合致した映像を得ることができる。その結果、焼き付きを
防ぐことも可能となる。しかも、いずれの場合も、小さな回路規模で実現することができる。
本発明の一実施例を示すブロック図である。 既提案例における構成を示すブロック図である。 図1の回路における動作内容及び映像の拡大の原理を説明するための説明図である。 図1の垂直拡大制御回路の構成を示すブロック図である。 本発明の他の実施例を示すブロック図である。 本発明の別の実施例を示すブロック図である。 本発明のさらに他の実施例における垂直拡大制御回路の構成を示すブロック図である。 図7の実施例の使用例を示す説明図である。 本発明のさらに別の実施例を示すブロック図である。 図10の実施例の使用例を示す説明図である。
符号の説明
103…フィールドメモリ、104…垂直補間拡大回路、105…1ラインメ
モリ、106…垂直補間回路、107…水平補間拡大回路、108…画素遅延回
路、109…水平補間回路、110…垂直拡大制御回路、111…メモリ制御回
路、112…垂直補間係数発生回路、113…水平拡大制御回路、114…画素
遅延制御回路、115…水平補間係数発生回路、116、117…遅延回路、1
20…垂直拡大率設定値の入力端子、121…水平拡大率設定値の入力端子、1
22…メモリ制御信号の合成回路、402…補間係数の出力端子、403…メモ
リ制御信号の出力端子、405…加算器、406、408…ラッチ回路、501
、502…遅延回路、601…水平拡大制御回路、701…カウンタ、702…
数値変換器、903…映像信号処理回路、904…同期処理回路、905…モー
ド設定回路、906…垂直偏向回路、907…水平偏向回路、908、909…
偏向電流補正回路、910…高圧回路。

Claims (3)

  1. 映像信号を入力して表示部に出力する受信装置であって、
    映像信号が入力される入力手段と、
    前記入力手段に入力された映像信号が表示された場合の表示位置に対応した拡大率ルックアップテーブルを用いてを決定するデータ参照型の拡大率決定手段と
    前記拡大率決定手段を用いて、前記入力された映像信号の垂直方向及び/または水平方向に連続的に映像を拡大させることにより、前記映像信号を前記表示部の所定のアスペクト比に合うように前記映像信号を制御する手段と、を備えてなることを特徴とする受信装置。
  2. 請求項1記載の受信装置において、
    前記拡大率決定手段は、前記表示部に表示される表示画面の耽美に行くほど拡大率の変が前記表示画面の中央付近より大きくなるように構成され、その変換過程において、前記表示画面の端部に行くにつれ前記拡大率が連続的に変されるように構成されることを特徴とする受信装置。
  3. 請求項1又は2のいずれか1項に記載の受信装置と、
    該受信装置より出力された信号を表示する表示画面とを備えてなることを特徴とする表示装置。
JP2005213605A 2005-07-25 2005-07-25 受信装置及び表示装置 Expired - Lifetime JP3959425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005213605A JP3959425B2 (ja) 2005-07-25 2005-07-25 受信装置及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005213605A JP3959425B2 (ja) 2005-07-25 2005-07-25 受信装置及び表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002242805A Division JP3716239B2 (ja) 2002-08-23 2002-08-23 映像信号受信装置および映像信号表示装置

Publications (2)

Publication Number Publication Date
JP2005341616A JP2005341616A (ja) 2005-12-08
JP3959425B2 true JP3959425B2 (ja) 2007-08-15

Family

ID=35494572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213605A Expired - Lifetime JP3959425B2 (ja) 2005-07-25 2005-07-25 受信装置及び表示装置

Country Status (1)

Country Link
JP (1) JP3959425B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208894A (ja) * 2006-02-06 2007-08-16 Olympus Corp 画像解像度変換装置

Also Published As

Publication number Publication date
JP2005341616A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP3231142B2 (ja) 映像圧縮拡大回路及び装置
KR100195590B1 (ko) 2단 보간 시스템
US5351087A (en) Two stage interpolation system
JP3068988B2 (ja) インターレース型及びノンインターレース型ビデオ信号表示装置
KR100548664B1 (ko) 화상처리장치, 화상처리방법 및 텔레비전 수상기
JP3559758B2 (ja) 映像圧縮拡大装置
JP3959425B2 (ja) 受信装置及び表示装置
JP3594596B2 (ja) レターボックスの表示制御
JP3716239B2 (ja) 映像信号受信装置および映像信号表示装置
JP2003069959A (ja) 映像信号処理回路、映像信号処理方法、および画像表示装置
JP2006215320A (ja) 映像変換装置、及び映像表示装置
JP2004040696A (ja) 映像フォーマット変換装置及びデジタル放送受信装置
JP2003198980A (ja) 映像表示装置
JP2006227442A (ja) 映像信号処理装置、及び該装置を備えた映像表示装置
KR100743520B1 (ko) 비디오 스케일러 및 스케일링 방법
JPH118799A (ja) ビデオ表示制御装置
JP2001346125A (ja) 画像表示装置および方法、並びに記録媒体
JP2002218415A (ja) 映像信号処理装置及び映像表示装置
JPH07123335A (ja) 2画面表示テレビジョン受像機
JP4677755B2 (ja) 画像フィルタ回路及び補間処理方法
JP2002218348A (ja) 映像信号処理装置及び映像表示装置
KR100209849B1 (ko) 와이드 스크린 텔레비젼용 수평 패닝 장치
JP3559740B2 (ja) テレビジョン受信機
JP2001251591A (ja) アスペクト比変換回路
JPH0795490A (ja) インターレース・ディスプレイ装置の映像信号処理装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

EXPY Cancellation because of completion of term