JP3958663B2 - Ｕｓｂターゲット機器 - Google Patents
Ｕｓｂターゲット機器 Download PDFInfo
- Publication number
- JP3958663B2 JP3958663B2 JP2002293625A JP2002293625A JP3958663B2 JP 3958663 B2 JP3958663 B2 JP 3958663B2 JP 2002293625 A JP2002293625 A JP 2002293625A JP 2002293625 A JP2002293625 A JP 2002293625A JP 3958663 B2 JP3958663 B2 JP 3958663B2
- Authority
- JP
- Japan
- Prior art keywords
- usb
- data signal
- host device
- signal
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＵＳＢ（Universal Serial Bus）ホスト機器との間でＵＳＢ接続が可能なスレーブ機器であるＵＳＢターゲット機器に関するものである。
【０００２】
【従来の技術】
一般的に、コンピュータ本体などのＵＳＢホスト機器と周辺機器であるＵＳＢターゲット機器とはＵＳＢによって接続されている。図４は、従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。図４に示すように、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間の接続方式は、一対のデータ信号ライン（Ｄ＋、Ｄ−）と、図示しない電源ライン（ＶＢｕｓ）及びグランドライン（ＧＮＤ）によって接続された構成となっている。そして、ＵＳＢ信号の通信は、一対のデータ信号ラインＤ＋、Ｄ−の２本のラインが逆の位相で動作する差動データ信号によって行われている。また、ＵＳＢホスト機器２０１側では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にプルダウン抵抗２０７ａ，２０７ｂを用いてグランドライン（ＧＮＤ）にプルダウンされている。尚、シリーズＡのＵＳＢコネクタに何も接続されていない状態では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にＬｏｗ状態にある。したがって、このようなＬｏｗ状態では、ＵＳＢホスト機器２０１側は何も接続されていない無接続状態であると判断する。
【０００３】
一方、ＵＳＢターゲット機器２０２側では、ロースピードかフルスピードかの何れの転送スピードで通信を行うかを定義するために、必ず、Ｄ＋、Ｄ−の２本のデータ信号ラインの何れかを、ＵＳＢホスト機器側のプルダウン抵抗２０７ａ，２０７ｂより十分小さな値のプルアップ抵抗（転送スピード指定用プルアップ抵抗２０４）を用いて電圧源２０３にプルアップしている。
【０００４】
したがって、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のＵＳＢコネクタ同士がＵＳＢケーブルによって接続されると、ＵＳＢホスト機器２０１側とＵＳＢターゲット機器２０２側で共通になったＤ＋、Ｄ−の２本のデータ信号ラインのうち、ＵＳＢターゲット機器２０２側でプルアップされている方のラインが、ＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側のプルアップ抵抗２０４の比によって、Ｈｉｇｈ状態にプルアップされることになる。但し、ＵＳＢホスト機器２０１側のプルダウン抵抗≫ＵＳＢターゲット機器２０２側のプルアップ抵抗、という関係にある。また、ＵＳＢホスト機器側２０１は、Ｄ＋、Ｄ−のどちらかのラインがＨｉｇｈ状態になることによってＵＳＢターゲット機器２０２が接続されたことを検出し、その状態から通信が開始される。ここで、通常、ＵＳＢターゲット機器２０２においては、２本のデータ信号ラインのうちプルアップされた側のラインは通信時以外はＬｏｗ状態になることはない。
【０００５】
図４に示すような、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、転送スピードがフルスピードの場合のＵＳＢターゲット機器２０２は、ＵＳＢホスト機器２０１とのＵＳＢ通信において転送スピードを定義するために差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗２０４と、プルアップ用の電圧源２０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ２０５と、このＵＳＢデバイスコントローラ２０５の動作を制御するＣＰＵ２０６とによって構成されている。
【０００６】
次に、このように構成された従来のＵＳＢターゲット機器２０２が、ＵＳＢホスト機器２０１との間でＵＳＢ接続される時の動作を説明する。最初に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続されていない場合は、ＵＳＢホスト機器２０１側では、ＵＳＢ信号である差動データ信号のＤ＋ライン、Ｄ−ラインが共にグランド（ＧＮＤ）へのプルダウン抵抗２０７ａ，２０７ｂ（１５ｋΩ）によってプルダウンされていてＬｏｗ状態にある。このためＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が無接続の状態であると判断しており、Ｄ＋、Ｄ−の何れかのラインがＨｉｇｈ状態に遷移するのを常に監視している。つまり、ＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が接続されるのを常時監視している状態にある。また、ＵＳＢターゲット機器２０２側では、ＵＳＢ信号（差動データ信号）のＤ＋ラインが、転送スピード指定用プルアップ抵抗２０４（１．５ｋΩ）によって、電圧源２０３（３．３Ｖ）にプルアップされてＨｉｇｈ状態にある。したがって、ＵＳＢターゲット機器２０２は、Ｄ＋ラインがＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢホスト機器２０１側からのＵＳＢ信号（差動データ信号）の有無を常時監視している状態にある。
【０００７】
次に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続された場合、ＵＳＢホスト機器２０１側は、Ｄ＋ラインがＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側の転送スピード指定用プルアップ抵抗２０４との比（つまり、１５ｋΩと１．５ｋΩとの比）によってＨｉｇｈ状態に遷移するため、ＵＳＢターゲット機器２０２が接続されたと判断してＵＳＢ通信を開始する。これに伴って、ＵＳＢターゲット機器２０２側は、ＵＳＢホスト機器２０１側から、Ｄ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力されるため、それに応答する形でＵＳＢ通信を開始する。これらの動作により、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間でＵＳＢ通信が行われることになる。
【０００８】
【特許文献１】
特開２００１−７５７１３号公報 （図１、段落００３５）
【０００９】
【発明が解決しようとする課題】
しかしながら、図４に示すような従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、以下に述べるような種々の問題点がある。先ず、第一の問題点は、従来のＵＳＢターゲット機器２０２は、Ｄ＋、Ｄ−のデータ信号ラインのうち、プルアップしている方のラインが、ＵＳＢホスト機器２０１からの正規な差動データ信号の受信以外の要因でＬｏｗ状態になったまま固定されてしまった場合は、ＵＳＢホスト機器２０１側のＵＳＢの差動データ信号と誤認識し、差動データ信号の続きをずっと待ち続けることになる。したがって、信号の待機時間の間は他の全ての処理が止まってしまい、ＵＳＢターゲット機器２０２全体のシステムが動作しなくなってしまう。つまり、従来のＵＳＢターゲット機器２０２のシステム構成やソフトウェアは、ＵＳＢの差動データ信号の受信以外の要因でＬｏｗ状態になった場合は、この差動データ信号の待機状態に入ってしまうので上述のような不具合を引き起こしてしまう。
また、このような異常待機状態を前もって考慮し、ＵＳＢターゲット機器２０２全体のシステムをコントロールするソフトウェアにおいて何らかの回避策を施すことも考えられるが、様々なシステム毎に最適なプログラムを設計しなければはならないので、ソフトウェアを開発するために多大な費用と工数負担をかけることになる。尚、このような問題は、ＵＳＢターゲット機器２０２がＵＳＢホスト機器２０１と接続されている状態において、ＵＳＢホスト機器２０１の電源をＯＦＦした時に、ＵＳＢホスト機器２０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ２０８がグランド（ＧＮＤ）に対し低インピーダンスになるものがあり、それによって引き起こされることが考えられる。
【００１０】
次に、第二の問題点は、従来のＵＳＢターゲット機器２０２は、電源をＯＦＦしたとき、プルアップしている電圧源２０３をＯＦＦさせることでＤ＋、Ｄ−のデータ信号ラインを両方ともＬｏｗ状態にし、ＵＳＢホスト機器２０１に切断を認識させるという動作をしているが、プルアップ用の電圧ライン（電圧源２０３）には、通常、電圧安定化のためにコンデンサ類が接続されているため、プルアップしている電圧源２０３をＯＦＦさせてからこの電圧ラインがＬｏｗレベルに推移するまでには一定の時間がかかってしまう。従って、電圧源２０３をＯＦＦした後、早いタイミングで再度電圧源２０３をＯＮするような動作をさせた場合、２本のデータ信号ラインのうちプルアップされた側のラインがＬｏｗレベルに推移しきらずにハイレベルに戻ってしまう。つまり、電源ラインにプルアップされたままになってしまう現象が発生することが考えられる。このとき、ＵＳＢターゲット機器２０２のシステムは、一旦ＯＦＦして再起動するという処理を行うのに対し、ＵＳＢホスト機器２０１側は、接続が継続されているという認識のままであるので、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のシステム間の認識及び動作の不一致が生じ、その後の正規の接続に支障をきたすなどの不具合を引き起こすおそれがある。
【００１１】
さらに、第三の問題点は、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２とが非接続状態のとき、ＣＰＵ２０６のみの電源がＯＮされている場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまうことがある。このようにＵＳＢホスト機器２０１から＋５Ｖの電源が供給されていないでＣＰＵ２０６のみに＋５Ｖの電源があると、ＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまい、ＣＰＵ２０６に貫通電流を流す要因となる。その結果、ＵＳＢターゲット機器２０２に不要な消費電力が増加する原因となる。
【００１２】
本発明は、上述の課題に鑑みてなされたもので、その目的は、ＵＳＢ通信システム全体の誤動作を回避しながら、ＵＳＢホスト機器との間で確実にＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。さらに、別の目的は、ＣＰＵの貫通電流を防止しながらＵＳＢデータ信号の有無の検出を行うことができ、安全且つ確実にＵＳＢホスト機器とのＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器との間でＵＳＢ通信を行うＵＳＢターゲット機器において、ＵＳＢ通信を行うときの転送スピードを定義するために、ＵＳＢホスト機器から送信される差動データ信号を伝送する２本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、この転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、データ信号ラインを伝送する差動データ信号の処理を行うＵＳＢデバイスコントローラと、このＵＳＢデバイスコントローラに接続されるデータ信号ラインを断続するＵＳＢ信号断続回路と、ＵＳＢ信号断続回路がデータ信号ラインを断続するための制御、及びＵＳＢデバイスコントローラを動作させるための制御を行うＣＰＵと、ＵＳＢホスト機器からの正規な差動データ信号の有無を検出するために、ＵＳＢ信号断続回路より外側でデータ信号ラインの片側を電源にプルアップして擬似的にＵＳＢホスト機器への接続を認識させる擬似プルアップ抵抗と、この擬似プルアップ抵抗とデータ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、ＣＰＵが、ＵＳＢホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮してＵＳＢ信号断続回路と擬似プルアップ抵抗断続回路の断続を制御することを特徴とする。
【００１５】
また、本発明のＵＳＢターゲット機器は、さらに、ＣＰＵへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために一方の端子をグランドに接続するポートプルダウン抵抗と、ＵＳＢホスト機器から供給されるＶＢｕｓ信号の有無を検出し、検出結果に応じて制御信号を出力するＶＢｕｓ検出機能と、このＶＢｕｓ検出機能から出力される制御信号を受信し、その制御信号に基づいて、ポートプルダウン抵抗かＵＳＢのデータ信号ラインかの何れかをＣＰＵの入力ポートに対して接続する切替手段とを備えることを特徴とする。
【００１６】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にするように制御することを特徴とする。
【００１７】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にし、且つ、擬似プルアップ抵抗断続回路を接続状態にして、ＵＳＢホスト機器からの正規なデータ信号の有無を検出することを特徴とする。
【００１８】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、ＵＳＢホスト機器からの正規なデータ信号が有ることを検出したとき、ＵＳＢ信号断続回路を接続状態にするように制御することを特徴とする。
【００１９】
また、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器から送信される信号にＶＢｕｓ信号があの場合はＣＰＵの入力ポートがＵＳＢホスト機器からの差動データ信号の有無の検出を行い、ＶＢｕｓ信号がない場合はＣＰＵの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする。
【００２０】
つまり、本発明のＵＳＢターゲット機器によれば、ＣＰＵは、一定時間の間に亘ってＵＳＢ信号断続回路を切断状態にし、且つ擬似プルアップ抵抗断続回路を切断接続状態にするよう制御することにより確実な切断状態を作りだす。そして、その後に、ＵＳＢ信号断続回路を切断状態にし、擬似プルアップ抵抗断続回路を接続状態にするように制御し、ＵＳＢホスト機器に擬似的に接続を認識させる。次に、ＵＳＢホスト機器の擬似的な接続によって、ＵＳＢホスト機器から出力されるデータ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであるのかどうかを検出する。ここで、データ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであると検出した場合にのみ、ＵＳＢ信号断続回路を接続状態にするように動作させる。これにより、ＵＳＢホスト機器が確実に接続され、且つ正規なＵＳＢ信号が出力される場合以外は、データ信号ラインを切断状態にしておくことができる。
【００２１】
また、本発明のＵＳＢターゲット機器によれば、ＵＳＢホスト機器が接続された場合は、ＶＢｕｓ検出機能はＶＢｕｓ信号があることを検出し、ＣＰＵが、切替手段をＣＰＵの入力ポートとＵＳＢのデータ信号ラインを接続する側へ切替えるように制御する。このとき、ＵＳＢのデータ信号ラインはホスト機器側でグランドにプルダウンされているので、ＣＰＵの入力ポートがフローティング（中間電位）状態になることはない。さらに、ＵＳＢホスト機器が接続されない場合は、ＶＢｕｓ検出機能はＶｂｕｓ信号が無いことを検出し、切替手段をＣＰＵの入力ポートとポートプルダウン抵抗を接続する側へ切替えるように制御する。このとき、ポートプルダウン抵抗が接続されることによって、ＣＰＵの入力ポートはフローティング（中間電位）になる虞はなくなる。このようにして、ＣＰＵの入力ポートは確実にフローティング（中間電位）状態を回避することができる。
【００２２】
【発明の実施の形態】
以下、図面を用いて、本発明におけるＵＳＢターゲット機器の実施の形態を詳細に説明する。本発明におけるＵＳＢターゲット機器は、自己の内部に一対の差動データ信号Ｄ＋，Ｄ−が伝送するデータ信号ラインを断続するためのスイッチ回路を設ける。そして、一対の差動データ信号Ｄ＋、Ｄ−のデータ信号ラインに現れる波形がＵＳＢホスト機器側からの正規なＵＳＢ信号であると認識するまで、このスイッチ回路の接続を行わない。さらに、ＵＳＢターゲット機器の電源ＯＮ時にはこのスイッチ回路を必ず一定時間の間だけ切断状態にする。つまり、ＵＳＢターゲット機器内において、ＵＳＢケーブルの抜き差しとスイッチ動作を実現できるような構成にすることにより、様々なＵＳＢ接続システムの構成においても、従来のソフトウェアをそのまま使用しながらシステム誤動作などの不具合を回避することができる。これにより、通信接続を確実に行うことができる接続手段を備えたＵＳＢターゲット機器を構築することができる。
【００２３】
以下、本発明における第１の実施の形態のＵＳＢターゲット機器について図面を参照しながら説明する。図１は、本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図１は、転送スピードがフルスピードの場合における第１の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。
【００２４】
図１に示すように、本発明のＵＳＢターゲット機器１０２は、ＵＳＢ通信において転送スピードをフルスピードにするために、差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし、擬似的にＵＳＢホスト機器１０１に接続されていると認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０８の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６とによって構成されている。
【００２５】
図２は、本発明の第１の実施の形態におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。したがって、図１と図２を用いて、本発明の第１の実施の形態におけるＵＳＢターゲット機器の具体的な動作を説明する。ＣＰＵ１０６は制御信号を出力して、先ず、電源ＯＮ時に一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、且つ擬似プルアップ抵抗断続回路１０８を切断状態にする（ステップＳ１）。
【００２６】
その後、ＵＳＢ信号断続回路１０９より外側でＵＳＢの差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうち、Ｄ＋ラインを常に監視し、このＤ＋ラインがＨｉｇｈとＬｏｗを早いタイミングで繰り返すことを検出して、ＵＳＢの差動データ信号が『有り』と判断する。また、ＨｉｇｈもしくはＬｏｗに固定されている期間が継続した場合はＵＳＢの差動データ信号が『無し』と判断する。ここで、ＵＳＢの差動データ信号の『有り』『無し』を監視している間は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ２）。
【００２７】
そして、ＵＳＢのデータ信号が『無し』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ３）。一方、ＵＳＢのデータ信号が『有り』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を接続状態、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御信号を出力する（ステップＳ４）。
【００２８】
つまり、ＵＳＢのデータ信号が『無し』を検出した場合は、実際にはＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインは切断状態にあるが、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによって、ＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢの差動データ信号が正規なものであることをＣＰＵ１０６が検出し、その後にＵＳＢ信号断続回路１０９を接続状態にするという構成としている。この状態は、ステップＳ３とステップＳ４において、ＵＳＢのデータ信号『有り』を検出した場合はＵＳＢ信号断続回路１０９を切断状態から接続状態へ、ＵＳＢのデータ信号『無し』を検出した場合は、擬似プルアップ抵抗断続回路１０８を切断状態から接続状態へ遷移している状態で示されている。
【００２９】
言い換えれば、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインを切断状態、擬似プルアップ抵抗断続回路１０８を接続状態に制御し、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによってＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢのデータ信号の有無をＣＰＵ１０６が検出し、ＵＳＢの差動データ信号が『有り』と判断した場合のみ、ＵＳＢ信号断続回路１０９を接続状態にするように制御する。
【００３０】
次に、正常な動作をしているＵＳＢホスト機器１０１がＵＳＢターゲット機器１０２に接続された場合について説明する。ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３１】
このとき、ＵＳＢ信号断続回路１０９の外側でのデータ信号ラインのうちＤ＋ラインは、ＵＳＢホスト機器１０１側のプルダウン抵抗１１３ｂ（１５ｋΩ）と擬似プルアップ抵抗１０７（１．５ｋΩ）の比（１５ｋΩ）１．５ｋΩ）によって、ほぼ電圧源１０３（３．３Ｖ）と同電位のＨｉｇｈ状態にプルアップされる。これにより、ＵＳＢホスト機器１０１は、ＵＳＢターゲット機器１０２が接続されたと判断してＵＳＢ通信を開始しようとする。すると、ＵＳＢホスト機器１０１からはＤ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力される。
【００３２】
一方、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９の外側で差動データ信号のＤ＋ラインを常に監視しており、ＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号を検出するので、ＵＳＢの差動データ信号は『有り』と判断する。これにより、ステップＳ４のように、ＵＳＢ信号断続回路１０９を接続状態に遷移するように制御してＵＳＢデバイスコントローラ１０５への接続が行われる。すると、ＵＳＢデバイスコントローラ１０５は、ＵＳＢホスト機器１０１からの呼びかけのデータ信号に応答する形でＵＳＢ通信を開始する。この時、転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）が有効になり、転送スピードを定義する電圧源１０３（３．３Ｖ）へのプルアップは保たれることから擬似プルアップ抵抗１０７は不要になる。このため、ＣＰＵ１０６は、擬似プルアップ抵抗断続回路１０８を切断状態に遷移するように制御する。そして、その後はＵＳＢの接続は継続される。
【００３３】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていない場合について説明する。先ず、ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３４】
このとき、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは何も接続されていないので、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされる。よって、差動データ信号のＤ＋ラインはＨｉｇｈ状態に固定される。ＣＰＵ１０６は、このＤ＋ラインを常に監視しており、Ｈｉｇｈ状態に固定されている期間が継続した場合はＵＳＢのデータ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９が切断状態、擬似プルアップ抵抗断続回路１０８が接続状態という制御のまま差動データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、データ信号のＤ＋ラインを転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のまま通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３５】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていて、ＵＳＢホスト機器１０１の電源がオフ時に、このＵＳＢホスト機器１０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ１１４がグランド（ＧＮＤ）に対して低インピーダンスになるものがあり、それによって差動データ信号のＤ＋ラインがＬｏｗに引っ張られたままになってしまった場合について説明する。
【００３６】
ステップＳ１に示すように、ＣＰＵ１０６は、電源ＯＮ時に、一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。その後、ステップＳ２に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を接続状態にするよう制御を行う。ここで、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップしようとするがＬｏｗに引っ張られてしまう状態にある。よって、Ｄ＋ラインはＬｏｗ状態に固定される。
【００３７】
このとき、ＣＰＵ１０６はＤ＋ラインを常に監視しており、Ｌｏｗ状態に固定されている期間が継続した場合はＵＳＢの差動データ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＵＳＢ信号断続回路１０９は切断状態、擬似プルアップ抵抗断続回路１０８は接続状態という制御のまま、データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、差動データ信号のＤ＋ラインは転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のままにある通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３８】
このように、ＣＰＵ１０６は、電源ＯＮ時には一定時間の間は各断続回路を切断状態にする。これによって、確実にＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の切断状態を作りだすことができる。その後、ＣＰＵ１０６は、差動データ信号のＤ＋ラインの状態を常に監視し、その状態の違いによって上述したような一連の制御を行う。従って、ＵＳＢターゲット機器１０２は、正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための正規な差動データ信号が出力されてくるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという確実な接続動作を行うことができる。以上のような動作をさせることで、ＵＳＢターゲット機器１０２は正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための差動データ信号が出力されるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという動作を実現している。
【００３９】
このように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動データ信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。よって、本発明のＵＳＢターゲット機器は、ＵＳＢターゲット機器が差動データ信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどのシステム全体への悪影響を回避して、正規の差動データ信号のみを検出して確実にＵＳＢ信号の接続を行うことができる。
【００４０】
しかし、図１に示すようなＵＳＢターゲット機器１０２の構成の場合、例えば、ＵＳＢホスト機器１０１が非接続状態でＵＳＢ信号断続回路１０９が切断状態となっており、且つプルアップ用の電圧源１０３がＯＦＦされていて、ＣＰＵ１０６のみの電源がＯＮされている状態のような場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ１０６の入力ポートがフローティング（中間電位）になってしまう状態が存在する。このような状態でＣＰＵ１０６の入力ポートがフローティング（中間電位）になると、ＣＰＵ１０６に貫通電流を流す要因となり、結果的には、ＵＳＢターゲット機器１０２の消費電力が増加する原因となる。
【００４１】
また、ＣＰＵ１０６の入力ポートがフローティング（中間電位）になることを防止するために、ＵＳＢのデータ信号検出ラインにプルダウン抵抗を接続することが考えられるが、ＵＳＢホスト機器１０１から出力される本来の差動データ信号のレベルを低下させてしまうことになり、結果的には正常なＵＳＢ通信を妨げる要因となる。
【００４２】
したがって、このような不具合を解消するために、本発明における第２の実施の形態のＵＳＢターゲット機器を提案する。つまり、第２の実施の形態のＵＳＢターゲット機器は、図１に示す第１の実施の形態のＵＳＢターゲット機器に加えて、ＵＳＢの電源ラインの＋５Ｖを検出するセンス回路を設け、＋５Ｖが検出されたときのみＵＳＢホスト機器１０１が接続されていると見なす。つまり、ＵＳＢホスト機器１０１から供給されるＵＳＢの信号のうち、＋５ＶのＶＢｕｓ信号の有無によって、ＣＰＵ１０６のＵＳＢの信号を検出している入力ポートがフローティング（中間電位）になっているか否かを判断する。そして、フローティング（中間電位）になっている場合のみ、その入力ポートにプルダウン抵抗を接続させるような構成にすることにより、ＣＰＵの貫通電流やＵＳＢの差動データ信号のレベル変化を防止することができる。
【００４３】
以下、図面を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器について説明する。図３は、本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図３は、転送スピードがフルスピードの場合における第２の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。図３に示す第２の実施の形態のＵＳＢターゲット機器が図１の構成と異なるところは、ＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをグランドにプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とが追加された点である。
【００４４】
図３に示すように、本発明における第２の実施の形態のＵＳＢターゲット機器１０２’は、ＵＳＢ通信において転送スピードをフルスピードにするためにデータ信号（Ｄ＋、Ｄ−の２本の差動信号）ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし擬似的にＵＳＢホスト機器１０１に接続を認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０７の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６と、このＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とによって構成されている。
【００４５】
次に、図３を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器の動作を説明する。尚、ＣＰＵ１０６がＵＳＢのデータ信号の有無を判断し、Ｈｉｇｈ／Ｌｏｗ信号を検出したときのみＵＳＢホスト機器１０１からリクエストがきていると見なしてＵＳＢのデータ信号ラインを接続し、それ以外のときはＵＳＢのデータ信号ラインを接続しないという動作については、図１に示す第１の実施の形態の場合と同じであるので、その説明は省略する。したがって、図３に示す第２の実施の形態では、切替手段１１０、ポートプルダウン抵抗１１１、及びＶＢｕｓ検出機能１１２によってＵＳＢホスト機器１０１からの＋５Ｖを検出したときのみ、ＵＳＢホスト機器１０１が接続されていると見なしてＣＰＵ１０６の入力ポートにプルダウン抵抗を接続する動作について説明する。
【００４６】
通常、ＵＳＢの規格よってＵＳＢホスト機器１０１からのＶＢｕｓ信号の電位レベルは５Ｖである。今、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の接続が行われると、ＶＢｕｓ信号の５ＶがＵＳＢターゲット機器１０２’に供給される。つまり、ＶＢｕｓ信号ラインに５Ｖが存在すれば、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が正常に接続されている状態にある。また、ＵＳＢ信号のＤ＋ラインは、ＵＳＢホスト機器１０１側でプルダウン抵抗１１３ａ（１５ｋΩ）によってグランド（ＧＮＤ）にプルダウンされているため、ＣＰＵ１０６はフローティング（中間電位）状態にはならない。
【００４７】
また、ＶＢｕｓ検出機能１１２は、ＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給があるか否かを検出し、ＶＢｕｓ信号（５Ｖ）が『有り』と検出した場合は、ＣＰＵ１０６の入力ポートに対しＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。一方、ＶＢｕｓ信号（５Ｖ）が『無し』と検出した場合は、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。
【００４８】
先ず、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されていない場合について説明する。ＶＢｕｓ検出機能１１２は、ＶＢｕｓ信号（５Ｖ）が存在しないので『無し』と検出する。すると、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートはＬｏｗ状態に固定されるため、ＵＳＢのデータ信号は『無し』と判断する。つまり、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’は接続されていないため正しい判断をしていることになる。
【００４９】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されている場合について説明する。ＵＳＢターゲット機器１０２’はＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給を受けることになり、ＶＢｕｓ検出機能１１２はＶＢｕｓ（５Ｖ）が『有り』と検出する。すると、ＣＰＵ１０６の入力ポートに対し、ＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートでＵＳＢホスト機器１０１から出力されるＵＳＢの差動データ信号の検出を行うことになる。当然、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’の正しい接続であるため、ＵＳＢターゲット機器１０２’の擬似プルアップ動作によりＤ＋ラインにはＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号が出力される。よって、ＣＰＵ１０６はこの信号を検出してＵＳＢのデータ信号は『有り』と判断する。
【００５０】
このように、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、その状態からＣＰＵ１０６の入力ポートの接続先を切替えることによって、ＣＰＵ１０６の入力ポートがフローティング（中間電位）状態になることを確実に回避させながら、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’を正しくＵＳＢ接続することができる。
【００５１】
【発明の効果】
以上説明したように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路（つまり、ＵＳＢ信号断続回路）を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。したがって、ＵＳＢターゲット機器が信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどの、システム全体への悪影響を回避してＵＳＢ接続を確実に行うことができる。さらに、システム毎の従来のソフトウェアを変更する必要がなくなり、且つ、従来のソフトウェアを使用して最適なプログラムを作りこむというソフトウェア開発の手間と負担を大幅に軽減することができる。
【００５２】
また、通常のＵＳＢターゲット機器は、電源をＯＦＦした後に早いタイミングで再度電源をＯＮするような動作をさせたときは、２本のデータ信号ラインのうち、電源にプルアップされたラインがＬｏｗレベルに推移しきれずにＨｉｇｈレベルに戻ってしまったり、プルアップされたままになってしまうという現象が発生することがある。このような場合、ＵＳＢターゲット機器のシステムは切断後再起動という認識を行うのに対し、ＵＳＢホスト機器側は、接続が継続されているという認識のままであり、両機器の間の認識や動作に不一致が生じ、その後の接続に支障をきたす虞がある。しかし、本発明のＵＳＢターゲット機器のシステムでは、このような異なる認識や動作の不一致に基づく不具合を回避しながら確実にＵＳＢ接続を行うことができる。
【００５３】
また、本発明における第２の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器と接続があって＋５Ｖの電源が供給されているときのみ、ＵＳＢの差動データ信号の有無の検出を正しく且つ確実に行うことができ、それ以外のときは、差動データ信号の有無の検出を行っているＣＰＵの入力ポートを確実にプルダウンしておくことができる。従って、ＵＳＢターゲット機器が如何なる状態にあっても、ＣＰＵの入力ポートがフローティング（中間電位）になることを回避することができる。これによって、確実にＣＰＵの貫通電流を防止することができるので、不要な消費電力の増加を防ぎながら、品質レベルの高いＵＳＢ通信を行うことができる。また、ＵＳＢの差動データ信号の有無を検出しているときは、その入力ポートのプルダウンを行わないことで、ＵＳＢの差動データ信号のレベル低下がない高品質なＵＳＢ通信を行うことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図２】 図１におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。
【図３】 本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図４】 従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【符号の説明】
１０１，２０１…ＵＳＢホスト機器、１０２，１０２’２０２…ＵＳＢターゲット機器、１０３，２０３…電圧源、１０４，２０４…転送スピード指定用プルアップ抵抗、１０５，２０５…ＵＳＢデバイスコントローラ、１０６、２０６…ＣＰＵ、１０７…擬似プルアップ抵抗、１０８…擬似プルアップ抵抗断続回路、１０９…ＵＳＢ信号断続回路、１１０…切替手段、１１１…ポートプルダウン抵抗、１１２…ＶＢｕｓ検出機能、１１３ａ，１１３ｂ、２０７ａ，２０７ｂ…プルダウン抵抗、１１４…ＩＣ
【発明の属する技術分野】
本発明は、ＵＳＢ（Universal Serial Bus）ホスト機器との間でＵＳＢ接続が可能なスレーブ機器であるＵＳＢターゲット機器に関するものである。
【０００２】
【従来の技術】
一般的に、コンピュータ本体などのＵＳＢホスト機器と周辺機器であるＵＳＢターゲット機器とはＵＳＢによって接続されている。図４は、従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。図４に示すように、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間の接続方式は、一対のデータ信号ライン（Ｄ＋、Ｄ−）と、図示しない電源ライン（ＶＢｕｓ）及びグランドライン（ＧＮＤ）によって接続された構成となっている。そして、ＵＳＢ信号の通信は、一対のデータ信号ラインＤ＋、Ｄ−の２本のラインが逆の位相で動作する差動データ信号によって行われている。また、ＵＳＢホスト機器２０１側では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にプルダウン抵抗２０７ａ，２０７ｂを用いてグランドライン（ＧＮＤ）にプルダウンされている。尚、シリーズＡのＵＳＢコネクタに何も接続されていない状態では、Ｄ＋、Ｄ−の２本のデータ信号ラインは共にＬｏｗ状態にある。したがって、このようなＬｏｗ状態では、ＵＳＢホスト機器２０１側は何も接続されていない無接続状態であると判断する。
【０００３】
一方、ＵＳＢターゲット機器２０２側では、ロースピードかフルスピードかの何れの転送スピードで通信を行うかを定義するために、必ず、Ｄ＋、Ｄ−の２本のデータ信号ラインの何れかを、ＵＳＢホスト機器側のプルダウン抵抗２０７ａ，２０７ｂより十分小さな値のプルアップ抵抗（転送スピード指定用プルアップ抵抗２０４）を用いて電圧源２０３にプルアップしている。
【０００４】
したがって、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のＵＳＢコネクタ同士がＵＳＢケーブルによって接続されると、ＵＳＢホスト機器２０１側とＵＳＢターゲット機器２０２側で共通になったＤ＋、Ｄ−の２本のデータ信号ラインのうち、ＵＳＢターゲット機器２０２側でプルアップされている方のラインが、ＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側のプルアップ抵抗２０４の比によって、Ｈｉｇｈ状態にプルアップされることになる。但し、ＵＳＢホスト機器２０１側のプルダウン抵抗≫ＵＳＢターゲット機器２０２側のプルアップ抵抗、という関係にある。また、ＵＳＢホスト機器側２０１は、Ｄ＋、Ｄ−のどちらかのラインがＨｉｇｈ状態になることによってＵＳＢターゲット機器２０２が接続されたことを検出し、その状態から通信が開始される。ここで、通常、ＵＳＢターゲット機器２０２においては、２本のデータ信号ラインのうちプルアップされた側のラインは通信時以外はＬｏｗ状態になることはない。
【０００５】
図４に示すような、従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、転送スピードがフルスピードの場合のＵＳＢターゲット機器２０２は、ＵＳＢホスト機器２０１とのＵＳＢ通信において転送スピードを定義するために差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗２０４と、プルアップ用の電圧源２０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ２０５と、このＵＳＢデバイスコントローラ２０５の動作を制御するＣＰＵ２０６とによって構成されている。
【０００６】
次に、このように構成された従来のＵＳＢターゲット機器２０２が、ＵＳＢホスト機器２０１との間でＵＳＢ接続される時の動作を説明する。最初に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続されていない場合は、ＵＳＢホスト機器２０１側では、ＵＳＢ信号である差動データ信号のＤ＋ライン、Ｄ−ラインが共にグランド（ＧＮＤ）へのプルダウン抵抗２０７ａ，２０７ｂ（１５ｋΩ）によってプルダウンされていてＬｏｗ状態にある。このためＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が無接続の状態であると判断しており、Ｄ＋、Ｄ−の何れかのラインがＨｉｇｈ状態に遷移するのを常に監視している。つまり、ＵＳＢホスト機器２０１は、ＵＳＢターゲット機器２０２が接続されるのを常時監視している状態にある。また、ＵＳＢターゲット機器２０２側では、ＵＳＢ信号（差動データ信号）のＤ＋ラインが、転送スピード指定用プルアップ抵抗２０４（１．５ｋΩ）によって、電圧源２０３（３．３Ｖ）にプルアップされてＨｉｇｈ状態にある。したがって、ＵＳＢターゲット機器２０２は、Ｄ＋ラインがＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢホスト機器２０１側からのＵＳＢ信号（差動データ信号）の有無を常時監視している状態にある。
【０００７】
次に、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２が接続された場合、ＵＳＢホスト機器２０１側は、Ｄ＋ラインがＵＳＢホスト機器２０１側のプルダウン抵抗（２０７ａまたは２０７ｂ）とＵＳＢターゲット機器２０２側の転送スピード指定用プルアップ抵抗２０４との比（つまり、１５ｋΩと１．５ｋΩとの比）によってＨｉｇｈ状態に遷移するため、ＵＳＢターゲット機器２０２が接続されたと判断してＵＳＢ通信を開始する。これに伴って、ＵＳＢターゲット機器２０２側は、ＵＳＢホスト機器２０１側から、Ｄ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力されるため、それに応答する形でＵＳＢ通信を開始する。これらの動作により、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２との間でＵＳＢ通信が行われることになる。
【０００８】
【特許文献１】
特開２００１−７５７１３号公報 （図１、段落００３５）
【０００９】
【発明が解決しようとする課題】
しかしながら、図４に示すような従来技術におけるＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２の接続方式においては、以下に述べるような種々の問題点がある。先ず、第一の問題点は、従来のＵＳＢターゲット機器２０２は、Ｄ＋、Ｄ−のデータ信号ラインのうち、プルアップしている方のラインが、ＵＳＢホスト機器２０１からの正規な差動データ信号の受信以外の要因でＬｏｗ状態になったまま固定されてしまった場合は、ＵＳＢホスト機器２０１側のＵＳＢの差動データ信号と誤認識し、差動データ信号の続きをずっと待ち続けることになる。したがって、信号の待機時間の間は他の全ての処理が止まってしまい、ＵＳＢターゲット機器２０２全体のシステムが動作しなくなってしまう。つまり、従来のＵＳＢターゲット機器２０２のシステム構成やソフトウェアは、ＵＳＢの差動データ信号の受信以外の要因でＬｏｗ状態になった場合は、この差動データ信号の待機状態に入ってしまうので上述のような不具合を引き起こしてしまう。
また、このような異常待機状態を前もって考慮し、ＵＳＢターゲット機器２０２全体のシステムをコントロールするソフトウェアにおいて何らかの回避策を施すことも考えられるが、様々なシステム毎に最適なプログラムを設計しなければはならないので、ソフトウェアを開発するために多大な費用と工数負担をかけることになる。尚、このような問題は、ＵＳＢターゲット機器２０２がＵＳＢホスト機器２０１と接続されている状態において、ＵＳＢホスト機器２０１の電源をＯＦＦした時に、ＵＳＢホスト機器２０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ２０８がグランド（ＧＮＤ）に対し低インピーダンスになるものがあり、それによって引き起こされることが考えられる。
【００１０】
次に、第二の問題点は、従来のＵＳＢターゲット機器２０２は、電源をＯＦＦしたとき、プルアップしている電圧源２０３をＯＦＦさせることでＤ＋、Ｄ−のデータ信号ラインを両方ともＬｏｗ状態にし、ＵＳＢホスト機器２０１に切断を認識させるという動作をしているが、プルアップ用の電圧ライン（電圧源２０３）には、通常、電圧安定化のためにコンデンサ類が接続されているため、プルアップしている電圧源２０３をＯＦＦさせてからこの電圧ラインがＬｏｗレベルに推移するまでには一定の時間がかかってしまう。従って、電圧源２０３をＯＦＦした後、早いタイミングで再度電圧源２０３をＯＮするような動作をさせた場合、２本のデータ信号ラインのうちプルアップされた側のラインがＬｏｗレベルに推移しきらずにハイレベルに戻ってしまう。つまり、電源ラインにプルアップされたままになってしまう現象が発生することが考えられる。このとき、ＵＳＢターゲット機器２０２のシステムは、一旦ＯＦＦして再起動するという処理を行うのに対し、ＵＳＢホスト機器２０１側は、接続が継続されているという認識のままであるので、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２のシステム間の認識及び動作の不一致が生じ、その後の正規の接続に支障をきたすなどの不具合を引き起こすおそれがある。
【００１１】
さらに、第三の問題点は、ＵＳＢホスト機器２０１とＵＳＢターゲット機器２０２とが非接続状態のとき、ＣＰＵ２０６のみの電源がＯＮされている場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまうことがある。このようにＵＳＢホスト機器２０１から＋５Ｖの電源が供給されていないでＣＰＵ２０６のみに＋５Ｖの電源があると、ＣＰＵ２０６の入力ポートがフローティング（中間電位）になってしまい、ＣＰＵ２０６に貫通電流を流す要因となる。その結果、ＵＳＢターゲット機器２０２に不要な消費電力が増加する原因となる。
【００１２】
本発明は、上述の課題に鑑みてなされたもので、その目的は、ＵＳＢ通信システム全体の誤動作を回避しながら、ＵＳＢホスト機器との間で確実にＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。さらに、別の目的は、ＣＰＵの貫通電流を防止しながらＵＳＢデータ信号の有無の検出を行うことができ、安全且つ確実にＵＳＢホスト機器とのＵＳＢ接続が行えるようなＵＳＢターゲット機器を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器との間でＵＳＢ通信を行うＵＳＢターゲット機器において、ＵＳＢ通信を行うときの転送スピードを定義するために、ＵＳＢホスト機器から送信される差動データ信号を伝送する２本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、この転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、データ信号ラインを伝送する差動データ信号の処理を行うＵＳＢデバイスコントローラと、このＵＳＢデバイスコントローラに接続されるデータ信号ラインを断続するＵＳＢ信号断続回路と、ＵＳＢ信号断続回路がデータ信号ラインを断続するための制御、及びＵＳＢデバイスコントローラを動作させるための制御を行うＣＰＵと、ＵＳＢホスト機器からの正規な差動データ信号の有無を検出するために、ＵＳＢ信号断続回路より外側でデータ信号ラインの片側を電源にプルアップして擬似的にＵＳＢホスト機器への接続を認識させる擬似プルアップ抵抗と、この擬似プルアップ抵抗とデータ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、ＣＰＵが、ＵＳＢホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮してＵＳＢ信号断続回路と擬似プルアップ抵抗断続回路の断続を制御することを特徴とする。
【００１５】
また、本発明のＵＳＢターゲット機器は、さらに、ＣＰＵへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために一方の端子をグランドに接続するポートプルダウン抵抗と、ＵＳＢホスト機器から供給されるＶＢｕｓ信号の有無を検出し、検出結果に応じて制御信号を出力するＶＢｕｓ検出機能と、このＶＢｕｓ検出機能から出力される制御信号を受信し、その制御信号に基づいて、ポートプルダウン抵抗かＵＳＢのデータ信号ラインかの何れかをＣＰＵの入力ポートに対して接続する切替手段とを備えることを特徴とする。
【００１６】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にするように制御することを特徴とする。
【００１７】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、電源ＯＮ時の一定時間の間、ＵＳＢ信号断続回路を切断状態にし、且つ、擬似プルアップ抵抗断続回路を接続状態にして、ＵＳＢホスト機器からの正規なデータ信号の有無を検出することを特徴とする。
【００１８】
また、本発明のＵＳＢターゲット機器においては、前記ＣＰＵは、ＵＳＢホスト機器からの正規なデータ信号が有ることを検出したとき、ＵＳＢ信号断続回路を接続状態にするように制御することを特徴とする。
【００１９】
また、本発明のＵＳＢターゲット機器は、ＵＳＢホスト機器から送信される信号にＶＢｕｓ信号があの場合はＣＰＵの入力ポートがＵＳＢホスト機器からの差動データ信号の有無の検出を行い、ＶＢｕｓ信号がない場合はＣＰＵの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする。
【００２０】
つまり、本発明のＵＳＢターゲット機器によれば、ＣＰＵは、一定時間の間に亘ってＵＳＢ信号断続回路を切断状態にし、且つ擬似プルアップ抵抗断続回路を切断接続状態にするよう制御することにより確実な切断状態を作りだす。そして、その後に、ＵＳＢ信号断続回路を切断状態にし、擬似プルアップ抵抗断続回路を接続状態にするように制御し、ＵＳＢホスト機器に擬似的に接続を認識させる。次に、ＵＳＢホスト機器の擬似的な接続によって、ＵＳＢホスト機器から出力されるデータ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであるのかどうかを検出する。ここで、データ信号がＨｉｇｈとＬｏｗを繰り返す正規なものであると検出した場合にのみ、ＵＳＢ信号断続回路を接続状態にするように動作させる。これにより、ＵＳＢホスト機器が確実に接続され、且つ正規なＵＳＢ信号が出力される場合以外は、データ信号ラインを切断状態にしておくことができる。
【００２１】
また、本発明のＵＳＢターゲット機器によれば、ＵＳＢホスト機器が接続された場合は、ＶＢｕｓ検出機能はＶＢｕｓ信号があることを検出し、ＣＰＵが、切替手段をＣＰＵの入力ポートとＵＳＢのデータ信号ラインを接続する側へ切替えるように制御する。このとき、ＵＳＢのデータ信号ラインはホスト機器側でグランドにプルダウンされているので、ＣＰＵの入力ポートがフローティング（中間電位）状態になることはない。さらに、ＵＳＢホスト機器が接続されない場合は、ＶＢｕｓ検出機能はＶｂｕｓ信号が無いことを検出し、切替手段をＣＰＵの入力ポートとポートプルダウン抵抗を接続する側へ切替えるように制御する。このとき、ポートプルダウン抵抗が接続されることによって、ＣＰＵの入力ポートはフローティング（中間電位）になる虞はなくなる。このようにして、ＣＰＵの入力ポートは確実にフローティング（中間電位）状態を回避することができる。
【００２２】
【発明の実施の形態】
以下、図面を用いて、本発明におけるＵＳＢターゲット機器の実施の形態を詳細に説明する。本発明におけるＵＳＢターゲット機器は、自己の内部に一対の差動データ信号Ｄ＋，Ｄ−が伝送するデータ信号ラインを断続するためのスイッチ回路を設ける。そして、一対の差動データ信号Ｄ＋、Ｄ−のデータ信号ラインに現れる波形がＵＳＢホスト機器側からの正規なＵＳＢ信号であると認識するまで、このスイッチ回路の接続を行わない。さらに、ＵＳＢターゲット機器の電源ＯＮ時にはこのスイッチ回路を必ず一定時間の間だけ切断状態にする。つまり、ＵＳＢターゲット機器内において、ＵＳＢケーブルの抜き差しとスイッチ動作を実現できるような構成にすることにより、様々なＵＳＢ接続システムの構成においても、従来のソフトウェアをそのまま使用しながらシステム誤動作などの不具合を回避することができる。これにより、通信接続を確実に行うことができる接続手段を備えたＵＳＢターゲット機器を構築することができる。
【００２３】
以下、本発明における第１の実施の形態のＵＳＢターゲット機器について図面を参照しながら説明する。図１は、本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図１は、転送スピードがフルスピードの場合における第１の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。
【００２４】
図１に示すように、本発明のＵＳＢターゲット機器１０２は、ＵＳＢ通信において転送スピードをフルスピードにするために、差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし、擬似的にＵＳＢホスト機器１０１に接続されていると認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規な差動データ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０８の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６とによって構成されている。
【００２５】
図２は、本発明の第１の実施の形態におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。したがって、図１と図２を用いて、本発明の第１の実施の形態におけるＵＳＢターゲット機器の具体的な動作を説明する。ＣＰＵ１０６は制御信号を出力して、先ず、電源ＯＮ時に一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、且つ擬似プルアップ抵抗断続回路１０８を切断状態にする（ステップＳ１）。
【００２６】
その後、ＵＳＢ信号断続回路１０９より外側でＵＳＢの差動データ信号（Ｄ＋、Ｄ−の２本の差動信号）を伝送するデータ信号ラインのうち、Ｄ＋ラインを常に監視し、このＤ＋ラインがＨｉｇｈとＬｏｗを早いタイミングで繰り返すことを検出して、ＵＳＢの差動データ信号が『有り』と判断する。また、ＨｉｇｈもしくはＬｏｗに固定されている期間が継続した場合はＵＳＢの差動データ信号が『無し』と判断する。ここで、ＵＳＢの差動データ信号の『有り』『無し』を監視している間は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ２）。
【００２７】
そして、ＵＳＢのデータ信号が『無し』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御信号を出力する（ステップＳ３）。一方、ＵＳＢのデータ信号が『有り』を検出した場合は、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を接続状態、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御信号を出力する（ステップＳ４）。
【００２８】
つまり、ＵＳＢのデータ信号が『無し』を検出した場合は、実際にはＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインは切断状態にあるが、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによって、ＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢの差動データ信号が正規なものであることをＣＰＵ１０６が検出し、その後にＵＳＢ信号断続回路１０９を接続状態にするという構成としている。この状態は、ステップＳ３とステップＳ４において、ＵＳＢのデータ信号『有り』を検出した場合はＵＳＢ信号断続回路１０９を切断状態から接続状態へ、ＵＳＢのデータ信号『無し』を検出した場合は、擬似プルアップ抵抗断続回路１０８を切断状態から接続状態へ遷移している状態で示されている。
【００２９】
言い換えれば、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９でＵＳＢのデータ信号ラインを切断状態、擬似プルアップ抵抗断続回路１０８を接続状態に制御し、このＵＳＢ信号切断回路１０９の外側でＤ＋ラインが擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされている状態を作り出し、ＵＳＢホスト機器１０１に接続があると擬似的に認識させる。それによってＵＳＢホスト機器１０１からＵＳＢターゲット機器１０２に呼びかけのために出力されるＵＳＢのデータ信号の有無をＣＰＵ１０６が検出し、ＵＳＢの差動データ信号が『有り』と判断した場合のみ、ＵＳＢ信号断続回路１０９を接続状態にするように制御する。
【００３０】
次に、正常な動作をしているＵＳＢホスト機器１０１がＵＳＢターゲット機器１０２に接続された場合について説明する。ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３１】
このとき、ＵＳＢ信号断続回路１０９の外側でのデータ信号ラインのうちＤ＋ラインは、ＵＳＢホスト機器１０１側のプルダウン抵抗１１３ｂ（１５ｋΩ）と擬似プルアップ抵抗１０７（１．５ｋΩ）の比（１５ｋΩ）１．５ｋΩ）によって、ほぼ電圧源１０３（３．３Ｖ）と同電位のＨｉｇｈ状態にプルアップされる。これにより、ＵＳＢホスト機器１０１は、ＵＳＢターゲット機器１０２が接続されたと判断してＵＳＢ通信を開始しようとする。すると、ＵＳＢホスト機器１０１からはＤ＋、Ｄ−のラインが逆の位相でＨｉｇｈ，Ｌｏｗを繰り返すＵＳＢの差動データ信号が出力される。
【００３２】
一方、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９の外側で差動データ信号のＤ＋ラインを常に監視しており、ＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号を検出するので、ＵＳＢの差動データ信号は『有り』と判断する。これにより、ステップＳ４のように、ＵＳＢ信号断続回路１０９を接続状態に遷移するように制御してＵＳＢデバイスコントローラ１０５への接続が行われる。すると、ＵＳＢデバイスコントローラ１０５は、ＵＳＢホスト機器１０１からの呼びかけのデータ信号に応答する形でＵＳＢ通信を開始する。この時、転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）が有効になり、転送スピードを定義する電圧源１０３（３．３Ｖ）へのプルアップは保たれることから擬似プルアップ抵抗１０７は不要になる。このため、ＣＰＵ１０６は、擬似プルアップ抵抗断続回路１０８を切断状態に遷移するように制御する。そして、その後はＵＳＢの接続は継続される。
【００３３】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていない場合について説明する。先ず、ＣＰＵ１０６は、ステップＳ１において、電源ＯＮ時における一定時間の間、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。そして、一定時間が経過した後、ステップＳ２において、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態のままとし、擬似プルアップ抵抗断続回路１０８を接続状態にするような制御を行う。
【００３４】
このとき、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは何も接続されていないので、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされる。よって、差動データ信号のＤ＋ラインはＨｉｇｈ状態に固定される。ＣＰＵ１０６は、このＤ＋ラインを常に監視しており、Ｈｉｇｈ状態に固定されている期間が継続した場合はＵＳＢのデータ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９が切断状態、擬似プルアップ抵抗断続回路１０８が接続状態という制御のまま差動データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、データ信号のＤ＋ラインを転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のまま通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３５】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２が接続されていて、ＵＳＢホスト機器１０１の電源がオフ時に、このＵＳＢホスト機器１０１内のＤ＋、Ｄ−の差動データ信号を出力するＩＣ１１４がグランド（ＧＮＤ）に対して低インピーダンスになるものがあり、それによって差動データ信号のＤ＋ラインがＬｏｗに引っ張られたままになってしまった場合について説明する。
【００３６】
ステップＳ１に示すように、ＣＰＵ１０６は、電源ＯＮ時に、一定時間の間ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を切断状態にするような制御を行う。その後、ステップＳ２に示すように、ＣＰＵ１０６は、ＵＳＢ信号断続回路１０９を切断状態にし、擬似プルアップ抵抗断続回路１０８を接続状態にするよう制御を行う。ここで、ＵＳＢ信号断続回路１０９の外側での差動データ信号のＤ＋ラインは、擬似プルアップ抵抗１０７（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップしようとするがＬｏｗに引っ張られてしまう状態にある。よって、Ｄ＋ラインはＬｏｗ状態に固定される。
【００３７】
このとき、ＣＰＵ１０６はＤ＋ラインを常に監視しており、Ｌｏｗ状態に固定されている期間が継続した場合はＵＳＢの差動データ信号は『無し』と判断する。したがって、ステップＳ３に示すように、ＵＳＢ信号断続回路１０９は切断状態、擬似プルアップ抵抗断続回路１０８は接続状態という制御のまま、データ信号のＤ＋ラインの監視を続ける。ここで、ＵＳＢデバイスコントローラ１０５は、ＵＳＢ信号断続回路１０９が切断状態にあって差動データ信号が無く、差動データ信号のＤ＋ラインは転送スピード指定用プルアップ抵抗１０４（１．５ｋΩ）によって電圧源１０３（３．３Ｖ）にプルアップされ、Ｈｉｇｈ状態のままにある通常の切断状態と同じ構成になるため、システムへの悪影響を与えることはない。
【００３８】
このように、ＣＰＵ１０６は、電源ＯＮ時には一定時間の間は各断続回路を切断状態にする。これによって、確実にＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の切断状態を作りだすことができる。その後、ＣＰＵ１０６は、差動データ信号のＤ＋ラインの状態を常に監視し、その状態の違いによって上述したような一連の制御を行う。従って、ＵＳＢターゲット機器１０２は、正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための正規な差動データ信号が出力されてくるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという確実な接続動作を行うことができる。以上のような動作をさせることで、ＵＳＢターゲット機器１０２は正常に動作をしているＵＳＢホスト機器１０１と正しく接続され、ＵＳＢ通信のための差動データ信号が出力されるときのみ、ＵＳＢデバイスコントローラ１０５との接続を行うという動作を実現している。
【００３９】
このように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動データ信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。よって、本発明のＵＳＢターゲット機器は、ＵＳＢターゲット機器が差動データ信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどのシステム全体への悪影響を回避して、正規の差動データ信号のみを検出して確実にＵＳＢ信号の接続を行うことができる。
【００４０】
しかし、図１に示すようなＵＳＢターゲット機器１０２の構成の場合、例えば、ＵＳＢホスト機器１０１が非接続状態でＵＳＢ信号断続回路１０９が切断状態となっており、且つプルアップ用の電圧源１０３がＯＦＦされていて、ＣＰＵ１０６のみの電源がＯＮされている状態のような場合は、ＵＳＢの差動データ信号の有無を検出しているＣＰＵ１０６の入力ポートがフローティング（中間電位）になってしまう状態が存在する。このような状態でＣＰＵ１０６の入力ポートがフローティング（中間電位）になると、ＣＰＵ１０６に貫通電流を流す要因となり、結果的には、ＵＳＢターゲット機器１０２の消費電力が増加する原因となる。
【００４１】
また、ＣＰＵ１０６の入力ポートがフローティング（中間電位）になることを防止するために、ＵＳＢのデータ信号検出ラインにプルダウン抵抗を接続することが考えられるが、ＵＳＢホスト機器１０１から出力される本来の差動データ信号のレベルを低下させてしまうことになり、結果的には正常なＵＳＢ通信を妨げる要因となる。
【００４２】
したがって、このような不具合を解消するために、本発明における第２の実施の形態のＵＳＢターゲット機器を提案する。つまり、第２の実施の形態のＵＳＢターゲット機器は、図１に示す第１の実施の形態のＵＳＢターゲット機器に加えて、ＵＳＢの電源ラインの＋５Ｖを検出するセンス回路を設け、＋５Ｖが検出されたときのみＵＳＢホスト機器１０１が接続されていると見なす。つまり、ＵＳＢホスト機器１０１から供給されるＵＳＢの信号のうち、＋５ＶのＶＢｕｓ信号の有無によって、ＣＰＵ１０６のＵＳＢの信号を検出している入力ポートがフローティング（中間電位）になっているか否かを判断する。そして、フローティング（中間電位）になっている場合のみ、その入力ポートにプルダウン抵抗を接続させるような構成にすることにより、ＣＰＵの貫通電流やＵＳＢの差動データ信号のレベル変化を防止することができる。
【００４３】
以下、図面を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器について説明する。図３は、本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。つまり、図３は、転送スピードがフルスピードの場合における第２の実施の形態のＵＳＢホスト機器とＵＳＢターゲット機器のブロック図を示している。図３に示す第２の実施の形態のＵＳＢターゲット機器が図１の構成と異なるところは、ＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをグランドにプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とが追加された点である。
【００４４】
図３に示すように、本発明における第２の実施の形態のＵＳＢターゲット機器１０２’は、ＵＳＢ通信において転送スピードをフルスピードにするためにデータ信号（Ｄ＋、Ｄ−の２本の差動信号）ラインのうちＤ＋ラインをプルアップする転送スピード指定用プルアップ抵抗１０４と、プルアップ用の電圧源１０３と、差動データ信号の処理を行うＵＳＢデバイスコントローラ１０５と、このＵＳＢデバイスコントローラ１０５に接続されるデータ信号ラインを断続するＵＳＢ信号断続回路１０９と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出するためにＵＳＢ信号断続回路１０９より外側でＤ＋ラインをプルアップし擬似的にＵＳＢホスト機器１０１に接続を認識させる擬似プルアップ抵抗１０７と、この擬似プルアップ抵抗１０７とＤ＋ラインとを断続する擬似プルアップ抵抗断続回路１０８と、ＵＳＢホスト機器１０１からの正規なデータ信号の有無を検出し、その結果によってＵＳＢ信号断続回路１０９と擬似プルアップ抵抗断続回路１０７の断続を制御したり、ＵＳＢデバイスコントローラ１０５の動作を制御したりするＣＰＵ１０６と、このＣＰＵ１０６でデータ信号有無の検出を行う入力ポートをプルダウンさせるために片側を接地したポートプルダウン抵抗１１１と、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、検出結果によって制御信号を出力するＶＢｕｓ検出機能１１２と、このＶＢｕｓ検出機能１１２から出力される制御信号を受けてＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１かＵＳＢのデータ信号ラインかの接続を切替える切替手段１１０とによって構成されている。
【００４５】
次に、図３を用いて、本発明における第２の実施の形態のＵＳＢターゲット機器の動作を説明する。尚、ＣＰＵ１０６がＵＳＢのデータ信号の有無を判断し、Ｈｉｇｈ／Ｌｏｗ信号を検出したときのみＵＳＢホスト機器１０１からリクエストがきていると見なしてＵＳＢのデータ信号ラインを接続し、それ以外のときはＵＳＢのデータ信号ラインを接続しないという動作については、図１に示す第１の実施の形態の場合と同じであるので、その説明は省略する。したがって、図３に示す第２の実施の形態では、切替手段１１０、ポートプルダウン抵抗１１１、及びＶＢｕｓ検出機能１１２によってＵＳＢホスト機器１０１からの＋５Ｖを検出したときのみ、ＵＳＢホスト機器１０１が接続されていると見なしてＣＰＵ１０６の入力ポートにプルダウン抵抗を接続する動作について説明する。
【００４６】
通常、ＵＳＢの規格よってＵＳＢホスト機器１０１からのＶＢｕｓ信号の電位レベルは５Ｖである。今、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２の接続が行われると、ＶＢｕｓ信号の５ＶがＵＳＢターゲット機器１０２’に供給される。つまり、ＶＢｕｓ信号ラインに５Ｖが存在すれば、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が正常に接続されている状態にある。また、ＵＳＢ信号のＤ＋ラインは、ＵＳＢホスト機器１０１側でプルダウン抵抗１１３ａ（１５ｋΩ）によってグランド（ＧＮＤ）にプルダウンされているため、ＣＰＵ１０６はフローティング（中間電位）状態にはならない。
【００４７】
また、ＶＢｕｓ検出機能１１２は、ＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給があるか否かを検出し、ＶＢｕｓ信号（５Ｖ）が『有り』と検出した場合は、ＣＰＵ１０６の入力ポートに対しＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。一方、ＶＢｕｓ信号（５Ｖ）が『無し』と検出した場合は、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。
【００４８】
先ず、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されていない場合について説明する。ＶＢｕｓ検出機能１１２は、ＶＢｕｓ信号（５Ｖ）が存在しないので『無し』と検出する。すると、ＣＰＵ１０６の入力ポートに対しポートプルダウン抵抗１１１が接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートはＬｏｗ状態に固定されるため、ＵＳＢのデータ信号は『無し』と判断する。つまり、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’は接続されていないため正しい判断をしていることになる。
【００４９】
次に、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’が接続されている場合について説明する。ＵＳＢターゲット機器１０２’はＵＳＢホスト機器１０１からＶＢｕｓ信号（５Ｖ）の供給を受けることになり、ＶＢｕｓ検出機能１１２はＶＢｕｓ（５Ｖ）が『有り』と検出する。すると、ＣＰＵ１０６の入力ポートに対し、ＵＳＢ信号断続回路１０９より外側のＤ＋ラインが接続されるように切替手段１１０を制御する。よって、ＣＰＵ１０６は、この入力ポートでＵＳＢホスト機器１０１から出力されるＵＳＢの差動データ信号の検出を行うことになる。当然、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’の正しい接続であるため、ＵＳＢターゲット機器１０２’の擬似プルアップ動作によりＤ＋ラインにはＨｉｇｈとＬｏｗを早いタイミングで繰り返す信号が出力される。よって、ＣＰＵ１０６はこの信号を検出してＵＳＢのデータ信号は『有り』と判断する。
【００５０】
このように、ＵＳＢホスト機器１０１から供給されるＶＢｕｓ信号の有無を検出し、その状態からＣＰＵ１０６の入力ポートの接続先を切替えることによって、ＣＰＵ１０６の入力ポートがフローティング（中間電位）状態になることを確実に回避させながら、ＵＳＢホスト機器１０１とＵＳＢターゲット機器１０２’を正しくＵＳＢ接続することができる。
【００５１】
【発明の効果】
以上説明したように、本発明における第１の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器内の差動信号出力用のＩＣの中にグランドに対して低インピーダンスとなるものが存在していても、ＵＳＢのデータ信号ラインを断続するスイッチ回路（つまり、ＵＳＢ信号断続回路）を設けることによって、このデータ信号ラインがＬｏｗに引っ張られたままになるという異常状態を回避することができる。したがって、ＵＳＢターゲット機器がＵＳＢホスト機器と接続されている状態において、ＵＳＢホスト機器の電源がＯＦＦ時にＵＳＢホスト機器からの異常信号をＵＳＢデータ信号と誤認識するおそれはなくなる。したがって、ＵＳＢターゲット機器が信号の継続を待ち続けている間、他の処理が止まってしまったり、ＵＳＢターゲット機器自体が動作しなくなってしまうなどの、システム全体への悪影響を回避してＵＳＢ接続を確実に行うことができる。さらに、システム毎の従来のソフトウェアを変更する必要がなくなり、且つ、従来のソフトウェアを使用して最適なプログラムを作りこむというソフトウェア開発の手間と負担を大幅に軽減することができる。
【００５２】
また、通常のＵＳＢターゲット機器は、電源をＯＦＦした後に早いタイミングで再度電源をＯＮするような動作をさせたときは、２本のデータ信号ラインのうち、電源にプルアップされたラインがＬｏｗレベルに推移しきれずにＨｉｇｈレベルに戻ってしまったり、プルアップされたままになってしまうという現象が発生することがある。このような場合、ＵＳＢターゲット機器のシステムは切断後再起動という認識を行うのに対し、ＵＳＢホスト機器側は、接続が継続されているという認識のままであり、両機器の間の認識や動作に不一致が生じ、その後の接続に支障をきたす虞がある。しかし、本発明のＵＳＢターゲット機器のシステムでは、このような異なる認識や動作の不一致に基づく不具合を回避しながら確実にＵＳＢ接続を行うことができる。
【００５３】
また、本発明における第２の実施の形態のＵＳＢターゲット機器によれば、ＵＳＢホスト機器と接続があって＋５Ｖの電源が供給されているときのみ、ＵＳＢの差動データ信号の有無の検出を正しく且つ確実に行うことができ、それ以外のときは、差動データ信号の有無の検出を行っているＣＰＵの入力ポートを確実にプルダウンしておくことができる。従って、ＵＳＢターゲット機器が如何なる状態にあっても、ＣＰＵの入力ポートがフローティング（中間電位）になることを回避することができる。これによって、確実にＣＰＵの貫通電流を防止することができるので、不要な消費電力の増加を防ぎながら、品質レベルの高いＵＳＢ通信を行うことができる。また、ＵＳＢの差動データ信号の有無を検出しているときは、その入力ポートのプルダウンを行わないことで、ＵＳＢの差動データ信号のレベル低下がない高品質なＵＳＢ通信を行うことができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図２】 図１におけるＵＳＢターゲット機器内のＣＰＵの制御遷移図である。
【図３】 本発明の第２の実施の形態におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【図４】 従来技術におけるＵＳＢホスト機器とＵＳＢターゲット機器の接続状態を示すブロック図である。
【符号の説明】
１０１，２０１…ＵＳＢホスト機器、１０２，１０２’２０２…ＵＳＢターゲット機器、１０３，２０３…電圧源、１０４，２０４…転送スピード指定用プルアップ抵抗、１０５，２０５…ＵＳＢデバイスコントローラ、１０６、２０６…ＣＰＵ、１０７…擬似プルアップ抵抗、１０８…擬似プルアップ抵抗断続回路、１０９…ＵＳＢ信号断続回路、１１０…切替手段、１１１…ポートプルダウン抵抗、１１２…ＶＢｕｓ検出機能、１１３ａ，１１３ｂ、２０７ａ，２０７ｂ…プルダウン抵抗、１１４…ＩＣ
Claims (4)
- ＵＳＢホスト機器との間でＵＳＢ通信を行うＵＳＢターゲット機器において、
ＵＳＢ通信を行うときの転送スピードを定義するために、前記ＵＳＢホスト機器から送信される差動データ信号を伝送する２本のデータ信号ラインの片側を電源にプルアップする転送スピード指定用プルアップ抵抗と、
前記転送スピード指定用プルアップ抵抗を電源にプルアップするための電圧源と、
前記データ信号ラインを伝送する差動データ信号の処理を行うＵＳＢデバイスコントローラと、
前記ＵＳＢデバイスコントローラに接続される前記データ信号ラインを断続するＵＳＢ信号断続回路と、
前記ＵＳＢ信号断続回路が前記データ信号ラインを断続するための制御、及び前記ＵＳＢデバイスコントローラを動作させるための制御を行うＣＰＵと、
前記ＵＳＢホスト機器からの正規な差動データ信号の有無を検出するために、前記ＵＳＢ信号断続回路より外側で前記データ信号ラインの片側を電源にプルアップし、擬似的に前記ＵＳＢホスト機器への接続を認識させる擬似プルアップ抵抗と、
前記擬似プルアップ抵抗と前記データ信号ラインの片側とを断続する擬似プルアップ抵抗断続回路とを備え、
前記ＣＰＵが、前記ＵＳＢホスト機器からの正規なデータ信号の有無を検出し、検出結果を考慮して前記ＵＳＢ信号断続回路と前記擬似プルアップ抵抗断続回路の断続を制御することを特徴とするＵＳＢターゲット機器。 - さらに、
前記ＣＰＵへ入力される差動データ信号の有無の検出を行う入力ポートをグランドにプルダウンさせるために、一方の端子をグランドに接続するポートプルダウン抵抗と、
前記ＵＳＢホスト機器から供給されるＶＢｕｓ信号の有無を検出し、検出結果に応じて制御信号を出力するＶＢｕｓ検出機能と、
前記ＶＢｕｓ検出機能から出力される制御信号を受信し、該制御信号に基づいて、前記ポートプルダウン抵抗かＵＳＢのデータ信号ラインかの何れかを前記ＣＰＵの入力ポートに対して接続する切替手段とを備えることを特徴とする請求項１に記載のＵＳＢターゲット機器。 - 前記ＣＰＵは、電源ＯＮ時の一定時間の間、前記ＵＳＢ信号断続回路を切断状態にし、且つ、前記擬似プルアップ抵抗断続回路を接続状態にして、前記ＵＳＢホスト機器からの正規なデータ信号の有無を検出することを特徴とする請求項１または請求項２に記載のＵＳＢターゲット機器。
- 前記ＵＳＢホスト機器から送信される信号にＶＢｕｓ信号がある場合は、前記ＣＰＵの入力ポートが前記ＵＳＢホスト機器からの差動データ信号の有無の検出を行い、前記ＶＢｕｓ信号がない場合は、前記ＣＰＵの入力ポートがグランドにプルダウンされるように切替制御を行うことを特徴とする請求項２に記載のＵＳＢターゲット機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293625A JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Ｕｓｂターゲット機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293625A JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Ｕｓｂターゲット機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004127166A JP2004127166A (ja) | 2004-04-22 |
| JP3958663B2 true JP3958663B2 (ja) | 2007-08-15 |
Family
ID=32284485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293625A Expired - Fee Related JP3958663B2 (ja) | 2002-10-07 | 2002-10-07 | Ｕｓｂターゲット機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3958663B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5714274B2 (ja) * | 2009-10-02 | 2015-05-07 | ローム株式会社 | 半導体装置ならびにそれらを用いた電子機器 |
| JP5678765B2 (ja) * | 2010-08-17 | 2015-03-04 | 株式会社デンソーウェーブ | 携帯端末 |
| JP2019040446A (ja) * | 2017-08-25 | 2019-03-14 | 東芝テック株式会社 | 接続回路 |
-
2002
- 2002-10-07 JP JP2002293625A patent/JP3958663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004127166A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000056871A (ja) | Ｕｓｂシステム用のｅｍｓエンハンスメント回路 | |
| JP2001075713A (ja) | 周辺機器の接続装置 | |
| WO2006000924A1 (en) | Self-powered usb device with usb power line reset and related usb host and usb system | |
| JPH09265436A (ja) | データ転送装置 | |
| US8832477B2 (en) | Electronic apparatus and signal disconnection/connection method | |
| US8549337B2 (en) | Memory card control device and method for controlling the same | |
| KR100695791B1 (ko) | 통신 장치 및 그 제어 방법 | |
| US7237146B2 (en) | Securing method of data transfer and data transfer system provided therewith | |
| EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
| JP3958663B2 (ja) | Ｕｓｂターゲット機器 | |
| JP4646859B2 (ja) | Ｕｓｂ機器、およびｕｓｂ接続システム | |
| US7069476B1 (en) | Method and apparatus to release a serial bus from a suspended state | |
| JP2001306413A (ja) | Ｕｓｂ通信デバイス | |
| TWI811597B (zh) | 恢復通訊界面中斷的方法及通訊界面控制器 | |
| JP3830078B2 (ja) | Ｕｓｂ機器の接続認識方法 | |
| JP2001177543A (ja) | バス接続機器および機器接続システム | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| KR101276840B1 (ko) | Ｕｓｂ 연결을 감지하는 ｕｓｂ 장치 | |
| JP2009205561A (ja) | Ｕｓｂ接続機器およびｕｓｂ接続機器におけるｖｂｕｓ出力制御方法 | |
| JP2000335047A (ja) | 画像形成装置 | |
| JP2004070621A (ja) | Ｕｓｂデバイス | |
| JP2001142796A (ja) | Ｕｓｂデバイスの通信回復方法および通信回復装置 | |
| JP2006171868A (ja) | 印字装置 | |
| CN111831074B (zh) | 扩展***与服务器主机及其操作方法 | |
| JP3022860B1 (ja) | 電子装置及びその活線挿抜制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |