JP3956742B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3956742B2 JP3956742B2 JP2002096940A JP2002096940A JP3956742B2 JP 3956742 B2 JP3956742 B2 JP 3956742B2 JP 2002096940 A JP2002096940 A JP 2002096940A JP 2002096940 A JP2002096940 A JP 2002096940A JP 3956742 B2 JP3956742 B2 JP 3956742B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- fixed potential
- potential
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、順方向、及び逆方向に導通可能な双方向導通特性を有する半導体装置に関する。
【０００２】
【従来の技術】
本発明の背景となる従来技術として、本出願人が出願し、特開平６−２５２４０８号公報（以下、従来例という）に開示された半導体装置を有する、一般的な半導体チップ構造を例に挙げて説明する。
【０００３】
図９〜１１は、前記従来例より引用した半導体装置を有する半導体チップの構造を示す説明図である。
【０００４】
図９は、該従来例に係る半導体装置の表面図、図１０は、図９中の線分Ｚ−Ｚ’に沿って紙面に垂直に切った断面図、図１１は、図１０中の線分Ｙ−Ｙ’に沿って紙面に垂直に切った断面図を示している。なお、図９中では、説明の理解促進のため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【０００５】
図９中、符号５１は破線Ｘより左下側の領域を示す活性領域、５２は破線Ｘより右上側の領域を示す周辺領域である。図９及び図１０に示すように、活性領域５１には半導体セルが形成されている。
【０００６】
また、図１０に示す符号５３はｎ＋型の基板領域、５４はｎ型のコレクタ領域、５５はｎ＋型のエミッタ領域、５６はｐ型のベース領域、５７は固定電位絶縁電極である。
【０００７】
そして、図１１に示すように、固定電位絶縁電極５７は、絶縁膜５８と、例えば高濃度のｐ＋型ポリシリコンからなるＭＯＳ型電極５９と、で構成されており、ＭＯＳ型電極５９とコレクタ領域５４とは絶縁膜５８により絶縁されている。
【０００８】
固定電位絶縁電極５７の断面構造は、「Ｕ」字状に側壁がほぼ垂直な溝の中に形成されている。また、図１１中、固定電位絶縁電極５７の間に挟まれたコレクタ領域５４をチャネル領域６０と称する。
【０００９】
符号６１はコレクタ電極で、基板領域５３とオーミックコンタクトしている。エミッタ領域５５、及びＭＯＳ型電極５９は、層間絶縁膜６２に穿設されたコンタクトホールを介して、エミッタ電極６３とオーミックコンタクトしており、ＭＯＳ型電極５９はエミッタ電位に固定されている。また、ベース領域５６は層間絶縁膜６２に穿設されたコンタクトホールを介してベース電極６４とオーミックコンタクトしている。
【００１０】
図９に示すように、活性領域５１は上記のように構成された半導体セルが複数個形成されており、その周りを埋めるようにベース領域５６が形成されている。一般に、半導体チップの四隅においては、所定の耐圧を確保するために電界集中を緩和する必要があり、このため、活性領域５１の外周がある曲率で湾曲した構成とされている。
【００１１】
これに対し、活性領域５１の内側に形成される半導体セルは、矩形状を成しているため、活性領域５１外周の湾曲部におけるベース領域５６（５６ａ）の面積は、活性領域５１外周の直線部におけるベース領域５６の面積よりも大きくなっている。また、周辺領域５２は、ベース領域５６の周りを囲むように環状に形成されており、図９では、一例としてｐ型のガードリング構造６５を有した場合を示している。
【００１２】
そして、上述した半導体セルを有する半導体装置においては、エミッタ電極６３（図１０）を接地し、コレクタ電極６１に正電位を印加した状態で、ベース電極６４に制御信号を与えて動作させる順方向動作と、コレクタ電極６１を接地しエミッタ電極６３、及びベース電極６４に正電位を与えて動作させる逆方向動作の２通りの動作が可能な双方向導通特性を有している。
【００１３】
以下、後者の逆方向動作について説明する。いま、コレクタ電極６１を接地し、エミッタ電極６３に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加し、この状態で、ベース電極６４に正電位を印加すると、この半導体装置は、逆方向に導通する。
【００１４】
この際、活性領域５１に形成されている半導体セルにおいては、ｐ型のベース領域５６から注入された正孔は絶縁膜５８の界面へと流れ込んで反転層を形成し、ポテンシャル障壁を作っていたＭＯＳ型電極５９からチャネル領域６０への電気力線を遮蔽する。
【００１５】
すると、チャネル領域６０中に存在する伝導電子に対するポテンシャル障壁が低下し、エミッタ領域５５とコレクタ領域５４は導通状態となる。また、ｐ型ベース領域５６と周辺のｎ型領域からなるｐｎ接合も順バイアスされており、コレクタ領域５４、及びチャネル領域６０の伝導度が向上しているため、基板領域５３からエミッタ領域５５に向けて流れる電子流は低い抵抗で流れることになる。
【００１６】
更に、この逆方向導通時においては、ｐ型のベース領域５６とｎ型のコレクタ領域５４のｐｎダイオードもオンするため、ベース領域５６とコレクタ領域５４との間でも電流が流れる。
【００１７】
ここで、図９に示すように、従来の半導体装置においては、活性領域５１外周の湾曲部に形成されるベース領域５６（５６ａ）は、半導体セルが複数形成されている活性領域５１中央部のベース領域５６に比べて広い面積を有している。
【００１８】
このため、各ベース領域５６直下のコレクタ領域５４に注入されている正孔の量を比較すると、湾曲部に位置するベース領域５６（５６ａ）直下のコレクタ領域５４において、より多くの正孔が注入されることになる。
【００１９】
この状態から遮断状態に移行させるために、エミッタ領域５５、及びベース領域５６を接地するか、或いはこれらの領域５５，５６に負電位を印加すると、活性領域５１、及び周辺領域５２のコレクタ領域５４内に存在する過剰な正孔はベース領域５６へと流れ込み、ベース電極６４へと排出される。
【００２０】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、活性領域５１の湾曲部に位置するベース領域５６（５６ａ）直下のコレクタ領域５４において、複数の半導体セルが形成されている活性領域５１中央部に比べて注入されている正孔の量が多いので、過剰な正孔を全て排出するために長時間を要してしまう。
【００２１】
従って、活性領域５１の中央部に位置するコレクタ領域５４と比較し、湾曲部に位置するコレクタ領域５４からの正孔の排出が遅れてしまうので、活性領域５１の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域５１の湾曲部周辺に位置する半導体セルは導通状態が継続してしまう。
【００２２】
従って、Ｌ負荷（誘導負荷）によって維持された電子電流が、その部分（湾曲した部分）に集中してしまうという課題があった。即ち、従来の半導体装置の構造では、半導体装置としての使用限界範囲、つまり、活性領域５１に形成した半導体セルを破壊せずに使用できる使用限界範囲を向上させようとしても、上記の理由により、構造上限界があった。
【００２３】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、ターンオフの際の、活性領域５１四隅の湾曲部周辺に形成された半導体セル、或いはベース領域への電流集中を抑制し、使用限界範囲を向上させることのできる半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記の目的を達成するため、本願請求項１に記載の発明は、少なくとも一つの隅部が湾曲して形成された活性領域と、該活性領域の周囲部に形成された周辺領域とを具備した半導体装置において、コレクタ領域である一導電型の半導体基体の一主面に形成され、互いに平行に配置された複数個の第１の溝と、前記第１の溝に挟まれ、前記一主面に形成された同一導電型のエミッタ領域と、前記第１の溝の内部に形成され、第１の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極と、前記一主面、前記第１の絶縁膜、及び前記コレクタ領域と接し、且つ、前記エミッタ領域には接しない反対導電型のベース領域と、を有し、前記第１の固定電位絶縁電極は、前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成する仕事関数を有する導電性材料から成り、前記エミッタ領域に接する前記コレクタ領域の一部であって、当該第１の固定電位絶縁電極によって挟み込まれた部位に、チャネル領域を形成し、且つ、前記チャネル領域に第１の固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁を形成し、且つ、第１の固定電位絶縁電極の周囲に存在する前記第１の絶縁膜の界面に少数キャリアを導入して反転層を形成し、前記ベース領域は、該べース領域に印加される電圧に応じて、前記第１の固定電位絶縁電極から前記コレクタ領域へ向けて形成される電界を遮蔽して、前記チャネル領域に形成されたポテンシャル障壁を減少、又は消滅させてチャネルを開く制御を行い、更に、前記活性領域の、外周が湾曲している領域に、前記一主面、及び前記ベース領域の双方に接する第２の溝を形成し、該第２の溝の内部に、第２の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第２の固定電位絶縁電極を設けたことを特徴とする。
【００２５】
請求項２に記載の発明は、前記第２の固定電位絶縁電極は、前記第１の固定電位絶縁電極と平行に形成され、且つ、該第２の固定電位絶縁電極どうしの間隔は、前記第１の固定電位絶縁電極どうしの間隔と略一致することを特徴とする。
【００２６】
請求項３に記載の発明は、前記第２の固定電位絶縁電極が、前記エミッタ領域と同電位に保たれていることを特徴とする。
【００２７】
請求項４に記載の発明は、前記第２の固定電位絶縁電極は、前記ベース領域と略同電位に保持されることを特徴とする。
【００２８】
請求項５に記載の発明は、前記一主面に接する第３の溝を有し、当該第３の溝の内部には、第３の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第３の固定電位絶縁電極が設けられ、該第３の固定電位絶縁電極は、前記第２の固定電位絶縁電極と略直交し、且つ連結するように配置されることを特徴とする。
【００２９】
【発明の効果】
請求項１の発明では、コレクタ領域を接地し、エミッタ領域に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース領域に例えば＋０．７Ｖ以上の正電位を印加した場合、半導体装置は逆方向に導通する。つまり、ベース領域から注入された少数キャリアが、第１の絶縁膜の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた固定電位絶縁電極からチャネル領域へ向けて形成されている電気力線が遮蔽され、チャネル領域中の多数キャリアに対するポテンシャル障壁が低下する。また、ベース領域と周辺の前記コレクタ領域からなる接合も順バイアスされ、少数キャリアはコレクタ領域、及びチャネル領域に直接注入されるため、コレクタ領域からエミッタ領域に向けて多数キャリアが低い抵抗で流れるようになる。
【００３０】
更に、この逆方向導通時においては、ベース領域とコレクタ領域からなるダイオードもオンするため、ベース領域と前記コレクタ領域との間で電流が流れる。このとき本発明においては、活性領域外周の湾曲部に形成されるベース領域は、半導体セルが複数形成されている活性領域中央部のベース領域と略同様の密度で形成されているため、活性領域外周の湾曲部付近のコレクタ領域に注入されている少数キャリアの量は、活性領域中央部のコレクタ領域と略同等となる。
【００３１】
この状態から遮断状態に移行するべく、エミッタ領域、及びベース領域を接地するか、或いは負電位を印加すると、コレクタ領域内に存在する過剰な少数キャリアはベース領域へと排出される。このとき、本発明では、上述の通り、活性領域中央部と活性領域外周の湾曲部のコレクタ領域に注入されていた少数キャリアの量がほぼ同量であるため、活性領域の中央部に位置する半導体セルと活性領域の湾曲部周辺に位置する半導体セル共に、略同時に遮断状態へと移行することになる。
【００３２】
このように、逆方向導通状態から遮断状態へと移行する際に、活性領域の湾曲部周辺に形成した半導体セルへの電流集中が起こりにくいため、半導体装置としての使用限界範囲、つまり半導体セルを破壊せずに使用できる範囲を向上させることができる。
【００３３】
請求項２の発明では、第２の固定電位絶縁電極周辺の電界分布が、第１の固定電位絶縁電極周辺と同様に均一な電界分布となるため、局所的な電界集中による耐圧の低下が起こりにくい。従って、請求項１の効果に加えて、第２の固定電位絶縁電極周辺の電界分布が、第１の固定電位絶縁電極周辺の電界分布と略同一となるので、局所的な電界集中による耐圧の低下が起こり難くなる。
【００３４】
請求項３の発明では、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第２の固定電位絶縁電極がエミッタ電位に固定されることにより、第２の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量が向上する。
【００３５】
従って、請求項１、請求項２の効果に加えて、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第２の固定電位絶縁電極がエミッタ電位に固定されることにより、第２の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量を向上させることができる。
【００３６】
請求項４の発明では、第２の固定電位絶縁電極は、ベース領域と共通のコンタクトホールで外部電極と接続することができるため、第２の固定電位絶縁電極の電位を容易に固定することができる。
【００３７】
請求項５の発明では、独立した複数の第２の固定電位絶縁電極を連結することができるため、第２の固定電位絶縁電極の一部で外部電極とのコンタクト不良が発生した場合でも、構造的に全ての前記第２の固定電位絶縁電極の電位を固定できるため、製造バラツキなどに対する信頼性が向上する。
【００３８】
【発明の実施の形態】
以下、本発明の第１の実施形態に係る半導体装置を図面に基づいて説明する。第１の実施形態では、例えばシリコンからなる半導体装置を例に挙げて説明する。また、以下に示す各実施形態では、一導電型を「ｎ型」、反対導電型を「ｐ型」として説明するが、これらは反対であっても良い。
【００３９】
図１は、第１の実施形態に係る半導体装置の表面図、図２は、図１中の線分Ａ−Ａ’に沿って紙面に垂直に切った断面図、図３は、図２中の線分Ｄ−Ｄ’に沿って紙面に垂直に切った断面図、図４は、図２中の線分Ｆ−Ｆ’に沿って紙面に垂直に切った断面図を示している。
【００４０】
また、図５は図１の表面構造を有する半導体装置の全体構成を示す説明図である。即ち、図５中の枠Ｇに囲まれた部分の表面図が図１となる。なお、図１と図５においては、説明の理解を促進するため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【００４１】
まず、半導体装置の構造について説明する。図１に示す符号１は、破線Ｊよりも左下側の領域を示す活性領域、２は破線Ｊよりも右上側の領域を示す周辺領域である。図１及び図２に示すように、活性領域１には半導体セルが形成されている。
【００４２】
図２中、符号３はｎ＋型の基板領域、４はｎ型のコレクタ領域、５はｎ＋型のエミッタ領域、６はｐ型のベース領域、７は第１の固定電位絶縁電極である。
【００４３】
図３に示すように、第１の固定電位絶縁電極７は第１の絶縁膜８と、例えば高濃度のｐ＋型ポリシリコンからなる第１のＭＯＳ型電極９と、で構成されており、第１のＭＯＳ型電極９とコレクタ領域４とは、第１の絶縁膜８で絶縁されている。
【００４４】
第１の固定電位絶縁電極７の断面構造は、例えば「Ｕ」字状に側壁がほぼ垂直な溝の中に形成されている。なお、第１の固定電位絶縁電極７が形成される溝が、請求項に記載した「第１の溝」である。
【００４５】
図３中、エミッタ領域５は第１の絶縁膜８に接しているように記載しているが、エミッタ領域５が第１の固定電位絶縁電極７に挟み込まれるように配置されていれば、これらは接していなくてもよい。
【００４６】
また、図３中、第１の固定電位絶縁電極７の間に挟まれたコレクタ領域４をチャネル領域１０と称する。符号１１はコレクタ電極であり、基板領域３とオーミックコンタクトしている。更に、図２中、コレクタ領域４、エミッタ領域５、ベース領域６、及び第１の固定電位絶縁電極７を覆うようにして、層間絶縁膜１２が形成されている。
【００４７】
図２、及び図３に示すように、エミッタ領域５、及び第１のＭＯＳ型電極９は、層間絶縁膜１２に穿設されたコンタクトホールを介してエミッタ電極１３とオーミックコンタクトしている。つまり、第１のＭＯＳ型電極９はエミッタ電位に固定されている。また、ベース領域６は層間絶縁膜１２に穿設されたコンタクトホールを介して、ベース電極１４とオーミックコンタクトしている。
【００４８】
図１に示すように、活性領域１には上記の如く構成された半導体セルが複数個形成されており、周辺領域２はその活性領域１の周りを囲むように環状に形成されている。本実施形態においては、周辺領域２にｐ型のガードリング構造１５を有する場合を示しているが、周辺領域２は活性領域１を囲んでいれば、ガードリング構造１５が無い構造でも良い。また、その他の構成要素があってもよい。更に、ガードリング構造１５の本数は限定されるものではなく、何本でも良い。
【００４９】
図１、及び図５に示すように、活性領域１には上記のように構成された半導体セルが複数形成されており、活性領域１の外周にはベース領域６が形成されている。一般に、半導体装置の四隅には、電界集中を緩和するために、活性領域１の外周に、所定の曲率を有するベース領域６を形成する。これにより、所定の耐圧を確保することができる。
【００５０】
そして、本実施形態では、四隅の湾曲したベース領域６と、矩形状をなす半導体セルの間を埋めるべく、第２の固定電位絶縁電極１６を、ベース領域６の湾曲部に接するように形成している。ここで、第２の固定電位絶縁電極１６が形成される溝が、請求項に記載した第２の溝である。
【００５１】
図１、図４に示すように、第２の固定電位絶縁電極１６は、第２の絶縁膜１７、及び第２のＭＯＳ型電極１８から構成されており、本実施形態では、該第２の固定電位絶縁電極１６が第１の固定電位絶縁電極７に対して平行に配置され、且つ各第２の固定電位絶縁電極１６が、等間隔に形成された場合を示している。
【００５２】
また、第２の絶縁膜１７は第１の絶縁膜８と同一の材質で構成され、第２のＭＯＳ型電極１８は第１のＭＯＳ型電極９と同一の材質で構成された場合を示している。但し、本実施形態では、一例として容易に製造し得る構造を例示しているが、第２の絶縁膜１７や第２のＭＯＳ型電極１８が、第１の絶縁膜８や第１のＭＯＳ型電極９とは異なる材質で構成されても良い。
【００５３】
また、第２のＭＯＳ型電極１８はどの電位にも固定しないフローティング状態としても良いが、本実施形態では、図４に示すように、例えば第２のＭＯＳ型電極１８は層間絶縁膜１２に穿設されたコンタクトホールを介してエミッタ電極１３と接続された場合を例示している。
【００５４】
このように、第２のＭＯＳ型電極１８をエミッタ電位に固定することで、例えばコレクタ領域４に予期せぬサージ電圧が入力された場合においても、第２の固定電位絶縁電極１６周辺の電界分布等にばらつきが生じず、サージ耐量が向上する。
【００５５】
次に、本実施形態に係る半導体装置の動作について説明する。
【００５６】
本実施形態に係る半導体装置では、エミッタ電極１３を接地し、コレクタ電極１１に正電位を印加した状態で、ベース電極１４に制御信号を印加して動作させる順方向動作と、コレクタ電極１１を接地し、エミッタ電極１３及びベース電極１４に正電位を印加して動作させる逆方向動作の、両方の動作が可能な双方向導通特性を有している。
【００５７】
まず、順方向動作について説明する。例えばエミッタ電極１３を接地し、コレクタ電極１１に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース電極１４が接地されている場合には、この半導体装置は遮断状態を維持する。
【００５８】
この際、第１の固定電位絶縁電極７の周囲には、第１のＭＯＳ型電極９のビルトイン電位に伴う空乏層が形成されており、チャネル領域１０内で対向する２つの第１の固定電位絶縁電極７間の距離（以下、これを「チャネル厚み」という）が十分狭ければ、チャネル領域１０にはこの空乏領域によって伝導電子に対する十分なポテンシャル障壁が形成されることになる。
【００５９】
また、本実施形態では、活性領域１外周部の湾曲したベース領域６に接するように、エミッタ電位に固定された第２の固定電位絶縁電極１６が形成されているので、第２の固定電位絶縁電極１６と接するコレクタ領域４の界面の電界分布は第１の固定電位絶縁電極７の直下とほぼ同様となっている。従って、従来例に示した半導体装置と同様に、遮断状態を維持する。
【００６０】
次に、ベース電極１４に、例えば＋０．５Ｖの正電位を印加すると、正電位を印加されたｐ型ベース領域６から、正孔が第１の絶縁膜８の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を形成していた第１のＭＯＳ型電極９からチャネル領域１０へ向かう電気力線が遮蔽され、チャネル領域１０中の伝導電子に対するポテンシャル障壁が低下し、コレクタ領域４とエミッタ領域５は導通状態となる。
【００６１】
更に、ベース電極１４の電位を上昇させると、ｐ型ベース領域６と周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正孔はコレクタ領域４、及びチャネル領域１０に直接注入される。すると、素子耐性を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型の領域は、伝導度が高められ、コレクタ電流の成分である電子流は、エミッタ領域５から基板領域３へと低い抵抗で流れるようになる。
【００６２】
このとき、本実施形態では、活性領域１外周部の湾曲したベース領域６周辺のコレクタ領域４にも正孔が注入されるが、湾曲部にはエミッタ領域が形成されていないため、従来の半導体装置と同様に動作に影響しない。
【００６３】
次いで、この素子をターンオフさせるために、ベース電極１４を接地するか、或いは負電位にすると、コレクタ領域４、及びチャネル領域１０内にあった過剰な正孔はベース領域６へと流れ込み、正孔濃度はベース領域６近傍から徐々に減少していく。
【００６４】
更に、コレクタ領域４のうちベース領域６から離れている部分に存在している過剰な正孔も、電位が低い表面のチャネル領域１０へと移動し、低抵抗の反転層を介してコレクタ領域４の正孔は速やかに枯渇するため、この素子は高速で遮断することになる。このとき、半導体装置の四隅に存在する湾曲している領域においては、第２の固定電位絶縁電極１６に挟まれたコレクタ領域４へと移動した正孔も第２の絶縁膜１７界面に形成された反転層を介して速やかに枯渇する。従って、速やかなターンオフが可能となる。
【００６５】
次に、逆方向動作について説明する。コレクタ電極１１を接地し、エミッタ電極１３に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース電極１４に＋０．７Ｖ以上の正電位を印加した場合には、活性領域１に形成されている素子は逆方向に導通することになる。
【００６６】
この逆導通状態においても、上述した順方向の動作と同じように、ｐ型のベース領域６から注入された正孔が第１の絶縁膜８の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた第１のＭＯＳ型電極９からチャネル領域１０へ向いて形成された電気力線が遮蔽され、チャネル領域１０中の伝導電子に対するポテンシャル障壁が低下し、エミッタ領域５とコレクタ領域４は導通状態となる。
【００６７】
また、ｐ型ベース領域６と周辺のｎ型領域からなるｐｎ接合も順バイアスされ、正孔はコレクタ領域４、及びチャネル領域１０に直接注入されるので、基板領域３からエミッタ領域５に向けて電子流が低い抵抗で流れるようになる。更に、この逆方向導通状態においては、ｐ型のベース領域６とｎ型のコレクタ領域４のｐｎダイオードもオンとなるため、ベース領域６とコレクタ領域４との間でも電流が流れる。
【００６８】
このとき、従来装置では、図９に示す活性領域５１外周の湾曲部に形成されたベース領域５６は、半導体セルが複数形成されている活性領域５１中央部のベース領域５６に比べて、面積が広いため、それぞれのベース領域５６直下のコレクタ領域５４に注入されている正孔の量を比較すると、ベース領域５６の密度が高い前者の直下に位置するコレクタ流域５４により多くの正孔が注入されていた。
【００６９】
これに対して、本実施形態では、図１に示す活性領域１外周の湾曲部に形成されるベース領域６は、半導体セルが複数形成されている活性領域１中央部のベース領域６と同様の密度で形成されているため、活性領域１外周の湾曲部付近のコレクタ領域４に注入されている正孔の量は、活性領域１中央部のコレクタ領域４とほぼ同等となっている。
【００７０】
この状態から遮断状態に移行すべく、エミッタ領域５、及びベース領域６を接地するか、或いは各領域５，６に負電位を印加すると、コレクタ領域４内に存在している過剰な正孔はベース領域６へと流れ込み、ベース電極１４へと排出される。
【００７１】
前述したように、従来装置では、活性領域５１の湾曲部に位置するベース領域５６直下のコレクタ領域５４にて、半導体セルが形成されている活性領域５１中央部と比較して正孔の量が多く注入されているので、過剰な正孔を全て排出するのに長時間を要してしまう。即ち、活性領域５１の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域５１の湾曲部周辺に位置する半導体セルは導通状態が維持され、Ｌ負荷（誘導負荷）で維持されていた電子電流がその部分に集中することがあった。
【００７２】
これに対し、本実施形態に係る半導体装置では、活性領域１中央部と活性領域１外周の湾曲部付近のそれぞれに位置するコレクタ領域４に注入される正孔の量はほぼ同等となるので、活性領域１の中央部に位置する半導体セルと、活性領域１の湾曲部周辺に位置する半導体セルとは、ほぼ同時に遮断状態へと移行し、電流集中が生じ難い。
【００７３】
このことから、本実施形態では、従来装置と比較し、半導体装置の四隅となる活性領域１の湾曲した端部周辺に形成された半導体セルに電流が集中し難くなり、半導体チップとしての使用限界範囲、つまり半導体装置を破壊せずに使用できる範囲を従来以上に向上させることができる。
【００７４】
次に、図６を用いて、本発明の第２の実施形態を説明する。図６は、前述した図２に対応する断面図であり、第１の実施形態では、第２のＭＯＳ型電極１８（図４参照）がエミッタ電位に固定されていたのに対して、本実施形態においては、第２のＭＯＳ型電極１８は層間絶縁膜１２に穿設されコンタクトホールを介してベース領域６と共にベース電極１４と接続されている。つまり、図６に示す第２の固定電位絶縁電極１６は、図４に示した構成と同様に、第２の絶縁膜１７と第２のＭＯＳ型電極１８とを具備した構成を有しており、この第２のＭＯＳ型電極１８（第２の固定電位絶縁電極１６）は、図６に示すように、ベース電位に固定されている。
【００７５】
第１の実施形態では、第２の固定電位絶縁電極１６上にそれぞれ別個のコンタクトホールを設ける必要があったが、本実施形態では、隣接するベース領域６と共通のコンタクトホールでベース電極１４と接続することができるので、第２の固定電位絶縁電極１６の電位を容易に固定することができる。
【００７６】
次に、図７、図８を用いて、本発明の第３の実施形態を説明する。図７は、図１に対応する表面図であり、図８は、図７の線分Ｋ−Ｋ’に沿って紙面に垂直に切った断面図である。
【００７７】
本実施形態では、第２の固定電位絶縁電極１６とほぼ直交するように、第３の固定電位絶縁電極１９が形成されている。図８に示すように、第３の固定電位絶縁電極１９は、周囲部に形成される第３の絶縁膜２０と、その内側に形成される第３のＭＯＳ型電極２１から構成されている。ここで、第３の固定電位絶縁電極１９が形成される溝が、請求項に記載した第３の溝である。
【００７８】
本実施形態では、第３の絶縁膜２０は第２の絶縁膜１７と同一の材質で形成され、第３のＭＯＳ型電極２１は第２のＭＯＳ型電極１８と同一の材質で形成されている場合を示している。
【００７９】
ここで、本実施形態では、一例として容易に製造し得る構造を例に挙げているが、第３の絶縁膜２０や第３のＭＯＳ型電極２１が第２の絶縁膜１７や第２のＭＯＳ型電極１８とは異なる材質で構成されていて良い。また、本実施形態のように、例えば第２のＭＯＳ型電極１８がエミッタ電位に固定されている場合は、第３の固定電位絶縁電極１９は第１の固定電位絶縁電極７とも連結されていても良い。
【００８０】
以上のように、独立した複数の第２の固定電位絶縁電極１６をそれぞれ連結するように第３の固定電位絶縁電極１９を配置することで、例えば第２の固定電位絶縁電極１６の一部でエミッタ電極１３とのコンタクト不良が発生した場合でも、構造的に全ての第２の固定電位絶縁電極１６の電位を同電位に固定することができる。従って、製造バラツキなどに対する信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の表面図である。
【図２】図１に示す線分Ａ−Ａ’に沿った断面図である。
【図３】図２に示す線分Ｄ−Ｄ’に沿った断面図である。
【図４】図２に示す線分Ｆ−Ｆ’に沿った断面図である。
【図５】図１に示した半導体装置の表面構造を有するチップ表面構造の一例を示す説明図である。
【図６】本発明の第２の実施形態に係る半導体装置の断面図である。
【図７】本発明の第３の実施形態に係る半導体装置の表面図である。
【図８】図７に示す線分Ｋ−Ｋ’に沿った断面図である。
【図９】従来の半導体装置の表面図である。
【図１０】図９に示す線分Ｚ−Ｚ’に沿った断面図である。
【図１１】図１０に示す線分Ｙ−Ｙ’に沿った断面図である。
【符号の説明】
１ 活性領域
２ 周辺領域
３ 基板領域
４ コレクタ領域
５ エミッタ領域
６ ベース領域
７ 第１の固定電位絶縁電極
８ 第１の絶縁膜
９ 第１のＭＯＳ型電極
１０ チャネル領域
１１ コレクタ電極
１２ 層間絶縁膜
１３ エミッタ電極
１４ ベース電極
１５ ガードリング構造
１６ 第２の固定電位絶縁電極
１７ 第２の絶縁膜
１８ 第２のＭＯＳ型電極
１９ 第３の固定電位絶縁電極
２０ 第３の絶縁膜
２１ 第３のＭＯＳ型電極
５１ 活性領域
５２ 周辺領域
５３ 基板領域
５４ コレクタ領域
５５ エミッタ領域
５６ ベース領域
５７ 固定電位絶縁電極
５８ 絶縁膜
５９ ＭＯＳ型電極
６０ チャネル領域
６１ コレクタ電極
６２ 層間絶縁膜
６３ エミッタ電極
６４ ベース電極
６５ ガードリング構造
【発明の属する技術分野】
本発明は、順方向、及び逆方向に導通可能な双方向導通特性を有する半導体装置に関する。
【０００２】
【従来の技術】
本発明の背景となる従来技術として、本出願人が出願し、特開平６−２５２４０８号公報（以下、従来例という）に開示された半導体装置を有する、一般的な半導体チップ構造を例に挙げて説明する。
【０００３】
図９〜１１は、前記従来例より引用した半導体装置を有する半導体チップの構造を示す説明図である。
【０００４】
図９は、該従来例に係る半導体装置の表面図、図１０は、図９中の線分Ｚ−Ｚ’に沿って紙面に垂直に切った断面図、図１１は、図１０中の線分Ｙ−Ｙ’に沿って紙面に垂直に切った断面図を示している。なお、図９中では、説明の理解促進のため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【０００５】
図９中、符号５１は破線Ｘより左下側の領域を示す活性領域、５２は破線Ｘより右上側の領域を示す周辺領域である。図９及び図１０に示すように、活性領域５１には半導体セルが形成されている。
【０００６】
また、図１０に示す符号５３はｎ＋型の基板領域、５４はｎ型のコレクタ領域、５５はｎ＋型のエミッタ領域、５６はｐ型のベース領域、５７は固定電位絶縁電極である。
【０００７】
そして、図１１に示すように、固定電位絶縁電極５７は、絶縁膜５８と、例えば高濃度のｐ＋型ポリシリコンからなるＭＯＳ型電極５９と、で構成されており、ＭＯＳ型電極５９とコレクタ領域５４とは絶縁膜５８により絶縁されている。
【０００８】
固定電位絶縁電極５７の断面構造は、「Ｕ」字状に側壁がほぼ垂直な溝の中に形成されている。また、図１１中、固定電位絶縁電極５７の間に挟まれたコレクタ領域５４をチャネル領域６０と称する。
【０００９】
符号６１はコレクタ電極で、基板領域５３とオーミックコンタクトしている。エミッタ領域５５、及びＭＯＳ型電極５９は、層間絶縁膜６２に穿設されたコンタクトホールを介して、エミッタ電極６３とオーミックコンタクトしており、ＭＯＳ型電極５９はエミッタ電位に固定されている。また、ベース領域５６は層間絶縁膜６２に穿設されたコンタクトホールを介してベース電極６４とオーミックコンタクトしている。
【００１０】
図９に示すように、活性領域５１は上記のように構成された半導体セルが複数個形成されており、その周りを埋めるようにベース領域５６が形成されている。一般に、半導体チップの四隅においては、所定の耐圧を確保するために電界集中を緩和する必要があり、このため、活性領域５１の外周がある曲率で湾曲した構成とされている。
【００１１】
これに対し、活性領域５１の内側に形成される半導体セルは、矩形状を成しているため、活性領域５１外周の湾曲部におけるベース領域５６（５６ａ）の面積は、活性領域５１外周の直線部におけるベース領域５６の面積よりも大きくなっている。また、周辺領域５２は、ベース領域５６の周りを囲むように環状に形成されており、図９では、一例としてｐ型のガードリング構造６５を有した場合を示している。
【００１２】
そして、上述した半導体セルを有する半導体装置においては、エミッタ電極６３（図１０）を接地し、コレクタ電極６１に正電位を印加した状態で、ベース電極６４に制御信号を与えて動作させる順方向動作と、コレクタ電極６１を接地しエミッタ電極６３、及びベース電極６４に正電位を与えて動作させる逆方向動作の２通りの動作が可能な双方向導通特性を有している。
【００１３】
以下、後者の逆方向動作について説明する。いま、コレクタ電極６１を接地し、エミッタ電極６３に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加し、この状態で、ベース電極６４に正電位を印加すると、この半導体装置は、逆方向に導通する。
【００１４】
この際、活性領域５１に形成されている半導体セルにおいては、ｐ型のベース領域５６から注入された正孔は絶縁膜５８の界面へと流れ込んで反転層を形成し、ポテンシャル障壁を作っていたＭＯＳ型電極５９からチャネル領域６０への電気力線を遮蔽する。
【００１５】
すると、チャネル領域６０中に存在する伝導電子に対するポテンシャル障壁が低下し、エミッタ領域５５とコレクタ領域５４は導通状態となる。また、ｐ型ベース領域５６と周辺のｎ型領域からなるｐｎ接合も順バイアスされており、コレクタ領域５４、及びチャネル領域６０の伝導度が向上しているため、基板領域５３からエミッタ領域５５に向けて流れる電子流は低い抵抗で流れることになる。
【００１６】
更に、この逆方向導通時においては、ｐ型のベース領域５６とｎ型のコレクタ領域５４のｐｎダイオードもオンするため、ベース領域５６とコレクタ領域５４との間でも電流が流れる。
【００１７】
ここで、図９に示すように、従来の半導体装置においては、活性領域５１外周の湾曲部に形成されるベース領域５６（５６ａ）は、半導体セルが複数形成されている活性領域５１中央部のベース領域５６に比べて広い面積を有している。
【００１８】
このため、各ベース領域５６直下のコレクタ領域５４に注入されている正孔の量を比較すると、湾曲部に位置するベース領域５６（５６ａ）直下のコレクタ領域５４において、より多くの正孔が注入されることになる。
【００１９】
この状態から遮断状態に移行させるために、エミッタ領域５５、及びベース領域５６を接地するか、或いはこれらの領域５５，５６に負電位を印加すると、活性領域５１、及び周辺領域５２のコレクタ領域５４内に存在する過剰な正孔はベース領域５６へと流れ込み、ベース電極６４へと排出される。
【００２０】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、活性領域５１の湾曲部に位置するベース領域５６（５６ａ）直下のコレクタ領域５４において、複数の半導体セルが形成されている活性領域５１中央部に比べて注入されている正孔の量が多いので、過剰な正孔を全て排出するために長時間を要してしまう。
【００２１】
従って、活性領域５１の中央部に位置するコレクタ領域５４と比較し、湾曲部に位置するコレクタ領域５４からの正孔の排出が遅れてしまうので、活性領域５１の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域５１の湾曲部周辺に位置する半導体セルは導通状態が継続してしまう。
【００２２】
従って、Ｌ負荷（誘導負荷）によって維持された電子電流が、その部分（湾曲した部分）に集中してしまうという課題があった。即ち、従来の半導体装置の構造では、半導体装置としての使用限界範囲、つまり、活性領域５１に形成した半導体セルを破壊せずに使用できる使用限界範囲を向上させようとしても、上記の理由により、構造上限界があった。
【００２３】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、ターンオフの際の、活性領域５１四隅の湾曲部周辺に形成された半導体セル、或いはベース領域への電流集中を抑制し、使用限界範囲を向上させることのできる半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記の目的を達成するため、本願請求項１に記載の発明は、少なくとも一つの隅部が湾曲して形成された活性領域と、該活性領域の周囲部に形成された周辺領域とを具備した半導体装置において、コレクタ領域である一導電型の半導体基体の一主面に形成され、互いに平行に配置された複数個の第１の溝と、前記第１の溝に挟まれ、前記一主面に形成された同一導電型のエミッタ領域と、前記第１の溝の内部に形成され、第１の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極と、前記一主面、前記第１の絶縁膜、及び前記コレクタ領域と接し、且つ、前記エミッタ領域には接しない反対導電型のベース領域と、を有し、前記第１の固定電位絶縁電極は、前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成する仕事関数を有する導電性材料から成り、前記エミッタ領域に接する前記コレクタ領域の一部であって、当該第１の固定電位絶縁電極によって挟み込まれた部位に、チャネル領域を形成し、且つ、前記チャネル領域に第１の固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁を形成し、且つ、第１の固定電位絶縁電極の周囲に存在する前記第１の絶縁膜の界面に少数キャリアを導入して反転層を形成し、前記ベース領域は、該べース領域に印加される電圧に応じて、前記第１の固定電位絶縁電極から前記コレクタ領域へ向けて形成される電界を遮蔽して、前記チャネル領域に形成されたポテンシャル障壁を減少、又は消滅させてチャネルを開く制御を行い、更に、前記活性領域の、外周が湾曲している領域に、前記一主面、及び前記ベース領域の双方に接する第２の溝を形成し、該第２の溝の内部に、第２の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第２の固定電位絶縁電極を設けたことを特徴とする。
【００２５】
請求項２に記載の発明は、前記第２の固定電位絶縁電極は、前記第１の固定電位絶縁電極と平行に形成され、且つ、該第２の固定電位絶縁電極どうしの間隔は、前記第１の固定電位絶縁電極どうしの間隔と略一致することを特徴とする。
【００２６】
請求項３に記載の発明は、前記第２の固定電位絶縁電極が、前記エミッタ領域と同電位に保たれていることを特徴とする。
【００２７】
請求項４に記載の発明は、前記第２の固定電位絶縁電極は、前記ベース領域と略同電位に保持されることを特徴とする。
【００２８】
請求項５に記載の発明は、前記一主面に接する第３の溝を有し、当該第３の溝の内部には、第３の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第３の固定電位絶縁電極が設けられ、該第３の固定電位絶縁電極は、前記第２の固定電位絶縁電極と略直交し、且つ連結するように配置されることを特徴とする。
【００２９】
【発明の効果】
請求項１の発明では、コレクタ領域を接地し、エミッタ領域に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース領域に例えば＋０．７Ｖ以上の正電位を印加した場合、半導体装置は逆方向に導通する。つまり、ベース領域から注入された少数キャリアが、第１の絶縁膜の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた固定電位絶縁電極からチャネル領域へ向けて形成されている電気力線が遮蔽され、チャネル領域中の多数キャリアに対するポテンシャル障壁が低下する。また、ベース領域と周辺の前記コレクタ領域からなる接合も順バイアスされ、少数キャリアはコレクタ領域、及びチャネル領域に直接注入されるため、コレクタ領域からエミッタ領域に向けて多数キャリアが低い抵抗で流れるようになる。
【００３０】
更に、この逆方向導通時においては、ベース領域とコレクタ領域からなるダイオードもオンするため、ベース領域と前記コレクタ領域との間で電流が流れる。このとき本発明においては、活性領域外周の湾曲部に形成されるベース領域は、半導体セルが複数形成されている活性領域中央部のベース領域と略同様の密度で形成されているため、活性領域外周の湾曲部付近のコレクタ領域に注入されている少数キャリアの量は、活性領域中央部のコレクタ領域と略同等となる。
【００３１】
この状態から遮断状態に移行するべく、エミッタ領域、及びベース領域を接地するか、或いは負電位を印加すると、コレクタ領域内に存在する過剰な少数キャリアはベース領域へと排出される。このとき、本発明では、上述の通り、活性領域中央部と活性領域外周の湾曲部のコレクタ領域に注入されていた少数キャリアの量がほぼ同量であるため、活性領域の中央部に位置する半導体セルと活性領域の湾曲部周辺に位置する半導体セル共に、略同時に遮断状態へと移行することになる。
【００３２】
このように、逆方向導通状態から遮断状態へと移行する際に、活性領域の湾曲部周辺に形成した半導体セルへの電流集中が起こりにくいため、半導体装置としての使用限界範囲、つまり半導体セルを破壊せずに使用できる範囲を向上させることができる。
【００３３】
請求項２の発明では、第２の固定電位絶縁電極周辺の電界分布が、第１の固定電位絶縁電極周辺と同様に均一な電界分布となるため、局所的な電界集中による耐圧の低下が起こりにくい。従って、請求項１の効果に加えて、第２の固定電位絶縁電極周辺の電界分布が、第１の固定電位絶縁電極周辺の電界分布と略同一となるので、局所的な電界集中による耐圧の低下が起こり難くなる。
【００３４】
請求項３の発明では、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第２の固定電位絶縁電極がエミッタ電位に固定されることにより、第２の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量が向上する。
【００３５】
従って、請求項１、請求項２の効果に加えて、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第２の固定電位絶縁電極がエミッタ電位に固定されることにより、第２の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量を向上させることができる。
【００３６】
請求項４の発明では、第２の固定電位絶縁電極は、ベース領域と共通のコンタクトホールで外部電極と接続することができるため、第２の固定電位絶縁電極の電位を容易に固定することができる。
【００３７】
請求項５の発明では、独立した複数の第２の固定電位絶縁電極を連結することができるため、第２の固定電位絶縁電極の一部で外部電極とのコンタクト不良が発生した場合でも、構造的に全ての前記第２の固定電位絶縁電極の電位を固定できるため、製造バラツキなどに対する信頼性が向上する。
【００３８】
【発明の実施の形態】
以下、本発明の第１の実施形態に係る半導体装置を図面に基づいて説明する。第１の実施形態では、例えばシリコンからなる半導体装置を例に挙げて説明する。また、以下に示す各実施形態では、一導電型を「ｎ型」、反対導電型を「ｐ型」として説明するが、これらは反対であっても良い。
【００３９】
図１は、第１の実施形態に係る半導体装置の表面図、図２は、図１中の線分Ａ−Ａ’に沿って紙面に垂直に切った断面図、図３は、図２中の線分Ｄ−Ｄ’に沿って紙面に垂直に切った断面図、図４は、図２中の線分Ｆ−Ｆ’に沿って紙面に垂直に切った断面図を示している。
【００４０】
また、図５は図１の表面構造を有する半導体装置の全体構成を示す説明図である。即ち、図５中の枠Ｇに囲まれた部分の表面図が図１となる。なお、図１と図５においては、説明の理解を促進するため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【００４１】
まず、半導体装置の構造について説明する。図１に示す符号１は、破線Ｊよりも左下側の領域を示す活性領域、２は破線Ｊよりも右上側の領域を示す周辺領域である。図１及び図２に示すように、活性領域１には半導体セルが形成されている。
【００４２】
図２中、符号３はｎ＋型の基板領域、４はｎ型のコレクタ領域、５はｎ＋型のエミッタ領域、６はｐ型のベース領域、７は第１の固定電位絶縁電極である。
【００４３】
図３に示すように、第１の固定電位絶縁電極７は第１の絶縁膜８と、例えば高濃度のｐ＋型ポリシリコンからなる第１のＭＯＳ型電極９と、で構成されており、第１のＭＯＳ型電極９とコレクタ領域４とは、第１の絶縁膜８で絶縁されている。
【００４４】
第１の固定電位絶縁電極７の断面構造は、例えば「Ｕ」字状に側壁がほぼ垂直な溝の中に形成されている。なお、第１の固定電位絶縁電極７が形成される溝が、請求項に記載した「第１の溝」である。
【００４５】
図３中、エミッタ領域５は第１の絶縁膜８に接しているように記載しているが、エミッタ領域５が第１の固定電位絶縁電極７に挟み込まれるように配置されていれば、これらは接していなくてもよい。
【００４６】
また、図３中、第１の固定電位絶縁電極７の間に挟まれたコレクタ領域４をチャネル領域１０と称する。符号１１はコレクタ電極であり、基板領域３とオーミックコンタクトしている。更に、図２中、コレクタ領域４、エミッタ領域５、ベース領域６、及び第１の固定電位絶縁電極７を覆うようにして、層間絶縁膜１２が形成されている。
【００４７】
図２、及び図３に示すように、エミッタ領域５、及び第１のＭＯＳ型電極９は、層間絶縁膜１２に穿設されたコンタクトホールを介してエミッタ電極１３とオーミックコンタクトしている。つまり、第１のＭＯＳ型電極９はエミッタ電位に固定されている。また、ベース領域６は層間絶縁膜１２に穿設されたコンタクトホールを介して、ベース電極１４とオーミックコンタクトしている。
【００４８】
図１に示すように、活性領域１には上記の如く構成された半導体セルが複数個形成されており、周辺領域２はその活性領域１の周りを囲むように環状に形成されている。本実施形態においては、周辺領域２にｐ型のガードリング構造１５を有する場合を示しているが、周辺領域２は活性領域１を囲んでいれば、ガードリング構造１５が無い構造でも良い。また、その他の構成要素があってもよい。更に、ガードリング構造１５の本数は限定されるものではなく、何本でも良い。
【００４９】
図１、及び図５に示すように、活性領域１には上記のように構成された半導体セルが複数形成されており、活性領域１の外周にはベース領域６が形成されている。一般に、半導体装置の四隅には、電界集中を緩和するために、活性領域１の外周に、所定の曲率を有するベース領域６を形成する。これにより、所定の耐圧を確保することができる。
【００５０】
そして、本実施形態では、四隅の湾曲したベース領域６と、矩形状をなす半導体セルの間を埋めるべく、第２の固定電位絶縁電極１６を、ベース領域６の湾曲部に接するように形成している。ここで、第２の固定電位絶縁電極１６が形成される溝が、請求項に記載した第２の溝である。
【００５１】
図１、図４に示すように、第２の固定電位絶縁電極１６は、第２の絶縁膜１７、及び第２のＭＯＳ型電極１８から構成されており、本実施形態では、該第２の固定電位絶縁電極１６が第１の固定電位絶縁電極７に対して平行に配置され、且つ各第２の固定電位絶縁電極１６が、等間隔に形成された場合を示している。
【００５２】
また、第２の絶縁膜１７は第１の絶縁膜８と同一の材質で構成され、第２のＭＯＳ型電極１８は第１のＭＯＳ型電極９と同一の材質で構成された場合を示している。但し、本実施形態では、一例として容易に製造し得る構造を例示しているが、第２の絶縁膜１７や第２のＭＯＳ型電極１８が、第１の絶縁膜８や第１のＭＯＳ型電極９とは異なる材質で構成されても良い。
【００５３】
また、第２のＭＯＳ型電極１８はどの電位にも固定しないフローティング状態としても良いが、本実施形態では、図４に示すように、例えば第２のＭＯＳ型電極１８は層間絶縁膜１２に穿設されたコンタクトホールを介してエミッタ電極１３と接続された場合を例示している。
【００５４】
このように、第２のＭＯＳ型電極１８をエミッタ電位に固定することで、例えばコレクタ領域４に予期せぬサージ電圧が入力された場合においても、第２の固定電位絶縁電極１６周辺の電界分布等にばらつきが生じず、サージ耐量が向上する。
【００５５】
次に、本実施形態に係る半導体装置の動作について説明する。
【００５６】
本実施形態に係る半導体装置では、エミッタ電極１３を接地し、コレクタ電極１１に正電位を印加した状態で、ベース電極１４に制御信号を印加して動作させる順方向動作と、コレクタ電極１１を接地し、エミッタ電極１３及びベース電極１４に正電位を印加して動作させる逆方向動作の、両方の動作が可能な双方向導通特性を有している。
【００５７】
まず、順方向動作について説明する。例えばエミッタ電極１３を接地し、コレクタ電極１１に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース電極１４が接地されている場合には、この半導体装置は遮断状態を維持する。
【００５８】
この際、第１の固定電位絶縁電極７の周囲には、第１のＭＯＳ型電極９のビルトイン電位に伴う空乏層が形成されており、チャネル領域１０内で対向する２つの第１の固定電位絶縁電極７間の距離（以下、これを「チャネル厚み」という）が十分狭ければ、チャネル領域１０にはこの空乏領域によって伝導電子に対する十分なポテンシャル障壁が形成されることになる。
【００５９】
また、本実施形態では、活性領域１外周部の湾曲したベース領域６に接するように、エミッタ電位に固定された第２の固定電位絶縁電極１６が形成されているので、第２の固定電位絶縁電極１６と接するコレクタ領域４の界面の電界分布は第１の固定電位絶縁電極７の直下とほぼ同様となっている。従って、従来例に示した半導体装置と同様に、遮断状態を維持する。
【００６０】
次に、ベース電極１４に、例えば＋０．５Ｖの正電位を印加すると、正電位を印加されたｐ型ベース領域６から、正孔が第１の絶縁膜８の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を形成していた第１のＭＯＳ型電極９からチャネル領域１０へ向かう電気力線が遮蔽され、チャネル領域１０中の伝導電子に対するポテンシャル障壁が低下し、コレクタ領域４とエミッタ領域５は導通状態となる。
【００６１】
更に、ベース電極１４の電位を上昇させると、ｐ型ベース領域６と周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正孔はコレクタ領域４、及びチャネル領域１０に直接注入される。すると、素子耐性を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型の領域は、伝導度が高められ、コレクタ電流の成分である電子流は、エミッタ領域５から基板領域３へと低い抵抗で流れるようになる。
【００６２】
このとき、本実施形態では、活性領域１外周部の湾曲したベース領域６周辺のコレクタ領域４にも正孔が注入されるが、湾曲部にはエミッタ領域が形成されていないため、従来の半導体装置と同様に動作に影響しない。
【００６３】
次いで、この素子をターンオフさせるために、ベース電極１４を接地するか、或いは負電位にすると、コレクタ領域４、及びチャネル領域１０内にあった過剰な正孔はベース領域６へと流れ込み、正孔濃度はベース領域６近傍から徐々に減少していく。
【００６４】
更に、コレクタ領域４のうちベース領域６から離れている部分に存在している過剰な正孔も、電位が低い表面のチャネル領域１０へと移動し、低抵抗の反転層を介してコレクタ領域４の正孔は速やかに枯渇するため、この素子は高速で遮断することになる。このとき、半導体装置の四隅に存在する湾曲している領域においては、第２の固定電位絶縁電極１６に挟まれたコレクタ領域４へと移動した正孔も第２の絶縁膜１７界面に形成された反転層を介して速やかに枯渇する。従って、速やかなターンオフが可能となる。
【００６５】
次に、逆方向動作について説明する。コレクタ電極１１を接地し、エミッタ電極１３に例えばＬ負荷（誘導負荷）を介して所望の正電位を印加した状態で、ベース電極１４に＋０．７Ｖ以上の正電位を印加した場合には、活性領域１に形成されている素子は逆方向に導通することになる。
【００６６】
この逆導通状態においても、上述した順方向の動作と同じように、ｐ型のベース領域６から注入された正孔が第１の絶縁膜８の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた第１のＭＯＳ型電極９からチャネル領域１０へ向いて形成された電気力線が遮蔽され、チャネル領域１０中の伝導電子に対するポテンシャル障壁が低下し、エミッタ領域５とコレクタ領域４は導通状態となる。
【００６７】
また、ｐ型ベース領域６と周辺のｎ型領域からなるｐｎ接合も順バイアスされ、正孔はコレクタ領域４、及びチャネル領域１０に直接注入されるので、基板領域３からエミッタ領域５に向けて電子流が低い抵抗で流れるようになる。更に、この逆方向導通状態においては、ｐ型のベース領域６とｎ型のコレクタ領域４のｐｎダイオードもオンとなるため、ベース領域６とコレクタ領域４との間でも電流が流れる。
【００６８】
このとき、従来装置では、図９に示す活性領域５１外周の湾曲部に形成されたベース領域５６は、半導体セルが複数形成されている活性領域５１中央部のベース領域５６に比べて、面積が広いため、それぞれのベース領域５６直下のコレクタ領域５４に注入されている正孔の量を比較すると、ベース領域５６の密度が高い前者の直下に位置するコレクタ流域５４により多くの正孔が注入されていた。
【００６９】
これに対して、本実施形態では、図１に示す活性領域１外周の湾曲部に形成されるベース領域６は、半導体セルが複数形成されている活性領域１中央部のベース領域６と同様の密度で形成されているため、活性領域１外周の湾曲部付近のコレクタ領域４に注入されている正孔の量は、活性領域１中央部のコレクタ領域４とほぼ同等となっている。
【００７０】
この状態から遮断状態に移行すべく、エミッタ領域５、及びベース領域６を接地するか、或いは各領域５，６に負電位を印加すると、コレクタ領域４内に存在している過剰な正孔はベース領域６へと流れ込み、ベース電極１４へと排出される。
【００７１】
前述したように、従来装置では、活性領域５１の湾曲部に位置するベース領域５６直下のコレクタ領域５４にて、半導体セルが形成されている活性領域５１中央部と比較して正孔の量が多く注入されているので、過剰な正孔を全て排出するのに長時間を要してしまう。即ち、活性領域５１の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域５１の湾曲部周辺に位置する半導体セルは導通状態が維持され、Ｌ負荷（誘導負荷）で維持されていた電子電流がその部分に集中することがあった。
【００７２】
これに対し、本実施形態に係る半導体装置では、活性領域１中央部と活性領域１外周の湾曲部付近のそれぞれに位置するコレクタ領域４に注入される正孔の量はほぼ同等となるので、活性領域１の中央部に位置する半導体セルと、活性領域１の湾曲部周辺に位置する半導体セルとは、ほぼ同時に遮断状態へと移行し、電流集中が生じ難い。
【００７３】
このことから、本実施形態では、従来装置と比較し、半導体装置の四隅となる活性領域１の湾曲した端部周辺に形成された半導体セルに電流が集中し難くなり、半導体チップとしての使用限界範囲、つまり半導体装置を破壊せずに使用できる範囲を従来以上に向上させることができる。
【００７４】
次に、図６を用いて、本発明の第２の実施形態を説明する。図６は、前述した図２に対応する断面図であり、第１の実施形態では、第２のＭＯＳ型電極１８（図４参照）がエミッタ電位に固定されていたのに対して、本実施形態においては、第２のＭＯＳ型電極１８は層間絶縁膜１２に穿設されコンタクトホールを介してベース領域６と共にベース電極１４と接続されている。つまり、図６に示す第２の固定電位絶縁電極１６は、図４に示した構成と同様に、第２の絶縁膜１７と第２のＭＯＳ型電極１８とを具備した構成を有しており、この第２のＭＯＳ型電極１８（第２の固定電位絶縁電極１６）は、図６に示すように、ベース電位に固定されている。
【００７５】
第１の実施形態では、第２の固定電位絶縁電極１６上にそれぞれ別個のコンタクトホールを設ける必要があったが、本実施形態では、隣接するベース領域６と共通のコンタクトホールでベース電極１４と接続することができるので、第２の固定電位絶縁電極１６の電位を容易に固定することができる。
【００７６】
次に、図７、図８を用いて、本発明の第３の実施形態を説明する。図７は、図１に対応する表面図であり、図８は、図７の線分Ｋ−Ｋ’に沿って紙面に垂直に切った断面図である。
【００７７】
本実施形態では、第２の固定電位絶縁電極１６とほぼ直交するように、第３の固定電位絶縁電極１９が形成されている。図８に示すように、第３の固定電位絶縁電極１９は、周囲部に形成される第３の絶縁膜２０と、その内側に形成される第３のＭＯＳ型電極２１から構成されている。ここで、第３の固定電位絶縁電極１９が形成される溝が、請求項に記載した第３の溝である。
【００７８】
本実施形態では、第３の絶縁膜２０は第２の絶縁膜１７と同一の材質で形成され、第３のＭＯＳ型電極２１は第２のＭＯＳ型電極１８と同一の材質で形成されている場合を示している。
【００７９】
ここで、本実施形態では、一例として容易に製造し得る構造を例に挙げているが、第３の絶縁膜２０や第３のＭＯＳ型電極２１が第２の絶縁膜１７や第２のＭＯＳ型電極１８とは異なる材質で構成されていて良い。また、本実施形態のように、例えば第２のＭＯＳ型電極１８がエミッタ電位に固定されている場合は、第３の固定電位絶縁電極１９は第１の固定電位絶縁電極７とも連結されていても良い。
【００８０】
以上のように、独立した複数の第２の固定電位絶縁電極１６をそれぞれ連結するように第３の固定電位絶縁電極１９を配置することで、例えば第２の固定電位絶縁電極１６の一部でエミッタ電極１３とのコンタクト不良が発生した場合でも、構造的に全ての第２の固定電位絶縁電極１６の電位を同電位に固定することができる。従って、製造バラツキなどに対する信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の表面図である。
【図２】図１に示す線分Ａ−Ａ’に沿った断面図である。
【図３】図２に示す線分Ｄ−Ｄ’に沿った断面図である。
【図４】図２に示す線分Ｆ−Ｆ’に沿った断面図である。
【図５】図１に示した半導体装置の表面構造を有するチップ表面構造の一例を示す説明図である。
【図６】本発明の第２の実施形態に係る半導体装置の断面図である。
【図７】本発明の第３の実施形態に係る半導体装置の表面図である。
【図８】図７に示す線分Ｋ−Ｋ’に沿った断面図である。
【図９】従来の半導体装置の表面図である。
【図１０】図９に示す線分Ｚ−Ｚ’に沿った断面図である。
【図１１】図１０に示す線分Ｙ−Ｙ’に沿った断面図である。
【符号の説明】
１ 活性領域
２ 周辺領域
３ 基板領域
４ コレクタ領域
５ エミッタ領域
６ ベース領域
７ 第１の固定電位絶縁電極
８ 第１の絶縁膜
９ 第１のＭＯＳ型電極
１０ チャネル領域
１１ コレクタ電極
１２ 層間絶縁膜
１３ エミッタ電極
１４ ベース電極
１５ ガードリング構造
１６ 第２の固定電位絶縁電極
１７ 第２の絶縁膜
１８ 第２のＭＯＳ型電極
１９ 第３の固定電位絶縁電極
２０ 第３の絶縁膜
２１ 第３のＭＯＳ型電極
５１ 活性領域
５２ 周辺領域
５３ 基板領域
５４ コレクタ領域
５５ エミッタ領域
５６ ベース領域
５７ 固定電位絶縁電極
５８ 絶縁膜
５９ ＭＯＳ型電極
６０ チャネル領域
６１ コレクタ電極
６２ 層間絶縁膜
６３ エミッタ電極
６４ ベース電極
６５ ガードリング構造
Claims (5)
- 少なくとも一つの隅部が湾曲して形成された活性領域と、該活性領域の周囲部に形成された周辺領域とを具備した半導体装置において、
コレクタ領域である一導電型の半導体基体の一主面に形成され、互いに平行に配置された複数個の第１の溝と、
前記第１の溝に挟まれ、前記一主面に形成された同一導電型のエミッタ領域と、
前記第１の溝の内部に形成され、第１の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極と、
前記一主面、前記第１の絶縁膜、及び前記コレクタ領域と接し、且つ、前記エミッタ領域には接しない反対導電型のベース領域と、
を有し、
前記第１の固定電位絶縁電極は、前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成する仕事関数を有する導電性材料から成り、
前記エミッタ領域に接する前記コレクタ領域の一部であって、当該第１の固定電位絶縁電極によって挟み込まれた部位に、チャネル領域を形成し、且つ、前記チャネル領域に第１の固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁を形成し、且つ、第１の固定電位絶縁電極の周囲に存在する前記第１の絶縁膜の界面に少数キャリアを導入して反転層を形成し、
前記ベース領域は、該べース領域に印加される電圧に応じて、前記第１の固定電位絶縁電極から前記コレクタ領域へ向けて形成される電界を遮蔽して、前記チャネル領域に形成されたポテンシャル障壁を減少、又は消滅させてチャネルを開く制御を行い、
更に、前記活性領域の、外周が湾曲している領域に、前記一主面、及び前記ベース領域の双方に接する第２の溝を形成し、該第２の溝の内部に、第２の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第２の固定電位絶縁電極を設けたことを特徴とする半導体装置。 - 前記第２の固定電位絶縁電極は、前記第１の固定電位絶縁電極と平行に形成され、且つ、該第２の固定電位絶縁電極どうしの間隔は、前記第１の固定電位絶縁電極どうしの間隔と略一致することを特徴とする請求項１に記載の半導体装置。
- 前記第２の固定電位絶縁電極が、前記エミッタ領域と同電位に保たれていることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
- 前記第２の固定電位絶縁電極は、前記ベース領域と略同電位に保持されることを特徴とする請求項１または請求項２のいずれか１項に記載の半導体装置。
- 前記一主面に接する第３の溝を有し、当該第３の溝の内部には、第３の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第３の固定電位絶縁電極が設けられ、該第３の固定電位絶縁電極は、前記第２の固定電位絶縁電極と略直交し、且つ連結するように配置されることを特徴とする請求項２〜請求項４のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096940A JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096940A JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298054A JP2003298054A (ja) | 2003-10-17 |
| JP3956742B2 true JP3956742B2 (ja) | 2007-08-08 |
Family
ID=29387555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096940A Expired - Fee Related JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3956742B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4721653B2 (ja) * | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
-
2002
- 2002-03-29 JP JP2002096940A patent/JP3956742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298054A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11749675B2 (en) | Semiconductor device | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2016225345A (ja) | 逆導通ｉｇｂｔ | |
| US10600897B2 (en) | Semiconductor device | |
| JP2007227806A (ja) | 半導体装置 | |
| JP7250473B2 (ja) | 半導体装置 | |
| JP6471508B2 (ja) | 半導体装置 | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US10777549B2 (en) | Semiconductor device | |
| JP5957171B2 (ja) | 半導体装置及びその製造方法 | |
| JP2020043241A (ja) | 半導体装置 | |
| US20200303369A1 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
| JP2018006648A (ja) | 半導体装置 | |
| JP7488778B2 (ja) | 半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| JP3956742B2 (ja) | 半導体装置 | |
| JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
| CN114467181A (zh) | 半导体装置 | |
| JP2004055968A (ja) | 半導体装置 | |
| JP2020031224A (ja) | トレンチｍｏｓ型半導体装置 | |
| JP7222758B2 (ja) | 半導体装置 | |
| JP7227999B2 (ja) | Ｒｃ－ｉｇｂｔ半導体装置 | |
| JP7339908B2 (ja) | 半導体装置およびその制御方法 | |
| JP7072719B2 (ja) | 半導体装置 | |
| JP5655370B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |