JP3956742B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3956742B2 JP3956742B2 JP2002096940A JP2002096940A JP3956742B2 JP 3956742 B2 JP3956742 B2 JP 3956742B2 JP 2002096940 A JP2002096940 A JP 2002096940A JP 2002096940 A JP2002096940 A JP 2002096940A JP 3956742 B2 JP3956742 B2 JP 3956742B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- fixed potential
- potential
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、順方向、及び逆方向に導通可能な双方向導通特性を有する半導体装置に関する。
【0002】
【従来の技術】
本発明の背景となる従来技術として、本出願人が出願し、特開平6−252408号公報(以下、従来例という)に開示された半導体装置を有する、一般的な半導体チップ構造を例に挙げて説明する。
【0003】
図9〜11は、前記従来例より引用した半導体装置を有する半導体チップの構造を示す説明図である。
【0004】
図9は、該従来例に係る半導体装置の表面図、図10は、図9中の線分Z−Z’に沿って紙面に垂直に切った断面図、図11は、図10中の線分Y−Y’に沿って紙面に垂直に切った断面図を示している。なお、図9中では、説明の理解促進のため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【0005】
図9中、符号51は破線Xより左下側の領域を示す活性領域、52は破線Xより右上側の領域を示す周辺領域である。図9及び図10に示すように、活性領域51には半導体セルが形成されている。
【0006】
また、図10に示す符号53はn+型の基板領域、54はn型のコレクタ領域、55はn+型のエミッタ領域、56はp型のベース領域、57は固定電位絶縁電極である。
【0007】
そして、図11に示すように、固定電位絶縁電極57は、絶縁膜58と、例えば高濃度のp+型ポリシリコンからなるMOS型電極59と、で構成されており、MOS型電極59とコレクタ領域54とは絶縁膜58により絶縁されている。
【0008】
固定電位絶縁電極57の断面構造は、「U」字状に側壁がほぼ垂直な溝の中に形成されている。また、図11中、固定電位絶縁電極57の間に挟まれたコレクタ領域54をチャネル領域60と称する。
【0009】
符号61はコレクタ電極で、基板領域53とオーミックコンタクトしている。エミッタ領域55、及びMOS型電極59は、層間絶縁膜62に穿設されたコンタクトホールを介して、エミッタ電極63とオーミックコンタクトしており、MOS型電極59はエミッタ電位に固定されている。また、ベース領域56は層間絶縁膜62に穿設されたコンタクトホールを介してベース電極64とオーミックコンタクトしている。
【0010】
図9に示すように、活性領域51は上記のように構成された半導体セルが複数個形成されており、その周りを埋めるようにベース領域56が形成されている。一般に、半導体チップの四隅においては、所定の耐圧を確保するために電界集中を緩和する必要があり、このため、活性領域51の外周がある曲率で湾曲した構成とされている。
【0011】
これに対し、活性領域51の内側に形成される半導体セルは、矩形状を成しているため、活性領域51外周の湾曲部におけるベース領域56(56a)の面積は、活性領域51外周の直線部におけるベース領域56の面積よりも大きくなっている。また、周辺領域52は、ベース領域56の周りを囲むように環状に形成されており、図9では、一例としてp型のガードリング構造65を有した場合を示している。
【0012】
そして、上述した半導体セルを有する半導体装置においては、エミッタ電極63(図10)を接地し、コレクタ電極61に正電位を印加した状態で、ベース電極64に制御信号を与えて動作させる順方向動作と、コレクタ電極61を接地しエミッタ電極63、及びベース電極64に正電位を与えて動作させる逆方向動作の2通りの動作が可能な双方向導通特性を有している。
【0013】
以下、後者の逆方向動作について説明する。いま、コレクタ電極61を接地し、エミッタ電極63に例えばL負荷(誘導負荷)を介して所望の正電位を印加し、この状態で、ベース電極64に正電位を印加すると、この半導体装置は、逆方向に導通する。
【0014】
この際、活性領域51に形成されている半導体セルにおいては、p型のベース領域56から注入された正孔は絶縁膜58の界面へと流れ込んで反転層を形成し、ポテンシャル障壁を作っていたMOS型電極59からチャネル領域60への電気力線を遮蔽する。
【0015】
すると、チャネル領域60中に存在する伝導電子に対するポテンシャル障壁が低下し、エミッタ領域55とコレクタ領域54は導通状態となる。また、p型ベース領域56と周辺のn型領域からなるpn接合も順バイアスされており、コレクタ領域54、及びチャネル領域60の伝導度が向上しているため、基板領域53からエミッタ領域55に向けて流れる電子流は低い抵抗で流れることになる。
【0016】
更に、この逆方向導通時においては、p型のベース領域56とn型のコレクタ領域54のpnダイオードもオンするため、ベース領域56とコレクタ領域54との間でも電流が流れる。
【0017】
ここで、図9に示すように、従来の半導体装置においては、活性領域51外周の湾曲部に形成されるベース領域56(56a)は、半導体セルが複数形成されている活性領域51中央部のベース領域56に比べて広い面積を有している。
【0018】
このため、各ベース領域56直下のコレクタ領域54に注入されている正孔の量を比較すると、湾曲部に位置するベース領域56(56a)直下のコレクタ領域54において、より多くの正孔が注入されることになる。
【0019】
この状態から遮断状態に移行させるために、エミッタ領域55、及びベース領域56を接地するか、或いはこれらの領域55,56に負電位を印加すると、活性領域51、及び周辺領域52のコレクタ領域54内に存在する過剰な正孔はベース領域56へと流れ込み、ベース電極64へと排出される。
【0020】
【発明が解決しようとする課題】
上述したように、従来の半導体装置では、活性領域51の湾曲部に位置するベース領域56(56a)直下のコレクタ領域54において、複数の半導体セルが形成されている活性領域51中央部に比べて注入されている正孔の量が多いので、過剰な正孔を全て排出するために長時間を要してしまう。
【0021】
従って、活性領域51の中央部に位置するコレクタ領域54と比較し、湾曲部に位置するコレクタ領域54からの正孔の排出が遅れてしまうので、活性領域51の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域51の湾曲部周辺に位置する半導体セルは導通状態が継続してしまう。
【0022】
従って、L負荷(誘導負荷)によって維持された電子電流が、その部分(湾曲した部分)に集中してしまうという課題があった。即ち、従来の半導体装置の構造では、半導体装置としての使用限界範囲、つまり、活性領域51に形成した半導体セルを破壊せずに使用できる使用限界範囲を向上させようとしても、上記の理由により、構造上限界があった。
【0023】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、ターンオフの際の、活性領域51四隅の湾曲部周辺に形成された半導体セル、或いはベース領域への電流集中を抑制し、使用限界範囲を向上させることのできる半導体装置を提供することにある。
【0024】
【課題を解決するための手段】
上記の目的を達成するため、本願請求項1に記載の発明は、少なくとも一つの隅部が湾曲して形成された活性領域と、該活性領域の周囲部に形成された周辺領域とを具備した半導体装置において、コレクタ領域である一導電型の半導体基体の一主面に形成され、互いに平行に配置された複数個の第1の溝と、前記第1の溝に挟まれ、前記一主面に形成された同一導電型のエミッタ領域と、前記第1の溝の内部に形成され、第1の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、前記エミッタ領域と同電位に保たれた第1の固定電位絶縁電極と、前記一主面、前記第1の絶縁膜、及び前記コレクタ領域と接し、且つ、前記エミッタ領域には接しない反対導電型のベース領域と、を有し、前記第1の固定電位絶縁電極は、前記第1の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成する仕事関数を有する導電性材料から成り、前記エミッタ領域に接する前記コレクタ領域の一部であって、当該第1の固定電位絶縁電極によって挟み込まれた部位に、チャネル領域を形成し、且つ、前記チャネル領域に第1の固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁を形成し、且つ、第1の固定電位絶縁電極の周囲に存在する前記第1の絶縁膜の界面に少数キャリアを導入して反転層を形成し、前記ベース領域は、該べース領域に印加される電圧に応じて、前記第1の固定電位絶縁電極から前記コレクタ領域へ向けて形成される電界を遮蔽して、前記チャネル領域に形成されたポテンシャル障壁を減少、又は消滅させてチャネルを開く制御を行い、更に、前記活性領域の、外周が湾曲している領域に、前記一主面、及び前記ベース領域の双方に接する第2の溝を形成し、該第2の溝の内部に、第2の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第2の固定電位絶縁電極を設けたことを特徴とする。
【0025】
請求項2に記載の発明は、前記第2の固定電位絶縁電極は、前記第1の固定電位絶縁電極と平行に形成され、且つ、該第2の固定電位絶縁電極どうしの間隔は、前記第1の固定電位絶縁電極どうしの間隔と略一致することを特徴とする。
【0026】
請求項3に記載の発明は、前記第2の固定電位絶縁電極が、前記エミッタ領域と同電位に保たれていることを特徴とする。
【0027】
請求項4に記載の発明は、前記第2の固定電位絶縁電極は、前記ベース領域と略同電位に保持されることを特徴とする。
【0028】
請求項5に記載の発明は、前記一主面に接する第3の溝を有し、当該第3の溝の内部には、第3の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第3の固定電位絶縁電極が設けられ、該第3の固定電位絶縁電極は、前記第2の固定電位絶縁電極と略直交し、且つ連結するように配置されることを特徴とする。
【0029】
【発明の効果】
請求項1の発明では、コレクタ領域を接地し、エミッタ領域に例えばL負荷(誘導負荷)を介して所望の正電位を印加した状態で、ベース領域に例えば+0.7V以上の正電位を印加した場合、半導体装置は逆方向に導通する。つまり、ベース領域から注入された少数キャリアが、第1の絶縁膜の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた固定電位絶縁電極からチャネル領域へ向けて形成されている電気力線が遮蔽され、チャネル領域中の多数キャリアに対するポテンシャル障壁が低下する。また、ベース領域と周辺の前記コレクタ領域からなる接合も順バイアスされ、少数キャリアはコレクタ領域、及びチャネル領域に直接注入されるため、コレクタ領域からエミッタ領域に向けて多数キャリアが低い抵抗で流れるようになる。
【0030】
更に、この逆方向導通時においては、ベース領域とコレクタ領域からなるダイオードもオンするため、ベース領域と前記コレクタ領域との間で電流が流れる。このとき本発明においては、活性領域外周の湾曲部に形成されるベース領域は、半導体セルが複数形成されている活性領域中央部のベース領域と略同様の密度で形成されているため、活性領域外周の湾曲部付近のコレクタ領域に注入されている少数キャリアの量は、活性領域中央部のコレクタ領域と略同等となる。
【0031】
この状態から遮断状態に移行するべく、エミッタ領域、及びベース領域を接地するか、或いは負電位を印加すると、コレクタ領域内に存在する過剰な少数キャリアはベース領域へと排出される。このとき、本発明では、上述の通り、活性領域中央部と活性領域外周の湾曲部のコレクタ領域に注入されていた少数キャリアの量がほぼ同量であるため、活性領域の中央部に位置する半導体セルと活性領域の湾曲部周辺に位置する半導体セル共に、略同時に遮断状態へと移行することになる。
【0032】
このように、逆方向導通状態から遮断状態へと移行する際に、活性領域の湾曲部周辺に形成した半導体セルへの電流集中が起こりにくいため、半導体装置としての使用限界範囲、つまり半導体セルを破壊せずに使用できる範囲を向上させることができる。
【0033】
請求項2の発明では、第2の固定電位絶縁電極周辺の電界分布が、第1の固定電位絶縁電極周辺と同様に均一な電界分布となるため、局所的な電界集中による耐圧の低下が起こりにくい。従って、請求項1の効果に加えて、第2の固定電位絶縁電極周辺の電界分布が、第1の固定電位絶縁電極周辺の電界分布と略同一となるので、局所的な電界集中による耐圧の低下が起こり難くなる。
【0034】
請求項3の発明では、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第2の固定電位絶縁電極がエミッタ電位に固定されることにより、第2の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量が向上する。
【0035】
従って、請求項1、請求項2の効果に加えて、コレクタ領域に予期せぬサージ電圧等が入力された場合においても、第2の固定電位絶縁電極がエミッタ電位に固定されることにより、第2の固定電位絶縁電極周辺の電界分布にばらつきが生じないため、サージ耐量を向上させることができる。
【0036】
請求項4の発明では、第2の固定電位絶縁電極は、ベース領域と共通のコンタクトホールで外部電極と接続することができるため、第2の固定電位絶縁電極の電位を容易に固定することができる。
【0037】
請求項5の発明では、独立した複数の第2の固定電位絶縁電極を連結することができるため、第2の固定電位絶縁電極の一部で外部電極とのコンタクト不良が発生した場合でも、構造的に全ての前記第2の固定電位絶縁電極の電位を固定できるため、製造バラツキなどに対する信頼性が向上する。
【0038】
【発明の実施の形態】
以下、本発明の第1の実施形態に係る半導体装置を図面に基づいて説明する。第1の実施形態では、例えばシリコンからなる半導体装置を例に挙げて説明する。また、以下に示す各実施形態では、一導電型を「n型」、反対導電型を「p型」として説明するが、これらは反対であっても良い。
【0039】
図1は、第1の実施形態に係る半導体装置の表面図、図2は、図1中の線分A−A’に沿って紙面に垂直に切った断面図、図3は、図2中の線分D−D’に沿って紙面に垂直に切った断面図、図4は、図2中の線分F−F’に沿って紙面に垂直に切った断面図を示している。
【0040】
また、図5は図1の表面構造を有する半導体装置の全体構成を示す説明図である。即ち、図5中の枠Gに囲まれた部分の表面図が図1となる。なお、図1と図5においては、説明の理解を促進するため、表面の電極である金属膜、及び表面保護膜を除去した様子を示している。
【0041】
まず、半導体装置の構造について説明する。図1に示す符号1は、破線Jよりも左下側の領域を示す活性領域、2は破線Jよりも右上側の領域を示す周辺領域である。図1及び図2に示すように、活性領域1には半導体セルが形成されている。
【0042】
図2中、符号3はn+型の基板領域、4はn型のコレクタ領域、5はn+型のエミッタ領域、6はp型のベース領域、7は第1の固定電位絶縁電極である。
【0043】
図3に示すように、第1の固定電位絶縁電極7は第1の絶縁膜8と、例えば高濃度のp+型ポリシリコンからなる第1のMOS型電極9と、で構成されており、第1のMOS型電極9とコレクタ領域4とは、第1の絶縁膜8で絶縁されている。
【0044】
第1の固定電位絶縁電極7の断面構造は、例えば「U」字状に側壁がほぼ垂直な溝の中に形成されている。なお、第1の固定電位絶縁電極7が形成される溝が、請求項に記載した「第1の溝」である。
【0045】
図3中、エミッタ領域5は第1の絶縁膜8に接しているように記載しているが、エミッタ領域5が第1の固定電位絶縁電極7に挟み込まれるように配置されていれば、これらは接していなくてもよい。
【0046】
また、図3中、第1の固定電位絶縁電極7の間に挟まれたコレクタ領域4をチャネル領域10と称する。符号11はコレクタ電極であり、基板領域3とオーミックコンタクトしている。更に、図2中、コレクタ領域4、エミッタ領域5、ベース領域6、及び第1の固定電位絶縁電極7を覆うようにして、層間絶縁膜12が形成されている。
【0047】
図2、及び図3に示すように、エミッタ領域5、及び第1のMOS型電極9は、層間絶縁膜12に穿設されたコンタクトホールを介してエミッタ電極13とオーミックコンタクトしている。つまり、第1のMOS型電極9はエミッタ電位に固定されている。また、ベース領域6は層間絶縁膜12に穿設されたコンタクトホールを介して、ベース電極14とオーミックコンタクトしている。
【0048】
図1に示すように、活性領域1には上記の如く構成された半導体セルが複数個形成されており、周辺領域2はその活性領域1の周りを囲むように環状に形成されている。本実施形態においては、周辺領域2にp型のガードリング構造15を有する場合を示しているが、周辺領域2は活性領域1を囲んでいれば、ガードリング構造15が無い構造でも良い。また、その他の構成要素があってもよい。更に、ガードリング構造15の本数は限定されるものではなく、何本でも良い。
【0049】
図1、及び図5に示すように、活性領域1には上記のように構成された半導体セルが複数形成されており、活性領域1の外周にはベース領域6が形成されている。一般に、半導体装置の四隅には、電界集中を緩和するために、活性領域1の外周に、所定の曲率を有するベース領域6を形成する。これにより、所定の耐圧を確保することができる。
【0050】
そして、本実施形態では、四隅の湾曲したベース領域6と、矩形状をなす半導体セルの間を埋めるべく、第2の固定電位絶縁電極16を、ベース領域6の湾曲部に接するように形成している。ここで、第2の固定電位絶縁電極16が形成される溝が、請求項に記載した第2の溝である。
【0051】
図1、図4に示すように、第2の固定電位絶縁電極16は、第2の絶縁膜17、及び第2のMOS型電極18から構成されており、本実施形態では、該第2の固定電位絶縁電極16が第1の固定電位絶縁電極7に対して平行に配置され、且つ各第2の固定電位絶縁電極16が、等間隔に形成された場合を示している。
【0052】
また、第2の絶縁膜17は第1の絶縁膜8と同一の材質で構成され、第2のMOS型電極18は第1のMOS型電極9と同一の材質で構成された場合を示している。但し、本実施形態では、一例として容易に製造し得る構造を例示しているが、第2の絶縁膜17や第2のMOS型電極18が、第1の絶縁膜8や第1のMOS型電極9とは異なる材質で構成されても良い。
【0053】
また、第2のMOS型電極18はどの電位にも固定しないフローティング状態としても良いが、本実施形態では、図4に示すように、例えば第2のMOS型電極18は層間絶縁膜12に穿設されたコンタクトホールを介してエミッタ電極13と接続された場合を例示している。
【0054】
このように、第2のMOS型電極18をエミッタ電位に固定することで、例えばコレクタ領域4に予期せぬサージ電圧が入力された場合においても、第2の固定電位絶縁電極16周辺の電界分布等にばらつきが生じず、サージ耐量が向上する。
【0055】
次に、本実施形態に係る半導体装置の動作について説明する。
【0056】
本実施形態に係る半導体装置では、エミッタ電極13を接地し、コレクタ電極11に正電位を印加した状態で、ベース電極14に制御信号を印加して動作させる順方向動作と、コレクタ電極11を接地し、エミッタ電極13及びベース電極14に正電位を印加して動作させる逆方向動作の、両方の動作が可能な双方向導通特性を有している。
【0057】
まず、順方向動作について説明する。例えばエミッタ電極13を接地し、コレクタ電極11に例えばL負荷(誘導負荷)を介して所望の正電位を印加した状態で、ベース電極14が接地されている場合には、この半導体装置は遮断状態を維持する。
【0058】
この際、第1の固定電位絶縁電極7の周囲には、第1のMOS型電極9のビルトイン電位に伴う空乏層が形成されており、チャネル領域10内で対向する2つの第1の固定電位絶縁電極7間の距離(以下、これを「チャネル厚み」という)が十分狭ければ、チャネル領域10にはこの空乏領域によって伝導電子に対する十分なポテンシャル障壁が形成されることになる。
【0059】
また、本実施形態では、活性領域1外周部の湾曲したベース領域6に接するように、エミッタ電位に固定された第2の固定電位絶縁電極16が形成されているので、第2の固定電位絶縁電極16と接するコレクタ領域4の界面の電界分布は第1の固定電位絶縁電極7の直下とほぼ同様となっている。従って、従来例に示した半導体装置と同様に、遮断状態を維持する。
【0060】
次に、ベース電極14に、例えば+0.5Vの正電位を印加すると、正電位を印加されたp型ベース領域6から、正孔が第1の絶縁膜8の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を形成していた第1のMOS型電極9からチャネル領域10へ向かう電気力線が遮蔽され、チャネル領域10中の伝導電子に対するポテンシャル障壁が低下し、コレクタ領域4とエミッタ領域5は導通状態となる。
【0061】
更に、ベース電極14の電位を上昇させると、p型ベース領域6と周辺のn型領域からなるpn接合が順バイアスされ、正孔はコレクタ領域4、及びチャネル領域10に直接注入される。すると、素子耐性を保つために不純物濃度を薄く、高抵抗に作られていたこれらn型の領域は、伝導度が高められ、コレクタ電流の成分である電子流は、エミッタ領域5から基板領域3へと低い抵抗で流れるようになる。
【0062】
このとき、本実施形態では、活性領域1外周部の湾曲したベース領域6周辺のコレクタ領域4にも正孔が注入されるが、湾曲部にはエミッタ領域が形成されていないため、従来の半導体装置と同様に動作に影響しない。
【0063】
次いで、この素子をターンオフさせるために、ベース電極14を接地するか、或いは負電位にすると、コレクタ領域4、及びチャネル領域10内にあった過剰な正孔はベース領域6へと流れ込み、正孔濃度はベース領域6近傍から徐々に減少していく。
【0064】
更に、コレクタ領域4のうちベース領域6から離れている部分に存在している過剰な正孔も、電位が低い表面のチャネル領域10へと移動し、低抵抗の反転層を介してコレクタ領域4の正孔は速やかに枯渇するため、この素子は高速で遮断することになる。このとき、半導体装置の四隅に存在する湾曲している領域においては、第2の固定電位絶縁電極16に挟まれたコレクタ領域4へと移動した正孔も第2の絶縁膜17界面に形成された反転層を介して速やかに枯渇する。従って、速やかなターンオフが可能となる。
【0065】
次に、逆方向動作について説明する。コレクタ電極11を接地し、エミッタ電極13に例えばL負荷(誘導負荷)を介して所望の正電位を印加した状態で、ベース電極14に+0.7V以上の正電位を印加した場合には、活性領域1に形成されている素子は逆方向に導通することになる。
【0066】
この逆導通状態においても、上述した順方向の動作と同じように、p型のベース領域6から注入された正孔が第1の絶縁膜8の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた第1のMOS型電極9からチャネル領域10へ向いて形成された電気力線が遮蔽され、チャネル領域10中の伝導電子に対するポテンシャル障壁が低下し、エミッタ領域5とコレクタ領域4は導通状態となる。
【0067】
また、p型ベース領域6と周辺のn型領域からなるpn接合も順バイアスされ、正孔はコレクタ領域4、及びチャネル領域10に直接注入されるので、基板領域3からエミッタ領域5に向けて電子流が低い抵抗で流れるようになる。更に、この逆方向導通状態においては、p型のベース領域6とn型のコレクタ領域4のpnダイオードもオンとなるため、ベース領域6とコレクタ領域4との間でも電流が流れる。
【0068】
このとき、従来装置では、図9に示す活性領域51外周の湾曲部に形成されたベース領域56は、半導体セルが複数形成されている活性領域51中央部のベース領域56に比べて、面積が広いため、それぞれのベース領域56直下のコレクタ領域54に注入されている正孔の量を比較すると、ベース領域56の密度が高い前者の直下に位置するコレクタ流域54により多くの正孔が注入されていた。
【0069】
これに対して、本実施形態では、図1に示す活性領域1外周の湾曲部に形成されるベース領域6は、半導体セルが複数形成されている活性領域1中央部のベース領域6と同様の密度で形成されているため、活性領域1外周の湾曲部付近のコレクタ領域4に注入されている正孔の量は、活性領域1中央部のコレクタ領域4とほぼ同等となっている。
【0070】
この状態から遮断状態に移行すべく、エミッタ領域5、及びベース領域6を接地するか、或いは各領域5,6に負電位を印加すると、コレクタ領域4内に存在している過剰な正孔はベース領域6へと流れ込み、ベース電極14へと排出される。
【0071】
前述したように、従来装置では、活性領域51の湾曲部に位置するベース領域56直下のコレクタ領域54にて、半導体セルが形成されている活性領域51中央部と比較して正孔の量が多く注入されているので、過剰な正孔を全て排出するのに長時間を要してしまう。即ち、活性領域51の中央部に位置する半導体セルが遮断状態へと移行した後も、活性領域51の湾曲部周辺に位置する半導体セルは導通状態が維持され、L負荷(誘導負荷)で維持されていた電子電流がその部分に集中することがあった。
【0072】
これに対し、本実施形態に係る半導体装置では、活性領域1中央部と活性領域1外周の湾曲部付近のそれぞれに位置するコレクタ領域4に注入される正孔の量はほぼ同等となるので、活性領域1の中央部に位置する半導体セルと、活性領域1の湾曲部周辺に位置する半導体セルとは、ほぼ同時に遮断状態へと移行し、電流集中が生じ難い。
【0073】
このことから、本実施形態では、従来装置と比較し、半導体装置の四隅となる活性領域1の湾曲した端部周辺に形成された半導体セルに電流が集中し難くなり、半導体チップとしての使用限界範囲、つまり半導体装置を破壊せずに使用できる範囲を従来以上に向上させることができる。
【0074】
次に、図6を用いて、本発明の第2の実施形態を説明する。図6は、前述した図2に対応する断面図であり、第1の実施形態では、第2のMOS型電極18(図4参照)がエミッタ電位に固定されていたのに対して、本実施形態においては、第2のMOS型電極18は層間絶縁膜12に穿設されコンタクトホールを介してベース領域6と共にベース電極14と接続されている。つまり、図6に示す第2の固定電位絶縁電極16は、図4に示した構成と同様に、第2の絶縁膜17と第2のMOS型電極18とを具備した構成を有しており、この第2のMOS型電極18(第2の固定電位絶縁電極16)は、図6に示すように、ベース電位に固定されている。
【0075】
第1の実施形態では、第2の固定電位絶縁電極16上にそれぞれ別個のコンタクトホールを設ける必要があったが、本実施形態では、隣接するベース領域6と共通のコンタクトホールでベース電極14と接続することができるので、第2の固定電位絶縁電極16の電位を容易に固定することができる。
【0076】
次に、図7、図8を用いて、本発明の第3の実施形態を説明する。図7は、図1に対応する表面図であり、図8は、図7の線分K−K’に沿って紙面に垂直に切った断面図である。
【0077】
本実施形態では、第2の固定電位絶縁電極16とほぼ直交するように、第3の固定電位絶縁電極19が形成されている。図8に示すように、第3の固定電位絶縁電極19は、周囲部に形成される第3の絶縁膜20と、その内側に形成される第3のMOS型電極21から構成されている。ここで、第3の固定電位絶縁電極19が形成される溝が、請求項に記載した第3の溝である。
【0078】
本実施形態では、第3の絶縁膜20は第2の絶縁膜17と同一の材質で形成され、第3のMOS型電極21は第2のMOS型電極18と同一の材質で形成されている場合を示している。
【0079】
ここで、本実施形態では、一例として容易に製造し得る構造を例に挙げているが、第3の絶縁膜20や第3のMOS型電極21が第2の絶縁膜17や第2のMOS型電極18とは異なる材質で構成されていて良い。また、本実施形態のように、例えば第2のMOS型電極18がエミッタ電位に固定されている場合は、第3の固定電位絶縁電極19は第1の固定電位絶縁電極7とも連結されていても良い。
【0080】
以上のように、独立した複数の第2の固定電位絶縁電極16をそれぞれ連結するように第3の固定電位絶縁電極19を配置することで、例えば第2の固定電位絶縁電極16の一部でエミッタ電極13とのコンタクト不良が発生した場合でも、構造的に全ての第2の固定電位絶縁電極16の電位を同電位に固定することができる。従って、製造バラツキなどに対する信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置の表面図である。
【図2】図1に示す線分A−A’に沿った断面図である。
【図3】図2に示す線分D−D’に沿った断面図である。
【図4】図2に示す線分F−F’に沿った断面図である。
【図5】図1に示した半導体装置の表面構造を有するチップ表面構造の一例を示す説明図である。
【図6】本発明の第2の実施形態に係る半導体装置の断面図である。
【図7】本発明の第3の実施形態に係る半導体装置の表面図である。
【図8】図7に示す線分K−K’に沿った断面図である。
【図9】従来の半導体装置の表面図である。
【図10】図9に示す線分Z−Z’に沿った断面図である。
【図11】図10に示す線分Y−Y’に沿った断面図である。
【符号の説明】
1 活性領域
2 周辺領域
3 基板領域
4 コレクタ領域
5 エミッタ領域
6 ベース領域
7 第1の固定電位絶縁電極
8 第1の絶縁膜
9 第1のMOS型電極
10 チャネル領域
11 コレクタ電極
12 層間絶縁膜
13 エミッタ電極
14 ベース電極
15 ガードリング構造
16 第2の固定電位絶縁電極
17 第2の絶縁膜
18 第2のMOS型電極
19 第3の固定電位絶縁電極
20 第3の絶縁膜
21 第3のMOS型電極
51 活性領域
52 周辺領域
53 基板領域
54 コレクタ領域
55 エミッタ領域
56 ベース領域
57 固定電位絶縁電極
58 絶縁膜
59 MOS型電極
60 チャネル領域
61 コレクタ電極
62 層間絶縁膜
63 エミッタ電極
64 ベース電極
65 ガードリング構造
Claims (5)
- 少なくとも一つの隅部が湾曲して形成された活性領域と、該活性領域の周囲部に形成された周辺領域とを具備した半導体装置において、
コレクタ領域である一導電型の半導体基体の一主面に形成され、互いに平行に配置された複数個の第1の溝と、
前記第1の溝に挟まれ、前記一主面に形成された同一導電型のエミッタ領域と、
前記第1の溝の内部に形成され、第1の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、前記エミッタ領域と同電位に保たれた第1の固定電位絶縁電極と、
前記一主面、前記第1の絶縁膜、及び前記コレクタ領域と接し、且つ、前記エミッタ領域には接しない反対導電型のベース領域と、
を有し、
前記第1の固定電位絶縁電極は、前記第1の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成する仕事関数を有する導電性材料から成り、
前記エミッタ領域に接する前記コレクタ領域の一部であって、当該第1の固定電位絶縁電極によって挟み込まれた部位に、チャネル領域を形成し、且つ、前記チャネル領域に第1の固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁を形成し、且つ、第1の固定電位絶縁電極の周囲に存在する前記第1の絶縁膜の界面に少数キャリアを導入して反転層を形成し、
前記ベース領域は、該べース領域に印加される電圧に応じて、前記第1の固定電位絶縁電極から前記コレクタ領域へ向けて形成される電界を遮蔽して、前記チャネル領域に形成されたポテンシャル障壁を減少、又は消滅させてチャネルを開く制御を行い、
更に、前記活性領域の、外周が湾曲している領域に、前記一主面、及び前記ベース領域の双方に接する第2の溝を形成し、該第2の溝の内部に、第2の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第2の固定電位絶縁電極を設けたことを特徴とする半導体装置。 - 前記第2の固定電位絶縁電極は、前記第1の固定電位絶縁電極と平行に形成され、且つ、該第2の固定電位絶縁電極どうしの間隔は、前記第1の固定電位絶縁電極どうしの間隔と略一致することを特徴とする請求項1に記載の半導体装置。
- 前記第2の固定電位絶縁電極が、前記エミッタ領域と同電位に保たれていることを特徴とする請求項1または請求項2のいずれかに記載の半導体装置。
- 前記第2の固定電位絶縁電極は、前記ベース領域と略同電位に保持されることを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置。
- 前記一主面に接する第3の溝を有し、当該第3の溝の内部には、第3の絶縁膜によって前記コレクタ領域とは絶縁され、且つ、導電性材料から成る第3の固定電位絶縁電極が設けられ、該第3の固定電位絶縁電極は、前記第2の固定電位絶縁電極と略直交し、且つ連結するように配置されることを特徴とする請求項2〜請求項4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096940A JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096940A JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298054A JP2003298054A (ja) | 2003-10-17 |
JP3956742B2 true JP3956742B2 (ja) | 2007-08-08 |
Family
ID=29387555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002096940A Expired - Fee Related JP3956742B2 (ja) | 2002-03-29 | 2002-03-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956742B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4721653B2 (ja) * | 2004-05-12 | 2011-07-13 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置 |
-
2002
- 2002-03-29 JP JP2002096940A patent/JP3956742B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003298054A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11749675B2 (en) | Semiconductor device | |
JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2016225345A (ja) | 逆導通igbt | |
US10600897B2 (en) | Semiconductor device | |
JP2007227806A (ja) | 半導体装置 | |
JP7250473B2 (ja) | 半導体装置 | |
JP6471508B2 (ja) | 半導体装置 | |
JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US10777549B2 (en) | Semiconductor device | |
JP5957171B2 (ja) | 半導体装置及びその製造方法 | |
JP2020043241A (ja) | 半導体装置 | |
US20200303369A1 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
JP2018006648A (ja) | 半導体装置 | |
JP7488778B2 (ja) | 半導体装置 | |
JP2012004466A (ja) | 半導体装置 | |
JP3956742B2 (ja) | 半導体装置 | |
JP2004363477A (ja) | 絶縁ゲート型半導体装置 | |
CN114467181A (zh) | 半导体装置 | |
JP2004055968A (ja) | 半導体装置 | |
JP2020031224A (ja) | トレンチmos型半導体装置 | |
JP7222758B2 (ja) | 半導体装置 | |
JP7227999B2 (ja) | Rc-igbt半導体装置 | |
JP7339908B2 (ja) | 半導体装置およびその制御方法 | |
JP7072719B2 (ja) | 半導体装置 | |
JP5655370B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |