JP3951976B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP3951976B2 JP3951976B2 JP2003207210A JP2003207210A JP3951976B2 JP 3951976 B2 JP3951976 B2 JP 3951976B2 JP 2003207210 A JP2003207210 A JP 2003207210A JP 2003207210 A JP2003207210 A JP 2003207210A JP 3951976 B2 JP3951976 B2 JP 3951976B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- power
- film
- plasma processing
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン基板などの表面に金属膜などを形成するプラズマ処理方法に関する。
【0002】
【従来の技術】
一般に、半導体集積回路を製造するためには、半導体ウエハ等のシリコン基板に対して、成膜とパターンエッチング等を繰り返し行なって、多数の所望の素子を形成するようになっている。この場合、半導体ウエハに対しては各種の熱処理が行われるが、最近の半導体集積回路の製造工程においては、各素子の熱的ダメージをできるだけ抑制する必要からより各種の処理を低温で処理することが要請されており、このような状況下において比較的低温で処理を行うことができることから、プラズマを用いた処理が多く採用されるようになってきている。
【0003】
例えば集積回路中の各素子間を接続する配線、各素子に対する電気的コンタクトを図る配線層の下層には、基板のSiと配線材料との相互拡散を抑制する目的で、或いは下地層との剥離を防止する目的でバリヤメタルが用いられるが、このバリヤメタルとしては、電気抵抗が低いことは勿論のこと、耐腐食性に優れた材料を用いなければならず、このような要請に対応できるバリヤメタルの材料として、特に、Ti膜・TiN膜の積層構造が多用される傾向にあり、このTi膜を形成する際にプラズマCVD処理が行われる。すなわち、非常に薄いTi膜をプラズマCVDにより成膜し、これを窒化処理して、更にTiN膜を熱CVDで成膜するようになっている。上記Ti膜は、原料ガスとしてTiCl4 (四塩化チタン)ガスと水素ガスを用いてプラズマCVD(Chemical VaporDeposition)により成膜される(特許文献1)。
【0004】
【特許文献1】
特開2001−210713号公報
【0005】
【発明が解決しようとする課題】
ところで、プラズマを用いて半導体ウエハに対して成膜処理や改質処理やエッチング処理等のプラズマ処理を行う場合、プラズマ自体は電気的には中性であるが、このプラズマの作用によって半導体ウエハ自体に、或いは半導体ウエハとプラズマとの間に電位差、すなわちチャージアップ電圧が発生することは避けられない。そして、このようなチャージアップ電圧は、特にプラズマ処理を開始した直後に発生し、この結果、半導体ウエハにすでに形成されていた絶縁膜等が上記チャージアップ電圧により絶縁破壊されてチャージアップダメージを受けてしまい、製品の歩留りを低下させてしまう、といった問題があった。
【0006】
特に、ウエハサイズが直径200mmから直径300mmへ大型化し、更には膜厚の薄膜化及び線幅の微細化が更に要請されている今日において、上記問題点の早期解決が強く望まれている。
また上記問題点と関連して、例えばバリヤメタルとしてTi膜・TiN膜の積層構造を用いる場合、Ti膜が下地層から剥がれる、という問題もあった。すなわち、最近、半導体集積回路として、DRAMに代えて、主としてロジック回路素子を作製する場合には、高速動作が可能なことからコンタクト膜としてNiSi(ニッケルシリサイド)膜を用いる場合がある。このNiSi膜はTi膜、或いはTiN膜を併用しないと密着度が低下して剥がれが生じてしまうので、Ti膜、或いはTiN膜がNiSi膜に対して併用されるが、上記NiSi膜は高温、例えば600℃以上に晒されると結晶形態が変化してその抵抗が急激に増加するので、NiSi膜を成膜した以後の後工程の各プロセス温度は常に500℃以下に設定する必要がある。すると、後工程において、上記500℃以下の低温で例えばTi膜、或いはTiN膜を形成すると、今度は、成膜温度が低すぎるのでこのTi膜、或いはTiN膜の密着性が低くなってしまい、この結果、上述したようにこのTi膜やTiN膜が下地層から剥がれてしまう、という問題が生じてしまう。
【0007】
この点に関して、図7を参照して説明する。図7においては、例えばシリコン基板よりなる半導体ウエハ上に形成した素子にバリヤメタルとしてTiN膜を用いる場合を例にとって説明する。
まず、図7(A)において、被処理体としての半導体ウエハWは例えばシリコン基板よりなり、このシリコン基板よりなる半導体ウエハWの表面全体には、これを覆うようにして例えばSiO2 よりなる絶縁層2が形成されている。そして、この絶縁層2は、パターン化されて例えばコンタクトホールのようなホール4が形成されており、このホール4の底部には、シリコン基板の表面であるシリコン部分6が露出している。上記ホール4がビアホール等の場合もある。
【0008】
そして、図7(B)に示すように上記ウエハWの表面に、例えばスパッタを用いてNi膜8を形成する(Ni膜形成工程)。この場合、ホール4の底部に堆積したNi膜は、この下地層のシリコン部分6の表面との境界部分にて自然に反応してNiSiよりなるNiSi混合層10が自然発生的に形成される。
【0009】
次に、図7(C)に示すように、例えばAPM(アンモニア過水)とSPM(硫酸過水)を用いてエッチングすることにより、上記NiSi混合層10を残して上記Ni膜8を除去する(Ni膜除去工程)。
次に、図7(D)に示すように、プラズマ処理として例えばプラズマCVDを行うことによって、上記半導体ウエハWの表面全体にTi膜12を形成する(Ti膜形成工程)。この時、例えば原料ガスとしてはTiCl4 を用い、その他にH2 ガス、Arガス等を用いる。この場合、ホール4の底部にもTi膜が形成されることになり、このTi膜とホール4の底部のNiSi混合層10との境界部分にて自然に反応してNiTiSi(チタン含有ニッケルシリサイド)よりなるNiTiSi混合層14が自然発生的に形成される。
【0010】
次に、図7(E)に示すように、例えばArガスとH2 ガスとNH3 ガス等を用いてプラズマにより上記Ti膜12を窒化処理してTiN膜に変換することにより、TiN膜12Aを形成する(窒化工程)。
次に、図7(F)に示すように、例えば原料ガスとしてTiCl4 を用い、これと共に還元ガスとしてNH3 等を用いて熱CVD処理を施すことによって表面全体にTiN膜16を形成する(TiN膜形成工程)。これによりホール4の底部にはTiN膜12A、16よりなるバリヤメタルが形成されることになる。
次に、図7(G)に示すように、例えばWF6 とH2 等とを用いて熱CVD処理を施すことにより、上記ホール4内を埋め込みつつウエハWの表面全体にタングステン膜よりなる配線層18を形成する。その後は、この配線層18をパターンエッチングすることにより所定の配線パターンを形成することになる。
【0011】
上記したような成膜プロセスにおいて、前述したようにコンタクトとなるNiSi混合膜10は例えば600℃以上の高温に晒されるとその電気抵抗値が急激に上昇することから、これを回避するために、図7(B)に示す工程から図7(G)に示す工程までの全ての工程におけるプロセス温度を例えば500℃以下の低温に設定しなければならなかった。
このため、500℃以下の低温で形成されたTiN膜12Aの密着性が低下し、このTiN膜12Aがその下地層であるNiTiSi混合層14やSiO2 膜よりなる絶縁層2から剥がれてしまう、とった問題があった。この場合、TiN膜12Aの密着性が低下する理由は、このTiN膜12A中に、Ti膜を堆積する際に用いた原料ガスであるTiCl中のCl成分が含まれるからであると考えられる。
【0012】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の第1の目的は、チャージアップダメージの発生を大幅に抑制することが可能なプラズマ処理方法を提供することにある。本発明の関連技術の目的は、比較的低温で成膜処理を行ってもバリヤメタルであるTiN膜の剥がれの発生を抑制することが可能な成膜方法を提供することにある。
【0013】
【課題を解決するための手段】
請求項1に係る発明は、真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に、前記プラズマ用電極へ供給する電力を徐々に増加するようにしたことを特徴とするプラズマ処理方法である。
【0014】
このようにプラズマ処理を開始する際に、プラズマ用電極へ供給する電力を、一気に大電力を供給しないで徐々に増加するようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することが可能となる。
この場合、例えば請求項2に規定するように、前記プラズマ用電極へ供給される電力の増加傾向は、前記被処理体に対してチャージアップダメージが生じないように直線状、階段状、上向きに凸となる円弧形状、下向きに凸となる円弧形状の内のいずれか1つの状態の増加傾向になるように設定されている。
【0015】
また例えば請求項3に規定するように、前記所定の電力の最大値は350ワットであり、前記プラズマ処理の開始時に前記プラズマ用電極に供給する電力をゼロワットから350ワットまで5秒間以上かけて略直線的に増加させる。
請求項4に係る発明は、真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成すると共に、前記処理容器内に原料ガスを供給し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に定常プロセス時の電力よりも少ない電力を前記プラズマ用電極に供給すると共に前記処理容器内へは定常プロセス時の流量よりも少ない流量の前記原料ガスを供給して所定の時間だけプラズマ処理を行うようにした第1工程と、前記第1工程の終了後に前記プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に前記原料ガスの流量を定常プロセス時の流量へ増加させてプラズマ処理を行うようにした第2工程と、を有することを特徴とするプラズマ処理方法である。
【0016】
このように、プラズマ処理を開始する際に、第1工程ではプラズマ用電極へは定常プロセス時の電力よりも少ない電力を供給すると共に、原料ガスも定常プロセス時の流量よりも少ない流量に設定して所定の時間だけプラズマ処理を行い、次に第2工程で電力及びガス流量共に定常プロセス時の電力及び流量までそれぞれ増加させてプラズマ処理を行うようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することが可能となる。
この場合、例えば請求項5に規定するように、前記定常プロセス時の電力よりも少ない電力は、定常プロセス時の電力の2/7以下であり、且つ前記定常プロセス時の流量よりも少ない流量は、定常プロセス時の流量は15/46以下である。
【0017】
また例えば請求項6に規定するように、前記プラズマ処理は、前記被処理体の表面に薄膜を形成するプラズマ成膜処理である。
また例えば請求項7に規定するように、前記薄膜は金属膜である。
また例えば請求項8に規定するように、前記金属膜はTi膜である。
本発明の関連技術は、少なくとも表面が部分的に、或いは全体的にシリコン部分になされた被処理体の表面に、薄膜を形成する成膜方法において、前記被処理体の表面全体に金属膜を形成してシリコン部分の表面と前記金属膜との境界部分に自然発生的に金属シリサイド層を形成する金属膜形成工程と、前記金属シリサイド層を残して前記金属膜をエッチングして除去する金属膜除去工程と、表面全体にTi膜を形成して前記金属シリサイド層と前記Ti膜との境界部分に自然発生的にチタン含有金属シリサイド混合層を形成するTi膜形成工程と、前記チタン含有金属シリサイド混合層を残すように前記Ti膜をエッチングして除去するTi膜除去工程と、表面全体にTiN膜を形成するTiN膜形成工程と、表面全体に配線層を形成する配線層形成工程と、を有することを特徴とする成膜方法である。
【0018】
このように、例えばバリヤメタルを形成する際に、Cl元素を含むTi膜をエッチングにより除去するようにしたので、バリヤメタル中にCl元素を含むTi膜が介在しなくなり、この結果、膜の剥がれが発生することを大幅に抑制することが可能となる。
【0019】
この場合、例えば前記Ti膜除去工程と前記TiN膜形成工程との間に、金属膜を窒化処理するプラズマ窒化工程を行う。
また例えば前記金属膜形成工程を行う直前の前記被処理体の表面は、その底部にシリコン部分の表面が露出するようなホールのパターンが形成された絶縁層により覆われている。
また例えば前記金属膜形成工程以降の各工程のプロセス温度は500℃以下に設定されている。
また例えば前記金属膜は、Ni(ニッケル)膜であり、前記金属シリサイド層は、NiSi(ニッケルシリサイド)混合層である。
また例えば前記Ti膜形成工程を行う際に、上記いずれかに記載のプラズマ処理方法を用いる。
【0020】
【発明の実施の形態】
以下に、本発明に係るプラズマ処理方法の一実施例を添付図面に基づいて詳述する。
<第1実施例>
まず、第1の発明について説明する。
図1は本発明方法を実施するプラズマ処理装置の一例を示す構成図、図2はプラズマ用電極へ供給する電力とチャージアップ電圧との関係を説明するためのグラフ、図3は半導体ウエハ上の比抵抗の分布を示す図である。図示するように、プラズマ処理装置20は、例えばステンレススチール等により円筒体状に成形された処理容器22を有しており、この処理容器22は接地されている。
この処理容器22の底部24には、容器内の雰囲気を排出するための排気口26が設けられており、この排気口26には真空引きポンプ28を介設した排気系30が接続されて、処理容器22内を底部周辺部から均一に真空引きできるようになっている。
【0021】
この処理容器22内には、導電性材料よりなる支柱32を介して円板状の載置台34が設けられており、この上に被処理体として例えばシリコン基板Wを載置し得るようになっている。具体的には、この載置台34は、AlN等のセラミックからなり、その表面が導電性材料によりコーティングされており、プラズマ用電極の一方である下部電極を兼用するものであり、支柱32に直接支持される下台34Aと、この上面に接合される上台34Bとよりなり、これらの接合面に抵抗加熱ヒータ36が挟み込まれている。この下台34Aと上台34Bは、その接合面にて例えば溶着により接合される。
【0022】
処理容器22の天井部には、プラズマ用電極の他方である上部電極と兼用されるシャワーヘッド38が一体的に設けられた天井板40が容器側壁に対して絶縁材42を介して気密に取り付けられている。このシャワーヘッド38は、上記載置台34の上面の略全面を覆うように対向させて設けられており、載置台34との間に処理空間Sを形成している。このシャワーヘッド38は、処理空間Sに各種のガスをシャワー状に導入するものであり、シャワーヘッド38の下面の噴射面44にはガスを噴射するための多数の噴射孔46が形成される。
【0023】
そして、このシャワーヘッド38の上部には、ヘッド内にガスを導入するガス導入ポート48が設けられており、このガス導入ポート48にはガスを流す供給通路50が接続されている。
この供給通路50には、複数の分岐管52が接続され、各分岐管52には、成膜用の原料ガスとエッチングガスとを兼用するガスとして、例えばTiCl4 ガスを貯留するTiCl4 ガス源54、H2 ガスを貯留するH2 ガス源56、プラズマガスとして例えばArガスを貯留するArガス源58、アンモニアを貯留するNH3 ガス源60及びN2 ガス源62がそれぞれ接続されている。そして、各ガスの流量は、それぞれの分岐管に介設した流量制御器、例えばマスフローコントローラ63により制御される。また、各分岐管52には、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁64が介設されている。尚、ここでは、各ガスを1つの供給通路50内を混合状態で供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる通路内に供給し、シャワーヘッド38内、或いは処理空間Sにて混合させる(いわゆるポストミックス)ガス搬送形態を用いるようにしてもよい。
【0024】
また、天井板40には、Ti膜成膜時のプラズマを形成するために、リード線66を介してマッチング回路68及び例えば450kHzのプラズマ発生用電源である高周波電源70が接続されている。ここで、この高周波電源70にあっては、任意の大きさの電力を出力できるように出力電力が可変になされている。そして、このリード線66には、必要に応じて高周波電源の供給を断つ開閉スイッチ72が介設されている。また、処理容器22の側壁には、基板Wの搬入・搬出時に気密に開閉可能になされたゲートバルブ74が設けられる。
【0025】
次に、以上のように構成された装置を用いて行なわれる本発明のプラズマ処理方法について説明する。
ここではプラズマ処理方法の一例としてTi膜を成膜する場合を例にとって説明する。この第1の発明の特徴は、チャージアップ電圧を抑制するために、電極へ供給する電力を徐々に増加させてある程度の時間をかけて定常プロセス時の電力まで増加する点にある。
まず、Ti膜の成膜時には、処理容器22内へ、開放されたゲートバルブ74を介してシリコン基板Wを導入し、これを載置台34上に載置して処理容器22内を密閉する。シリコン基板Wの表面には、例えば前工程において、基板上のトランジスタとのコンタクトをとるためのコンタクトホール等がすでに形成されている。
【0026】
処理容器22内を密閉したならば、原料ガスのTiCl4 ガスと、還元ガスのH2 ガスを、プラズマ用ガスのArガスを、それぞれ上部電極であるシャワーヘッド38から所定の流量で処理容器22内に導入し、且つ真空引きポンプ28により処理容器22内を真空引きし、所定の圧力に維持する。
これと同時に、高周波電源70より、450kHzの高周波を上部電極であるシャワーヘッド38に印加して、シャワーヘッド38と下部電極としての載置台34との間に高周波電界を加えて電力を投入する。これにより、Arガスがプラズマ化されて、TiCl4 ガスとH2 ガスとの還元反応を推進し、基板表面にTi膜が成膜されることになる。基板Wの温度は、載置台34に埋め込んだ抵抗加熱ヒータ36により所定の温度により加熱維持される。
【0027】
ここで重要な点は、上記上下の電極38、34間に投入する電力はゼロワットから一気にプロセス電力(定常プロセス時の電力)まで増加するのではなく、ウエハWの発生するチャージアップ電力を抑制するためにある程度の時間をかけて徐々に供給電力を増加して定常プロセス時の電力まで増加させる点である。
ここでの定常プロセスの条件は、例えば8インチ基板を処理する場合には、基板Wの温度が、例えば350〜500℃程度、プロセス圧力は665Pa(≒5Torr)程度である。また、ガス流量に関しては、TiCl4 ガスは4.6sccm程度、H2 ガスは1500sccm程度、Arガスは300sccm程度である。また、全体の成膜時間は、60秒程度で、Ti膜の膜厚は200Å程度である。
【0028】
またプラズマ発生用電源70より供給する電力は、定常プロセス時は例えば350ワットであり、ここではゼロワットから例えば5〜10秒程度でかけて、定常プロセス時の電力の最大値である350ワットまで、徐々に、例えば直線的に増加させてい行く。
このように、プラズマ処理の開始直後の僅かな時間、例えば5〜10秒間程度だけ時間をかけて供給電力を定常プロセス時の電力まで徐々に増加させることにより、突入電圧を低く抑えてこの僅かな期間でウエハWに生ずるチャージアップ電圧を極力抑制することができ、従って、チャージアップダメージの発生を抑制することができる。
【0029】
このように、5〜10秒程度経過した後に、定常プロセス時の電力を供給しても、すなわちフルパワーを印加しても、すでに上記した5〜10秒の僅かな期間にウエハW上には導電膜であるTi膜が非常に僅かな厚さで堆積しているので、この極めて薄い導電性のTi膜によって電荷の流れが生ずるので、チャージアップ電圧がほとんど発生することはない。また膜厚等のプラズマ処理の面内均一性も高く維持することができる。
【0030】
ここで図2を参照して、本発明方法においてチャージアップ電圧が低下する点について説明する。図2(A)はプラズマ用電極へ供給する電力の変化を示すグラフであり、図2(B)はその時の半導体ウエハ上におけるチャージアップ電圧Vdcの変化を示すグラフである。図2中において、点P1において上部電極であるシャワーヘッド38へ電力の供給が始まってプラズマ処理が開始されている。特性X1はプラズマ処理の開始と同時にフルパワーの電力、例えば350ワットを一気に供給しており、これは従来方法の場合を示す。尚、図2(A)では縦軸の高周波電力の大きさを目盛りで表しており、例えば目盛り1.7が350ワットに対応する。
【0031】
これに対して、特性Y1及びY2は本発明方法の場合を示しており、特性Y1はゼロワットからフルパワー(定常プロセス時の電力)の電力まで5秒間かけて徐々に直線的に増加させている場合を示し、特性Y2はゼロワットからフルパワーの電力まで10秒間かけて徐々に直線的に増加させている場合を示している。この時のチャージアップ電圧Vdcは図2(B)に示されており、従来方法の特性X1では最大のチャージアップ電圧は−81ボルトにも達している。これに対して、本発明方法の場合には、フルパワーまで5秒間かけた特性Y1では最大のチャージアップ電圧Vdcは−64ボルト程度、フルパワーまで10秒間かけた特性Y2では最大のチャージアップ電圧は−62ボルト程度であり、共に最大のチャージアップ電圧をかなり抑制することができる。この場合、ゼロワットからフルパワーまで増加する時間を長くすればする程、発生するチャージアップ電圧の最大値を小さくできる。この結果、本発明方法の場合には、チャージアップダメージの発生量を大幅に抑制できることが確認できた。
【0032】
ここでシャワーヘッド38への供給電力がゼロワットからフルパワーまで増加する期間を5秒よりも小さく設定すると、チャージアップ電圧の抑制効果はそれ程発揮することができない。またこのゼロワットからフルパワーまで増加する期間を過度に長くすると、プロセス期間が長くなるのみならず、膜厚の面内均一性も低下させる原因となるので、その最大値は例えば30秒程度である。
またここでは、特性Y1、Y2は直線状に変化させているが、これらが上向きに凸となる、或いは下向きに凸となる円弧形状となるように供給電力を増加させてもよいし、または、直線状ではなく階段状に供給電力を増加させるようにしてもよく、いずれにしても半導体ウエハWに発生するチャージアップ電圧が過度に大きくならないような供給電力の増加態様ならば、どのような増加態様でもよい。
【0033】
またここでは、定常プロセス時の供給電力が350ワットの場合について説明しているが、これが例えば200ワット程度の場合には、電圧が低過ぎるので本発明方法を採用しないでもチャージアップダメージは発生しない。また実際には、チャージアップ電圧の大きさは、プロセス圧力やガス種等のプロセス条件によっても異なるので、プロセス毎に、ゼロワットから定常プロセスの電力までの電力増加期間を設定するのが望ましい。
ここでシャワーヘッド38への供給電力をプロセス途中で変化させた結果、Ti膜の面内均一性を低下させる恐れが生ずるので、この膜厚についての検討を行った。
【0034】
この結果を図3に示す。図3においては比抵抗を示しているが、比抵抗は膜厚の状態を1:1で反映しているので、比抵抗を検討することによって膜厚を知ることができる。図示するように、従来方法の場合には、膜厚の偏差は1.4%であったのに対して、本発明方法の場合には、膜厚の偏差は共に1.6%であり、従来方法の場合と同様に、十分に高い膜厚の面内均一性を得られることが確認できた。
【0035】
<変形例>
次に第1の発明の変形例について説明する。
先の実施例においては、プラズマ用電極に供給する電力をゼロワットから定常プロセス時の電力まで徐々に増加させたが、これに限定されず、少なくとも2段階以上の複数段階に分けて供給電力を増加させるようにしてもよい。
ここではゼロワットから定常プロセス時の電力まで2段階に分けて電力を増加させる場合を例にとって説明する。
すなわち、この変形例では、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に定常プロセス時の電力よりも少ない電力を前記プラズマ用電極に供給すると共に前記処理容器内へは定常プロセス時の流量よりも少ない流量の前記原料ガスを供給して所定の時間だけプラズマ処理を行うようにした第1工程と、前記第1工程の終了後に前記プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に前記原料ガスの流量を定常プロセス時の流量へ増加させてプラズマ処理を行うようにした第2工程とよりなる。
【0036】
すなわち、ここでは定常プロセス時の電力は350ワットなので、第1工程ではこれより少ない電力、例えば100ワットを一気にプラズマ用電極(シャワーヘッド)に供給し、これと同時に原料ガス、すなわちTiCl4 ガスを定常プロセス時の流量、例えば4.6sccmよりも少ない流量、例えば1.5sccmに設定して短い所定の時間、例えば10秒程度だけプラズマ成膜処理を行う。尚、この間は、他のガス種に関しては定常プロセス時と同じ流量のガスを流す。
【0037】
次に、第2工程では、プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に、原料ガスの流量も定常プロセス時の流量へ増加させる。この場合、第2工程においてプラズマ用電極への供給電力を増加する際、定常プロセス時の電力へ一気に増加させるようにしてもよいし、これに代えて、ある程度の短い時間で直線的に、或いは段階的に増加させてもよい。
ここで、この変形例の流れを、図4に示すフローチャートも参照して説明する。
【0038】
まず、処理容器22内へH2 ガス、Arガスと共に原料ガスであるTiCl4 ガスを供給する(S1)。この際、上述したように、この原料ガスを定常プロセス時の流量、例えば4.6sccmより少ない流量、例えば1.5sccmで供給する。そして、これと同時に、プラズマ用電極であるシャワーヘッド38と載置台34との間にプラズマ用の電力を供給し、プラズマを立ててプラズマ処理、すなわちプラズマ成膜処理(プラズマCVD)を行ってTi膜を堆積する(S2)。この際、上述したように、供給する電力は、定常プロセス時の電力、例えば350ワットよりも少ない電力、例えば100ワットに設定する。すなわち、この100ワットの電力を、一気にプラズマ用電極に供給する。そして、この第1工程を所定の時間、例えば10秒程度の間、継続して行う(S3)。
【0039】
このようにして、第1工程が終了したならば、第2工程へ移行する。すなわち、ここでは先の原料ガスの流量を増加させて定常プロセス時の流量、例えば4.6sccmまで増加する。これと同時に、プラズマ用電力の供給量も増加させて定常プロセス時の電力、例えば350ワットに設定する(S4)。
ここで、プラズマ用の供給電力を定常プロセス時の電力まで増加する場合、一気に増加させてもよいし、ある程度の短い時間、例えば数秒間をかけて直線的に、或いは段階的に増加させるようにしてもよい。そして、このような状態で、所定の時間だけ成膜処理を行ったならば、第2工程を終えて(S5)、全体の処理を終了する。この変形例の場合にも、先の実施例と同様な作用効果を発揮でき、すなわち、膜厚等のプラズマ処理の面内均一性を高く維持しつつチャージアップダメージの発生を抑制することができる。
【0040】
ここでシャワーヘッド38への供給電力や原料ガスの流量をプロセス途中で変化させた結果、Ti膜の面内均一性を低下させる恐れが生ずるので、この膜厚についての検討を行った。この結果を図5に示す。図5においては比抵抗を示しているが、比抵抗は膜厚の状態を1:1で反映しているので、比抵抗を検討することによって膜厚を知ることができる。尚、この図中には、比較例として、プラズマ用の供給電力は2段階で変化させているが、原料ガスの供給量は減少させないで当初より定常プロセス時の流量だけ流した場合のデータも示している。
【0041】
図示するように、従来方法の場合には、膜厚の偏差は1.4%であったのに対して、本発明方法の変形例の場合には、膜厚の偏差は共に4.1%であり、従来方法の場合よりもある程度増加したが許容範囲内であり、高い膜厚の面内均一性を得られることが確認できた。これに対して、比較例の場合には、膜厚の偏差は15.7%にも達してしまい、良好な特性が得られなかった。これにより、良好な膜厚の面内均一性を得るためには、第1工程で、プラズマ用供給電力のみならず、原料ガスの供給量も共に減少させる必要があることを、確認することができた。
【0042】
上記プラズマ処理装置20では、上部電極であるシャワーヘッド38にプラズマ用の高周波電圧を印加する場合を例にとって説明したが、これに限定されず、下部電極である載置台34側にプラズマ用の高周波電圧を印加する装置、或いは上下の両電極に高周波電圧を印加する装置にも本発明方法を適用することができる。また、磁界や電界を併用したプラズマ処理装置等にも本発明方法を適用することができる。
更には、ここではTi膜をプラズマCVDにより成膜する場合を例にとって説明したが、他の金属膜、或いは絶縁膜を成膜する場合のみならず、プラズマ改質処理(例えば窒化処理)、プラズマエッチング処理等の他のプラズマ処理にも本発明方法を適用することができる。
【0043】
<第2の発明>
次に、第2の発明について説明する。
この第2の発明では、例えばシリコン基板よりなる半導体ウエハWの表面に各種の膜を堆積する際に、その一部の膜の成膜時に先に説明した第1の発明の方法を用いて、剥がれの発生のみならず、チャージアップダメージの発生を抑制するようにしている。図6はバリヤメタルとしてTiN膜を用いた時の成膜方法の一例を示すフローチャートである。
ここではシリコン基板よりなる半導体ウエハ上に形成した素子に、コンタクトとしてNiSi膜を用い、またバリヤメタルとしてTiN膜を用いる場合を例にとって説明する。ここでの成膜プロセスの一部は、先に説明した図7(A)〜図7(D)に示す工程と全く同じである。すなわちまず、図6(A)において、被処理体としての半導体ウエハWは例えばシリコン基板よりなり、このシリコン基板よりなる半導体ウエハWの表面全体には、これを覆うようにして例えばSiO2 よりなる絶縁層2が形成されている。そして、この絶縁層2は、パターン化されて例えばコンタクトホールのようなホール4が形成されており、このホール4の底部には、シリコン基板の表面であるシリコン部分6が露出している。上記ホール4がビアホール等の場合もある。
【0044】
そして、図6(B)に示すように上記ウエハWの表面に、例えばスパッタを用いて金属膜として例えばNi膜8を形成する(Ni膜形成工程:金属膜形成工程)。この場合、ホール4の底部に堆積したNi膜は、この下地層のシリコン部分6の表面との境界部分にて自然に反応して金属シリサイドとして例えばNiSiよりなるNiSi混合層(金属シリサイド層)10が自然発生的に形成される。ここでこのNiSi混合層10は、温度が例えば600℃より高くなると結晶構造が変化してその電気抵抗が急激に増加してコンタクト抵抗が高くなってしまう。従って、この図6(B)に示す工程より以後の全ての工程(図6(C)〜図6(G))では、上記NiSi混合層10が600℃よりも高い高温に晒されることを防止するために、各プロセス温度を600℃以下に設定して各処理を行う。
【0045】
次に、図6(C)に示すように、例えばAPMとSPMを用いてエッチングすることにより、上記NiSi混合層10を残して上記Ni膜8を除去する(Ni膜除去工程)。
次に、図6(D)に示すように、プラズマ処理として例えばプラズマCVDを行うことによって、上記半導体ウエハWの表面全体にTi膜12を形成する(Ti膜形成工程)。この時、例えば原料ガスとしてはTiCl4 を用い、その他にH2 ガス、Arガス等を用いる。この場合、ホール4の底部にもTi膜が形成されることになり、このTi膜とホール4の底部のNiSi混合層10との境界部分にて自然に反応してNiTiSiよりなるNiTiSi混合層(チタン含有金属シリサイド混合層)14が自然発生的に形成される。そして、このTi成膜処理を行う際は、先に説明した図1に示すようなプラズマ処理装置2を用い、先に説明した第1の発明の方法を用いて行う。これにより、このプラズマ成膜時にチャージアップダメージが発生することを大幅に抑制することができる。
【0046】
次に、図6(E)に示すように、同じプラズマ処理装置2内にてプラズマを用いないでTi膜をエッチングにて除去する(Ti膜除去工程)。この場合、上記NiTiSi混合層14はエッチングの選択性があることから除去されることなく残留する。
このエッチング処理では、プラズマ処理装置2の開閉スイッチ72を開いて高周波電源70の供給を断つことによりプラズマを用いず、エッチングガスとしてはTiCl4 ガスのみを処理容器22内へ供給する。この時のプロセス条件は、例えばウエハWの温度が350〜500℃の範囲内、プロセス圧力が665Pa(≒5Torr)程度、TiCl4 ガスの流量は最大30sccm程度である。これにより、上述したように下地と反応したNiTiSi混合層14を除くTi膜12をエッチングして除去することが可能となる。
【0047】
次に、図6(F)に示すように、例えば原料ガスとしてTiCl4 を用い、これと共に還元ガスとしてNH3 等を用いて熱CVD処理を施すことによって表面全体にTiN膜16を形成する(TiN膜形成工程)。この場合にも、プラズマを用いないで、引き続き上記プラズマ処理装置20内で成膜処理を行う。これによりホール4の底部にはTiN膜16よりなるバリヤメタルが形成されることになる。
次に、図6(G)に示すように、例えばWF6 とH2 等とを用いて熱CVD処理を施すことにより、上記ホール4内を埋め込みつつウエハWの表面全体にタングステン膜よりなる配線層18を形成する。この配線層18をAl等の他の金属で形成してもよい。その後は、この配線層18をパターンエッチングすることにより所定の配線パターンを形成することになる。
このように、従来方法の場合に形成されたCl含有のTiN膜12A(図7(E)参照)を、本発明方法では形成する必要がないので、この結果、例えば500℃以下の低温で処理を行っても膜剥がれや腐食が発生することがなく、電気的特性の良好なコンタクトを得ることが可能となる。
【0048】
また上記実施例では、図6(E)に示すTi膜除去工程の後に、直ちに図6(F)に示すTiN膜形成工程へ移行したが、これに限定されず、上記図6(E)に示すTi膜除去工程においてTi膜が完全にエッチングできなくて、これが僅かに残留することも予測されるので、このTi膜除去工程の後に、残留する恐れのある金属膜、すなわち残留Ti膜を窒化処理して密着性を増すためのプラズマ窒化処理を行うようにしてもよい。このプラズマ窒化処理は、前述したように、プラズマ処理装置2内にてプラズマを用い、且つ先に説明した本発明の第1の発明方法を用いて行えばよい。
また上記各実施例においては、コンタクトとしてNiSi膜を用いたが、これに限定されず、例えばCoSi膜、PtSi膜等の金属シリサイド膜を用いることも可能である。
尚、以上の各実施例で説明した各プロセス条件は、単に一例を示したに過ぎず、これに限定されないのは勿論である。
ここでは被処理体として、シリコン基板を用いて説明したが、これに限定されず、表面にシリコン層などを形成したLCD基板、ガラス基板にも本発明方法を適用できるのは勿論である。
【0049】
【発明の効果】
以上説明したように、本発明のプラズマ処理方法によれば、次のように優れた作用効果を発揮することができる。
請求項1から3に規定する発明によれば、プラズマ処理を開始する際に、プラズマ用電極へ供給する電力を、一気に大電力を供給しないで徐々に増加するようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することができる。
請求項4から8に規定する発明によれば、プラズマ処理を開始する際に、第1工程ではプラズマ用電極へは定常プロセス時の電力よりも少ない電力を供給すると共に、原料ガスも定常プロセス時の流量よりも少ない流量に設定して所定の時間だけプラズマ処理を行い、次に第2工程で電力及びガス流量共に定常プロセス時の電力及び流量までそれぞれ増加させてプラズマ処理を行うようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することができる。
本発明の関連技術によれば、例えばバリヤメタルを形成する際に、Cl元素を含むTi膜をエッチングにより除去するようにしたので、バリヤメタル中にCl元素を含むTi膜が介在しなくなり、この結果、膜の剥がれが発生することを大幅に抑制することができる。
【図面の簡単な説明】
【図1】本発明方法を実施するプラズマ処理装置の一例を示す構成図である。
【図2】プラズマ用電極へ供給する電力とチャージアップ電圧との関係を説明するためのグラフである。
【図3】半導体ウエハ上の比抵抗の分布を示す図である。
【図4】本発明方法のフローチャートを示す図である。
【図5】半導体ウエハ上の比抵抗の分布を示す図である。
【図6】バリヤメタルとしてTiN膜を用いた時の成膜方法の一例を示すフローチャートである。
【図7】シリコン基板よりなる半導体ウエハ上に形成した素子にバリヤメタルとしてTiN膜を用いる場合のフローチャートである。
【符号の説明】
2 絶縁層
4 ホール
6 シリコン部分
8 Ni膜
10 NiSi混合層
12 Ti膜
12A TiN膜
14 NiTiSi混合層
16 TiN膜
18 配線層
20 プラズマ処理装置
22 処理容器
34 載置台(プラズマ用電極)
38 シャワーヘッド(プラズマ用電極)
70 高周波電源(プラズマ発生用電源)
W 半導体ウエハ(被処理体)
Claims (8)
- 真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、
前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に前記プラズマ用電極へ供給する電力を徐々に増加するようにしたことを特徴とするプラズマ処理方法。 - 前記プラズマ用電極へ供給される電力の増加傾向は、前記被処理体に対してチャージアップダメージが生じないように直線状、階段状、上向きに凸となる円弧形状、下向きに凸となる円弧形状の内のいずれか1つの状態の増加傾向になるように設定されていることを特徴とする請求項1記載のプラズマ処理方法。
- 前記所定の電力の最大値は350ワットであり、前記プラズマ処理の開始時に前記プラズマ用電極に供給する電力をゼロワットから350ワットまで5秒間以上かけて略直線的に増加させることを特徴とする請求項1または2記載のプラズマ処理方法。
- 真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成すると共に、前記処理容器内に原料ガスを供給し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、
前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に定常プロセス時の電力よりも少ない電力を前記プラズマ用電極に供給すると共に前記処理容器内へは定常プロセス時の流量よりも少ない流量の前記原料ガスを供給して所定の時間だけプラズマ処理を行うようにした第1工程と、
前記第1工程の終了後に前記プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に前記原料ガスの流量を定常プロセス時の流量へ増加させてプラズマ処理を行うようにした第2工程と、
を有することを特徴とするプラズマ処理方法。 - 前記定常プロセス時の電力よりも少ない電力は、定常プロセス時の電力の2/7以下であり、且つ前記定常プロセス時の流量よりも少ない流量は、定常プロセス時の流量は15/46以下であることを特徴とする請求項4記載のプラズマ処理方法。
- 前記プラズマ処理は、前記被処理体の表面に薄膜を形成するプラズマ成膜処理であることを特徴とする請求項1乃至5のいずれかに記載のプラズマ処理方法。
- 前記薄膜は金属膜であることを特徴とする請求項6記載のプラズマ処理方法。
- 前記金属膜はTi膜であることを特徴とする請求項7記載のプラズマ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207210A JP3951976B2 (ja) | 2003-08-11 | 2003-08-11 | プラズマ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207210A JP3951976B2 (ja) | 2003-08-11 | 2003-08-11 | プラズマ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007057889A Division JP4650440B2 (ja) | 2007-03-07 | 2007-03-07 | 成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064017A JP2005064017A (ja) | 2005-03-10 |
JP3951976B2 true JP3951976B2 (ja) | 2007-08-01 |
Family
ID=34363768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003207210A Expired - Fee Related JP3951976B2 (ja) | 2003-08-11 | 2003-08-11 | プラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3951976B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070104253A (ko) * | 2006-04-21 | 2007-10-25 | 동경 엘렉트론 주식회사 | Ti 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체 |
KR100886989B1 (ko) * | 2006-04-21 | 2009-03-04 | 도쿄엘렉트론가부시키가이샤 | Ti 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체 |
JP4470970B2 (ja) | 2007-07-31 | 2010-06-02 | 東京エレクトロン株式会社 | プラズマ処理装置 |
JP2010111888A (ja) * | 2008-11-04 | 2010-05-20 | Tokyo Electron Ltd | Ti膜の成膜方法および成膜装置、ならびに記憶媒体 |
JP6195528B2 (ja) * | 2014-02-19 | 2017-09-13 | 東京エレクトロン株式会社 | プラズマ処理装置及びその運転方法 |
JP6862291B2 (ja) | 2017-06-16 | 2021-04-21 | 株式会社小糸製作所 | 車両用灯具 |
JP2019009305A (ja) | 2017-06-26 | 2019-01-17 | 東京エレクトロン株式会社 | プラズマ処理装置 |
-
2003
- 2003-08-11 JP JP2003207210A patent/JP3951976B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005064017A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7484513B2 (en) | Method of forming titanium film by CVD | |
KR100960162B1 (ko) | 성막 처리 방법 | |
US20100047472A1 (en) | Film forming method | |
US20070000870A1 (en) | Plasma processing method | |
US20090071404A1 (en) | Method of forming titanium film by CVD | |
WO2010087362A1 (ja) | 成膜方法及びプラズマ成膜装置 | |
TWI726837B (zh) | Ti膜之成膜方法 | |
JP3951976B2 (ja) | プラズマ処理方法 | |
JP5083173B2 (ja) | 処理方法及び処理装置 | |
JP4151308B2 (ja) | 処理装置のガス導入方法 | |
JP5004432B2 (ja) | 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体 | |
JP2011100962A (ja) | 成膜方法及びプラズマ処理装置 | |
KR101302819B1 (ko) | Ti막의 성막 방법 | |
JP2004197219A (ja) | 成膜方法 | |
JP4650440B2 (ja) | 成膜方法 | |
JP2007270309A (ja) | プラズマ処理装置 | |
TWI515326B (zh) | Film forming method and plasma film forming device | |
JP2004158828A (ja) | 成膜方法 | |
JP3767429B2 (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置 | |
JP4543611B2 (ja) | プリコート層の形成方法及び成膜方法 | |
JPH11204457A (ja) | CVD−Ti膜の成膜方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3951976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160511 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |