JP3951137B2 - 配線基板の製造方法及び電子デバイスの製造方法 - Google Patents

配線基板の製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP3951137B2
JP3951137B2 JP2004028116A JP2004028116A JP3951137B2 JP 3951137 B2 JP3951137 B2 JP 3951137B2 JP 2004028116 A JP2004028116 A JP 2004028116A JP 2004028116 A JP2004028116 A JP 2004028116A JP 3951137 B2 JP3951137 B2 JP 3951137B2
Authority
JP
Japan
Prior art keywords
surfactant
substrate
catalyst
region
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004028116A
Other languages
English (en)
Other versions
JP2005223062A (ja
Inventor
栄道 降旗
里至 木村
実 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004028116A priority Critical patent/JP3951137B2/ja
Priority to US11/050,252 priority patent/US7604835B2/en
Publication of JP2005223062A publication Critical patent/JP2005223062A/ja
Application granted granted Critical
Publication of JP3951137B2 publication Critical patent/JP3951137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073Multistep pretreatment
    • C23C18/2086Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/285Sensitising or activating with tin based compound or composition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Description

本発明は、配線基板の製造方法及び電子デバイスの製造方法に関する。
フレキシブル基板に配線を形成する方法として、サブトラクティブ法やアディティブ法が知られている。サブトラクティブ法では、フレキシブル基板の全面に金属層を形成し、金属層上にフォトレジストをパターニングして形成し、フォトレジストをバリヤとして金属層をエッチングする。アディティブ法では、フレキシブル基板上にフォトレジストをパターニングして形成し、フォトレジストからの開口部にめっき処理によって金属層を析出させる。
これらの方法によれば、フォトレジストを最終的に除去する点、さらにサブトラクティブ法では金属層の一部を除去する点において、資源及び材料の消費が課題となっていた。また、フォトレジストの形成及び除去工程が必要となるので、製造工程数が多いことが課題となっていた。さらに、配線の寸法精度がフォトレジストの解像度に依存するため、より高精度の配線を形成するには限界があった。
本発明の目的は、必要な部分のみに金属層を析出させるとともに、簡単な製造プロセスで配線を形成することにある。
特開平10−65315号公報
(1)本発明に係る配線基板の製造方法は、
(a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
(b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
(c)前記第2の界面活性剤に触媒を設けること、
(d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、
を含む。本発明によれば、界面活性剤を2層構造(積層及び置換の形態を含む)にすることによって、触媒をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
(2)本発明に係る配線基板の製造方法は、
(a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
(b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
(c)前記第1の界面活性剤に触媒を設けること、
(d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第2の領域に沿って形成すること、
を含む。本発明によれば、界面活性剤を2層構造(積層及び置換の形態を含む)にすることによって、触媒をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
(3)この配線基板の製造方法において、
前記(b)工程で、液滴吐出方式を適用することによって、前記第2の界面活性剤を前記第1の領域に設けてもよい。これによれば、第2の界面活性剤を選択的に設けることができ、レジスト層などでマスクを形成する必要もないので、製造プロセスが簡単である。
(4)この配線基板の製造方法において、
前記液滴吐出方式はインクジェット方式であってもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク(第2の界面活性剤)を無駄なく経済的に設けることができる。
(5)この配線基板の製造方法において、
前記(b)工程で、印刷方式を適用することによって、前記第2の界面活性剤を前記第1の領域に設けてもよい。これによって、第2の界面活性剤を選択的に設けることができる。
(6)この配線基板の製造方法において、
前記(a)工程で、前記第1の界面活性剤として、カチオン系界面活性剤を使用し、
前記(b)工程で、前記第2の界面活性剤として、アニオン系界面活性剤を使用してもよい。これによれば、第1及び第2の界面活性剤によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
(7)この配線基板の製造方法において、
前記(a)工程で、前記第1の界面活性剤として、アニオン系界面活性剤を使用し、
前記(b)工程で、前記第2の界面活性剤として、カチオン系界面活性剤を使用してもよい。これによれば、第1及び第2の界面活性剤によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
(8)この配線基板の製造方法において、
前記(c)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させてもよい。
(9)この配線基板の製造方法において、
前記(c)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させてもよい。
(10)本発明に係る電子デバイスの製造方法は、
上記配線基板の製造方法を含み、
集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む。本発明によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1(A)〜図6(B)は、本発明の第1の実施の形態に係る配線基板の製造方法を示す図である。本実施の形態では、無電解めっきを適用して配線基板を製造する。図1(A)〜図2(B)は無電解めっきの各工程を説明する図であり、図4(A)〜図5(B)は無電解めっきの各工程における基板を模式的に示す図である。
基板(シート)10はフレキシブル基板であってもよい。フレキシブル基板として、FPC(Flexible Printed Circuit)と呼ばれるものや、COF(Chip On Film)用基板又はTAB(Tape Automated Bonding)用基板を使用してもよい。基板10は、有機系材料(例えば樹脂)で形成されている。基板10として、ポリイミド基板又はポリエステル基板を使用してもよい。基板10は有機質の原子間結合を含む。基板10は、C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合の少なくともいずれか1つを有していてもよい。基板10は、少なくともC=C結合を有していてもよい。本実施の形態では、基板10の一方の面に配線を形成する。あるいは、基板10の両方の面に配線を形成してもよい。基板10は、第1及び第2の領域12,14を有する(図1(C)及び図4(C)参照)。第1及び第2の領域12,14は、基板10における配線形成面の領域である。
図1(A)及び図4(A)に示すように、まず、基板10の表面の汚れを洗浄(クリーニング)してもよい。洗浄方法として、酸、アルカリ、有機溶剤又は水などの洗浄液16に基板10を浸漬させてもよい。具体的には、洗浄液16として、塩酸系の溶液やIPAなどのアルコール類を使用してもよい。有機系材料の場合、図4(A)に示すように、基板10の表面電位(液中表面電位)は負電位であることが多い。あるいは、基板10として、その表面電位が正電位のものを使用してもよい。必要があれば、基板10の表面粗化処理を行ってもよい。洗浄処理及び表面粗化処理によって、金属層(配線)の密着性の向上を図ることができる。
図1(B)及び図4(B)に示すように、基板10の第1及び第2の領域12,14に第1の界面活性剤18を設ける。基板10の一方の面の全部に第1の界面活性剤18を設けてもよい。本実施の形態では、第1の界面活性剤18は陽イオン化する性質を有する。第1の界面活性剤18として、カチオン系界面活性剤(カチオン界面活性剤及びそれと同等の性質を有するもの)を使用してもよい。基板10の表面電位が負電位である場合、カチオン系界面活性剤を使用すると、基板10の表面の負電位を中和又は正電位に反転させることができる。また、基板10の表面電位が正電位である場合、カチオン系界面活性剤を使用すると、基板10の表面の汚れなどによる電位の不均一性を改善し、安定した正電位面を形成することができる。
図1(B)に示す例では、基板10を界面活性剤溶液20に浸漬させる。具体的には、基板10を、アルキルクロライド系のカチオン界面活性剤溶液に室温下で30秒〜3分ほど浸漬させた後、純水で水洗する。その後、基板10を室温雰囲気下において十分に乾燥させる。
図1(C)及び図4(C)に示すように、基板10の第1の領域12に第2の界面活性剤22を設ける。第2の界面活性剤22は第2の領域14には設けない。第2の界面活性剤22は、製造過程において第2の領域14に全く付着させなくてもよい。これによれば、第2の界面活性剤22を第2の領域14に付着させた場合の除去工程を省略することができ、製造プロセスの簡略化を図ることができる。また、第2の領域14において第2の界面活性剤22を除去するときに、第1の界面活性剤18までも除去するのを防ぐことができる。したがって、第1の界面活性剤18を確実に残すことができ、後述するように第1及び第2の界面活性剤18,22によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
なお、第2の界面活性剤22は、第1の界面活性剤18から置換してもよいし(図4(C)参照)、第1の界面活性剤18上に積層してもよい。第1の領域12では、第2の界面活性剤22が最表面に配置される。
本実施の形態では、第1の領域12は金属層(配線)が形成される領域であり、所定のパターン形状をなしている。第2の領域14は、基板10の面における第1の領域12の反転形状をなす。
本実施の形態では、第2の界面活性剤22は陰イオン化する性質を有する。第2の界面活性剤22として、アニオン系界面活性剤(アニオン界面活性剤及びそれと同等の性質を有するもの)を使用してもよい。その場合、基板10の表面電位は、第1の領域12が中和状態又は負電位となり、第2の領域14が正電位となる。
図1(C)に示す例では、液滴吐出方式を適用することによって、第2の界面活性剤22を選択的に設ける。すなわち、液滴(第2の界面活性剤22)を、液滴吐出部24から基板10の表面に直接的に所定のパターン形状になるように吐出させる。これによれば、第2の界面活性剤22を選択的に設けることができ、レジスト層などでマスクを形成する必要もないので、製造プロセスが簡単である。液滴は、少なくとも一部に第2の界面活性剤22を含み、例えば第2の界面活性剤22をコアとし、その表面が樹脂(接着材料)などでコーティングされていてもよい。あるいは、液滴は、第2の界面活性剤22のみから構成されていてもよい。液滴吐出方式は、インクジェット方式であってもよいし、ディスペンサ塗布方式であってもよく、液滴を吐出する形態であれば限定されない。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク(第2の界面活性剤22)を無駄なく経済的に設けることができる。インクジェットヘッドとしては、圧電素子を用いたピエゾジェットタイプ、あるいは、エネルギー発生素子として電気熱変換体を用いたバブルジェット(登録商標)タイプなどを使用することができる。
変形例として、図3に示すように、印刷方式(例えばスクリーン印刷方式)を適用することによって、第2の界面活性剤22を選択的に設けてもよい。詳しくは、基板10上に、第1の領域12に重なる部分に開口を有するマスク26を配置し、マスク26上のインク(第2の界面活性剤22)をスキージ28で広げて、マスク26の開口にインクを充填させてもよい。なお、第2の界面活性剤22の選択的に設ける手段は上述には限定されない。
図2(A)及び図5(A)に示すように、第2の界面活性剤22に触媒(めっき触媒)30を設ける。触媒30は、無電解めっき液において金属層(めっき層)の析出を誘発するものであり、例えばパラジウムであってもよい。触媒30には、接着用の樹脂が含まれていなくてもよい。触媒30は、第1の界面活性剤18(第2の領域14)には設けられない。
図2(A)に示す例では、基板10を、正の電荷を持つ塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液32に浸漬させる。こうして、第2の界面活性剤22(アニオン系界面活性剤)にパラジウムを析出させることができる。なお、基板10をこの触媒液32に1分〜5分浸漬した後、純水で水洗してもよい。
図2(B)及び図5(B)に示すように、触媒30に金属層34を析出させる。触媒30は第2の界面活性剤22上に設けられ、第2の界面活性剤22は第1の領域12に沿って露出するので、金属層34を第1の領域12に沿ったパターン形状に形成することができる。金属層34は1層から形成してもよいし、複数層から形成してもよい。金属層34の材料は限定されないが、例えば、Ni、Au、Ni+Au、Cu、Ni+Cu、Ni+Au+Cuのいずれかであってもよい。析出させる金属層34の材料に応じて触媒を選択すればよい。
図2(B)に示す例では、硫酸ニッケル六水和物が主体のめっき液36(温度80℃)に基板10を1分〜3分程度浸漬し、0.1〜0.2μm程度の厚みのニッケル層を形成する。あるいは、塩化ニッケル六水和物が主体のめっき液(温度60℃)に基板10を3分〜10分程度浸漬し、0.1〜0.2μm程度の厚みのニッケル層を形成してもよい。本実施の形態によれば、触媒30が第1の領域12に沿って設けられているので、レジスト層などでマスクを形成しなくても、金属層34を基板10の第1の領域12に沿って選択的に形成することができる。
こうして、金属層34からなる配線を第1の領域12に沿って形成することができる。本実施の形態に係る配線基板は、基板10と、金属層(配線)34と、を含む。基板10に複数の配線を形成し、1つの配線パターンを形成してもよい。
本実施の形態によれば、界面活性剤を2層構造(積層及び置換の形態を含む)にすることによって、触媒30をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層34を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
図6(A)及び図6(B)は本実施の形態の変形例を示す図であり、本変形例では、図4(A)〜図4(C)に示すように第1及び第2の界面活性剤18,22を設けた後、第1の界面活性剤18に触媒38を設ける。すなわち、第1の界面活性剤18のうち第2の界面活性剤22から露出する部分(第2の領域14に対応する部分(図4(C)参照))に、触媒38を設ける。触媒38は、第2の界面活性剤22(第1の領域12)には設けられない。本変形例では、第2の領域14は金属層(配線)が形成される領域であり、所定のパターン形状をなしている。
例えば、基板10を、錫−パラジウムを含む触媒液に浸漬させる。具体的には、基板10をPH1付近の錫−パラジウムコロイド触媒液で室温30秒〜3分浸漬させ、充分に水洗する。錫−パラジウムコロイド粒子は、負の電荷を持ち、第1の界面活性剤18(カチオン系界面活性剤)に吸着される。その後、触媒活性化のために、基板10をホウフッ化酸を含む溶液に室温で30秒〜3分浸漬した後、水洗する。こうすることで、錫コロイド粒子を除去して、パラジウムのみを第1の界面活性剤18(カチオン系界面活性剤)に析出させることができる。
その後、図6(B)に示すように、触媒38に金属層40を析出させる。触媒38は第1の界面活性剤18上に設けられ、第1の界面活性剤18は第2の領域14に沿って露出するので、金属層40を第2の領域14に沿ったパターン形状に形成することができる。金属層の形成方法の詳細は、上述した通りである。
図7は、本実施の形態に係る電子デバイスの製造方法を説明するための図であり、詳しくは、配線基板を有する電子デバイスの一例が示されている。
配線基板1には、所定のパターン形状をなす金属層(図7では省略)が形成されている。集積回路を有する半導体チップ42を配線基板1に(例えばフェースダウン)実装してもよい。半導体チップ42(集積回路)は、金属層に電気的に接続されている。こうして、半導体チップ42と、配線基板1と、を含む半導体装置3を製造してもよい。その後、配線基板1(又は半導体装置3)を回路基板44に電気的に接続する。こうして、電子デバイスを製造することができる。なお、配線基板1は図7の矢印に示すように屈曲させてもよい。
回路基板44が電気光学パネルである場合、電子デバイスは電気光学装置である。電気光学装置は、液晶装置、プラズマディスプレイ装置、エレクトロルミネセンスディスプレイ装置などであってもよい。本実施の形態によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
(第2の実施の形態)
図8(A)〜図10(B)は、本発明の第2の実施の形態に係る配線基板の製造方法を示す図である。
図8(A)に示すように基板10を用意し、図8(B)に示すように基板10の第1及び第2の領域12,14(図8(C)参照)に第1の界面活性剤50を設ける。基板10の一方の面の全部に第1の界面活性剤50を設けてもよい。本実施の形態は、第1の界面活性剤50は陰イオン化する性質を有する。第1の界面活性剤50として、アニオン系界面活性剤を使用してもよい。基板10の表面電位が正電位である場合、アニオン系界面活性剤を使用すると、基板10の表面の正電位を中和又は負電位に反転させることができる。また、基板10の表面電位が負電位である場合、アニオン系界面活性剤を使用すると、基板10の表面の汚れなどによる電位の不均一性を改善し、安定した負電位面を形成することができる。
具体的には、基板10をアニオン界面活性剤溶液に室温下で30秒〜3分ほど浸漬させた後、純水で水洗する。その後、基板10を室温雰囲気下において充分に乾燥させる。
図8(C)に示すように、基板10の第1の領域12に第2の界面活性剤52を設ける。第2の界面活性剤52を設ける工程の詳細は第1の実施の形態で説明した通りであり、液滴吐出方式(例えばインクジェット方式)を適用してもよいし、印刷方式(例えばスクリーン印刷方式)を適用してもよい。ただし、本実施の形態では、第2の界面活性剤52は陽イオン化する性質を有する。第2の界面活性剤52として、カチオン系界面活性剤を使用してもよい。その場合、基板10の表面電位は、第1の領域12が中和状態又は正電位となり、第2の領域14が負電位となる。
図9(A)に示すように、第1の界面活性剤50に触媒54を設ける。すなわち、第1の界面活性剤50のうち第2の界面活性剤52から露出する部分(第2の領域14に対応する部分(図8(C)参照))に、触媒54を設ける。触媒54は、第2の界面活性剤52(第1の領域12)には設けられない。本実施の形態では、第2の領域14は金属層(配線)が形成される領域であり、所定のパターン形状をなしている。触媒を得るために、基板10を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬させてもよい。具体的には、第1の実施の形態において説明した通りである。
その後、図9(B)に示すように、触媒54に金属層56を析出させる。触媒54は第1の界面活性剤50上に設けられ、第1の界面活性剤50は第2の領域12に沿って露出するので、金属層56を第2の領域14に沿ったパターン形状に形成することができる。こうして、金属層56からなる配線を第2の領域14に沿って形成することができる。なお、金属層の形成方法の詳細は、第1の実施の形態で説明した通りである。
図10(A)及び図10(B)は本実施の形態の変形例を示す図であり、本変形例では、図8(A)〜図8(C)に示すように第1及び第2の界面活性剤50,52を設けた後、第2の界面活性剤52に触媒58を設ける。触媒58は、第1の界面活性剤50(第2の領域14)には設けられない。本変形例では、第1の領域12は金属層(配線)が形成される領域であり、所定のパターン形状をなしている。触媒を得るために、基板10を錫−パラジウムを含む触媒液に浸漬させてもよい。具体的には、第1の実施の形態の変形例において説明した通りである。
その後、図10(B)に示すように、触媒58に金属層60を析出させる。触媒58は、第2の界面活性剤52上に設けられ、第2の界面活性剤52は第1の領域12に沿って露出するので、金属層60を第1の領域12に沿ったパターン形状に形成することができる。金属層の形成方法の詳細は、上述した通りである。なお、本実施の形態(変形例を含む)のその他の詳細及び効果は、第1の実施の形態で説明した通りである。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(C)は、本発明の第1の実施の形態に係る配線基板の製造方法を示す図である。 図2(A)及び図2(B)は、本発明の第1の実施の形態に係る配線基板の製造方法を示す図である。 図3は、本発明の第1の実施の形態の変形例に係る配線基板の製造方法を示す図である。 図4(A)〜図4(C)は、本発明の第1の実施の形態に係る配線基板の製造方法を示す図である。 図5(A)及び図5(B)は、本発明の第1の実施の形態に係る配線基板の製造方法を示す図である。 図6(A)及び図6(B)は、本発明の第1の実施の形態の変形例に係る配線基板の製造方法を示す図である。 図7は、本発明の第1の実施の形態に係る電子デバイスを示す図である。 図8(A)〜図8(C)は、本発明の第2の実施の形態に係る配線基板の製造方法を示す図である。 図9(A)及び図9(B)は、本発明の第2の実施の形態に係る配線基板の製造方法を示す図である。 図10(A)及び図10(B)は、本発明の第2の実施の形態の変形例に係る配線基板の製造方法を示す図である。
符号の説明
1…配線基板 3…半導体装置 10…基板 12…第1の領域 14…第2の領域
16…洗浄液 18…第1の界面活性剤 20…界面活性剤溶液
22…第2の界面活性剤 24…液滴吐出部 26…マスク 28…スキージ
30…触媒 32…触媒液 34…金属層 38…触媒 40…金属層
42…半導体チップ 44…回路基板 50…第1の界面活性剤
52…第2の界面活性剤 54…触媒 56…金属層 58…触媒 60…金属層

Claims (10)

  1. (a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
    (b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
    (c)前記第2の界面活性剤に触媒を設けること、
    (d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、を含み、
    前記第1の界面活性剤として、カチオン系界面活性剤を使用し、
    前記第2の界面活性剤として、アニオン系界面活性剤を使用する、配線基板の製造方法。
  2. (a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
    (b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
    (c)前記第2の界面活性剤に触媒を設けること、
    (d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第1の領域に沿って形成すること、を含み、
    前記第1の界面活性剤として、アニオン系界面活性剤を使用し、
    前記第2の界面活性剤として、カチオン系界面活性剤を使用する、配線基板の製造方法。
  3. (a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
    (b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
    (c)前記第1の界面活性剤に触媒を設けること、
    (d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第2の領域に沿って形成すること、を含み、
    前記第1の界面活性剤として、カチオン系界面活性剤を使用し、
    前記第2の界面活性剤として、アニオン系界面活性剤を使用する、配線基板の製造方法。
  4. (a)基板の第1及び第2の領域に第1の界面活性剤を設けること、
    (b)前記基板の前記第1の領域に第2の界面活性剤を設けること、
    (c)前記第1の界面活性剤に触媒を設けること、
    (d)前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第2の領域に沿って形成すること、を含み、
    前記第1の界面活性剤として、アニオン系界面活性剤を使用し、
    前記第2の界面活性剤として、カチオン系界面活性剤を使用する、配線基板の製造方法。
  5. 請求項1から4のいずれかにおいて、
    前記(b)工程で、液滴吐出方式を適用することによって、前記第2の界面活性剤を前記第1の領域に設ける、配線基板の製造方法。
  6. 請求項5において、
    前記液滴吐出方式はインクジェット方式である、配線基板の製造方法。
  7. 請求項1から4のいずれかにおいて、
    前記(b)工程で、印刷方式を適用することによって、前記第2の界面活性剤を前記第1の領域に設ける、配線基板の製造方法。
  8. 請求項1から7のいずれかにおいて、
    前記(c)工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させる、配線基板の製造方法。
  9. 請求項1から7のいずれかにおいて、
    前記(c)工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させる、配線基板の製造方法。
  10. 請求項1から9のいずれかに記載の配線基板の製造方法を含み、
    集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む、電子デバイスの製造方法。
JP2004028116A 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法 Expired - Fee Related JP3951137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004028116A JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法
US11/050,252 US7604835B2 (en) 2004-02-04 2005-02-03 Method for manufacturing wiring substrate and method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028116A JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2005223062A JP2005223062A (ja) 2005-08-18
JP3951137B2 true JP3951137B2 (ja) 2007-08-01

Family

ID=34805904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028116A Expired - Fee Related JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US7604835B2 (ja)
JP (1) JP3951137B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243031A (ja) 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
JP2007243034A (ja) 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
JP5819020B1 (ja) * 2015-06-01 2015-11-18 株式会社イオックス 密着性に優れる無電解めっきを施すための塗料組成物、及び無電解めっき物を製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562038A (en) * 1968-05-15 1971-02-09 Shipley Co Metallizing a substrate in a selective pattern utilizing a noble metal colloid catalytic to the metal to be deposited
US4668533A (en) * 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
US4682415A (en) * 1985-10-28 1987-07-28 U.S. Product Development Company Method of making printed circuits
US4898468A (en) * 1988-06-20 1990-02-06 Mcdonnell Douglas Corporation Sagnac distributed sensor
US5114744A (en) * 1989-08-21 1992-05-19 Hewlett-Packard Company Method for applying a conductive trace pattern to a substrate
US5021129A (en) 1989-09-25 1991-06-04 International Business Machines Corporation Multilayer structures of different electroactive materials and methods of fabrication thereof
JPH0633461B2 (ja) 1990-03-20 1994-05-02 大村塗料株式会社 無電解めっき方法及び無電解めっき用前処理剤
JPH1065315A (ja) * 1996-08-21 1998-03-06 Totoku Electric Co Ltd フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路
JP3857564B2 (ja) 2001-10-22 2006-12-13 積水化学工業株式会社 樹脂表面への導電性被膜及び導電性回路パターンの形成方法
US8133670B2 (en) * 2003-06-13 2012-03-13 Cold Spring Harbor Laboratory Method for making populations of defined nucleic acid molecules

Also Published As

Publication number Publication date
JP2005223062A (ja) 2005-08-18
US7604835B2 (en) 2009-10-20
US20050170652A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
US7987589B2 (en) Multilayer three-dimensional circuit structure and manufacturing method thereof
US8438729B2 (en) Method of producing liquid discharge head
TW200404620A (en) Process for forming a patterned thin film conductive structure on a substrate
JP3879856B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
US7585540B2 (en) Method for manufacturing wiring substrate
JP3951137B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
CN101291562B (zh) 电容器及其制造方法
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
US20050245004A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JP6082255B2 (ja) セラミックス部品及びその製造方法
JP3299431B2 (ja) インクジェットプリンタヘッドの製造方法
JPH09312471A (ja) 多層配線板及びその製造方法
JP2007331135A (ja) 電極形成方法及びインクジェットヘッドの製造方法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP2009177022A (ja) めっき膜、めっき膜の製造方法、配線基板、配線基板の製造方法
JP2005223065A (ja) 配線基板の製造方法及び電子デバイスの製造方法
CN102781637B (zh) 使用流体射束开孔的方法
JP2006161116A (ja) 無電解めっきによる電極形成方法及びインクジェットヘッドの製造方法
JPH11195723A (ja) 配線基板
JP2005223064A (ja) 配線基板の製造方法及び電子デバイスの製造方法
KR100887557B1 (ko) 연성 인쇄회로기판 제조방법
JP2005146367A (ja) 焼結セラミック上に選択的にめっきを形成する方法及びインクジェットヘッドの電極形成方法
JP2001024295A (ja) プリント配線板およびその形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees