JP3950854B2 - 低電気抵抗を有する金属含有薄層の製造方法 - Google Patents

低電気抵抗を有する金属含有薄層の製造方法 Download PDF

Info

Publication number
JP3950854B2
JP3950854B2 JP2003586916A JP2003586916A JP3950854B2 JP 3950854 B2 JP3950854 B2 JP 3950854B2 JP 2003586916 A JP2003586916 A JP 2003586916A JP 2003586916 A JP2003586916 A JP 2003586916A JP 3950854 B2 JP3950854 B2 JP 3950854B2
Authority
JP
Japan
Prior art keywords
metal
layer
grain size
conductor
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003586916A
Other languages
English (en)
Other versions
JP2005532675A (ja
Inventor
ハンス−ヨアヒム バート,
ヘルムート テフス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005532675A publication Critical patent/JP2005532675A/ja
Application granted granted Critical
Publication of JP3950854B2 publication Critical patent/JP3950854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、低電気抵抗を有する金属含有薄層の製造方法に関し、特に、Cu(銅)−導体路の半導体部品内での使用に関する。
これまで、集積半導体回路の製造に際し、各配線面において導体路を実現するために、好ましくはアルミニウム層が堆積され、パターニングされてきた。ここでは、原則的に、Al層が所定の厚さまで堆積され、続いて、従来のフォトリソグラフィおよびそれに不随するエッチング法を用いてパターニングがなされていた。
しかしながら、増大する集積密度に対応するために、特に、そのようなメタライズ層に使用するための代替材料が、ますます使用されている。そのような配線面に、例えば銅を使用することによって、アルミニウムに対して実質的に低抵抗であることに基づき、実質的に高速でかつ低消費電力で動作する集積回路が開発され得た。しかしながら、そのような他の材料の使用の際、特に銅を使用する場合においては、例えば堆積の問題および/またはエッチングの問題から生じる比較的厄介な取り扱い性が、短所となる。
そのような問題を取り除くために、例えば、図1aおよび1bに示されるダマシン技術が開発された。
図1aおよび1bは、薄い金属含有層を形成するための上記従来のダマシン技術の基本的な製造工程を説明する簡略的な工程図を示す。
図1aを参照すると、キャリア基板1は、例えば、その上方に素子層を有する半導体基板内の集積半導体回路を示し、その基板1の上に、後に形成される導体路のためのトレンチが形成された絶縁層2が存在する。次の工程において、絶縁層2の表面およびトレンチ内に、拡散バリア層3(ライナ)、および後のCu層5の成長を可能するかあるいは容易にするシード層4が形成される。
図1bによれば、続いて、例えばCMP法(化学機械的研磨)を用いて、トレンチの上方に残る層の列が除去され、さらなる拡散バリア層6がいわゆるキャップ層として形成される。
この方法によって、取り扱いが煩雑な材料を有する極微細パターニング導体路が製造され得る。しかしながら、ここで、特に0.2マイクロメータより小さい特徴寸法(feature sizes)の場合、金属含有層5内部のグレインサイズに起因する実質的な導電性の低下が不都合となる。
図2は、さらなる従来技術によって種々にパターニングされた導体路の簡略的な平面図を示す。該従来技術は、例えば、Q.T.Jiangらによる参照文献、Proceeding of 2001 IICT Conference,p.227〜229 によって知られている。この文献によれば、図2に示されたパターンに依存した再結晶化が過渡的に確認された。ここでは、パターン幅W2を有し粗くパターニングされた領域と対照的に、例えばパターン幅W1を有し微細にパターニングされた領域において、異なるグレインサイズ5Aおよび5Bを有する金属含有層が形成されている。これに関し、パターン幅W1を有し微細にパターニングされた領域は、大きなグレインサイズを有する粗くパターニングされた領域5Bと比べて、より小さいグレインサイズに起因して実質的に大きな抵抗を有する。しかしながら、ここにおいて、不都合なことは、より高温のアニール、および、より長時間のアニールによっても、微細にパターニングされた領域においては、粗くパターニングされた領域と同じ大きさのグレインサイズが生成されないことにある。それは、最大グレインサイズが、充填される構造によって幾何学的に制限されるからである。
そのため、本発明の課題は、低電気抵抗を有する金属含有薄層の製造方法を創造することにある。さらに、本発明の課題は、改善されたエレクトロマイグレーション特性を有する金属含有薄層を製造することにある。
本発明によれば、この課題は請求項1の方法によって解決される。
特に、第1のグレインサイズを有する金属含有初期層を基板上に形成することと、それに続いて、第1のグレインサイズより大きい第2のグレインサイズを有する金属含有層を生成するための該金属含有初期層の再結晶化が実施されるように、金属含有初期層内において、局所的限定加熱領域を生成するとともに移動させることによって、改善された伝導率と改善されたエレクトロマイグレーション特性とが得られる。
好ましくは、導体線が第1の方向および/または第1の方向と実質的に垂直な第2の方向に形成され、また、加熱領域の移動が、実質的に第1の方向、および/または、第2の方向に、あるいは該第1および第2の方向に対して45度の角度のもとに実行される。この方法により、通常、半導体回路内において互いに直交して配置される導体路は、各々その広がる方向に再結晶化される。それによって、拡大されたグレインサイズ、それによって低減された導電抵抗、および改善されたエレクトロマイグレーション特性が得られる。特に、加熱領域を金属含有初期層の上方において45度の角度で移動することで、再結晶化が、非常に簡単で、迅速に、そのため経済的に、あらゆる半導体モジュールおよび半導体ウェハに実現され得る。再結晶化される金属含有層の上方の上記加熱領域の移動は、この際、複数回、実施され得る。それにより、改善された再結晶結果、それによって改善された電気特性およびエレクトロマイグレーション特性が得られる。
好ましくは、局所的限定加熱領域は、扇形レーザ光、熱気体、複数の加熱ランプ、および/または加熱線によって生成される。それらは、金属含有初期層の上方を所定の速さで移動される。加熱領域の上記生成の際に、それが、例えば不活性ガス雰囲気内で行われた場合、金属含有初期層の再結晶化は、特に効果的かつ迅速に行われ得る。その際、局所的限定加熱領域は、例えばストライプ形状、あるいは点形状に形成され得る。
金属含有初期層は、5%より少ない不純物部分を含む金属合金、あるいはドープ金属を有し得る。ここで、加熱中に、不純物あるいはドーパントが表面に拡散し得、また、自己パッシベーション表面層が生成し得る。この方法において、特に導体路の製造にダマシン法を用いることによって、余分なパッシベーション工程が除去される。
特に半導体回路の形成に本方法を使用する際、局所的限定加熱領域の温度は、摂氏150度から摂氏450度までの範囲にある。それによって、電気特性は、特に、いわゆるlow−k誘電体によって不都合な影響を受けない。さらに、拡散バリア層およびシース層の使用によって、金属含有初期層の改善された結晶プロセスがもたらされ、また、半導体回路の劣化した成分の電気的特性による望ましくない拡散が、確実に防止され得る。
本発明のさらなる有利な展開は、さらなる下位請求項において特徴づけられる。
本発明は、以下において、添付図面を参照した実施例に基づいて詳細に記載される。本発明は、金属含有層としてのCu層に基づいて、以下記載される。ここで、同様に、他の金属含有層、特にAl,Ag,Ptおよび/またはAuが使用され得る。このようなメタライズ層を実現するための他の材料は、改善された伝導性、それにより高められたクロック速度および低減された電力消費を可能にすることから、特に半導体技術においてますます重要性を得ている。
しかしながら、特に、0.1マイクロメートルより小さい極小の特徴寸法(厚さ、あるいは高さに関して)においては、冒頭に記載した問題、特に、導電性材料内での極小グレインサイズに起因して、実質的な高抵抗化が生じる。さらに、そのような極小グレインサイズは、増強され、しかしながら望ましくない各導体路の方向へのエレクトロマイグレーション性をもたらす。これにより、上記新規あるいは他の配線材料の利点が削減され得る。
ここで、本発明による方法は、簡単な様式と方法によって、低減された電気抵抗および改善されたエレクトロマイグレーション特性を有し、0.2マイクロメータより小さい極小の特徴寸法に使用可能な薄い金属含有層が、いかに製造され得るかを示す。
図3は、第1の実施例による薄い金属含有層の製造における基本的な方法工程を説明するための、パターニングされた金属含有層あるいは導体路5の簡略的な平面図を示す。
パターニングされた金属含有層5は、例えば、図1aおよび図1bに示されたダマシン技術によって製造される。ここで、同一参照符号は、同一または対応する構成要素あるいは層を示し、再度の説明は、以下、省略される。上記従来のダマシン技術を用いことによって、絶縁層3内あるいはそこに形成されたトレンチ内に、拡散バリア層3、シース層4、および第1のグレインサイズを有する金属含有初期層5Aが形成される。ここでは、図3に示された平面視野は、CMP法の後に得られる。
そのような極細(例えば、0.1マイクロメートルより小さい)のデュアルダマシンCu導体路5の実現の後、例えば、扇形レーザ光が、局所的限定加熱領域Wを生成するために、導体路の第1の方向xあるいは金属含有層5に沿って掃引され、それをほぼ摂氏150度から摂氏450度までの範囲内の温度まで加熱する。そのように生成された温度前線の導体路5に沿った移動によって、小さく、かつ偶然に分割された銅グレインは、第1のグレインサイズ5Aからより大きい第2のグレインサイズ5Cへ再結晶化され得る。詳述すると、ここでは、移動方向あるいは導体路5の方向に伸びたグレインが形成される傾向にある。
導体路5に沿ったCuグレインの伸びに起因して、電流あるいは対応する自由電荷キャリアにとって、著しく減少されたグレインサイズ分散(粒界分散)が生じる。同時に、これは、著しく減少された抵抗を生じさせる。それは、高い伝導性と改善されたエレクトロマイグレーション特性をもたらす。特に半導体回路において、この方法によって、電力消費が低減され、そしてクロック速度が高められる。
レーザスキャニングの間、あるいは第1のグレインサイズを有する金属含有初期層5Aの上方での局所的限定加熱領域Wの掃引の間において、温度は摂氏450度を超えないようにすべきである。なぜなら、例えばCu導体路5を囲む、いわゆるlow−k誘電体の多くは、そのような温度に耐えられないからであり、さらにまた、低い温度は、いわゆる銅ヒロック形成の確率を低減するからである。さらに、上記温度範囲においては、半導体材料内におけるドーパントの望ましくない拡散、およびそれに伴う半導体素子の電気特性の低下が確実に低減される。
好ましくは、このプロセスは、N,Ar,Heからなる不活性ガス内、あるいは真空中で行われる。それにより、例えば、金属含有層の酸化が軽減されるか、あるいは防止される。
上記実施例で使用されたシード層4は、例えば銅シード層からなる。それにより、金属含有銅初期層5Aは、特に、効果的および容易に形成され得る。金属含有初期層5Aを形成するための方法は、例えば、従来のPVDあるいはCVD法である。しかしながら、ここで、好ましくは電気分解による、あるいは電気化学的な堆積法(ECD、電気化学的成長)が使用され得る。ここでシード層は、第1のグレインサイズを有する金属含有初期層5Aの成長用電極として使用される。
金属含有初期層5Aに用いられる上記銅あるいは他の材料、例えばAl,Ag,PtまたはAuの他に、合金あるいはいわゆるドープド金属もまた金属含有初期層5Aとして使用され得る。それによって、各要求に応じて、改善された電気特性あるいは簡素化された製造が得られる。そのようなドープド金属は、例えば、0.5%の銅を含むAlCu、1%のSi及び0.5%の銅を含むAlSiCu、CuTi,CuIn,CuSn,CuMg,CuZr等である。ここで、ドーパント密度は、実質的に5%より小さい。
特に、上記合金、あるいは5%未満の不純物を含むドープド金属を使用する場合、後のパッシベーション層が節約され得ることにより、簡素化およびコスト削減となる。詳述すると、金属含有初期層5A用に上記合金あるいはドープド金属を使用する場合、加熱処理の間、局所的限定加熱領域Wによって、ドーパントあるいは不純物は、表面に拡散される。それによって、自己パッシベーション表面層が生成される。この場合、通常SiN,SiC,BlOK等からなる、例えば図1bに示されたキャップ層6の堆積が、省略され得る。
扇形レーザ光を生成するための上記レーザ熱源の他に、局所的限定加熱領域Wは、対応して形成されたノズルから供給される、例えばAr,NあるいはHeのような高温ガス、熱線、あるいはアレイ状に配置された複数の加熱ランプによって、生成され得る。実行された標準的なプロセスに応じて、それにより、容易かつ非常に経済的な解決が実現され得る。
矢印の方向に実行された局所的限定加熱領域Wの移動は、ここでは、供給されるエネルギーに依存して、各場合において、第1のグレインサイズを有する金属含有初期層5Aの最適な再結晶化によって、第1のグレインサイズと比べて大きく、あるいは引き伸ばされた第2のグレインサイズを有する金属含有層5Cが生成されるように、設定される。
図4は、第2の実施例による製造方法を説明するための、パターニングされた金属含有層5の簡略的な平面図を示す。ここで、同一参照符号は、同一または対応する構成要素あるいは図1および図3におけるような層を示し、繰り返しになる説明は、以下、省略される。
図4によれば、第1のグレインサイズを有する金属含有初期層5Aは、通常、半導体回路内において導体路として配置されているように、単に第1の方向xのみでなく、基本的に第1の方向と垂直な第2の方向yにも形成されている。
図示されない実施形態によれば、局所的限定加熱領域Wは、ここでは、まず第1の方向xに、続いて第2の方向yに移動され得る。これにより、そこに属する導体路領域において、本発明による再結晶化が生じ、金属含有層5C内において、拡大されたあるいは引き伸ばされた第2のグレインサイズが形成される。
しかしながら、図4によれば、再結晶化のより迅速で、かつ効果的な実現のために、第1および第2の方向(x,y)に対して45度をなす方向に走査プロセスが実行される。この場合、導体路領域が、第1の方向xおよび第2の方向yにおいて、同時に再結晶化され、金属含有層5Cは、拡大されたあるいは引き伸ばされた結晶サイズに転移される。そのため、局所的限定加熱領域Wは、第1の方向xあるいは第2の方向yのみでなく、それと角度(好ましくは、45度)をなす方向にも、移動することができる。それにより、非常に効果的な再結晶化が、特に半導体ウェハにおいて生じる。さらにまた、異なる方向における、繰り返し上方掃引も可能である。それによって、部分的に再結晶化品質が改善され、あるいは、さらなるグレインサイズの拡大が達成され得る。
それにより、0.2マイクロメータ未満の幅を有する隣接した非常に薄くかつ狭い導体路は、その伝導性およびエレクトロマイグレーション特性に関して著しく改善される。
しかしながら、特にダマシン技術に基づく金属含有初期層の改善に加えて、他の方法でパターニングされた、あるいはパターニングされていない金属含有初期層においても、本方法により、その伝導性およびエレクトロマイグレーション特性に関して改善され得る。
図5は、第3の実施例による基本的な方法工程を説明する簡略的な平面図を示す。ここで、同一参照符号は、同一または対応する構成要素あるいは膜を示し、繰り返しになる説明は、以下、省略される。
図5によれば、キャリア材の上に、第1のグレインサイズ5Aを有する全面的な金属含有初期層あるいはメタライズ層5が存在し、該層には、上記ストライプ形形状の局所的限定加熱領域Wと異なり、ここでは、点形状あるいは円形状の局所的限定加熱領域Wが扱われる。図5によれば、ここでは、再び、金属含有初期層5Aの再結晶化が、第1のグレインサイズより大きい第2のグレインサイズを有する金属含有層5Cを生成するように、該局所的限定加熱領域Wが渦巻き形状の線上を移動する。この方法によりまた、全面的な金属含有初期層5Cは、その伝導性およびエレクトロマイグレーション特性に関して改善され得る。この方法により、半導体回路用に改善されたマタライズド平面のみでなく、他の応用分野のために改善された電気特性を有する金属含有層が形成され得る。
本発明は、上記において、金属含有初期層としてデュアルダマシン銅層に基づいて記載されたが、これに限定されず、同一方法において、他の金属含有層および他のパターニング法を含む。
本発明は、半導体回路を含むキャリア基板に限られず、低電気抵抗を有する極薄導電層がその上に形成されることを所望する任意の他のキャリア材においても、同一方法により形成され得る。
さらにまた、上記加熱処理は、露出された金属含有初期層に適用される必要なく、再結晶化される金属含有初期層の上方あるいは内部に存在する1つのあるいは複数の保護膜に対しても、その処理はされ得る。そのため、特に、キャップ層6および図示されない金属間誘電体が、熱処理の前に、既に形成され得る。
さらに、上記加熱処理は、また、図1bによる銅−CMP層の前に実行することができ、あるいはまた、任意の組み合わせにおいて、すなわち、銅−CMP層の前/後、あるいは、キャップ層6および他の金属間誘電体の後に実行することができる。
従来のダマシン法における基本的な製造工程を説明するための簡略的な工程図である。 同じく従来のダマシン法を説明するための簡略的な工程図である。 従来技術に従った製造方法を説明するための簡略的な平面図である。 第1の実施例に従った製造方法を説明するための簡略的な平面図である。 第2の実施例に従った製造方法を説明するための簡略的な平面図である。 第3の実施例に従った製造方法を説明するための簡略的な平面図である。

Claims (10)

  1. 低電気抵抗を有する微細パターニング導体路製造する方法であって、
    該方法は、
    )第1のグレインサイズを有する金属含有の微細パターニングされた導体路(5A)をキャリア材料(1,2,3,4)上に形成する工程
    を包含し、
    b)該第1のグレインサイズより大きい第2のグレインサイズを有する導体路(5C)を生成することを目的として該導体路(5A)の再結晶化が実行されるように、該金属含有の微細パターニングされた導体路(5A)おいて、摂氏150度から摂氏450度の温度を有する局所限定加熱領域(W)を生成および移動させる工程をさらに包含することを特徴とする方法。
  2. 前記微細パターニングされた導体路(5,5A,5C)は、0.2μmより小さい特徴寸法を有することを特徴とする、請求項1に記載の方法。
  3. 前記工程a)において、前記導体(5)が第1の方向(x)および/または該第1の方向と実質的に垂直な第2の方向(y)に形成され
    前記工程b)において、前記加熱領域(W)移動が、実質的に第1の方向(x)および/または第2の方向(y)に、あるいは該第1および第2の方向(x,y)に対して45度の角度実行されることを特徴とする、請求項1または2に記載の方法。
  4. 前記工程b)が繰り返し実行されることを特徴とする、請求項1から3のいずれか一項に記載の方法。
  5. 前記工程b)において、前記局所限定加熱領域(W)は、扇形レーザ光、熱気体、複数の加熱ランプおよび/または加熱ワイヤによって生成されることを特徴とする、請求項1から4のいずれか一項に記載の方法。
  6. 前記局所限定加熱領域(W)は、ストライプ形状、あるいは点形状に形成されていることを特徴とする、請求項1から5のいずれか一項に記載の方法。
  7. 前記工程a)において、前記導体路(5)は、5%未満の不純物率を有する金属合金あるいはドープされた金属を有することを特徴とする、請求項1から6のいずれか一項に記載の方法。
  8. 前記キャリア材料は、拡散バリア層(3)および/またはシード層(4)を有することを特徴とする、請求項1から7のいずれか一項に記載の方法。
  9. 前記工程a)において、ダマシン法が実行されることを特徴とする、請求項1から8のいずれか一項に記載の方法。
  10. 前記再結晶化が保護ガス雰囲気中で実行されることを特徴とする、請求項1からのいずれか一項に記載の方法。
JP2003586916A 2002-04-22 2003-04-10 低電気抵抗を有する金属含有薄層の製造方法 Expired - Fee Related JP3950854B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10217876A DE10217876A1 (de) 2002-04-22 2002-04-22 Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand
PCT/DE2003/001205 WO2003090257A2 (de) 2002-04-22 2003-04-10 Verfahren zur herstellung dünner metallhaltiger schichten mit geringem elektrischen widerstand

Publications (2)

Publication Number Publication Date
JP2005532675A JP2005532675A (ja) 2005-10-27
JP3950854B2 true JP3950854B2 (ja) 2007-08-01

Family

ID=28798664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003586916A Expired - Fee Related JP3950854B2 (ja) 2002-04-22 2003-04-10 低電気抵抗を有する金属含有薄層の製造方法

Country Status (7)

Country Link
US (1) US20060005902A1 (ja)
EP (1) EP1497859B1 (ja)
JP (1) JP3950854B2 (ja)
CN (1) CN100367487C (ja)
DE (2) DE10217876A1 (ja)
TW (1) TWI237345B (ja)
WO (1) WO2003090257A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273929B1 (ko) * 2005-03-31 2013-06-11 글로벌파운드리즈 인크. 감소된 일렉트로 및 스트레스 이주 및/또는 저항성을 갖는상호 연결 구조를 형성하기 위한 열 처리
US7375031B2 (en) 2005-04-29 2008-05-20 Advanced Micro Devices, Inc. Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
DE102005020061B4 (de) * 2005-03-31 2016-12-01 Globalfoundries Inc. Technik zur Herstellung von Verbindungsstrukturen mit reduzierter Elektro- und Stressmigration und/oder geringerem Widerstand
US7335611B2 (en) * 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
KR100881716B1 (ko) 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
JP5326386B2 (ja) * 2008-07-10 2013-10-30 富士通株式会社 半導体装置およびその製造方法
US9230292B2 (en) * 2012-11-08 2016-01-05 Uber Technologies, Inc. Providing on-demand services through use of portable computing devices
US8492753B2 (en) * 2010-09-28 2013-07-23 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
JP6163714B2 (ja) * 2012-08-27 2017-07-19 富士通株式会社 半導体装置の製造方法および半導体装置
CA2896758C (en) * 2012-12-31 2022-12-13 Telvent Dtn Llc Dynamic aircraft threat controller manager apparatuses, methods and systems
US10417727B2 (en) * 2016-09-26 2019-09-17 Uber Technologies, Inc. Network system to determine accelerators for selection of a service
KR102540839B1 (ko) 2018-08-20 2023-06-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4680855A (en) * 1984-10-29 1987-07-21 Semiconductor Energy Laboratory Co., Ltd. Electronic device manufacturing methods
JPH0793258B2 (ja) * 1985-12-04 1995-10-09 富士通株式会社 導電体膜の再結晶化方法
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
JPH04271125A (ja) * 1991-01-30 1992-09-28 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
JPH06310500A (ja) * 1993-01-22 1994-11-04 Toshiba Corp 半導体装置の製造方法
TW281786B (ja) * 1993-05-26 1996-07-21 Handotai Energy Kenkyusho Kk
JP3517802B2 (ja) * 1995-09-01 2004-04-12 富士通株式会社 埋め込み導電層の形成方法
US5882958A (en) * 1997-09-03 1999-03-16 Wanlass; Frank M. Damascene method for source drain definition of silicon on insulator MOS transistors
JPH11214387A (ja) * 1998-01-22 1999-08-06 Matsushita Electron Corp 半導体装置およびその製造方法
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6297154B1 (en) * 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects

Also Published As

Publication number Publication date
WO2003090257A3 (de) 2004-01-15
DE50313093D1 (de) 2010-10-28
JP2005532675A (ja) 2005-10-27
TW200306644A (en) 2003-11-16
WO2003090257A2 (de) 2003-10-30
CN1647264A (zh) 2005-07-27
CN100367487C (zh) 2008-02-06
US20060005902A1 (en) 2006-01-12
EP1497859B1 (de) 2010-09-15
TWI237345B (en) 2005-08-01
WO2003090257B1 (de) 2004-03-04
DE10217876A1 (de) 2003-11-06
EP1497859A2 (de) 2005-01-19

Similar Documents

Publication Publication Date Title
US11348832B2 (en) Self-aligned via interconnect structures
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
US7875977B2 (en) Barrier layers for conductive features
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US9679810B1 (en) Integrated circuit having improved electromigration performance and method of forming same
JP3950854B2 (ja) 低電気抵抗を有する金属含有薄層の製造方法
US9754885B1 (en) Hybrid metal interconnects with a bamboo grain microstructure
JP2004524684A (ja) 多層の銅が超大規模集積回路に相互接続するための方法
US20050170642A1 (en) Methods for improving metal-to-metal contact in a via, devices made according to the methods, and systems including the same
US10811353B2 (en) Sub-ground rule e-Fuse structure
US10008446B2 (en) Advanced E-fuse structure with enhanced electromigration fuse element
US9893012B2 (en) Advanced e-fuse structure with hybrid metal controlled microstructure
WO2022105639A1 (en) Topological semi-metal interconnects
US11410926B2 (en) E-fuse enhancement by underlayer layout design
US6756303B1 (en) Diffusion barrier and method for its production
US20170154816A1 (en) Amorphous metal interconnections by subtractive etch
US20220375859A1 (en) E-Fuse Enhancement By Underlayer Layout Design
KR20090075501A (ko) 반도체 소자의 금속배선 및 그 형성방법
US20050224980A1 (en) Interconnect adapted for reduced electron scattering
JPH1083980A (ja) 半導体装置の製造方法
US9761529B2 (en) Advanced metallization for damage repair
KR100792408B1 (ko) 싱글 다마신공정을 이용한 금속배선 형성 방법
KR20110020484A (ko) 반도체 소자의 금속배선 형성방법
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Ref document number: 3950854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees