JP3938201B1 - Sensor device and manufacturing method thereof - Google Patents
Sensor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3938201B1 JP3938201B1 JP2006089583A JP2006089583A JP3938201B1 JP 3938201 B1 JP3938201 B1 JP 3938201B1 JP 2006089583 A JP2006089583 A JP 2006089583A JP 2006089583 A JP2006089583 A JP 2006089583A JP 3938201 B1 JP3938201 B1 JP 3938201B1
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- substrate
- electrical connection
- sealing
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gyroscopes (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】センサ基板とパッケージ用基板との接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置およびその製造方法を提供する。
【解決手段】センサ基板1と第1のパッケージ用基板2とは、封止用金属層18,28同士および電気接続用金属層19,29同士が直接接合されている。センサ基板1は、保護絶縁層40においてIC部E2のパッド42が形成された第1の領域と第1の電気接続用金属層19および第1の封止用金属層18が形成された第2の領域との間に段差が形成されている。IC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続するように保護絶縁層40の表面に沿って形成された引き出し配線43の膜厚と第1の封止用金属層18および第1の電気接続用金属層19の膜厚とが独立して設定されている。
【選択図】図1A sensor capable of improving the yield of a bonding process between a sensor substrate and a package substrate and preventing disconnection of a lead wiring for electrically connecting a pad of an IC portion and an electric connection metal layer on the sensor substrate. An apparatus and a method for manufacturing the same are provided.
The sensor substrate 1 and the first package substrate 2 are directly bonded to each other with sealing metal layers 18 and 28 and electrical connection metal layers 19 and 29. The sensor substrate 1 includes a first region where the pad 42 of the IC portion E2 is formed in the protective insulating layer 40, a second metal layer 19 for electrical connection, and a second region where the first metal layer 18 for sealing is formed. A step is formed between the first and second regions. The thickness of the lead-out wiring 43 formed along the surface of the protective insulating layer 40 so as to electrically connect the pad 42 of the IC part E2 and the first electrical connection metal layer 19 and the first sealing The film thicknesses of the metal layer 18 and the first electrical connection metal layer 19 are set independently.
[Selection] Figure 1
Description
本発明は、例えば、加速度センサ、ジャイロセンサ、赤外線センサなどのセンサ装置およびその製造方法に関するものである。 The present invention relates to a sensor device such as an acceleration sensor, a gyro sensor, and an infrared sensor, and a manufacturing method thereof.
従来から、シリコン基板やSOI基板などの半導体基板を用いて形成したセンサ基板と、センサ基板のセンシング部に電気的に接続される貫通孔配線を形成したパッケージ用基板とを用いたセンサ装置(例えば、加速度センサ、ジャイロセンサ、赤外線センサなど)が知られており、最近では、センサ基板の熱応力を低減するためにパッケージ用基板としてシリコン基板を採用するとともに、センサ基板とパッケージ用基板とを常温接合法(例えば、特許文献1,2参照)を利用して接合することが考えられている。なお、センサ装置がピエゾ抵抗形の加速度センサの場合には、可動部に形成されたピエゾ抵抗がセンシング部を構成し、センサ装置が容量形の加速度センサやジャイロセンサの場合には、固定電極と可動電極とによりセンシング部を構成し、センサ装置が熱形の赤外線センサの場合には、サーミスタ、サーモパイル、焦電素子などがセンシング部を構成する。
Conventionally, a sensor device using a sensor substrate (for example, a silicon substrate or an SOI substrate) and a package substrate having a through-hole wiring electrically connected to a sensing portion of the sensor substrate (for example, In recent years, a silicon substrate is used as a package substrate in order to reduce the thermal stress of the sensor substrate, and the sensor substrate and the package substrate are connected at room temperature. It is considered to join using a joining method (see, for example,
ここにおいて、上記特許文献1には、例えば、図12に示すように、チャンバCH’内で2つのウェハ保持部材205a,205bそれぞれに保持された2枚のシリコンウェハWa,Wbそれぞれの接合面に真空中において互いに異なるビーム照射装置211a,211bから不活性ガスイオンビームまたは不活性ガス高速原子ビームを照射した後、上側のウェハ保持部材205aを押し下げるプッシュロッド207を駆動して両シリコンウェハWa,Wbの接合面同士を重ね合わせることで両シリコンウェハWa,Wbを接合する技術が開示されている。なお、上記特許文献2には、半導体素子が形成された半導体基板同士を常温接合するにあたって、両半導体基板の互いの対向面に金属層を形成しておき、金属層同士を常温接合することが記載されている。
ところで、上述のセンサ基板の基礎となる半導体基板にセンシング部と協働するIC部を形成することでセンサ装置の高機能化を図ることが考えられる。 By the way, it is conceivable to increase the functionality of the sensor device by forming an IC unit that cooperates with the sensing unit on the semiconductor substrate that forms the basis of the sensor substrate.
ここにおいて、センサ基板にIC部を設けた場合のセンサ装置の製造方法としては、上述の半導体基板の主表面側に形成された複数の絶縁膜(シリコン酸化膜、シリコン窒化膜、層間絶縁膜、パッシベーション膜など)の積層膜からなる保護絶縁層上に封止用金属層および電気接続用金属層を設けるとともに、貫通孔配線を形成するパッケージ用基板の同一レベル面上に封止用金属層および電気接続用金属層を設けて、センサ基板とパッケージ用基板との封止用金属層同士および電気接続用金属層同士を常温接合法により直接接合するような製造方法が考えられる。 Here, as a manufacturing method of the sensor device when the IC portion is provided on the sensor substrate, a plurality of insulating films (silicon oxide film, silicon nitride film, interlayer insulating film, A sealing metal layer and an electrical connection metal layer are provided on a protective insulating layer made of a laminated film of a passivation film and the like, and the sealing metal layer and the sealing metal layer are formed on the same level surface of the package substrate on which the through-hole wiring is formed. A manufacturing method is conceivable in which a metal layer for electrical connection is provided and the metal layers for sealing and the metal layers for electrical connection between the sensor substrate and the package substrate are directly bonded by a room temperature bonding method.
しかしながら、このような製造方法を採用した場合には、センサ基板において封止用金属層および電気接続用金属層の下地となる層の表面の平坦性がIC部を形成していない場合に比べて悪化し、封止用金属層および電気接続用金属層の表面の平坦性が悪化するので、センサ基板とパッケージ用基板との接合工程の歩留まりが低下してしまうという問題があった。 However, when such a manufacturing method is adopted, the flatness of the surface of the layer serving as the base of the metal layer for sealing and the metal layer for electrical connection in the sensor substrate is compared with the case where the IC portion is not formed. This deteriorates and the flatness of the surfaces of the sealing metal layer and the electrical connection metal layer deteriorates, so that the yield of the bonding process between the sensor substrate and the package substrate is reduced.
そこで、図13に示すように、半導体基板10の主表面側の保護絶縁層40の一部をエッチバックして平坦化し、平坦化された表面上に封止用接合金属層18および電気接続用金属層19を形成するようにし、IC部のパッド42と電気接続用金属層19とを電気的に接続する引き出し配線43を電気接続用金属層19と同時に形成することが考えられる。
Therefore, as shown in FIG. 13, a part of the
しかしながら、電気接続用金属層19および封止用接合金属層18の膜厚は表面の平坦度を高めるために薄くすることが望ましく、図13に示したように、半導体基板10の主表面側に形成された保護絶縁層40においてIC部のパッド42が形成された領域と電気接続用金属層19および封止用金属層18が形成された領域との間に段差が形成されている場合には、保護絶縁層40の表面に沿って形成された引き出し配線43が保護絶縁層40の段差の部分で薄くなって断線してしまう懸念があった。
However, it is desirable to reduce the thickness of the electrical
本発明は上記事由に鑑みて為されたものであり、その目的は、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置およびその製造方法を提供することにある。 The present invention has been made in view of the above reasons, and its purpose is to improve the yield of the bonding process between the sensor substrate on which the sensing portion and the IC portion are formed and the package substrate, and in the sensor substrate. An object of the present invention is to provide a sensor device that can prevent disconnection of a lead-out wiring that electrically connects a pad of an IC portion and a metal layer for electrical connection, and a manufacturing method thereof.
請求項1の発明は、半導体基板の主表面側にセンシング部およびセンシング部と協働するIC部が形成されたセンサ基板と、IC部に電気的に接続される貫通孔配線が形成されたパッケージ用基板とを備え、センサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士が常温接合されたセンサ装置であって、センサ基板は、半導体基板の主表面側に形成された保護絶縁層においてIC部のパッドが形成された第1の領域と電気接続用金属層および封止用金属層が形成された第2の領域との間に段差が形成され、IC部のパッドと電気接続用金属層とを電気的に接続するように保護絶縁層の表面に沿って形成された引き出し配線の膜厚が封止用金属層および電気接続用金属層の膜厚よりも厚く設定されてなることを特徴とする。 According to the first aspect of the present invention, there is provided a sensor substrate in which a sensing portion and an IC portion that cooperates with the sensing portion are formed on a main surface side of a semiconductor substrate, and a package having a through-hole wiring electrically connected to the IC portion. and a use substrate, a sensor device which metal layers to each other for the activated metal layer between the sealing and activated electrical connection is bonded at room temperature to the sensor substrate and the packaging substrate, the sensor The substrate includes a first region where the pad of the IC portion is formed in a protective insulating layer formed on the main surface side of the semiconductor substrate, and a second region where the metal layer for electrical connection and the metal layer for sealing are formed. electrically thickness of the formed lead wiring along the surface of the protective insulating layer so as to connect the metal layer for sealing and a step is formed and a pad electrically connecting the metal layer of the IC unit between Thicker than the thickness of the metal layer for electrical connection It is characterized by comprising.
この発明によれば、引き出し配線の膜厚と封止用金属層および電気接続用金属層の膜厚とを独立して制御することができるから、封止用金属層および電気接続用金属層の膜厚を薄くすることで封止用金属層および電気接続用金属層の表面の平坦性を高めることができてセンシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の膜厚を厚くすることで引き出し配線の断線を防止できる。 According to the present invention, the film thickness of the lead-out wiring and the film thickness of the sealing metal layer and the electrical connection metal layer can be controlled independently. The flatness of the surface of the metal layer for sealing and the metal layer for electrical connection can be improved by reducing the film thickness, and the sensor substrate on which the sensing portion and the IC portion are formed and the bonding substrate by bonding at room temperature The yield of the process can be improved, and disconnection of the lead wiring can be prevented by increasing the film thickness of the lead wiring that electrically connects the pad of the IC portion and the metal layer for electrical connection in the sensor substrate.
請求項2の発明は、請求項1の発明において、前記各封止用金属層および前記各電気接続用金属層は、下地との密着性改善用金属膜と当該密着性改善用金属膜上に積層されたAu膜との積層膜により構成され、Au膜の設定膜厚が500nm以下であることを特徴とする。なお、ここにおいて、各Au膜の材料は、純金でもよいし、不純物を添加したものでもよい。 According to a second aspect of the present invention, in the first aspect of the invention, each of the sealing metal layers and each of the electrical connection metal layers is formed on the adhesion improving metal film and the adhesion improving metal film. It is constituted by a laminated film with a laminated Au film, and the set film thickness of the Au film is 500 nm or less. Here, the material of each Au film may be pure gold or may be added with impurities.
この発明によれば、Au膜の設定膜厚が500nm以下なので、接合工程の歩留りの向上を図れる。 According to the present invention, since the set film thickness of the Au film is 500 nm or less, the yield of the bonding process can be improved.
請求項3の発明は、半導体基板の主表面側にセンシング部およびセンシング部と協働するIC部を形成したセンサ基板と、センシング部に電気的に接続される複数の貫通孔配線を形成したパッケージ用基板とを備え、センサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士が常温接合されてなるものであり、センサ基板は、半導体基板の主表面側に形成された保護絶縁層においてIC部のパッドが形成された領域と電気接続用金属層および封止用金属層が形成された接合用領域部との間に段差が形成され、IC部のパッドと電気接続用金属層とを電気的に接続するように保護絶縁層の表面に沿って形成された引き出し配線の膜厚が封止用金属層および電気接続用金属層の膜厚よりも厚く設定されてなるセンサ装置の製造方法であって、センシング部およびIC部の形成時にセンサ基板の主表面側に形成された保護絶縁層のうち接合用領域部に対応する部分をエッチバックすることにより接合用領域部の表面を平坦化する平坦化工程と、平坦化工程の後で半導体基板の主表面側の保護絶縁層の表面側に引き出し配線および封止用金属層および電気接続用金属層を引き出し配線の設定膜厚からなる第1の規定膜厚で同時形成する同時形成工程と、同時形成工程の後で封止用金属層および電気接続用金属層を所望の設定膜厚である第2の規定膜厚とするようにエッチングする膜厚調整工程と、膜厚調整工程よりも後でセンサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士を常温接合する接合工程を備えることを特徴とする。 According to a third aspect of the present invention, there is provided a sensor substrate in which a sensing portion and an IC portion that cooperates with the sensing portion are formed on the main surface side of the semiconductor substrate, and a package in which a plurality of through-hole wirings that are electrically connected to the sensing portion are formed. And the activated sealing metal layers of the sensor substrate and the package substrate and the activated electrical connection metal layers are joined at room temperature, and the sensor substrate is a semiconductor In the protective insulating layer formed on the main surface side of the substrate, a step is formed between the region where the pad of the IC portion is formed and the bonding region where the metal layer for electrical connection and the metal layer for sealing are formed. The film thickness of the lead-out wiring formed along the surface of the protective insulating layer so as to electrically connect the pad of the IC part and the metal layer for electrical connection is a film of the metal layer for sealing and the metal layer for electrical connection Thicker than thickness A is a manufacturing method of a sensor device comprising, joined by etching back the portion corresponding to the bonding area portion of the protective insulating layer formed on the main surface of the sensor substrate during the formation of the sensing unit and IC unit A flattening step for flattening the surface of the area for use, and after the flattening step , lead-out wiring, a sealing metal layer, and a metal layer for electrical connection are drawn out to the surface of the protective insulating layer on the main surface side of the semiconductor substrate A simultaneous forming step of simultaneously forming a first prescribed film thickness of the set thickness of the wiring, and a second metal film having a desired set film thickness after the simultaneous forming step, the sealing metal layer and the electrical connection metal layer Film thickness adjusting step for etching to a specified film thickness , activated metal layers for sealing between the sensor substrate and the package substrate after the film thickness adjusting step, and activated metal for electrical connection Room temperature contact between layers Characterized in that it comprises a bonding step of.
この発明によれば、半導体基板の主表面側の保護絶縁層の表面側に引き出し配線および封止用金属層および電気接続用金属層を引き出し配線の設定膜厚からなる第1の規定膜厚で同時形成した後、封止用金属層および電気接続用金属層を所望の設定膜厚である第2の規定膜厚とするようにエッチングするので、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置を提供することができる。 According to the present invention, the lead-out wiring, the sealing metal layer, and the electrical connection metal layer are provided on the surface side of the protective insulating layer on the main surface side of the semiconductor substrate with the first specified film thickness that is the set thickness of the lead-out wiring. After the simultaneous formation, the sealing metal layer and the electrical connection metal layer are etched so as to have a second specified film thickness that is a desired set film thickness. Provided is a sensor device that can improve the yield of a bonding process by room temperature bonding with a package substrate and can prevent disconnection of a lead wiring that electrically connects a pad of an IC portion and an electric connection metal layer on the sensor substrate. can do.
請求項4の発明は、請求項3の発明において、前記同時形成工程は、前記第2の規定膜厚に膜厚が設定された第1の金属層を形成する第1の金属層形成工程と、第1の金属層上に前記第1の規定膜厚と前記第2の規定膜厚との差分に膜厚が設定された第2の金属層を形成する第2の金属層形成工程とからなり、前記膜厚調整工程では、前記封止用金属層および前記電気接続用金属層において第2の金属層により形成されている部位を第1の金属層をエッチングストッパ層としてエッチングすることで前記第2の規定膜厚とすることを特徴とする。
The invention according to claim 4 is the invention according to
この発明によれば、前記封止用金属層および前記電気接続用金属層の膜厚制御性が向上するとともに前記封止用金属層および前記電気接続用金属層の表面の平坦性を高めることができ、接合工程の歩留まりを高めることができる。 According to this invention, the film thickness controllability of the metal layer for sealing and the metal layer for electrical connection is improved, and the flatness of the surfaces of the metal layer for sealing and the metal layer for electrical connection can be improved. And the yield of the bonding process can be increased.
請求項5の発明は、半導体基板の主表面側にセンシング部およびセンシング部と協働するIC部を形成したセンサ基板と、センシング部に電気的に接続される複数の貫通孔配線を形成したパッケージ用基板とを備え、センサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士が常温接合されてなるものであり、センサ基板は、半導体基板の主表面側に形成された保護絶縁層においてIC部のパッドが形成された領域と電気接続用金属層および封止用金属層が形成された接合用領域部との間に段差が形成され、IC部のパッドと電気接続用金属層とを電気的に接続するように保護絶縁層の表面に沿って形成された引き出し配線の膜厚が封止用金属層および電気接続用金属層の膜厚よりも厚く設定されてなるセンサ装置の製造方法であって、センシング部およびIC部の形成時にセンサ基板の主表面側に形成された保護絶縁層のうち接合用領域部に対応する部分をエッチバックすることにより接合用領域部の表面を平坦化する平坦化工程と、平坦化工程の後で半導体基板の主表面側の保護絶縁層の表面側に第1の引き出し配線用金属層を形成する第1の配線用金属層形成工程と、第1の引き出し配線用金属層上に第2の引き出し配線用金属層を形成する第2の配線用金属層形成工程とを備え、第2の配線用金属層形成工程において前記封止用金属層および前記電気接続層金属層を同時形成するようにし、第2の配線用金属層形成工程よりも後でセンサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士を常温接合する接合工程を備えることを特徴とする。 According to a fifth aspect of the present invention, there is provided a sensor substrate in which a sensing portion and an IC portion that cooperates with the sensing portion are formed on the main surface side of the semiconductor substrate, and a package in which a plurality of through-hole wirings that are electrically connected to the sensing portion are formed. And the activated sealing metal layers of the sensor substrate and the package substrate and the activated electrical connection metal layers are joined at room temperature, and the sensor substrate is a semiconductor In the protective insulating layer formed on the main surface side of the substrate, a step is formed between the region where the pad of the IC portion is formed and the bonding region where the metal layer for electrical connection and the metal layer for sealing are formed. The film thickness of the lead-out wiring formed along the surface of the protective insulating layer so as to electrically connect the pad of the IC part and the metal layer for electrical connection is a film of the metal layer for sealing and the metal layer for electrical connection Thicker than thickness A is a manufacturing method of a sensor device comprising, joined by etching back the portion corresponding to the bonding area portion of the protective insulating layer formed on the main surface of the sensor substrate during the formation of the sensing unit and IC unit Flattening step for flattening the surface of the region for use and a first wiring metal layer for forming a first lead wiring metal layer on the surface side of the protective insulating layer on the main surface side of the semiconductor substrate after the flattening step A second wiring metal layer forming step of forming a second lead wiring metal layer on the first lead wiring metal layer, wherein the second wiring metal layer forming step includes: The sealing metal layer and the electrical connection layer metal layer are formed at the same time , and an activated sealing metal layer between the sensor substrate and the package substrate is formed after the second wiring metal layer forming step. Mutually and activated electricity Characterized in that it comprises a bonding step of room-temperature bonding the connection metal layers to each other.
この発明によれば、第2の引き出し配線用金属層の膜厚を前記封止用金属層および前記電気接続用金属層の所望の膜厚に設定し、第1の引き出し配線用金属層と第2の引き出し配線用金属層との合計膜厚を前記引き出し配線の所望の膜厚に設定しておくことにより、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置を提供することができる。 According to this invention, the film thickness of the second lead wiring metal layer is set to a desired film thickness of the sealing metal layer and the electrical connection metal layer, and the first lead wiring metal layer and the first metal layer By setting the total film thickness of the two lead wiring metal layers to the desired film thickness of the lead wiring, the sensor substrate on which the sensing portion and the IC portion are formed and the package substrate are bonded by room temperature bonding. It is possible to provide a sensor device that can improve the process yield and can prevent the disconnection of the lead wiring that electrically connects the pad of the IC portion and the metal layer for electrical connection in the sensor substrate.
請求項6の発明は、半導体基板の主表面側にセンシング部およびセンシング部と協働するIC部を形成したセンサ基板と、センシング部に電気的に接続される複数の貫通孔配線を形成したパッケージ用基板とを備え、センサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士が常温接合されてなるものであり、センサ基板は、半導体基板の主表面側に形成された保護絶縁層においてIC部のパッドが形成された領域と電気接続用金属層および封止用金属層が形成された接合用領域部との間に段差が形成され、IC部のパッドと電気接続用金属層とを電気的に接続するように保護絶縁層の表面に沿って形成された引き出し配線の膜厚が封止用金属層および電気接続用金属層の膜厚よりも厚く設定されてなるセンサ装置の製造方法であって、センシング部およびIC部の形成時にセンサ基板の主表面側に形成された保護絶縁層のうち接合用領域部に対応する部分をエッチバックすることにより接合用領域部の表面を平坦化する平坦化工程と、平坦化工程の後で半導体基板の主表面側の保護絶縁層の表面側に第1の引き出し配線用金属層を形成する第1の配線用金属層形成工程と、第1の引き出し配線用金属層上に第2の引き出し配線用金属層を形成する第2の配線用金属層形成工程とを備え、第1の配線用金属層形成工程において前記封止用金属層および前記電気接続層金属層を同時形成するようにし、第2の配線用金属層形成工程よりも後でセンサ基板とパッケージ用基板との活性化された封止用金属層同士および活性化された電気接続用金属層同士を常温接合する接合工程を備えることを特徴とする。 According to a sixth aspect of the present invention, there is provided a sensor substrate in which a sensing portion and an IC portion that cooperates with the sensing portion are formed on the main surface side of the semiconductor substrate, and a package in which a plurality of through-hole wirings that are electrically connected to the sensing portion are formed. And the activated sealing metal layers of the sensor substrate and the package substrate and the activated electrical connection metal layers are joined at room temperature, and the sensor substrate is a semiconductor In the protective insulating layer formed on the main surface side of the substrate, a step is formed between the region where the pad of the IC portion is formed and the bonding region where the metal layer for electrical connection and the metal layer for sealing are formed. The film thickness of the lead-out wiring formed along the surface of the protective insulating layer so as to electrically connect the pad of the IC part and the metal layer for electrical connection is a film of the metal layer for sealing and the metal layer for electrical connection Thicker than thickness A is a manufacturing method of a sensor device comprising, joined by etching back the portion corresponding to the bonding area portion of the protective insulating layer formed on the main surface of the sensor substrate during the formation of the sensing unit and IC unit Flattening step for flattening the surface of the region for use and a first wiring metal layer for forming a first lead wiring metal layer on the surface side of the protective insulating layer on the main surface side of the semiconductor substrate after the flattening step In the first wiring metal layer forming step, the method includes: a metal layer forming step; and a second wiring metal layer forming step of forming a second lead wiring metal layer on the first lead wiring metal layer. The sealing metal layer and the electrical connection layer metal layer are formed at the same time , and an activated sealing metal layer between the sensor substrate and the package substrate is formed after the second wiring metal layer forming step. Mutually and activated electricity Characterized in that it comprises a bonding step of room-temperature bonding the connection metal layers to each other.
この発明によれば、第1の引き出し配線用金属層の膜厚を前記封止用金属層および前記電気接続用金属層の所望の膜厚に設定し、第1の引き出し配線用金属層と第2の引き出し配線用金属層との合計膜厚を前記引き出し配線の所望の膜厚に設定しておくことにより、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置を提供することができる。 According to this invention, the film thickness of the first lead wiring metal layer is set to the desired film thickness of the sealing metal layer and the electrical connection metal layer, and the first lead wiring metal layer and the first metal layer By setting the total film thickness of the two lead wiring metal layers to the desired film thickness of the lead wiring, the sensor substrate on which the sensing portion and the IC portion are formed and the package substrate are bonded by room temperature bonding. It is possible to provide a sensor device that can improve the process yield and can prevent the disconnection of the lead wiring that electrically connects the pad of the IC portion and the metal layer for electrical connection in the sensor substrate.
請求項7の発明は、請求項3ないし請求項6の発明において、前記接合工程が終了するまでの全工程を前記センサ基板および前記パッケージ用基板それぞれについてウェハレベルで行うことで前記センサ装置を複数備えたウェハレベルパッケージ構造体を形成するようにし、当該ウェハレベルパッケージ構造体から前記センサ装置に分割する分割工程を備えることを特徴とする。 According to a seventh aspect of the present invention, there is provided a plurality of the sensor devices according to any of the third to sixth aspects of the present invention, wherein all the steps up to the end of the joining step are performed at a wafer level for each of the sensor substrate and the package substrate. The wafer level package structure is provided, and a dividing step of dividing the wafer level package structure into the sensor device is provided.
この発明によれば、前記パッケージ用基板の平面サイズを前記センサ基板のサイズに合わせることができるとともに、量産性を高めることができる。 According to the present invention, the planar size of the package substrate can be adjusted to the size of the sensor substrate, and mass productivity can be improved.
請求項1,2の発明では、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるという効果がある。 According to the first and second aspects of the invention, it is possible to improve the yield of the bonding process by room temperature bonding between the sensor substrate on which the sensing unit and the IC unit are formed and the package substrate, and to electrically connect the pads of the IC unit on the sensor substrate. There is an effect that it is possible to prevent disconnection of the lead wiring that electrically connects the metal layer for use.
請求項3〜7の発明では、センシング部およびIC部が形成されたセンサ基板とパッケージ用基板との常温接合による接合工程の歩留まりの向上を図れ、且つ、センサ基板においてIC部のパッドと電気接続用金属層とを電気的に接続する引き出し配線の断線を防止できるセンサ装置を提供することができるという効果がある。 According to the third to seventh aspects of the present invention, it is possible to improve the yield of the bonding process by room temperature bonding between the sensor substrate on which the sensing unit and the IC unit are formed and the package substrate, and to electrically connect the pads of the IC unit on the sensor substrate. There is an effect that it is possible to provide a sensor device that can prevent disconnection of the lead-out wiring that is electrically connected to the metal layer.
以下、本実施形態のセンサ装置について図1〜図7を参照しながら説明した後、特徴となる製造方法について図8,9を参照しながら説明する。 Hereinafter, after describing the sensor device of the present embodiment with reference to FIGS. 1 to 7, a characteristic manufacturing method will be described with reference to FIGS. 8 and 9.
本実施形態のセンサ装置は、加速度センサであり、半導体基板10の主表面側に後述のセンシング部およびセンシング部と協働するIC部E2を形成したセンサ基板(センサ本体)1と、センサ基板1のIC部E1のパッド42に電気的に接続される貫通孔配線24を有しセンサ基板1の一表面側(図1(a)の上面側)に封着された第1のパッケージ用基板(貫通孔配線形成基板)2と、センサ基板1の他表面側(図1(a)の下面側)に封着された第2のパッケージ用基板(カバー基板)3とを備えている。ここにおいて、センサ基板1および第1のパッケージ用基板2および第2のパッケージ用基板3の外周形状は矩形状であり、第1のパッケージ用基板2および第2のパッケージ用基板3はセンサ基板1と同じ外形寸法(つまり、同じサイズ)に形成されている。
The sensor device according to the present embodiment is an acceleration sensor, and includes a sensor substrate (sensor body) 1 in which an IC unit E2 that cooperates with a sensing unit and a sensing unit described later is formed on the main surface side of the
センサ基板1は、上述の半導体基板10としてシリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOI基板を採用し、当該SOI基板10を加工することにより形成してあり、第1のパッケージ用基板2は第1のシリコン基板20を加工することにより形成し、第2のパッケージ用基板3は第2のシリコン基板30を加工することにより形成してある。なお、本実施形態では、SOI基板10における支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコン基板20の厚さを200μm〜300μm程度、第2のシリコン基板30の厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOI基板10の主表面であるシリコン層10cの表面は(100)面としてある。
The
センサ基板1は、上述のセンシング部を有するセンサ部E1が中央部に形成され、センサ部E1を取り囲むようにIC部E2が形成され、IC部E2を取り囲むように後述の接合用領域部E3が形成されている。
In the
ここにおいて、センサ基板1のセンサ部E1は、図3に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図3(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1のセンサ部E1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOI基板10の支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOI基板10におけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
Here, as shown in FIG. 3, the sensor portion E <b> 1 of the
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOI基板10の支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOI基板10の支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側へ離間して位置している。なお、センサ基板1におけるセンサ部E1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
The
ところで、図4(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
By the way, as shown in the lower right of each of FIGS. 4A and 4B, one direction along one side of the
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図3(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図3(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図4における左側のブリッジ回路Bxを構成するようにセンサ基板1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
The bending portion 13 (the bending
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図3(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図3(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図4における中央のブリッジ回路Byを構成するようにセンサ基板1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
Further, the bending portion 13 (the
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図4における右側のブリッジ回路Bzを構成するようにセンサ基板1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
Also, the four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the
なお、上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されている。
The piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and the diffusion layer wirings described above are formed by doping p-type impurities with appropriate concentrations at respective formation sites in the
ここで、センサ基板1のセンサ部E1の動作の一例について説明する。
Here, an example of operation | movement of the sensor part E1 of the sensor board |
いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図4に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図4に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図4に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図4に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1のセンサ部E1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。
Now, assuming that acceleration is applied to the
また、センサ基板1のIC部E2は、CMOSを用いた集積回路(CMOS IC)であって上記センシング部であるピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4と協働する集積回路が形成されている。ここにおいて、IC部E2の集積回路は、上述のブリッジ回路Bx,By,Bzの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどが集積化されている。
The IC portion E2 of the
ところで、センサ基板1は、平面視において中央部に位置するセンサ部E1をIC部E2が囲み、IC部E2を接合用領域部E3が囲むようにセンサ部E1、IC部E2、接合用領域部E3のレイアウトが設計されている。
By the way, the
ここにおいて、センサ基板1のIC部E2では、多層配線技術を利用してセンサ基板1における当該ICE2の占有面積の縮小化を図っており、SOI基板10の主表面側(つまり、シリコン層10cの表面側)には、シリコン層10c上のシリコン酸化膜からなる第1の絶縁膜と第1の絶縁膜上のシリコン窒化膜からなる第2の絶縁膜との積層膜からなる表面絶縁膜16が形成されており、IC部E2では、表面絶縁膜16上に、少なくとも1層の層間絶縁膜(シリコン酸化膜)からなる第3の絶縁膜と、第3の絶縁膜上のパッシベーション膜(シリコン酸化膜とシリコン窒化膜との積層膜)からなる第4の絶縁膜とを含む多層構造部41が形成され、上記パッシベーション膜の適宜部位を除去することにより複数のパッド42を露出させてある。なお、本実施形態では、表面絶縁膜16と第3の絶縁膜と第4の絶縁膜とで半導体基板たるSOI基板10の主表面側に形成された保護絶縁層40を構成している。
Here, in the IC part E2 of the
また、センサ基板1は、IC部E2のパッド42と上述の第1のパッケージ用基板2の複数の貫通孔配線24とを電気的に接続するための複数の第1の電気接続用金属層19が接合用領域部E3において表面絶縁膜16上に形成されており、各パッド42が引き出し配線43を介して第1の電気接続用金属層19と電気的に接続されている(図1(b)参照)。ここで、本実施形態におけるセンサ基板1では、引き出し配線43の一端部がパッド42上に形成されるとともに、他端部が表面絶縁膜16上に形成され第1の電気接続用金属層19と接続されている。要するに、本実施形態におけるセンサ基板1では、SOI基板10の主表面側に形成された保護絶縁層40においてIC部E2のパッド42が形成された第1の領域と第1の電気接続用金属層19および後述の第1の封止用金属層18が形成された第2の領域との間に段差が形成され、IC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続する引き出し配線43が保護絶縁層40の表面に沿って形成されている。ここで、本実施形態では、引き出し配線43の膜厚と第1の封止用金属層18および第1の電気接続用金属層19の膜厚とが独立して設定されており、引き出し配線43の設定膜厚(第1の規定膜厚)を第1の封止用金属層18および第1の電気接続用金属層19の設定膜厚(第2の規定膜厚)よりも厚く設定してある。なお、引き出し配線43は、密着性改善用のTi膜と、Au膜との積層膜により構成してある。また、IC部E2に形成された複数のパッド42には、信号処理回路を通して上記センシング部と電気的に接続されるものと、信号処理回路を通さずに上記センシング部と電気的に接続されるものがあるが、いずれにしても、第1のパッケージ用基板2の貫通孔配線24と上記センシング部とが電気的に接続されることとなる。
The
ここにおいて、センサ基板1の接合用領域部E3では、表面絶縁膜16上に、枠状(矩形枠状)の第1の封止用金属層18が形成されており、上述の複数の第1の電気接続用金属層19が第1の封止用金属層18よりも内側で表面絶縁膜16上に形成されている。要するに、センサ基板1は、第1の封止用接合金属層18と各電気接続用金属層19とを表面絶縁膜16のシリコン窒化膜を下地層として同一レベル面上に形成してある。ここで、複数の第1の電気接続用金属層19は、接合用領域部E3の周方向に離間して配置されている。
Here, in the bonding region E3 of the
第1の封止用金属層18および第1の電気接続用金属層19は、接合用のAu膜と表面絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用金属層18および第1の電気接続用金属層19は、表面絶縁膜16上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の電気接続用金属層19と第1の封止用金属層18とは同一の金属材料により形成されているので、第1の電気接続用金属層19と第1の封止用金属層18とを同時に形成することができるとともに、第1の電気接続用金属層19と第1の封止用金属層18とを略同じ厚さに形成することができる。なお、第1の封止用金属層18および第1の電気接続用金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してある。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と表面絶縁膜16との間に密着性改善用の密着層(密着性改善用金属膜)としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
In the first
第1のパッケージ用基板2は、図5および図6に示すように、第1のシリコン基板20におけるセンサ基板1側(図1(a)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、第1のパッケージ用基板2は、変位空間形成用凹部21の開口面の投影領域内にセンサ基板1のセンサ部E1およびIC部E2が収まるように変位空間形成用凹部21の開口面積を大きくしてあり、IC部E2の多層構造部41が変位空間形成用凹部21内に配置されるようになっている(図1、図2参照)。なお、第1のパッケージ用基板2の複数の貫通孔配線24は当該第1のパッケージ用基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
As shown in FIGS. 5 and 6, the
また、第1のパッケージ用基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数の第2の電気接続用金属層29が形成されている。また、第1のパッケージ用基板2は、センサ基板1側の表面の周部の全周に亘って枠状(矩形枠状)の第2の封止用金属層28が形成されており、上述の複数の第2の電気接続用金属層29が第2の封止用金属層28よりも内側に配置されている(ここで、第2の封止用金属層28と各電気接続用金属層29とは絶縁膜23の同一レベル面上に形成してある)。ここにおいて、第2の電気接続用金属層29は、外周形状が細長の長方形状であり、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の第1の電気接続用金属層19と接合されて電気的に接続されるように配置してある。要するに、第1のパッケージ用基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の電気接続用金属層19との位置をずらしてあり、第2の電気接続用金属層29を、長手方向が第2の封止用金属層28の周方向に一致し且つ貫通孔配線24と第1の電気接続用金属層19とに跨る形で配置してある。
In addition, the
また、第2の封止用金属層28および第2の電気接続用金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用金属層28および第2の電気接続用金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の電気接続用金属層29と第2の封止用金属層28とは同一の金属材料により形成されているので、第2の電気接続用金属層29と第2の封止用金属層28とを同時に形成することができるとともに、第2の電気接続用金属層29と第2の封止用金属層28とを略同じ厚さに形成することができる。なお、第2の封止用金属層28および第2の電気接続用金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してある。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層(密着性改善用金属膜)としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
In addition, the second
また、第1のパッケージ用基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。なお、各外部接続用電極25の外周形状は矩形状となっている。
A plurality of
第2のパッケージ用基板3は、図7に示すように、第2のシリコン基板30におけるセンサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、第2のパッケージ用基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、第2のパッケージ用基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12と第2のパッケージ用基板3との間に形成される。
As shown in FIG. 7, the
ところで、上述のセンサ基板1と第1のパッケージ用基板2とは、第1の封止用金属層18と第2の封止用金属層28とが接合されるとともに、第1の電気接続用金属層19と第2の電気接続用金属層29とが接合され、センサ基板1と第2のパッケージ用基板3とは、互いの対向面の周部同士が接合されている。ここにおいて、本実施形態の加速度センサの製造にあたっては、図9に示すように、上述のSOI基板10の基礎となるSOIウェハにセンサ基板1を複数形成したセンサウェハ10Wと、上述の第1のシリコン基板20の基礎となる第1のシリコンウェハに第1のパッケージ用基板2を複数形成した第1のパッケージウェハ20Wと、上述の第2のシリコン基板30の基礎となる第2のシリコンウェハに第2のパッケージ用基板3を複数形成した第2のパッケージウェハ30Wとをウェハレベルで常温接合することでウェハレベルパッケージ構造体100を形成してから、個々の加速度センサに分割する分割工程(ダイシング工程)により個々の加速度センサに分割されている(なお、図9(c)は図9(a)に示すウェハレベルパッケージ構造体100のうち丸Aで囲んだ部分の概略断面図である)。したがって、第1のパッケージ用基板2と第2のパッケージ用基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。なお、本実施形態では、センサ基板1の接合用領域部E3と第1のパッケージ用基板2と第2のパッケージ用基板3とで気密パッケージを構成しており、当該気密パッケージ内で重り部12と各撓み部13とで構成される可動部が変位可能となっている。
By the way, the
ここにおいて、本実施形態では、センサ基板1と第1のパッケージ用基板2および第2のパッケージ用基板3との接合方法として、センサ基板1の残留応力(熱応力)を少なくするためにより低温での接合が可能な常温接合法を採用している。以下、本実施形態の加速度センサの製造方法において特徴となる工程について図8を参照しながら説明するが、図8(a)〜(f)は図3(a)のA−A’断面に対応する部分の断面を示してある。
Here, in the present embodiment, as a method of joining the
まず、SOI基板10の主表面側(シリコン層10cの表面側)に各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4、ブリッジ回路Bx,By,Bz形成用の拡散層配線やIC部E2を、CMOSプロセス技術などを利用して形成することによって、図8(a)に示す構造を得る。ここにおいて、IC部E2の各パッド42を露出させる工程が終了した段階では、表面絶縁膜16の全面に多層構造部41が形成されているが、当該多層構造部41のうちセンサ部E1および接合用領域部E3に対応する部位に形成されている部分には金属配線は設けられていない。なお、本実施形態では、上述のように表面絶縁膜16と多層構造部41とで表面保護層40を構成しているが、この段階では、表面保護層40に上記段差は形成されていない。
First, diffusion layer wiring for forming the piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, bridge circuits Bx, By, and Bz and the IC portion E2 on the main surface side of the SOI substrate 10 (surface side of the
上述の各パッド42を露出させる工程が終了した後、表面保護層40のうちセンサ部E1および接合用領域部E3それぞれに対応する部位に形成されている部分を露出させるようにパターニングされたレジスト層をSOI基板10の主表面側に形成してから、当該レジスト層をエッチングマスクとして、表面保護層40のうちセンサ基板1における第1のパッケージ用基板2との接合用領域部E3に形成されている部位をエッチバックすることにより接合用領域部E3の表面を平坦化する平坦化工程を行い、続いてレジスト層を除去することによって、図8(b)に示す構造を得る。なお、エッチバックはウェットエッチングにより行っており、表面絶縁膜16のシリコン窒化膜からなる第2の絶縁膜をエッチングストッパ層として利用している。また、平坦化工程を行うことにより、表面保護層40に上記段差が形成される。
After the step of exposing each of the
その後、SOI基板10の主表面側に上述の引き出し配線43を形成する引き出し配線形成工程を行ってから、接合用領域部E3の表面上に第1の封止用金属層18および第1の電気接続用金属層19を形成する金属層形成工程を行い、その後、SOI基板10の主表面側に、上述の表面絶縁膜16においてフレーム部11、重り部12のコア部12a、各撓み部13、IC部E2、接合用領域部E3それぞれに対応する部位を覆い他の部位を露出させるようにパターニングされたレジスト層を形成し、当該レジスト層をエッチングマスクとして、表面絶縁膜16の露出部分をエッチングすることで表面絶縁膜16をパターニングし、SOI基板10を主表面側から絶縁層10bに達する深さまでエッチングする表面側パターニング工程を行い、続いて、レジスト層を除去することによって、図8(c)に示す構造を得る。ここにおいて、引き出し配線形成工程では、SOI基板10の主表面側に、引き出し配線43をスパッタ法などの薄膜形成技術およびリソグラフィ技術およびエッチング技術などを利用して形成している。また、金属層形成工程では、SOI基板10の主表面側に、第1の封止用金属層18および第1の電気接続用金属層19をスパッタ法などの薄膜形成技術およびリソグラフィ技術およびエッチング技術などを利用して形成している。また、表面側パターニング工程では、絶縁層10bをエッチングストッパ層として利用しており、当該表面側パターニング工程を行うことによって、SOI基板10におけるシリコン層10cは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各撓み部13それぞれに対応する部位と、IC部E2に対応する部位と、接合用領域部E3に対応する部位とが残る。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、絶縁層10bがエッチングストッパ層として機能するような条件を設定する。
Thereafter, after performing the above-described lead wiring formation process for forming the
表面パターニング工程に続いてレジスト層を除去した後、SOI基板10の裏面側で支持基板10aに積層されているシリコン酸化膜10dにおいてフレーム部11に対応する部位とコア部12aに対応する部位と各付随部12bそれぞれに対応する部位とIC部E2に対応する部位と接合用領域部E3に対応する部位とを覆い且つ他の部位を露出させるようにパターニングされたレジスト層を形成し、その後、当該レジスト層をエッチングマスクとして、シリコン酸化膜10dの露出部分をエッチングすることでシリコン酸化膜10dをパターニングし、レジスト層を除去してから、シリコン酸化膜10dをエッチングマスクとして、SOI基板10を裏面側から絶縁層10bに達する深さまで略垂直にドライエッチングする裏面側パターニング工程を行うことによって、図8(d)に示す構造を得る。この裏面側パターニング工程では、絶縁層10bをエッチングストッパ層として利用しており、当該裏面側パターニング工程を行うことにより、SOI基板10における支持基板10aは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各付随部12bそれぞれに対応する部位と、IC部E2に対応する部位と、接合用領域部E3に対応する部位とが残る。なお、この裏面側パターニング工程におけるエッチング装置としては、例えば、上述のICP型のドライエッチング装置を用いればよく、エッチング条件としては、絶縁層10bがエッチングストッパ層として機能するような条件を設定する。
After removing the resist layer subsequent to the surface patterning step, the portion corresponding to the
裏面側パターニング工程の後、絶縁層10bのうちフレーム部11に対応する部位およびコア部12aに対応する部位およびIC部E2に対応する部位および接合用領域部E3に対応する部位を残して不要部分をウェットエッチングによりエッチング除去することでフレーム部11、各撓み部13、重り部12を形成する分離工程を行うことによって、図8(e)に示す構造を得る。なお、この分離工程において、SOI基板10の裏面側のシリコン酸化膜10dもエッチング除去される。
After the back side patterning step, an unnecessary portion of the insulating
上述の分離工程の後、センサ基板1と第2のパッケージ用基板3とを常温接合法により直接接合する第1の接合工程を行い、続いて、センサ基板1と第1のパッケージ用基板2との封止用金属層18,28同士および電気接続用金属層19,29同士を直接接合する第2の接合工程を行うことによって、図8(f)に示す構造を得る。要するに、第1の接合工程では、センサ基板1と第2のパッケージ用基板3とがSi−Siの常温接合により接合され、第2の接合工程では、センサ基板1と第1のパッケージ用基板2との封止用金属層18,28同士および電気接続用金属層19,29同士が金属−金属(ここでは、Au−Au)の常温接合により接合されている。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。ここで、第2の接合工程では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用金属層18と第2の封止用金属層28とを直接接合するのと同時に、第1の電気接続用金属層19と第2の電気接続用金属層29とを直接接合している。
After the above-described separation step, a first bonding step is performed in which the
ところで、本実施形態の加速度センサの製造方法では、上述の第2の接合工程が終了するまでの全工程をセンサ基板1および各パッケージ用基板2,3それぞれについてウェハレベルで行うことで加速度センサを複数備えたウェハレベルパッケージ構造体100(図9参照)を形成するようにし、当該ウェハレベルパッケージ構造体100から個々の加速度センサに分割する分割工程(ダイシング工程)を行うようにしている。したがって、各パッケージ用基板の平面サイズをセンサ基板1の平面サイズに合わせることができるとともに、量産性を高めることができる。
By the way, in the manufacturing method of the acceleration sensor of this embodiment, the acceleration sensor is obtained by performing all the processes until the above-described second bonding process is completed at the wafer level for each of the
また、上述の製造方法によれば、半導体基板であるSOI基板10の主表面側に形成された保護絶縁層40のうちセンサ基板1における第1のパッケージ用基板2との接合用領域部E3に形成されている部位をエッチバックすることにより接合用領域部E3の表面を平坦化した後で、接合用領域部E3の表面上に第1の封止用金属層18および第1の電気接続用金属層19を形成しているので、第1の封止用金属層18および第1の電気接続用金属層19を同一レベル面上に同一厚さで形成することができるとともに、第1の封止用金属層18の表面および第1の電気接続用金属層19の表面の平坦性を高めることができ、センサ基板1と第1のパッケージ用基板2との封止用金属層18,28同士および電気接続用金属層19,29同士を直接接合する第2の接合工程の歩留まりを高めることができるから、製造歩留まりの向上を図れる。
Further, according to the manufacturing method described above, the bonding region E3 of the
ここにおいて、本願発明者らは、封止用金属層18,28同士および電気接続用金属層19,29同士を接合する第2の接合工程の歩留りを向上するために、封止用金属層18,28および電気接続用金属層19,29のAu膜の膜厚について検討した。具体的には、センサウェハ10Wの基礎となるSOIウェハと同じ仕様のSOIウェハの一表面側の全面に絶縁膜(センサウェハ10の表面絶縁膜16と同じ条件で成膜した絶縁膜)とTi膜とAu膜とを積層した接合試験用SOIウェハと、第1のパッケージウェハ20Wの基礎となるシリコンウェハと同じ仕様のシリコンウェハの一表面側の全面に絶縁膜(第1のパッケージウェハ20Wの絶縁膜23と同じ条件で成膜した絶縁膜)とTi膜とAu膜とを積層した接合試験用シリコンウェハとをAu膜厚(Au膜の膜厚)を同じとして種々のAu膜厚について用意して常温接合法による接合工程を行ってから、超音波顕微鏡法によって接合試験用SOIウェハと接合試験用シリコンウェハとの接合面積がウェハ面積に占める割合を接合面積率として評価した。その結果、Au膜の膜厚の増加とともに接合面積率が減少し、Au膜の膜厚が500nm以下であれば、接合面積率として90%よりも大きな値が得られるという知見を得た。ところで、センサ装置の製造にあたっての総合歩留りを向上するためには、各工程ごとの歩留りを向上する必要があり、各工程ごとの歩留りを90%以上の値にすることが望ましいが、上述の結果から、封止用金属層18,28同士および電気接続用金属層19,29同士を接合する第2の接合工程の歩留りを90%以上とするためには、各Au膜の設定膜厚を500nm以下に設定すればよいことが分かる。なお、各Au膜の膜厚の下限値については、Au膜が薄くなりすぎると、Au膜の膜連続性が低下して抵抗が高くなったり、電気接続用金属層19,29間で導通不良が起こりやすくなるので、10nm以上に設定することが望ましい。
Here, in order to improve the yield of the 2nd joining process which joins the metal layers 18 and 28 for sealing, and the metal layers 19 and 29 for electrical connection, this inventor is the
以上説明した本実施形態の加速度センサでは、SOI基板10の主表面側に形成された保護絶縁層40においてIC部E2のパッド42が形成された第1の領域と第1の電気接続用金属層19および第1の封止用金属層18が形成された第2の領域との間に段差が形成され、IC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続するように保護絶縁層40の表面に沿って形成された引き出し配線43の膜厚と第1の封止用金属層18および第1の電気接続用金属層19の膜厚とが独立して設定されているので、引き出し配線43の膜厚と第1の封止用金属層18および第1の電気接続用金属層19の膜厚とを独立して制御することができるから、第1の封止用金属層18および第1の電気接続用金属層19の膜厚を薄くすることで第1の封止用金属層18および第1の電気接続用金属層19の表面の平坦性を高めることができてピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4およびIC部E2が形成されたセンサ基板1と第1のパッケージ用基板2との接合工程の歩留まりの向上を図れる。しかも、センサ基板1においてIC部E2のパッド42と第1の電気接続用金属層18とを電気的に接続する引き出し配線43の膜厚を厚くすることで保護絶縁層40において段差が形成されている部位での引き出し配線43のカバレッジを図13に示した従来例に比べて改善できて、引き出し配線43が保護絶縁層40の段差に起因して断線するのを防止することができる。
In the acceleration sensor of the present embodiment described above, the first region where the
要するに、本実施形態の加速度センサの製造方法によれば、引き出し配線43を形成する引き出し配線形成工程と、第1の封止用金属層18および第1の電気接続用金属層19を形成する金属層形成工程とが独立しているので、引き出し配線43の膜厚と第1の封止用金属層18および第1の電気接続用金属層19の膜厚とを独立して制御することができるから、センサ基板1と第1のパッケージ用基板2との接合工程の歩留まりの向上を図れ、且つ、センサ基板1においてIC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続する引き出し配線43の断線を防止できる加速度センサを提供することができる。
In short, according to the method of manufacturing the acceleration sensor of the present embodiment, the lead wire forming step for forming the
ところで、上述の加速度センサでは、図1(b)に示したように引き出し配線43と第1の電気接続用金属層19とが別々に形成されており、センサ基板1における引き出し配線43および第1の封止用金属層18および第1の電気接続用金属層19の形成にあたって、引き出し配線43を形成する引き出し配線形成工程と第1の封止用金属層18および第1の電気接続用金属層19を形成する金属層形成工程とが独立しているが、図10に示すように、引き出し配線43と第1の電気接続用金属層19とが連続一体に形成され且つ引き出し配線43の膜厚を第1の電気接続用金属層19および第1の封止用金属層18の膜厚よりも厚くした構造を採用してもよい。図10に示す構造を採用する場合には、SOI基板10の主表面側の保護絶縁層40の表面側に引き出し配線43および第1の封止用金属層18および第1の電気接続用金属層19を引き出し配線43の設定膜厚(第1の規定膜厚)で同時形成する同時形成工程と、同時形成工程の後で第1の封止用金属層18および第1の電気接続用金属層19を所望の設定膜厚(第2の規定膜厚)とするようにエッチングする膜厚調整工程とを設ければよく、保護絶縁層40において段差が形成されている部位での引き出し配線43のカバレッジを図13に示した従来例に比べて改善できて引き出し配線43の断線を防止でき、しかも、センサ基板1と第1のパッケージ用基板2との接合工程の歩留まりの向上を図れる。
By the way, in the above-described acceleration sensor, the lead-
ここで、上述の同時形成工程を、上記第2の規定膜厚に膜厚が設定された第1の金属層(例えば、Ti膜とTi膜上のAu膜との積層膜)を形成する第1の金属層形成工程と、第1の金属層上に上記第1の規定膜厚と上記第2の規定膜厚との差分に膜厚が設定された第2の金属層(例えば、Ti膜とTi膜上のAu膜との積層膜)を形成する第2の金属層形成工程とで構成し、膜厚調整工程では、第1の封止用金属層18および第1の電気接続用金属層19において第2の金属層により形成されている部位を第1の金属層をエッチングストッパ層としてエッチングすることで上記第2の規定膜厚とするようにしてもよく、このような製造方法を採用すれば、第1の封止用金属層18および第1の電気接続用金属層19の膜厚制御性が向上するとともに第1の封止用金属層18および第1の電気接続用金属層19の表面の平坦性を高めることができ、接合工程の歩留まりを高めることができる。
Here, the above-mentioned simultaneous forming step is a step of forming a first metal layer (for example, a laminated film of a Ti film and an Au film on the Ti film) having a film thickness set to the second specified film thickness. A first metal layer forming step, and a second metal layer (for example, a Ti film) having a thickness set to a difference between the first specified film thickness and the second specified film thickness on the first metal layer And a second metal layer forming step for forming a laminated film of a Ti film and an Au film on the Ti film. In the film thickness adjusting step, the first
また、図11に示すように、引き出し配線43を第1の引き出し配線用金属層43aと第2の引き出し配線用金属層43bとの2層構造とし、第2の引き出し配線用金属層43bと第1の電気接続用金属層19とが連続一体に形成された構造を採用してもよい。ここで、第1の引き出し配線用金属層43aおよび第2の引き出し配線用金属層43bは、例えば、Ti膜とTi膜上のAu膜との積層膜により構成すればよい。
Further, as shown in FIG. 11, the lead-
図11に示す構造を採用する場合には、引き出し配線43の形成にあたって、SOI基板10の主表面側の保護絶縁層40の表面側に第1の引き出し配線用金属層43aを形成する第1の配線用金属層形成工程と、第1の引き出し配線用金属層43a上に第2の引き出し配線用金属層43bを形成する第2の配線用金属層形成工程とを設け、第2の配線用金属層形成工程において第1の封止用金属層18および第1の電気接続層金属層19を同時形成するようにすればよく、第2の引き出し配線用金属層43bの膜厚を第1の封止用金属層18および第1の電気接続用金属層19の所望の膜厚(上記第2の規定膜厚)に設定し、第1の引き出し配線用金属層43aと第2の引き出し配線用金属層43bとの合計膜厚を引き出し配線43の所望の膜厚(上記第1の規定膜厚)に設定しておくことにより、センサ基板1と第1のパッケージ用基板2との接合工程の歩留まりの向上を図れ、且つ、センサ基板1においてIC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続する引き出し配線43の断線を防止できる。
When the structure shown in FIG. 11 is adopted, when the lead-
また、図11では第2の引き出し配線用金属層43bと第1の電気接続用金属層19とが連続一体に形成された構造を採用しているが、第2の引き出し配線用金属層43bではなく第1の引き出し配線用金属層43aと第1の電気接続用金属層19とが連続一体に形成された構造を採用してもよい。この場合には、第1の引き出し配線用金属層43aを形成する第1の配線用金属層形成工程において第1の封止用金属層18および第1の電気接続層金属層19を同時形成するようにすればよく、第1の引き出し配線用金属層43aの膜厚を上記第2の規定膜厚に設定し、第1の引き出し配線用金属層43aと第2の引き出し配線用金属層43bとの合計膜厚を上記第1の規定膜厚に設定しておくことにより、センサ基板1と第1のパッケージ用基板2との接合工程の歩留まりの向上を図れ、且つ、センサ基板1においてIC部E2のパッド42と第1の電気接続用金属層19とを電気的に接続する引き出し配線43の断線を防止できる。
Further, in FIG. 11, a structure in which the second lead
なお、上述の加速度センサの製造方法では、センサ基板1と第1のパッケージ用基板2との封止用金属層18,28同士および電気接続用金属層19,29同士が金属−金属の常温接合により接合されており、金属−金属の組み合わせが、化学的に安定な材料であるAu−Auの組み合わせなので、製造歩留まりを向上できるとともに接合安定性を向上できる。ここにおいて、金属−金属の組み合せは、Au−Auに限らず、例えば、Cu−Cuの組み合わせや、Al−Alの組み合わせでもよく、Cu−Cuの組み合わせの場合には、各電気接続用金属層19,29の低抵抗化を図れることができ、Al−Alの組み合わせの場合には、Au−Auの組み合わせを採用する場合に比べて、材料コストを低減することができる。
In the above-described acceleration sensor manufacturing method, the metal layers 18 and 28 for sealing and the metal layers 19 and 29 for electrical connection between the
また、上述の加速度センサの製造方法では、センサ基板1と第2のパッケージ用基板3とが、Si−Siの組み合わせの常温接合により接合されているが、Si−Siの組み合わせに限らず、Si−Si、Si−SiO2、SiO2−SiO2の群から選択される1組の組み合わせの常温接合により接合されるようにしてもよい。
In the above-described acceleration sensor manufacturing method, the
また、上述の加速度センサでは、第1のパッケージ用基板2の第2の電気接続用金属層29におけるセンサ基板1の第1の電気接続用金属層19との接合部位を、当該第2の電気接続用金属層29における貫通孔配線24との接続部位からずらしてあるので、第2の電気接続用金属層29において第1の電気接続用金属層19との接合部位の接合前の表面の平滑性を高めることができ(第2の電気接続用金属層29の成膜時の表面の平滑性を高めることができ)、第1の電気接続用金属層19と第2の電気接続用金属層29とを上述のように常温接合法により直接接合する場合の接合信頼性を高めることが可能となる。
In the acceleration sensor described above, the second electrical
ところで、上述の実施形態ではセンサ装置としてピエゾ形の加速度センサを例示したが、センサ装置はピエゾ抵抗形の加速度センサに限らず、例えば、容量形の加速度センサや、ジャイロセンサや、熱形の赤外線センサなどでもよく、センサ基板の構造によっては、第2のパッケージ用基板を用いることなくセンサ基板と第1のパッケージ用基板とでセンサ装置を構成することができる。 By the way, in the above-described embodiment, the piezo-type acceleration sensor is exemplified as the sensor device. However, the sensor device is not limited to the piezoresistive type acceleration sensor. For example, a capacitive acceleration sensor, a gyro sensor, or a thermal infrared ray is used. Depending on the structure of the sensor substrate, the sensor device can be configured with the sensor substrate and the first package substrate without using the second package substrate.
1 センサ基板
2 第1のパッケージ用基板
3 第2のパッケージ用基板
10 SOI基板
12 重り部
13 撓み部
16 表面絶縁膜
18 第1の封止用金属層
19 第1の電気接続用金属層
28 第2の封止用金属層
29 第2の電気接続用金属層
40 表面保護層
41 多層構造部
42 パッド
43 引き出し配線
E1 センサ部
E2 IC部
E3 接合用領域部
DESCRIPTION OF
Claims (7)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089583A JP3938201B1 (en) | 2006-03-28 | 2006-03-28 | Sensor device and manufacturing method thereof |
KR1020087012910A KR100985453B1 (en) | 2005-11-25 | 2006-11-24 | Sensor device and production method therefor |
EP06833263A EP1953817B1 (en) | 2005-11-25 | 2006-11-24 | Sensor device and method for manufacturing same |
PCT/JP2006/323459 WO2007061059A1 (en) | 2005-11-25 | 2006-11-24 | Sensor device and method for manufacturing same |
TW095143559A TWI310365B (en) | 2005-11-25 | 2006-11-24 | Sensor device and production method therefor |
US12/094,771 US7674638B2 (en) | 2005-11-25 | 2006-11-24 | Sensor device and production method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089583A JP3938201B1 (en) | 2006-03-28 | 2006-03-28 | Sensor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3938201B1 true JP3938201B1 (en) | 2007-06-27 |
JP2007266318A JP2007266318A (en) | 2007-10-11 |
Family
ID=38249213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089583A Expired - Fee Related JP3938201B1 (en) | 2005-11-25 | 2006-03-28 | Sensor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3938201B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5912048B2 (en) * | 2012-02-15 | 2016-04-27 | アルプス電気株式会社 | Manufacturing method of semiconductor device |
JP7230541B2 (en) | 2019-01-31 | 2023-03-01 | セイコーエプソン株式会社 | Vibration device and vibration module |
-
2006
- 2006-03-28 JP JP2006089583A patent/JP3938201B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007266318A (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3938198B1 (en) | Wafer level package structure and sensor element | |
JP4867792B2 (en) | Wafer level package structure and sensor device | |
JP3938199B1 (en) | Wafer level package structure and sensor device | |
JP4839826B2 (en) | Sensor module | |
JP3938204B1 (en) | Wafer level package structure and sensor element | |
JP3938205B1 (en) | Sensor element | |
JP4081496B2 (en) | Wafer level package structure, acceleration sensor | |
JP3938201B1 (en) | Sensor device and manufacturing method thereof | |
JP4715503B2 (en) | Manufacturing method of sensor module | |
JP2008241482A (en) | Sensor device | |
JP3938206B1 (en) | Wafer level package structure and sensor element | |
JP5395412B2 (en) | Interposer | |
JP3938200B1 (en) | Sensor device and manufacturing method thereof | |
JP3938203B1 (en) | Sensor element and wafer level package structure | |
JP4665733B2 (en) | Sensor element | |
JP2010008172A (en) | Semiconductor device | |
JP4000169B2 (en) | Chip size package | |
JP2007171153A (en) | Sensor element | |
JP4000167B2 (en) | Manufacturing method of sensor device | |
JP2008244174A (en) | Method of manufacturing sensor element | |
JP4000170B2 (en) | Chip size package | |
JP5069410B2 (en) | Sensor element | |
JP2008244169A (en) | Sensor element | |
JP4816065B2 (en) | Manufacturing method of sensor module | |
JP2009047650A (en) | Sensor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |