JP3934632B2 - Electronic circuit package and heating method thereof - Google Patents

Electronic circuit package and heating method thereof Download PDF

Info

Publication number
JP3934632B2
JP3934632B2 JP2004207356A JP2004207356A JP3934632B2 JP 3934632 B2 JP3934632 B2 JP 3934632B2 JP 2004207356 A JP2004207356 A JP 2004207356A JP 2004207356 A JP2004207356 A JP 2004207356A JP 3934632 B2 JP3934632 B2 JP 3934632B2
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit package
control signal
heating element
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004207356A
Other languages
Japanese (ja)
Other versions
JP2006032548A (en
Inventor
章人 大沢
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP2004207356A priority Critical patent/JP3934632B2/en
Publication of JP2006032548A publication Critical patent/JP2006032548A/en
Application granted granted Critical
Publication of JP3934632B2 publication Critical patent/JP3934632B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子回路パッケージに関し、特に、半導体集積回路を搭載したＢＧＡ（Ｂａｌｌ Ｇｌｉｄ Ａｒｒａｙ：ボールグリッドアレイ）ケースがＢＧＡ方式によりプリント基板に搭載された電子回路パッケージにおける加熱に関する。   The present invention relates to an electronic circuit package, and more particularly to heating in an electronic circuit package in which a BGA (Ball Grid Array: ball grid array) case on which a semiconductor integrated circuit is mounted is mounted on a printed circuit board by a BGA method.

従来、電子部品の製造においては、回路基板に半田を用いて融解接合することが行われている。半田付けの補修に際しては、半田を融解させるため、加熱端子が用いられている。この加熱端子を、予め移動ストロークが定められた駆動手段によって上下動させて、半田を再加熱している（例えば、特許文献１参照）。   Conventionally, in the manufacture of electronic components, fusion bonding has been performed on circuit boards using solder. When repairing soldering, a heating terminal is used to melt the solder. The heating terminal is moved up and down by a driving means having a predetermined moving stroke to reheat the solder (for example, see Patent Document 1).

通常、ＢＧＡパッケージを採用するデバイスにおいて半田付け不良が発生した場合には、再度リフローを行う必要が生じる。この場合、デバイス全体に熱が伝わってしまうため、デバイス全体を動かないように固定させて半田を融解させるか、または、プリント基板から一度取り外し、再度デバイスを実装することが行われていた。このため、容易には補修作業を行うことができなかった。   Usually, when a soldering failure occurs in a device employing a BGA package, it is necessary to perform reflow again. In this case, since heat is transmitted to the entire device, the entire device is fixed so as not to move, and the solder is melted, or is once removed from the printed board and mounted again. For this reason, repair work could not be performed easily.

特開平４−２８８８９５号公報（段落０００７、図３）JP-A-4-288895 (paragraph 0007, FIG. 3)

これらの状況に鑑み、本発明は、半田付け不良が発生した場合、駆動手段を含む特別な設備を使用せずに、任意の半田付け部位を加熱し、半田を融解させて、半田付け不良を容易に補修することを課題とする。   In view of these situations, the present invention can heat any soldering part and melt the solder without using special equipment including a driving means when a soldering failure occurs. The problem is to repair easily.

本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段とを備え、前記オン／オフ手段が、前記電子回路パッケージの動作電源からの通電をオン／オフすることを特徴とする。 An electronic circuit package according to the present invention is an electronic circuit package including a soldering portion, a heating element disposed around the soldering portion, and on / off means for turning on / off the heating element. The on / off means turns on / off energization from the operating power supply of the electronic circuit package .

本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段とを備え、複数の前記オン／オフ手段と複数の前記発熱体とが、それぞれに１対１に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする。 An electronic circuit package according to the present invention is an electronic circuit package including a soldering portion, a heating element disposed around the soldering portion, and on / off means for turning on / off the heating element. The plurality of on / off means and the plurality of heating elements correspond to each other in one-to-one correspondence and heat any heating portion by energizing the heating elements. To do.

本発明による電子回路パッケージは、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とすることを特徴とする。 The electronic circuit package according to the present invention is characterized in that the electronic circuit package includes a bump for interposing heat conduction between the soldering portion and the heating element .

本発明による電子回路パッケージは、前記オン／オフ手段が、前記電子回路パッケージの外部からの制御信号によって、オン／オフすることを特徴とする。 The electronic circuit package according to the present invention is characterized in that the on / off means is turned on / off by a control signal from the outside of the electronic circuit package.

本発明による電子回路パッケージは、前記オン／オフ手段が、前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする。   The electronic circuit package according to the present invention is characterized in that the on / off means energizes all the heating elements from a power source different from an operating power source of the electronic circuit package.

本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記通電を制御する制御信号を前記オン／オフ手段へ出力するデコーダとを備えることを特徴とする。   An electronic circuit package according to the present invention is an electronic circuit package including a soldering portion, a heating element disposed around the soldering portion, and on / off means for turning on / off the heating element. And a decoder for outputting a control signal for controlling the energization to the on / off means.

本発明による電子回路パッケージは、前記デコーダが、前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする。   The electronic circuit package according to the present invention is characterized in that the decoder inputs a control signal bus obtained by converting the control signal into a bus and outputs the control signal.

本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記オン／オフ手段へ前記通電を制御する制御信号を出力するデコーダと、前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースとを備えることを特徴とする。   An electronic circuit package according to the present invention is an electronic circuit package including a soldering portion, a heating element disposed around the soldering portion, and on / off means for turning on / off the heating element. And a decoder that outputs a control signal for controlling the energization to the on / off means, and a JTAG (Joint Test Action Group) interface having a boundary scan interface for the soldering part.

本発明による電子回路パッケージは、前記ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、前記試験ツールが、前記ＪＴＡＧ信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力することを特徴とする。   In the electronic circuit package according to the present invention, the JTAG (Joint Test Action Group) interface transmits and receives a JTAG signal to and from a test tool outside the electronic circuit package, and the test tool is configured to transmit the JTAG signal based on the JTAG signal. A control signal bus obtained by converting the control signal into a bus is output to a decoder.

本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記オン／オフ手段へ前記通電を制御する制御信号を供給するデコーダと、前記デコーダとの間でＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号を入出力するＪＴＡＧインターフェースとを備えることを特徴とする。   An electronic circuit package according to the present invention is an electronic circuit package including a soldering portion, a heating element disposed around the soldering portion, and on / off means for turning on / off the heating element. And a decoder for supplying a control signal for controlling the energization to the on / off means, and a JTAG interface for inputting / outputting a JTAG (Joint Test Action Group) signal to / from the decoder.

本発明による電子回路パッケージは、前記ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、前記試験ツールが、前記デコーダとの間で前記ＪＴＡＧ信号を送受信することを特徴とする。   In the electronic circuit package according to the present invention, the JTAG (Joint Test Action Group) interface transmits / receives a JTAG signal to / from a test tool outside the electronic circuit package, and the test tool communicates with the decoder. A JTAG signal is transmitted and received.

本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段とを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記オン／オフ手段へ制御信号を供給し、前記制御信号を入力した前記オン／オフ手段が、前記発熱体への通電をオン／オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。   An electronic circuit package heating method according to the present invention includes a soldering part, a plurality of heating elements arranged around the soldering part, and a plurality of on / off switching on / off of the plurality of heating elements. The electronic circuit package heating method includes: a control signal supplied from outside the electronic circuit package to the on / off means, and the on / off means receiving the control signal is supplied to the heating element. The energization is turned on / off, and the heating element with the energization turned on generates heat to heat the soldered portion.

本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、前記デコーダが、前記制御信号バスを基に複数の前記オン／オフ手段のそれぞれに前記制御信号を出力し、前記制御信号を入力した前記オン／オフ手段が、前記発熱体への前記通電をオン／オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。   An electronic circuit package heating method according to the present invention includes a soldering part, a plurality of heating elements arranged around the soldering part, and a plurality of on / off switching on / off of the plurality of heating elements. And a decoder for outputting a control signal to the on / off means, wherein the electronic circuit package outputs a control signal bus from the outside of the electronic circuit package to the decoder. The control signal is output to each of a plurality of on / off means based on a control signal bus, and the on / off means that receives the control signal turns on / off the energization to the heating element, and The heating element that is turned on generates heat and heats the soldering part.

本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号に取込み、前記ＪＴＡＧ信号から前記オン／オフ手段をオン／オフする制御信号バスを生成し、前記制御信号バスから前記制御信号を生成し、前記制御信号で前記オン／オフ手段のオン／オフを行い、前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。   An electronic circuit package heating method according to the present invention includes a soldering part, a heating element disposed around the soldering part, and a plurality of on / off means for turning on / off the plurality of heating elements. A method of heating an electronic circuit package including a decoder that supplies a control signal to the on / off means, wherein the quality of the soldered portion is determined by boundary scan, and the determination result of the boundary scan is JTAG ( (Joint Test Action Group) signal, a control signal bus for turning on / off the on / off means is generated from the JTAG signal, the control signal is generated from the control signal bus, and the on / off by the control signal is generated. When the on / off means turns on the energization, the heating element generates heat, Characterized by heating the field with site.

本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号に取込み、前記ＪＴＡＧ信号から前記制御信号を生成し、前記制御信号が前記オン／オフ手段のオン／オフを行い、前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。   An electronic circuit package heating method according to the present invention includes a soldering part, a heating element disposed around the soldering part, and a plurality of on / off means for turning on / off the plurality of heating elements. A method of heating an electronic circuit package including a decoder that supplies a control signal to the on / off means, wherein the quality of the soldered portion is determined by boundary scan, and the determination result of the boundary scan is JTAG ( (Joint Test Action Group) signal, generate the control signal from the JTAG signal, the control signal turns on / off the on / off means, and the on / off means turns on the energization, The heating element generates heat and heats the soldering part.

本発明による電子回路パッケージの加熱方法は、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする。   The method for heating an electronic circuit package according to the present invention is characterized by comprising bumps that interpose heat conduction between the soldered portion and the heating element.

第１の効果は、ＢＧＡパッケージに配置されている任意のバンプに対して、外部からの制御により局所的または全体的に加熱することを可能としたことである。   The first effect is that any bump disposed in the BGA package can be heated locally or entirely by external control.

第２の効果は、半田付け不良が発生した任意のバンプにのみ熱を加えて半田を融解させることが可能になり、リフロー設備のような特別な設備を使用せず容易に半田付け不良の補修を実現可能としたことである。   The second effect is that it is possible to melt the solder by applying heat only to any bumps where soldering failure has occurred, and it is easy to repair soldering failure without using special equipment such as reflow equipment. Is possible.

第３の効果は、本発明によるＢＧＡパッケージを採用するデバイスの単体故障におけるデバイス交換時に、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。   The third effect is that the device can be easily detached from the printed circuit board without using a reflow facility at the time of device replacement in the case of a single failure of a device employing the BGA package according to the present invention.

第４の効果は、本発明によるＢＧＡパッケージを採用するデバイスへの電源とは独立した（異なる）外部入力電源端子を備えているため、外部入力電源端子に外部電源を接続しさえすれば、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。   The fourth effect is that an external input power supply terminal that is independent (different) from the power supply to the device adopting the BGA package according to the present invention is provided. Therefore, as long as an external power supply is connected to the external input power supply terminal, reflow It is possible to easily remove it from the printed circuit board without using equipment.

本発明は、ＢＧＡパッケージと発熱素子とを一体化させ、外部からの制御信号によって、半田付け不良が発生したバンプだけを加熱するように発熱素子を制御（発熱素子へ通電する）し、バンプに接触している半田（半田付け部位の半田）を融解させる。その結果、リフロー設備のような特別な設備を用いずに、半田付け不良の補修を容易に行うことができるＢＧＡパッケージである。   In the present invention, the BGA package and the heat generating element are integrated, and the heat generating element is controlled (energized to the heat generating element) so as to heat only the bump in which the soldering failure has occurred by an external control signal. Melt the solder in contact (solder at the soldering site). As a result, the BGA package can easily repair a soldering failure without using special equipment such as reflow equipment.

第１の実施形態の構成：次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。   Configuration of First Embodiment: Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

図１（ａ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１およびプリント基板１１の側面図である。図１（ｂ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図である。図２は、本発明による第１の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。   FIG. 1A is a side view of the BGA case 1 and the printed circuit board 11 of the BGA package according to the first embodiment of the present invention. FIG. 1B is a rear view of only the BGA case 1 of the BGA package according to the first embodiment of the present invention. FIG. 2 is a block diagram showing an electric circuit in the BGA package of the first embodiment according to the present invention.

図１、２を用いて本発明によるＢＧＡパッケージの構成について説明する。本発明によるＢＧＡパッケージ（電子回路パッケージ）は、ＢＧＡケース１と、バンプ２と、発熱素子（発熱体）３と、外部入力電源端子４と、半導体集積回路部５と、ヒーター部６とを含んで構成される。   The configuration of the BGA package according to the present invention will be described with reference to FIGS. A BGA package (electronic circuit package) according to the present invention includes a BGA case 1, a bump 2, a heating element (heating element) 3, an external input power supply terminal 4, a semiconductor integrated circuit unit 5, and a heater unit 6. Consists of.

ＢＧＡケース１は、バンプ２、外部入力電源端子４、半導体集積回路部５、ヒーター部６（発熱素子３とリレー７とを含む）を搭載している。   The BGA case 1 includes a bump 2, an external input power supply terminal 4, a semiconductor integrated circuit unit 5, and a heater unit 6 (including the heating element 3 and the relay 7).

バンプ２は、半田付けを介在するもので、ＢＧＡケース１は、バンプ２を介してプリント基板１１に半田付けされる。バンプ２は、半田の融解点まで温度上昇する。従って、バンプ２は、発熱素子３とは熱伝導するように配置され、半田付け部位に接触している。なお、任意のバンプ２をバンプ２ｍ（図３）で表し、任意のバンプ２ｍは、バンプ２に包含される。   The bump 2 interposes soldering, and the BGA case 1 is soldered to the printed circuit board 11 via the bump 2. The bump 2 rises in temperature to the melting point of the solder. Therefore, the bump 2 is disposed so as to conduct heat with the heat generating element 3 and is in contact with the soldered portion. An arbitrary bump 2 is represented by a bump 2m (FIG. 3), and the arbitrary bump 2m is included in the bump 2.

発熱素子３は、複数個でなり、それぞれのバンプ２の周囲に配置されている。発熱素子３は、動作電源電圧を印加（通電）されることにより、発熱し、半田の融解点以上まで温度上昇する。発熱素子３としては、電気抵抗率の大きい合金、炭素などを含み、電気抵抗を原因として発熱する抵抗発熱体が使用される。電気抵抗率の大きい抵抗発熱体として、ニッケル−銅合金、ニッケル−クロム合金などが使用される。また、電気抵抗率の大きいセラミックスとして、チタン酸バリウムなどが使用される。これらの発熱素子３は、板状や線状などに加工されて、バンプ２に接触して配置される。なお、発熱素子３の発熱がバンプ２の温度を半田融解点まで熱伝導するのであれば、発熱素子３とバンプ２とは、必ずしも接触している必要はない。   A plurality of heating elements 3 are arranged around each bump 2. The heating element 3 generates heat when an operating power supply voltage is applied (energized), and the temperature rises to a melting point or higher of the solder. As the heating element 3, a resistance heating element that contains an alloy having a high electrical resistivity, carbon, or the like and generates heat due to electrical resistance is used. A nickel-copper alloy, a nickel-chromium alloy, or the like is used as a resistance heating element having a high electrical resistivity. Moreover, barium titanate etc. are used as ceramics with a large electrical resistivity. These heating elements 3 are processed into a plate shape or a line shape, and are arranged in contact with the bumps 2. Note that the heat generating element 3 and the bump 2 do not necessarily need to be in contact with each other as long as the heat generated by the heat generating element 3 conducts the temperature of the bump 2 to the solder melting point.

発熱素子３で発生する熱は、それぞれ１対１で対応するバンプ２に熱伝導し、半導体集積回路部５には影響を与えない。なお、任意のバンプ２ｍを加熱する発熱素子３を発熱素子３ｍ（図３）で表し、発熱素子３ｍは発熱素子３に包含される。   The heat generated by the heat generating elements 3 is thermally conducted to the corresponding bumps 2 on a one-to-one basis, and does not affect the semiconductor integrated circuit portion 5. The heating element 3 that heats an arbitrary bump 2m is represented by a heating element 3m (FIG. 3), and the heating element 3m is included in the heating element 3.

外部入力電源端子４は、外部電源９から受電する電源端子で、ヒーター部６のみを単独動作可能とする。   The external input power supply terminal 4 is a power supply terminal that receives power from the external power supply 9, and enables only the heater section 6 to operate independently.

半導体集積回路部５は、本発明によるＢＧＡパッケージを採用するデバイスの電気的特性を決定付けるもので、電源８から動作電力の供給を受ける。   The semiconductor integrated circuit section 5 determines the electrical characteristics of a device that employs the BGA package according to the present invention, and is supplied with operating power from the power supply 8.

ヒーター部６は、発熱素子３とリレー７とを含んで構成される。ヒーター部６は、電気的特性とは独立し、半田融解点までバンプ２の温度を上昇させる。   The heater unit 6 includes a heating element 3 and a relay 7. The heater unit 6 increases the temperature of the bump 2 to the solder melting point independently of the electrical characteristics.

リレー７は、外部からの設定で任意にＨレベルおよびＬレベルに制御される制御信号１０の入力端子を備える。リレー７は、Ｈレベルでオン、Ｌレベルでオフとしても良いし、逆に、Ｈレベルでオフ、Ｌレベルでオンとしてもよい。制御信号１０の状態によりスイッチのオン／オフ制御が行われるため、電源８の電圧を発熱素子３へ任意のタイミングで自在に伝達する。リレー７は、端子７ａおよび端子７ｂを備え、発熱素子３への通電をオン（端子７ｂに接続）またはオフ（端子７ａに接続）する。なお、任意の発熱素子３ｍへ通電するリレー７をリレー７ｍで表し、リレー７ｍは、リレー７に包含される。このリレー７は、切替器やオン／オフを行うスイッチなども含むオン／オフ手段である。   The relay 7 includes an input terminal for a control signal 10 that is arbitrarily controlled to an H level and an L level by setting from the outside. The relay 7 may be turned on at the H level, turned off at the L level, and conversely, may be turned off at the H level and turned on at the L level. Since the on / off control of the switch is performed according to the state of the control signal 10, the voltage of the power supply 8 is freely transmitted to the heating element 3 at an arbitrary timing. The relay 7 includes a terminal 7a and a terminal 7b, and turns on (connected to the terminal 7b) or turns off (connected to the terminal 7a) the energization of the heat generating element 3. Note that the relay 7 energizing the arbitrary heating element 3m is represented by a relay 7m, and the relay 7m is included in the relay 7. This relay 7 is an on / off means including a switch and a switch for turning on / off.

電源８は、半導体集積回路部５の動作電源であり、発熱素子３の動作電源にもなっている。   The power source 8 is an operating power source for the semiconductor integrated circuit unit 5 and also an operating power source for the heating element 3.

外部電源９は、電源８からは独立した（異なる）電源であり、外部入力電源端子４に接続される。外部電源９は、電源８のショート等の不具合に対するバックアップの機能も有し、外部入力電源端子４に外部電源９を接続しさえすれば、発熱端子３へ電圧を印加することができ、容易に、プリント基板１１からＢＧＡケース１を取り外しできる。   The external power supply 9 is an independent (different) power supply from the power supply 8 and is connected to the external input power supply terminal 4. The external power supply 9 also has a backup function for problems such as a short circuit of the power supply 8, and as long as the external power supply 9 is connected to the external input power supply terminal 4, a voltage can be easily applied to the heat generating terminal 3. The BGA case 1 can be removed from the printed circuit board 11.

制御信号１０は、リレー７の端子７ａと端子７ｂとをスイッチ（オン／オフ）する制御信号であり、ＢＧＡケース１に備えた端子（図示しない）から入力する。なお、任意の発熱素子３ｍを制御する制御信号１０を制御信号１０ｍで表し、制御信号１０ｍは、制御信号１０に包含される。   The control signal 10 is a control signal for switching (ON / OFF) the terminal 7a and the terminal 7b of the relay 7, and is input from a terminal (not shown) provided in the BGA case 1. A control signal 10 for controlling an arbitrary heating element 3m is represented by a control signal 10m, and the control signal 10m is included in the control signal 10.

この時、発熱素子３と制御信号１０とリレー７とは、バンプ２のピン数に応じて、各ピンに対して１対１で対応するように複数配置される。ここで、ピン数とは、ＢＧＡパッケージが有するピンの総数である。ピンの総数は、ＢＧＡパッケージの大きさや種類によって異なり、例えば、３００ピンのＢＧＡパッケージは、３００組の「バンプ２と発熱素子３とリレー７と制御信号１０の制御線」とで成るセットを有する。   At this time, a plurality of the heat generating elements 3, the control signals 10, and the relays 7 are arranged so as to correspond to each pin on a one-to-one basis according to the number of pins of the bump 2. Here, the number of pins is the total number of pins that the BGA package has. The total number of pins varies depending on the size and type of the BGA package. For example, a 300-pin BGA package has a set of 300 sets of “bump 2, heating element 3, relay 7, and control signal 10 control line”. .

プリント基板１１は、バンプ２によって電気的に接続される導体を含んでおり、ＢＧＡケース１の下面に設けられた導体へ接続される。   The printed board 11 includes a conductor that is electrically connected by the bump 2, and is connected to a conductor provided on the lower surface of the BGA case 1.

第１の実施形態の動作：次に、図２、３を用いて本発明による第１の実施形態の動作を説明する。   Operation of the First Embodiment: Next, the operation of the first embodiment according to the present invention will be described with reference to FIGS.

図３は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で任意の発熱素子３ｍの発熱説明図である。本発明によるＢＧＡパッケージを採用するデバイスの任意のバンプ２ｍの半田付け部位において、半田付け不良が発生した場合を想定している。通常状態においては、リレー７は制御信号１０により、全てオフ状態（端子７ａに接続）に制御される。半田付け不良が発生した任意のバンプ２ｍに対しては、制御信号１０ｍからリレー７ｍをオン状態（端子７ｂに接続）に制御し、該当する発熱素子３ｍだけを発熱させる。バンプ２ｍの半田が、次第に、融解し、プリント基板１１との半田付け不良が解消される。この時、バンプ２ｍ以外のバンプ２は加熱されないため、デバイスの位置がプリント基板１１からずれたり、取り外されることが回避される。   FIG. 3 is a rear view of only the BGA case 1 of the BGA package of the first embodiment according to the present invention, and is an explanatory view of heat generation of an arbitrary heating element 3m. A case is assumed in which a soldering failure occurs in a soldering portion of an arbitrary bump 2m of a device employing a BGA package according to the present invention. In the normal state, the relays 7 are all controlled to be in an off state (connected to the terminal 7a) by the control signal 10. For any bump 2m in which a soldering failure has occurred, the relay 7m is controlled to be turned on (connected to the terminal 7b) from the control signal 10m, and only the corresponding heating element 3m is heated. The solder of the bumps 2m gradually melts, and the soldering failure with the printed board 11 is eliminated. At this time, since the bumps 2 other than the bumps 2m are not heated, the position of the device is prevented from being displaced from the printed board 11 or removed.

図４は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で全ての発熱素子３の発熱説明図である。本発明によるＢＧＡパッケージを採用するデバイスにおいて、半導体集積回路部５の故障等により、デバイスの載せ替えを必要とする場合を想定している。この場合、全てのリレー７を制御信号１０からオン状態（端子７ｂに接続）に制御し、全ての発熱素子３を発熱させ、デバイスをプリント基板１１から容易に取り外すことが可能となる。   FIG. 4 is a rear view of only the BGA case 1 of the BGA package of the first embodiment according to the present invention and is an explanatory view of heat generation of all the heat generating elements 3. In the device employing the BGA package according to the present invention, it is assumed that the device needs to be replaced due to a failure of the semiconductor integrated circuit portion 5 or the like. In this case, all the relays 7 are controlled from the control signal 10 to the ON state (connected to the terminal 7b), all the heating elements 3 are heated, and the device can be easily detached from the printed board 11.

また、電源８のショート等によりデバイスに電源投入できない場合でも、外部入力電源端子４から外部電源９を投入する（図２において、外部入力電源端子４を、破線のように接続する）ことにより、全ての発熱素子３を発熱させ、デバイスを容易に取り外すことを可能としている。   Further, even when the device cannot be turned on due to a short circuit of the power supply 8 or the like, by turning on the external power supply 9 from the external input power supply terminal 4 (in FIG. 2, the external input power supply terminal 4 is connected as shown by a broken line) All the heating elements 3 generate heat, and the device can be easily removed.

図１、図３、図４においては、発熱素子３の形状が正方形であるが、長方形、菱形、台形、円形、楕円形などを含む任意の形状でもよい。   In FIG. 1, FIG. 3, and FIG. 4, the shape of the heating element 3 is a square, but it may be any shape including a rectangle, a diamond, a trapezoid, a circle, an ellipse, and the like.

第２の実施形態：図５は、本発明による第２の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図２と比較すると、さらにデコーダ１２を備え、デコーダ１２へ制御信号バス１３を入力させる構成になっている。   Second Embodiment: FIG. 5 is a block diagram showing an electric circuit in a BGA package of a second embodiment according to the present invention. Compared with FIG. 2, a decoder 12 is further provided, and a control signal bus 13 is input to the decoder 12.

図２では、ＩＯ端子としての制御信号１０によりリレー７の制御を１本ずつで各々行っていた。高集積化、多数ピン化が著しい現在のＢＧＡパッケージを採用するデバイスにおいては、制御信号１０の本数が数百本以上に達してしまう場合がある。この時、所望の発熱素子３を発熱させるために、該当する制御信号１０を数百本の中から選択することになる。しかし、この選択は、困難を伴うと共に、制御信号１０用に数百本以上のピンを、ＢＧＡパッケージに追加する必要が生じる。   In FIG. 2, the relays 7 are controlled one by one by the control signal 10 as the IO terminal. In a device adopting the current BGA package that is remarkably highly integrated and has many pins, the number of control signals 10 may reach several hundred or more. At this time, in order to cause the desired heat generating element 3 to generate heat, the corresponding control signal 10 is selected from hundreds. However, this selection is difficult and requires the addition of hundreds or more pins for the control signal 10 to the BGA package.

そこで本発明による第２の実施形態では、外部からの制御信号１０をバス信号化（制御信号バス１３）し、本発明によるＢＧＡパッケージを採用するデバイスの内部にデコーダ１２を備えるものとする。予めデコーダ１２に制御信号バス１３の信号パターンに対するリレー７のオン／オフ状態を割り当てておくことで、発熱素子３の制御を簡素化すると共に、ＢＧＡパッケージのピン数増加を防ぐことが可能となる。   Therefore, in the second embodiment according to the present invention, the control signal 10 from the outside is converted into a bus signal (control signal bus 13), and the decoder 12 is provided inside the device adopting the BGA package according to the present invention. By assigning the on / off state of the relay 7 with respect to the signal pattern of the control signal bus 13 to the decoder 12 in advance, it becomes possible to simplify the control of the heating element 3 and to prevent an increase in the number of pins of the BGA package. .

第３の実施形態：図６は、本発明による第３の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図５と比較すると、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェース１４および試験ツール１５が追加されている。バウンダリ・スキャン（ＩＥＥＥ１１４９．１）機能を使用し、容易に半田付け不良の有無と箇所の判定が可能となる。   Third Embodiment: FIG. 6 is a block diagram showing an electric circuit in a BGA package of a third embodiment according to the present invention. Compared with FIG. 5, a JTAG (Joint Test Action Group) interface 14 and a test tool 15 are added. By using the boundary scan (IEEE1149.1) function, it is possible to easily determine the presence / absence and location of soldering failure.

ＪＴＡＧインターフェース１４は、ＴＤＩ(Ｔｅｓｔ Ｄａｔａ Ｉｎ：テストデータ入力)、ＴＣＫ（Ｔｅｓｔ Ｃｌｏｃｋ：テストクロック信号）、ＴＭＳ（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ：テストモード信号）、ＴＤＯ（Ｔｅｓｔ Ｄａｔａ Ｏｕｔ：テストデータ出力）の計４本の入出力（ＪＴＡＧ信号）を備えている。ＪＴＡＧインターフェース１４は、バウンダリ・スキャン機能を利用するためのインターフェースを有し、半導体集積回路部５の動作試験を実施する。なお、用語ＪＴＡＧは、ＩＥＥＥ１１４９．１によって規格を定める際の作業メンバーの名称“Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ”に由来するものであるが、ＩＥＥＥ規格「バウンダリ・スキャンテスト」を表わすものとして広く知られている。   The JTAG interface 14 includes TDI (Test Data In: Test Data Input), TCK (Test Clock: Test Clock Signal), TMS (Test Mode Select: Test Mode Signal), and TDO (Test Data Out: Test Data Output). It has a book input / output (JTAG signal). The JTAG interface 14 has an interface for using the boundary scan function, and performs an operation test of the semiconductor integrated circuit unit 5. The term JTAG is derived from the name of the working member “Joint Test Action Group” when the standard is defined by IEEE 1149.1, but is widely known as representing the IEEE standard “boundary scan test”. .

試験ツール１５は、ＪＴＡＧ信号（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＤＯ）を入出力して試験結果（判定結果）ＴＤＯを読み込み、特定された箇所に該当するリレー７を制御するため、制御信号バス１３へ自動的に制御信号を送信する。この制御信号によって、デコーダ１２が制御信号１０を発生する。従って、半田不良ピンと１対１で対応している発熱素子３は、自動的に発熱し、半田付け不良を補修する。   The test tool 15 inputs / outputs JTAG signals (TDI, TCK, TMS, TDO), reads a test result (judgment result) TDO, and controls the relay 7 corresponding to the specified location. A control signal is automatically transmitted. In response to this control signal, the decoder 12 generates the control signal 10. Therefore, the heating element 3 corresponding to the defective solder pin on a one-to-one basis automatically generates heat and repairs the defective soldering.

第４の実施形態：図７は、本発明による第４の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図６と比較すると制御信号バス１３が削除され、ＪＴＡＧインターフェース１４とデコーダ１２との間がシリアルのＪＴＡＧ信号４本で接続されている。   Fourth Embodiment: FIG. 7 is a block diagram showing an electric circuit in a BGA package according to a fourth embodiment of the present invention. As compared with FIG. 6, the control signal bus 13 is deleted, and the JTAG interface 14 and the decoder 12 are connected by four serial JTAG signals.

すなわち、ＪＴＡＧインターフェース１４を用いてＩＳＰ（Ｉｎ―Ｓｙｓｔｅｍ―Ｐｒｏｇｒａｍｍｉｎｇ）を実現することにより、試験ツール１５からデコーダ１２を設定することを可能としている。制御信号バス１３に要したピン数分だけＢＧＡパッケージのピン数を削減できると共に、半田付け不良の有無判定及び補修をＪＴＡＧインターフェース１４のみを使用することで実現している。これにより、試験の自動化及び効率化を実現可能とする。   That is, the decoder 12 can be set from the test tool 15 by realizing ISP (In-System-Programming) using the JTAG interface 14. The number of pins of the BGA package can be reduced by the number of pins required for the control signal bus 13, and the presence / absence and repair of soldering failure are realized by using only the JTAG interface 14. This makes it possible to realize automation and efficiency of the test.

なお、第１〜第４の実施形態において説明した各処理は、デコーダ１２、ＪＴＡＧインターフェース１４、試験ツール１５が有するコンピュータに格納されたプログラムにより実行してもよい。このプログラムは、光記録媒体、磁気記録媒体、光磁気記録媒体または半導体などの記録媒体に格納され、これらの記録媒体からロードされるようにしてもよい。また、このプログラムは、図示していない所定のネットワークを介して図示していない外部装置からロードされるようにしてもよい。   Each process described in the first to fourth embodiments may be executed by a program stored in a computer included in the decoder 12, the JTAG interface 14, and the test tool 15. The program may be stored in a recording medium such as an optical recording medium, a magnetic recording medium, a magneto-optical recording medium, or a semiconductor, and loaded from these recording media. Further, this program may be loaded from an external device (not shown) via a predetermined network (not shown).

さらに、以上説明した実施形態は、本発明の好適な実施形態の一例であり、本発明の実施形態は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形して実施することが可能である。例えば、本発明における発熱素子３は、バンプ２の近傍のみに配置されるばかりでなく、半田の融解を制御したい半田付け部位に配置することが可能である。   Furthermore, the embodiment described above is an example of a preferred embodiment of the present invention. The embodiment of the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention. It is possible to implement. For example, the heating element 3 according to the present invention can be disposed not only near the bump 2 but also at a soldering site where the melting of solder is desired to be controlled.

（ａ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１およびプリント基板１１の側面図である。（ｂ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図である。(A) is a side view of the BGA case 1 and the printed circuit board 11 of the BGA package of 1st Embodiment by this invention. (B) is a rear view of only the BGA case 1 of the BGA package of 1st Embodiment by this invention. 本発明による第１の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。It is a block diagram which shows the electric circuit in the BGA package of 1st Embodiment by this invention. 本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で任意の発熱素子の発熱説明図である。It is heat generating explanatory drawing of arbitrary heat generating elements in the rear view of only the BGA case 1 of the BGA package of 1st Embodiment by this invention. 本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で全ての発熱素子の発熱説明図である。It is heat generating explanatory drawing of all the heat generating elements by the rear view of only the BGA case 1 of the BGA package of 1st Embodiment by this invention. 本発明による第２の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。It is a block diagram which shows the electric circuit in the BGA package of 2nd Embodiment by this invention. 本発明による第３の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。It is a block diagram which shows the electric circuit in the BGA package of the 3rd Embodiment by this invention. 本発明による第４の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。It is a block diagram which shows the electric circuit in the BGA package of the 4th Embodiment by this invention.

符号の説明Explanation of symbols

１ ＢＧＡケース
２ バンプ
３ 発熱素子
４ 外部入力電源端子
５ 半導体集積回路部
６ ヒーター部
７ リレー
８ 電源
９ 外部電源
１０ 制御信号
１１ プリント基板
１２ デコーダ
１３ 制御信号バス
１４ ＪＴＡＧインターフェース
１５ 試験ツール
DESCRIPTION OF SYMBOLS 1 BGA case 2 Bump 3 Heating element 4 External input power supply terminal 5 Semiconductor integrated circuit part 6 Heater part 7 Relay 8 Power supply 9 External power supply 10 Control signal 11 Printed circuit board 12 Decoder 13 Control signal bus 14 JTAG interface 15 Test tool

Claims (16)

半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と
を備え、
前記オン／オフ手段が、
前記電子回路パッケージの動作電源からの通電をオン／オフすることを特徴とする電子回路パッケージ。 An electronic circuit package including a soldering part,
A heating element disposed around the soldering site;
An on / off means for turning on / off energization of the heating element ,
The on / off means is
An electronic circuit package characterized in that energization from an operating power supply of the electronic circuit package is turned on / off . 半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と
を備え、
複数の前記オン／オフ手段と複数の前記発熱体とが、それぞれに１対１に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする電子回路パッケージ。 An electronic circuit package including a soldering part,
A heating element disposed around the soldering site;
ON / OFF means for turning ON / OFF the power supply to the heating element;
With
A plurality of the on / off means and the plurality of heating elements correspond to each other one to one, and an arbitrary soldering portion is heated by energizing the heating elements. package. 前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項１または請求項２に記載の電子回路パッケージ。 Electronic circuit package according to claim 1 or claim 2, characterized in that it comprises a bump interposed heat conduction between the soldering portion and the heating element. 前記オン／オフ手段が、
前記電子回路パッケージの外部からの制御信号によって、オン／オフすることを特徴とする請求項２に記載の電子回路パッケージ。 The on / off means is
The electronic circuit package according to claim 2 , wherein the electronic circuit package is turned on / off by a control signal from the outside of the electronic circuit package. 前記オン／オフ手段が、
前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする請求項２に記載の電子回路パッケージ。 The on / off means is
3. The electronic circuit package according to claim 2 , wherein all of the heating elements are energized from a power source different from an operation power source of the electronic circuit package. 半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記通電を制御する制御信号を前記オン／オフ手段へ出力するデコーダと
を備えることを特徴とする電子回路パッケージ。 An electronic circuit package including a soldering part,
A heating element disposed around the soldering site;
On / off means for turning on / off the power to the heating element;
An electronic circuit package comprising: a decoder that outputs a control signal for controlling energization to the on / off means. 前記デコーダが、
前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする請求項６に記載の電子回路パッケージ。 The decoder
The electronic circuit package according to claim 6 , wherein a control signal bus obtained by converting the control signal into a bus is input and the control signal is output. 半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記オン／オフ手段へ前記通電を制御する制御信号を出力するデコーダと、
前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースと
を備えることを特徴とする電子回路パッケージ。 An electronic circuit package including a soldering part,
A heating element disposed around the soldering site;
On / off means for turning on / off the power to the heating element;
A decoder that outputs a control signal for controlling the energization to the on / off means;
An electronic circuit package comprising: a JTAG (Joint Test Action Group) interface having an interface for boundary scan with respect to the soldering portion. 前記ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、
前記試験ツールが、前記ＪＴＡＧ信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力する
ことを特徴とする請求項８に記載の電子回路パッケージ。 The JTAG (Joint Test Action Group) interface is
Send and receive JTAG signals to and from a test tool outside the electronic circuit package,
The electronic circuit package according to claim 8 , wherein the test tool outputs a control signal bus obtained by converting the control signal into a bus to the decoder based on the JTAG signal. 半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記オン／オフ手段へ前記通電を制御する制御信号を供給するデコーダと、
前記デコーダとの間でＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号を入出力するＪＴＡＧインターフェースと
を備えることを特徴とする電子回路パッケージ。 An electronic circuit package including a soldering part,
A heating element disposed around the soldering site;
On / off means for turning on / off the power to the heating element;
A decoder for supplying a control signal for controlling the energization to the on / off means;
An electronic circuit package comprising: a JTAG interface for inputting / outputting a JTAG (Joint Test Action Group) signal to / from the decoder. 前記ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、
前記試験ツールが、前記デコーダとの間で前記ＪＴＡＧ信号を送受信する
ことを特徴とする請求項１０に記載の電子回路パッケージ。 The JTAG (Joint Test Action Group) interface is
Send and receive JTAG signals to and from a test tool outside the electronic circuit package,
The electronic circuit package according to claim 10 , wherein the test tool transmits and receives the JTAG signal to and from the decoder. 半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段とを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記オン／オフ手段へ制御信号を供給し、
前記制御信号を入力した前記オン／オフ手段が、前記発熱体への通電をオン／オフし、 前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。 A method for heating an electronic circuit package, comprising: a soldering part; a plurality of heating elements disposed around the soldering part; and a plurality of on / off means for turning on / off the plurality of heating elements. There,
Supplying a control signal to the on / off means from outside the electronic circuit package;
The on / off means that receives the control signal turns on / off the energization of the heating element, and the heating element that is energized turns on to heat the soldering part. A method for heating an electronic circuit package. 半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、
前記デコーダが、前記制御信号バスを基に複数の前記オン／オフ手段のそれぞれに前記制御信号を出力し、
前記制御信号を入力した前記オン／オフ手段が、前記発熱体への前記通電をオン／オフし、
前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。 A soldering part, a plurality of heating elements arranged around the soldering part, a plurality of on / off means for turning on / off power to the plurality of heating elements, and a control signal to the on / off means And a decoder for outputting an electronic circuit package comprising:
Outputting a control signal bus from the outside of the electronic circuit package to the decoder;
The decoder outputs the control signal to each of the plurality of on / off means based on the control signal bus;
The on / off means that inputs the control signal turns on / off the energization to the heating element,
The heating method for an electronic circuit package, wherein the heating element that is energized generates heat and heats the soldered portion. 半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号に取込み、
前記ＪＴＡＧ信号から前記オン／オフ手段をオン／オフする制御信号バスを生成し、
前記制御信号バスから前記制御信号を生成し、
前記制御信号で前記オン／オフ手段のオン／オフを行い、
前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。 A soldering part, a heating element arranged around the soldering part, a plurality of on / off means for turning on / off power to the plurality of heating elements, and a control signal to the on / off means A method of heating an electronic circuit package including a decoder that comprises:
Determine the quality of the soldering part by boundary scan,
The determination result of the boundary scan is taken in a JTAG (Joint Test Action Group) signal,
Generating a control signal bus for turning on / off the on / off means from the JTAG signal;
Generating the control signal from the control signal bus;
The on / off means is turned on / off by the control signal,
The heating method of the electronic circuit package, wherein the heating element generates heat when the on / off means turns on the energization to heat the soldering part. 半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）信号に取込み、
前記ＪＴＡＧ信号から前記制御信号を生成し、
前記制御信号が前記オン／オフ手段のオン／オフを行い、
前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。 A soldering part, a heating element arranged around the soldering part, a plurality of on / off means for turning on / off power to the plurality of heating elements, and a control signal to the on / off means A method of heating an electronic circuit package including a decoder that comprises:
Determine the quality of the soldering part by boundary scan,
The determination result of the boundary scan is taken in a JTAG (Joint Test Action Group) signal,
Generating the control signal from the JTAG signal;
The control signal turns on / off the on / off means;
The heating method of the electronic circuit package, wherein the heating element generates heat when the on / off means turns on the energization to heat the soldering part. 前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項１２から１５のいずれかに記載の電子回路パッケージの加熱方法。 Heating method for an electronic circuit package according to any one of claims 12 to 15, characterized in that it comprises a bump interposed heat conduction between the soldering portion and the heating element.
JP2004207356A 2004-07-14 2004-07-14 Electronic circuit package and heating method thereof Expired - Fee Related JP3934632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004207356A JP3934632B2 (en) 2004-07-14 2004-07-14 Electronic circuit package and heating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207356A JP3934632B2 (en) 2004-07-14 2004-07-14 Electronic circuit package and heating method thereof

Publications (2)

Publication Number Publication Date
JP2006032548A JP2006032548A (en) 2006-02-02
JP3934632B2 true JP3934632B2 (en) 2007-06-20

Family

ID=35898547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207356A Expired - Fee Related JP3934632B2 (en) 2004-07-14 2004-07-14 Electronic circuit package and heating method thereof

Country Status (1)

Country Link
JP (1) JP3934632B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008041484A1 (en) * 2006-09-26 2010-02-04 アルプス電気株式会社 Joining method between metal terminals using elastic contact
KR102323082B1 (en) * 2019-12-30 2021-11-09 세메스 주식회사 Apparatus for controlling temperature of substrate, and apparatus for treating substrate comprising the same

Also Published As

Publication number Publication date
JP2006032548A (en) 2006-02-02

Similar Documents

Publication Publication Date Title
JPS5922392A (en) Integrated circuit package with integrated heating circuit, method of producing same and method of soldering by reflow of same
JP3934632B2 (en) Electronic circuit package and heating method thereof
JP2015507366A (en) Soldering method and soldering apparatus
US4909428A (en) Furnace to solder integrated circuit chips
WO2011152151A1 (en) Method for predicting lifetime of element, and circuit board provided with function of predicting lifetime of element
US9888559B2 (en) Method for producing an electronic component, and electronic assembly, a heating device being provided in the substrate of the assembly
JP2009212388A (en) Electronic circuit package and method of heating the same
CN104427788A (en) Through hole setting method and structure of multi-layer power printed circuit board for power supply controller
JP5105053B2 (en) SUPPORT, ELECTRICAL COMPONENT PRINTED WIRING BOARD USING THE SUPPORT, AND METHOD FOR PRODUCING THE ELECTRIC COMPONENT PRINTED WIRING BOARD
JP7108489B2 (en) soldering equipment
US20210237185A1 (en) Method and Apparatus for Fixing a Soldering Tip to a Soldering Tool
JP4974809B2 (en) Simulated load device for control rod control device
JP2000183513A (en) Device for releasing connection of circuit board with electronic component and its method
JP2003124624A (en) Heat connector
CN219810976U (en) Shell-free fixed pin connecting device for relay
JP7128994B2 (en) Electronic member removal method and device
KR200474531Y1 (en) Soldering iron tip with plane type heater for re-work
JP2012205001A (en) Signal output device and robot controller
JPH09206931A (en) Constant heat type heating device and solder joining method using this
JPH09320737A (en) Pulse heat power supply
JP4947278B2 (en) TFT panel drive signal applying device and TFT substrate inspection device
JPH10303546A (en) Device for heating and fusing welding member for connecting electronic component
JP2001168518A (en) Printed wiring board with heating function and mounting method
JP2014041907A (en) Electronic component mounting apparatus, printed circuit board, and electronic component mounting method
JP2005026310A (en) Mounted part and method of dismounting the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20061208

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

RD01 Notification of change of attorney

Effective date: 20070124

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A521 Written amendment

Effective date: 20070209

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070315

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees