JP3932408B2 - ブラシレス直流１相モータのプリドライブ回路 - Google Patents
ブラシレス直流１相モータのプリドライブ回路 Download PDFInfo
- Publication number
- JP3932408B2 JP3932408B2 JP2002025577A JP2002025577A JP3932408B2 JP 3932408 B2 JP3932408 B2 JP 3932408B2 JP 2002025577 A JP2002025577 A JP 2002025577A JP 2002025577 A JP2002025577 A JP 2002025577A JP 3932408 B2 JP3932408 B2 JP 3932408B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- switching element
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/26—Arrangements for controlling single phase motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器の筐体内で発生する熱を外部に排出するファンモータとして好適なブラシレス直流１相モータに係り、特に消費電力１０Ｗ以下のモータのドライブ回路のスイッチング素子に制御信号を与えるプリドライブ回路に関するものである。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータやコピー機等のＯＡ機器のように、多数の電子部品を比較的狭い筐体内に収容した電子機器においては、上記電子部品から発生する熱が筐体内にこもり、電子部品を熱破壊させる虞がある。
そこで、このような電子機器の筐体の壁面や天井面に通気口を設け、その通気口にファンモータを取り付けて筐体内の熱を外部に排出するようにしている。
【０００３】
この種のファンモータに、ブラシレス直流１相モータを用いることが少なくないが、このようなブラシレス直流１相モータの従来のプリドライブ回路を図３を参照しつつ説明する。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。＋Ｂはモータコイル駆動用の直流電源、＋Ｖｃｃは回路動作用の直流電源を示す。
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１〜ＰＦ４と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。
【０００４】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、このコイルＬ１を駆動対象としたドライブ回路３１の４つのパワーＦＥＴ ＰＦ１〜ＰＦ４によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【０００５】
プリドライブ回路は、専用集積回路ＩＣ１，ＩＣ２、抵抗Ｒ３１〜Ｒ３５、コンデンサＣ３２〜Ｃ３５及びダイオードＤ３２〜Ｄ３５から構成されている。ここで、パワーＦＥＴ ＰＦ１〜ＰＦ４は図示するように寄生ダイオードを有するＦＥＴである。
なお、以下の説明において、専用集積回路ＩＣ１，ＩＣ２は専用ＩＣ１，ＩＣ２と略記し、パワーＦＥＴ ＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４はＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４と略記する。
【０００６】
専用ＩＣ１には、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘとシャットダウン用の高レベル信号ｙが入力される。この専用ＩＣ１は、後述昇圧電圧ＶＢ１を受け、信号ｘ，ｙ及びモータ回転速度を制御するためのデューティ比設定用信号ｚに基づいて設定したタイミングでＰＦ１，ＰＦ３をＯＮ／ＯＦＦさせる。
専用ＩＣ２には上記信号ｙ，ｚが入力される。この専用ＩＣ２は、後述昇圧電圧ＶＢ２を受け、信号ｘ，ｙ，ｚに基づいて設定したタイミングでＰＦ２，ＰＦ４をＯＮ／ＯＦＦさせる。
【０００７】
図示接続のＰＦ１〜ＰＦ４のうち、ＰＦ３，ＰＦ４は、ソースがアースされているのでゲート（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源＋Ｂ側にあるので、コイルＬ１の駆動電圧が電源電圧（ＶＢ）にほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【０００８】
そこで昇圧回路、例えばチャージポンプ回路が付加される。ダイオードＤ３２、コンデンサＣ３４及び抵抗Ｒ３１からなる回路と、ダイオードＤ３３、コンデンサＣ３５及び抵抗Ｒ３１からなる回路は、各々そのようなチャージポンプ回路を構成している。
この場合、ダイオードＤ３２及びコンデンサＣ３４接続点からの昇圧電圧ＶＢ１はＰＦ１をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ１に与えられる。また、ダイオードＤ３３及びコンデンサＣ３５接続点からの昇圧電圧ＶＢ２はＰＦ２をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ２に与えられる。
【０００９】
すなわち専用ＩＣ１は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ１のゲートに与え、専用ＩＣ２は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ２のゲートに与える。ＰＦ３，ＰＦ４の各ゲートには、専用ＩＣ１，ＩＣ２から各々電源電圧（Ｖｃｃ）基づく低電圧のパルス信号ＬＯが所定のＯＮ／ＯＦＦタイミングで与えられる。
上記ＯＮ／ＯＦＦタイミングは、信号ｘ，ｙ，ｚに応じて専用ＩＣ１，ＩＣ２内で設定され、その専用ＩＣ１，ＩＣ２からの信号によってＰＦ１〜ＰＦ４が所定のタイミング、デューティ比でＯＮ／ＯＦＦしてコイルＬ１の通電制御を行う。
これにより、モータ（ロータ）は所定の方向に信号ｘ，ｙ，ｚに応じた速度で回転する。上記モータがファンを備え、電子機器の筐体の通気口に取り付けられていれば、そのモータはファンモータとして回転し、筐体内の熱を外部に排出する。
【００１０】
【発明が解決しようとする課題】
しかしながら上述従来回路では、専用ＩＣ１，ＩＣ２を使用しているのでコスト高になった。
また、この専用ＩＣ１，ＩＣ２はサイズも大きく、しかも、このようなサイズの大きい２個の専用ＩＣ１，ＩＣ２と、それとは別個の電子部品とを用いて構成しているので実装スペースが大きくなった。このため特に、サイズの小さいモータに適用する場合、その小さな配線基板に、サイズの大きな２個の専用ＩＣ１，ＩＣ２を含む全ての電子部品を実装することが著しく困難になるという問題があった。
【００１１】
本発明は、上記のような実情に鑑みなされたもので、低コストで構成でき、また、実装スペースが少なく済み、特にサイズの小さな配線基板にも容易に実装できるブラシレス直流１相モータのプリドライブ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、電源電圧を所定の電圧に昇圧する昇圧回路と、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動用のオペアンプと、前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動信号入力回路とを具備し、前記２つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子を制御するように構成したことを特徴とする。
【００１３】
請求項２に記載の発明は、請求項１に記載の発明において、昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする。
【００１４】
請求項３に記載の発明は、請求項２に記載の発明において、チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
図１は、本発明によるブラシレス直流１相モータのプリドライブ回路の一実施形態を示す回路図である。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。＋Ｂはモータコイル駆動用の直流電源を示す。
【００１６】
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１，ＰＦ２、ＮＰＮ形トランジスタＱ１，Ｑ２と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。なお、電源側に用いられるパワーＦＥＴのＰＦ１，ＰＦ２は、電圧制御形であるので消費電力が少なく、アース側に用いられるトランジスタ（本実施形態ではＮＰＮ形トランジスタ）のＱ１，Ｑ２は安価であって、コストの低減が図れる。
【００１７】
パワーＦＥＴ ＰＦ１，ＰＦ２、トランジスタＱ１，Ｑ２は、２組のスイッチング素子直列接続体（ＰＦ１，Ｑ１による直列接続体とＰＦ２，Ｑ２による直列接続体）に分けられ、各々電源＋Ｂ及びアース間に図示極性で接続されている。ダイオードＤ３１は、電源＋Ｂと上記２つの直列接続体ＰＦ１，Ｑ１；ＰＦ２，Ｑ２との間に、電源＋Ｂに対して順方向に接続され、コンデンサＣ３１は、ダイオードＤ３１のカソード及びアース間に接続されている。駆動対象であるコイルＬ１は、パワーＦＥＴ ＰＦ１及びトランジスタＱ１の接続点と、パワーＦＥＴ
ＰＦ２及びトランジスタＱ２の接続点との間に接続されている。
【００１８】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、後述するように、パワーＦＥＴ ＰＦ１，ＰＦ２、トランジスタＱ１，Ｑ２によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【００１９】
本発明のプリドライブ回路は、例えば４つのアンド回路１１〜１４と２つのインバータ回路１５，１６とからなるロジック回路１７（１７ａ〜１７ｄ）と、２つのオペアンプＯＰ１，ＯＰ２と、抵抗Ｒ１１〜Ｒ１５，Ｒ２１〜Ｒ２４，Ｒ４１，Ｒ５１、コンデンサＣ１１〜Ｃ１４，Ｃ２１，Ｃ２２から構成されている。ここで、パワーＦＥＴ ＰＦ１，ＰＦ２は図示するように寄生ダイオードを有するＦＥＴである。
なお、以下の説明において、パワーＦＥＴ ＰＦ１，ＰＦ２はＰＦ１，ＰＦ２と、トランジスタＱ１，Ｑ２はＱ１，Ｑ２と、オペアンプＯＰ１，ＯＰ２はＯＰ１，ＯＰ２と略記する。
【００２０】
上記ロジック回路１７は、図３に示す信号と同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）を出力し、上記信号ｘ，ｙ，ｚに基づいて設定されるタイミングでＰＦ１，ＰＦ２、Ｑ１，Ｑ２をＯＮ／ＯＦＦさせる回路である。このロジック回路１７は、ここでは４つ以上のアンド回路と２つ以上のインバータ回路を内蔵する汎用ＩＣを用いて構成されている。
【００２１】
ＰＦ１，ＰＦ２、Ｑ１，Ｑ２のうち、Ｑ１，Ｑ２は、エミッタがアースされているのでベース（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源＋Ｂ側にあるので、コイルＬ１の駆動電圧が電源電圧Ｂにほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧Ｂ以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【００２２】
そこで昇圧回路、例えばチャージポンプ回路等が付加されるが、図示例ではチャージポンプ回路１８が付加されている。
チャージポンプ回路１８は、ここでは電源＋Ｂにアノードが接続されたダイオード３１のカソード及びＰＦ１のソース間に、ダイオード３１側から順に、順方向のダイオードＤ１１及びコンデンサＣ１３を接続し、それらダイオードＤ１１及びコンデンサＣ１３の接続点に抵抗Ｒ１５の他端を接続して構成される。
このチャージポンプ回路１８によれば、電源＋Ｂの電圧値Ｂ、抵抗Ｒ１５の抵抗値等で定まる昇圧電圧ＶＢが抵抗Ｒ１５の一端（チャージポンプ回路出力端）から出力される。
【００２３】
なお、この抵抗Ｒ１５の一端及びアース間には、ノイズ除去機能をもち、抵抗Ｒ１５とにより電源＋Ｂを安定化するコンデンサＣ１４が接続されると共に、電圧制限用のツェナーダイオードＺＤ１１が接続されている。
【００２４】
上記ＯＰ１，ＯＰ２は、電源側の２つのスイッチング素子、すなわちＰＦ１，ＰＦ２制御用のパルス信号を、各々電源電圧Ｂを超える所定の電圧レベル（少なくともＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル）まで増幅する電源側スイッチング素子駆動用の回路を構成する。
【００２５】
具体的には、ＯＰ１は、反転入力端子−が抵抗Ｒ１１を介してアースされ、非反転入力端子＋が抵抗Ｒ１２を介してロジック回路１７ａのパルス信号出力端子ＰＯ１に接続され、出力端子が抵抗Ｒ１３を介して反転入力端子−に接続されると共に抵抗Ｒ１４を介して電源側ＰＦ１のゲート（制御入力端子）に接続されている。
ＯＰ１の動作電源入力端子ＶＩＮは、チャージポンプ回路１８の抵抗Ｒ１５の一端（チャージポンプ回路出力端）に接続され、ＯＰ１の動作電源として、電源＋Ｂの電圧値を超える所定の昇圧電圧ＶＢが与えられる。
【００２６】
これによれば、上記抵抗Ｒ１１〜Ｒ１４の抵抗値を適宜選定することにより、ＯＰ１の出力電圧Ｖ１のレベル、換言すればＰＦ１の制御電圧レベルを、ＰＦ１をＯＮさせ得るレベルまで増幅できる。
すなわち、ＯＰ１の非反転入力端子＋への入力電圧をＶＰ１、抵抗Ｒ１１，Ｒ１３の抵抗値をＲ１１，Ｒ１３としたとき、ＯＰ１の出力電圧Ｖ１は、
Ｖ１＝｛１＋（Ｒ１３／Ｒ１１）｝ＶＰ１
となる。
したがって、出力電圧Ｖ１がＰＦ１をＯＮさせ得る電圧値となるように、抵抗Ｒ１１，Ｒ１３の抵抗値を選定すると共に、抵抗Ｒ１２，Ｒ１４の抵抗値を適宜選定することにより、ＯＰ１によるＰＦ１のＯＮ／ＯＦＦ制御が可能となる。
なお、上記ツェナーダイオードＺＤ１１は、ＯＰ１の動作電源入力端子ＶＩＮへのサージ電圧の侵入を阻止し、ＯＰ１をサージ電圧による破壊から保護する。また、ＯＰ１の入力端子−，＋及びアース間に接続されたコンデンサＣ１１，Ｃ１２はノイズ除去に用いられている。
【００２７】
ＯＰ２は、反転入力端子−が抵抗Ｒ２１を介してアースされ、非反転入力端子＋が抵抗Ｒ２２を介してロジック回路１７ｂのパルス信号出力端子ＰＯ２に接続され、出力端子が抵抗Ｒ２３を介して反転入力端子−に接続されると共に抵抗Ｒ２４を介して電源側ＰＦ２のゲート（制御入力端子）に接続されている。
ＯＰ２の動作電源入力端子ＶＩＮは、ＯＰ１と共用のチャージポンプ回路１８の抵抗Ｒ１５の一端（チャージポンプ回路出力端）に接続され、ＯＰ２の動作電源として、電源＋Ｂの電圧値を超える所定の昇圧電圧ＶＢが与えられる。
【００２８】
これによれば、上記抵抗Ｒ２１〜Ｒ２４の抵抗値を適宜選定することにより、ＯＰ２の出力電圧Ｖ２のレベル、換言すればＰＦ２の制御電圧レベルを、ＰＦ２をＯＮさせ得るレベルまで増幅できる。
すなわち、ＯＰ２の非反転入力端子＋への入力電圧をＶＰ２、抵抗Ｒ２１，Ｒ２３の抵抗値をＲ２１，Ｒ２３としたとき、ＯＰ２の出力電圧Ｖ２は、
Ｖ２＝｛１＋（Ｒ２３／Ｒ２１）｝ＶＰ２
となる。
【００２９】
したがって、出力電圧Ｖ２がＰＦ２をＯＮさせ得る電圧値となるように、抵抗Ｒ２１，Ｒ２３の抵抗値を選定すると共に、抵抗Ｒ２２，Ｒ２４の抵抗値を適宜選定することにより、ＯＰ２によるＰＦ２のＯＮ／ＯＦＦ制御が可能となる。
なお、上記ツェナーダイオードＺＤ１１もチャージポンプ回路１８と同様にＯＰ１と共用され、ＯＰ２の動作電源入力端子ＶＩＮへのサージ電圧の侵入を阻止し、ＯＰ２をサージ電圧による破壊から保護する。
また、ＯＰ２の入力端子−，＋及びアース間に接続されたコンデンサＣ２１，Ｃ２２はノイズ除去に用いられている。
このように、２つの電源側スイッチング素子駆動用回路にオペアンプを用いた場合には、回路構成素子の数が少なく、必要実装スペースを抑えることができる。
【００３０】
上記抵抗Ｒ４１，Ｒ５１は、各々アース側の２つのスイッチング素子であるＱ１，Ｑ２制御用のパルス信号を、電源電圧Ｂ以下の適宜値、基本的にはＱ１，Ｑ２をＯＮさせ得る電圧値にてＱ１，Ｑ２のベースに与えるアース側スイッチング素子駆動用の回路を構成する。
【００３１】
具体的には、抵抗Ｒ４１は、一端がロジック回路１７ｃのパルス信号出力端子ＰＯ３に接続されると共に他端がＱ１のベースに接続され、パルス信号出力端子ＰＯ３からのパルス信号に応じてＱ１をＯＮ／ＯＦＦ制御する。
また抵抗Ｒ５１は、一端がロジック回路１７ｄのパルス信号出力端子ＰＯ４に接続されると共に他端がＱ２のベースに接続され、パルス信号出力端子ＰＯ４からのパルス信号に応じてＱ２をＯＮ／ＯＦＦ制御する。
【００３２】
次に上述本発明回路の動作について説明する。
ロジック回路１７（１７ａ〜１７ｄ）は、図３に示す信号と同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）をパルス信号出力端子ＰＯ１〜ＰＯ４に出力する。
【００３３】
具体的には、専用ＩＣ１のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ１に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ３に入力する。また、専用ＩＣ２のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ２に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ４に入力する。
【００３４】
パルス信号出力端子ＰＯ１，ＰＯ２に出力されたパルス信号は、チャージポンプ回路１８からの昇圧電圧ＶＢを動作電源として各々与えられたＯＰ１，ＯＰ２によって、各々ＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル（高電圧レベル）まで増幅されてそれらＰＦ１，ＰＦ２のゲートに与えられる。
【００３５】
一方、パルス信号出力端子ＰＯ３，ＰＯ４に出力されたパルス信号は、抵抗Ｒ４１，Ｒ５１を介して、つまりＱ１，Ｑ２をＯＮさせ得る電圧レベル（低電圧レベル）にてそれらＱ１，Ｑ２のベースに与えられる。
【００３６】
いま、コイルＬ１の図中左端から右端に向かって通電されたときに正転状態（本モータがファンモータに適用された場合には送風状態）になることとし、その方向に１００％のデューティ比、換言すれば最速設定で回転させる信号がロジック回路１７（１７ａ〜１７ｄ）からパルス信号出力端子ＰＯ１〜ＰＯ４に出力されているとする。この場合は、パルス信号出力端子ＰＯ１，ＰＯ４に高レベルパルス信号、パルス信号出力端子ＰＯ２，ＰＯ３に低レベル信号が各々出力されていることになる。
【００３７】
このとき、パルス信号出力端子ＰＯ１への高レベルパルス信号は、ＯＰ１に入力され、電源電圧Ｂ以上の高電圧レベルまで増幅されてＰＦ１のゲートに与えられ、そのＰＦ１をＯＮしている。
また、パルス信号出力端子ＰＯ４への高レベルパルス信号は、抵抗Ｒ５１を介してＱ２のベースに入力され、すなわち、電源電圧Ｂ以下で、Ｑ２をＯＮさせるに足りる程度の電圧レベルのまま、Ｑ２のベースに与えられ、そのＱ２をＯＮしている。
【００３８】
一方、パルス信号出力端子ＰＯ２，ＰＯ３には各々低レベル信号が出力されているので、ＯＰ２からＰＦ２、ＰＯ３からＱ１へは、ＰＦ２、Ｑ１をＯＮさせるに足りるレベルの電圧は与えられず、ＰＦ２、Ｑ１は共にＯＦＦ状態にある。
【００３９】
したがって直流電源＋Ｂからの電流Ｉは、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の高レベル期間毎に、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→Ｑ２（コレクタ・エミッタ間）→アースの経路で流れる（実線矢印Ｉ参照）。ＰＦ１，Ｑ２のＯＮの立上がり及び立下がりは、デューティ比が１００％の設定であれば常に同時であり、モータ（ロータ）は最速回転する。本モータがファンモータに適用されている場合には最大量の送風が行われ、取り付けられた電子機器の筐体内の熱を最大能力にて外部に排出する。
なお、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の立上がり及び立下がりタイミングは、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘに従う。
【００４０】
次に、デューティ比が１００％未満、例えば５０％の速度で回転させる場合には、パルス信号出力端子ＰＯ４へのパルス信号の立下がりタイミングのみについて、上述１００％時に比べて１／２だけ早い時点とされる。すなわち、パルス信号出力端子ＰＯ１へのパルス信号の高レベル期間は変えることなく、パルス信号出力端子ＰＯ４へのパルス信号の高レベル期間を半減させる。
これによると、直流電源＋Ｂからの電流が、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→Ｑ２（コレクタ・エミッタ間）→アースの経路で流れる期間は上述１００％時の半分となり、モータは最速時の１／２の速度で回転することになる。
【００４１】
Ｑ２のＯＮ期間を超えるＰＦ１のＯＮ期間、つまり、ＰＦ１のみがＯＮしていてＱ２がＯＦＦしている期間は、コイルＬ１からの電流Ｉ’はＰＦ２の寄生ダイオードを通ってコンデンサＣ３１に吸収される（破線矢印Ｉ’参照）。コンデンサＣ３１に吸収された電荷は、ＰＦ２のＯＮ時に放出される。
ダイオードＤ３１は、この時、コイルＬ１からの電流が直流電源＋Ｂ側に流れようとするのを阻止（逆流阻止）する。コンデンサＣ３１はノイズ除去用としても機能する。
【００４２】
パルス信号出力端子ＰＯ２，ＰＯ３に高レベルパルス信号、パルス信号出力端子ＰＯ１，ＰＯ４に低レベル信号が各々出力された場合には、ＰＦ１及びＱ２がＯＦＦし、それに代わってＰＦ２及びＱ１がＯＮすることになり、コイルＬ１へは図中右端から左端に向かって通電されてモータは逆転する。逆転時のＰＦ２及びＱ１は、正転時のＰＦ１及びＱ２と同様に動作し、パルス信号出力端子ＰＯ２，ＰＯ３へのパルス信号ｘ，ｙ，ｚに基づく所定のデューティ比でコイルＬ１に通電して、モータを回転（逆転）させる。
【００４３】
図２は、本発明回路の他の実施形態を示す回路図である。
この図において、図１と同一又は相当部分に同一符号を付して説明すると、この実施形態では、図１に示す回路からコンデンサＣ１１，Ｃ１２；Ｃ２１，Ｃ２２を省略した。これらのコンデンサＣ１１，Ｃ１２；Ｃ２１，Ｃ２２はノイズ除去に用いられるものであるが、回路構成の簡略化が優先される場合は省略可能である。
【００４４】
上述実施形態では、電源側の２つのスイッチング素子に各々ＮチャンネルＭＯＳ形パワーＦＥＴを用いたが、これのみに限定されず、また、アース側の２つのスイッチング素子についても、ＮＰＮ形トランジスタのみに限定されることはない。
更に、電源側スイッチング素子駆動用オペアンプに電源電圧以上の電圧を与える昇圧回路としてチャージポンプ回路を用いたが、ブートストラップ回路等を用いてもよい。
【００４５】
２つの電源側スイッチング素子駆動用オペアンプは、１つのパッケージ内にＩＣ化されたもの、例えばデュアルグランドセンスオペアンプＢＡ１０３５８Ｆ（ローム株式会社製）等を用いてもよい。これによれば、２つのオペアンプが共通のパッケージ内に収められ、かつ動作電源入力端子やアース端子が共用されるので、実装スペースの更なる削減が図れる。
【００４６】
また上述実施形態では、アース側スイッチング素子駆動用の回路として抵抗を用いたが、ロジック回路の出力信号をそのまま用いることができる場合には、アース側スイッチング素子駆動用の回路は、単にロジック回路とアース側スイッチング素子の制御端子とを接続する回路（接続線）となる。
【００４７】
【発明の効果】
請求項１に記載の発明では、従来回路の専用ＩＣに相当する回路を単なるロジック回路（アンド回路、オア回路、インバータ回路等、上述実施形態ではアンド回路及びインバータ回路）で構成した。また、電源側のスイッチング素子制御用のパルス信号を増幅して電源側のスイッチング素子の制御入力端子に与える回路をオペアンプにて構成した。更に、アース側のスイッチング素子制御用のパルス信号を同アース側のスイッチング素子の制御入力端子に与える回路を抵抗又は単なる接続線による構成とした。
これによれば、コストの低減及び実装スペースの削減が図れ、特に、サイズの小さな配線基板にも容易に実装できるという効果がある。
【００４８】
請求項２に記載の発明によれば、オペアンプに動作電源を与える昇圧回路をチャージポンプ回路で構成し、しかもチャージポンプ回路の出力端及びアース間にノイズ除去用コンデンサを接続したので、簡易かつ安定なオペアンプ動作電源が得られる。
【００４９】
請求項３に記載の発明によれば、チャージポンプ回路の出力端及びアース間に電圧制限素子を接続したので、オペアンプをサージ電圧による破壊から保護することができる。
【図面の簡単な説明】
【図１】本発明回路の一実施形態を示す回路図である。
【図２】本発明回路の他の実施形態を示す回路図である。
【図３】従来回路を示す図である。
【符号の説明】
１７（１７ａ〜１７ｄ） ロジック回路
１８ チャージポンプ回路（昇圧回路）
３１ ブラシレス直流１相モータのドライブ回路
＋Ｂ モータコイル駆動用の直流電源
Ｌ１ モータコイル
ＯＰ１，ＯＰ２ オペアンプ（電源側スイッチング素子駆動用回路）
ＰＦ１，ＰＦ２ ＮチャンネルＭＯＳ形パワーＦＥＴ（電源側のスイッチング素子）
Ｑ１，Ｑ２ ＮＰＮ形トランジスタ（アース側のスイッチング素子）
【発明の属する技術分野】
本発明は、電子機器の筐体内で発生する熱を外部に排出するファンモータとして好適なブラシレス直流１相モータに係り、特に消費電力１０Ｗ以下のモータのドライブ回路のスイッチング素子に制御信号を与えるプリドライブ回路に関するものである。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータやコピー機等のＯＡ機器のように、多数の電子部品を比較的狭い筐体内に収容した電子機器においては、上記電子部品から発生する熱が筐体内にこもり、電子部品を熱破壊させる虞がある。
そこで、このような電子機器の筐体の壁面や天井面に通気口を設け、その通気口にファンモータを取り付けて筐体内の熱を外部に排出するようにしている。
【０００３】
この種のファンモータに、ブラシレス直流１相モータを用いることが少なくないが、このようなブラシレス直流１相モータの従来のプリドライブ回路を図３を参照しつつ説明する。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。＋Ｂはモータコイル駆動用の直流電源、＋Ｖｃｃは回路動作用の直流電源を示す。
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１〜ＰＦ４と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。
【０００４】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、このコイルＬ１を駆動対象としたドライブ回路３１の４つのパワーＦＥＴ ＰＦ１〜ＰＦ４によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【０００５】
プリドライブ回路は、専用集積回路ＩＣ１，ＩＣ２、抵抗Ｒ３１〜Ｒ３５、コンデンサＣ３２〜Ｃ３５及びダイオードＤ３２〜Ｄ３５から構成されている。ここで、パワーＦＥＴ ＰＦ１〜ＰＦ４は図示するように寄生ダイオードを有するＦＥＴである。
なお、以下の説明において、専用集積回路ＩＣ１，ＩＣ２は専用ＩＣ１，ＩＣ２と略記し、パワーＦＥＴ ＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４はＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４と略記する。
【０００６】
専用ＩＣ１には、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘとシャットダウン用の高レベル信号ｙが入力される。この専用ＩＣ１は、後述昇圧電圧ＶＢ１を受け、信号ｘ，ｙ及びモータ回転速度を制御するためのデューティ比設定用信号ｚに基づいて設定したタイミングでＰＦ１，ＰＦ３をＯＮ／ＯＦＦさせる。
専用ＩＣ２には上記信号ｙ，ｚが入力される。この専用ＩＣ２は、後述昇圧電圧ＶＢ２を受け、信号ｘ，ｙ，ｚに基づいて設定したタイミングでＰＦ２，ＰＦ４をＯＮ／ＯＦＦさせる。
【０００７】
図示接続のＰＦ１〜ＰＦ４のうち、ＰＦ３，ＰＦ４は、ソースがアースされているのでゲート（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源＋Ｂ側にあるので、コイルＬ１の駆動電圧が電源電圧（ＶＢ）にほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【０００８】
そこで昇圧回路、例えばチャージポンプ回路が付加される。ダイオードＤ３２、コンデンサＣ３４及び抵抗Ｒ３１からなる回路と、ダイオードＤ３３、コンデンサＣ３５及び抵抗Ｒ３１からなる回路は、各々そのようなチャージポンプ回路を構成している。
この場合、ダイオードＤ３２及びコンデンサＣ３４接続点からの昇圧電圧ＶＢ１はＰＦ１をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ１に与えられる。また、ダイオードＤ３３及びコンデンサＣ３５接続点からの昇圧電圧ＶＢ２はＰＦ２をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ２に与えられる。
【０００９】
すなわち専用ＩＣ１は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ１のゲートに与え、専用ＩＣ２は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ２のゲートに与える。ＰＦ３，ＰＦ４の各ゲートには、専用ＩＣ１，ＩＣ２から各々電源電圧（Ｖｃｃ）基づく低電圧のパルス信号ＬＯが所定のＯＮ／ＯＦＦタイミングで与えられる。
上記ＯＮ／ＯＦＦタイミングは、信号ｘ，ｙ，ｚに応じて専用ＩＣ１，ＩＣ２内で設定され、その専用ＩＣ１，ＩＣ２からの信号によってＰＦ１〜ＰＦ４が所定のタイミング、デューティ比でＯＮ／ＯＦＦしてコイルＬ１の通電制御を行う。
これにより、モータ（ロータ）は所定の方向に信号ｘ，ｙ，ｚに応じた速度で回転する。上記モータがファンを備え、電子機器の筐体の通気口に取り付けられていれば、そのモータはファンモータとして回転し、筐体内の熱を外部に排出する。
【００１０】
【発明が解決しようとする課題】
しかしながら上述従来回路では、専用ＩＣ１，ＩＣ２を使用しているのでコスト高になった。
また、この専用ＩＣ１，ＩＣ２はサイズも大きく、しかも、このようなサイズの大きい２個の専用ＩＣ１，ＩＣ２と、それとは別個の電子部品とを用いて構成しているので実装スペースが大きくなった。このため特に、サイズの小さいモータに適用する場合、その小さな配線基板に、サイズの大きな２個の専用ＩＣ１，ＩＣ２を含む全ての電子部品を実装することが著しく困難になるという問題があった。
【００１１】
本発明は、上記のような実情に鑑みなされたもので、低コストで構成でき、また、実装スペースが少なく済み、特にサイズの小さな配線基板にも容易に実装できるブラシレス直流１相モータのプリドライブ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、電源電圧を所定の電圧に昇圧する昇圧回路と、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動用のオペアンプと、前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動信号入力回路とを具備し、前記２つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子を制御するように構成したことを特徴とする。
【００１３】
請求項２に記載の発明は、請求項１に記載の発明において、昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする。
【００１４】
請求項３に記載の発明は、請求項２に記載の発明において、チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
図１は、本発明によるブラシレス直流１相モータのプリドライブ回路の一実施形態を示す回路図である。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。＋Ｂはモータコイル駆動用の直流電源を示す。
【００１６】
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１，ＰＦ２、ＮＰＮ形トランジスタＱ１，Ｑ２と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。なお、電源側に用いられるパワーＦＥＴのＰＦ１，ＰＦ２は、電圧制御形であるので消費電力が少なく、アース側に用いられるトランジスタ（本実施形態ではＮＰＮ形トランジスタ）のＱ１，Ｑ２は安価であって、コストの低減が図れる。
【００１７】
パワーＦＥＴ ＰＦ１，ＰＦ２、トランジスタＱ１，Ｑ２は、２組のスイッチング素子直列接続体（ＰＦ１，Ｑ１による直列接続体とＰＦ２，Ｑ２による直列接続体）に分けられ、各々電源＋Ｂ及びアース間に図示極性で接続されている。ダイオードＤ３１は、電源＋Ｂと上記２つの直列接続体ＰＦ１，Ｑ１；ＰＦ２，Ｑ２との間に、電源＋Ｂに対して順方向に接続され、コンデンサＣ３１は、ダイオードＤ３１のカソード及びアース間に接続されている。駆動対象であるコイルＬ１は、パワーＦＥＴ ＰＦ１及びトランジスタＱ１の接続点と、パワーＦＥＴ
ＰＦ２及びトランジスタＱ２の接続点との間に接続されている。
【００１８】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、後述するように、パワーＦＥＴ ＰＦ１，ＰＦ２、トランジスタＱ１，Ｑ２によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【００１９】
本発明のプリドライブ回路は、例えば４つのアンド回路１１〜１４と２つのインバータ回路１５，１６とからなるロジック回路１７（１７ａ〜１７ｄ）と、２つのオペアンプＯＰ１，ＯＰ２と、抵抗Ｒ１１〜Ｒ１５，Ｒ２１〜Ｒ２４，Ｒ４１，Ｒ５１、コンデンサＣ１１〜Ｃ１４，Ｃ２１，Ｃ２２から構成されている。ここで、パワーＦＥＴ ＰＦ１，ＰＦ２は図示するように寄生ダイオードを有するＦＥＴである。
なお、以下の説明において、パワーＦＥＴ ＰＦ１，ＰＦ２はＰＦ１，ＰＦ２と、トランジスタＱ１，Ｑ２はＱ１，Ｑ２と、オペアンプＯＰ１，ＯＰ２はＯＰ１，ＯＰ２と略記する。
【００２０】
上記ロジック回路１７は、図３に示す信号と同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）を出力し、上記信号ｘ，ｙ，ｚに基づいて設定されるタイミングでＰＦ１，ＰＦ２、Ｑ１，Ｑ２をＯＮ／ＯＦＦさせる回路である。このロジック回路１７は、ここでは４つ以上のアンド回路と２つ以上のインバータ回路を内蔵する汎用ＩＣを用いて構成されている。
【００２１】
ＰＦ１，ＰＦ２、Ｑ１，Ｑ２のうち、Ｑ１，Ｑ２は、エミッタがアースされているのでベース（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源＋Ｂ側にあるので、コイルＬ１の駆動電圧が電源電圧Ｂにほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧Ｂ以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【００２２】
そこで昇圧回路、例えばチャージポンプ回路等が付加されるが、図示例ではチャージポンプ回路１８が付加されている。
チャージポンプ回路１８は、ここでは電源＋Ｂにアノードが接続されたダイオード３１のカソード及びＰＦ１のソース間に、ダイオード３１側から順に、順方向のダイオードＤ１１及びコンデンサＣ１３を接続し、それらダイオードＤ１１及びコンデンサＣ１３の接続点に抵抗Ｒ１５の他端を接続して構成される。
このチャージポンプ回路１８によれば、電源＋Ｂの電圧値Ｂ、抵抗Ｒ１５の抵抗値等で定まる昇圧電圧ＶＢが抵抗Ｒ１５の一端（チャージポンプ回路出力端）から出力される。
【００２３】
なお、この抵抗Ｒ１５の一端及びアース間には、ノイズ除去機能をもち、抵抗Ｒ１５とにより電源＋Ｂを安定化するコンデンサＣ１４が接続されると共に、電圧制限用のツェナーダイオードＺＤ１１が接続されている。
【００２４】
上記ＯＰ１，ＯＰ２は、電源側の２つのスイッチング素子、すなわちＰＦ１，ＰＦ２制御用のパルス信号を、各々電源電圧Ｂを超える所定の電圧レベル（少なくともＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル）まで増幅する電源側スイッチング素子駆動用の回路を構成する。
【００２５】
具体的には、ＯＰ１は、反転入力端子−が抵抗Ｒ１１を介してアースされ、非反転入力端子＋が抵抗Ｒ１２を介してロジック回路１７ａのパルス信号出力端子ＰＯ１に接続され、出力端子が抵抗Ｒ１３を介して反転入力端子−に接続されると共に抵抗Ｒ１４を介して電源側ＰＦ１のゲート（制御入力端子）に接続されている。
ＯＰ１の動作電源入力端子ＶＩＮは、チャージポンプ回路１８の抵抗Ｒ１５の一端（チャージポンプ回路出力端）に接続され、ＯＰ１の動作電源として、電源＋Ｂの電圧値を超える所定の昇圧電圧ＶＢが与えられる。
【００２６】
これによれば、上記抵抗Ｒ１１〜Ｒ１４の抵抗値を適宜選定することにより、ＯＰ１の出力電圧Ｖ１のレベル、換言すればＰＦ１の制御電圧レベルを、ＰＦ１をＯＮさせ得るレベルまで増幅できる。
すなわち、ＯＰ１の非反転入力端子＋への入力電圧をＶＰ１、抵抗Ｒ１１，Ｒ１３の抵抗値をＲ１１，Ｒ１３としたとき、ＯＰ１の出力電圧Ｖ１は、
Ｖ１＝｛１＋（Ｒ１３／Ｒ１１）｝ＶＰ１
となる。
したがって、出力電圧Ｖ１がＰＦ１をＯＮさせ得る電圧値となるように、抵抗Ｒ１１，Ｒ１３の抵抗値を選定すると共に、抵抗Ｒ１２，Ｒ１４の抵抗値を適宜選定することにより、ＯＰ１によるＰＦ１のＯＮ／ＯＦＦ制御が可能となる。
なお、上記ツェナーダイオードＺＤ１１は、ＯＰ１の動作電源入力端子ＶＩＮへのサージ電圧の侵入を阻止し、ＯＰ１をサージ電圧による破壊から保護する。また、ＯＰ１の入力端子−，＋及びアース間に接続されたコンデンサＣ１１，Ｃ１２はノイズ除去に用いられている。
【００２７】
ＯＰ２は、反転入力端子−が抵抗Ｒ２１を介してアースされ、非反転入力端子＋が抵抗Ｒ２２を介してロジック回路１７ｂのパルス信号出力端子ＰＯ２に接続され、出力端子が抵抗Ｒ２３を介して反転入力端子−に接続されると共に抵抗Ｒ２４を介して電源側ＰＦ２のゲート（制御入力端子）に接続されている。
ＯＰ２の動作電源入力端子ＶＩＮは、ＯＰ１と共用のチャージポンプ回路１８の抵抗Ｒ１５の一端（チャージポンプ回路出力端）に接続され、ＯＰ２の動作電源として、電源＋Ｂの電圧値を超える所定の昇圧電圧ＶＢが与えられる。
【００２８】
これによれば、上記抵抗Ｒ２１〜Ｒ２４の抵抗値を適宜選定することにより、ＯＰ２の出力電圧Ｖ２のレベル、換言すればＰＦ２の制御電圧レベルを、ＰＦ２をＯＮさせ得るレベルまで増幅できる。
すなわち、ＯＰ２の非反転入力端子＋への入力電圧をＶＰ２、抵抗Ｒ２１，Ｒ２３の抵抗値をＲ２１，Ｒ２３としたとき、ＯＰ２の出力電圧Ｖ２は、
Ｖ２＝｛１＋（Ｒ２３／Ｒ２１）｝ＶＰ２
となる。
【００２９】
したがって、出力電圧Ｖ２がＰＦ２をＯＮさせ得る電圧値となるように、抵抗Ｒ２１，Ｒ２３の抵抗値を選定すると共に、抵抗Ｒ２２，Ｒ２４の抵抗値を適宜選定することにより、ＯＰ２によるＰＦ２のＯＮ／ＯＦＦ制御が可能となる。
なお、上記ツェナーダイオードＺＤ１１もチャージポンプ回路１８と同様にＯＰ１と共用され、ＯＰ２の動作電源入力端子ＶＩＮへのサージ電圧の侵入を阻止し、ＯＰ２をサージ電圧による破壊から保護する。
また、ＯＰ２の入力端子−，＋及びアース間に接続されたコンデンサＣ２１，Ｃ２２はノイズ除去に用いられている。
このように、２つの電源側スイッチング素子駆動用回路にオペアンプを用いた場合には、回路構成素子の数が少なく、必要実装スペースを抑えることができる。
【００３０】
上記抵抗Ｒ４１，Ｒ５１は、各々アース側の２つのスイッチング素子であるＱ１，Ｑ２制御用のパルス信号を、電源電圧Ｂ以下の適宜値、基本的にはＱ１，Ｑ２をＯＮさせ得る電圧値にてＱ１，Ｑ２のベースに与えるアース側スイッチング素子駆動用の回路を構成する。
【００３１】
具体的には、抵抗Ｒ４１は、一端がロジック回路１７ｃのパルス信号出力端子ＰＯ３に接続されると共に他端がＱ１のベースに接続され、パルス信号出力端子ＰＯ３からのパルス信号に応じてＱ１をＯＮ／ＯＦＦ制御する。
また抵抗Ｒ５１は、一端がロジック回路１７ｄのパルス信号出力端子ＰＯ４に接続されると共に他端がＱ２のベースに接続され、パルス信号出力端子ＰＯ４からのパルス信号に応じてＱ２をＯＮ／ＯＦＦ制御する。
【００３２】
次に上述本発明回路の動作について説明する。
ロジック回路１７（１７ａ〜１７ｄ）は、図３に示す信号と同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）をパルス信号出力端子ＰＯ１〜ＰＯ４に出力する。
【００３３】
具体的には、専用ＩＣ１のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ１に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ３に入力する。また、専用ＩＣ２のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ２に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ４に入力する。
【００３４】
パルス信号出力端子ＰＯ１，ＰＯ２に出力されたパルス信号は、チャージポンプ回路１８からの昇圧電圧ＶＢを動作電源として各々与えられたＯＰ１，ＯＰ２によって、各々ＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル（高電圧レベル）まで増幅されてそれらＰＦ１，ＰＦ２のゲートに与えられる。
【００３５】
一方、パルス信号出力端子ＰＯ３，ＰＯ４に出力されたパルス信号は、抵抗Ｒ４１，Ｒ５１を介して、つまりＱ１，Ｑ２をＯＮさせ得る電圧レベル（低電圧レベル）にてそれらＱ１，Ｑ２のベースに与えられる。
【００３６】
いま、コイルＬ１の図中左端から右端に向かって通電されたときに正転状態（本モータがファンモータに適用された場合には送風状態）になることとし、その方向に１００％のデューティ比、換言すれば最速設定で回転させる信号がロジック回路１７（１７ａ〜１７ｄ）からパルス信号出力端子ＰＯ１〜ＰＯ４に出力されているとする。この場合は、パルス信号出力端子ＰＯ１，ＰＯ４に高レベルパルス信号、パルス信号出力端子ＰＯ２，ＰＯ３に低レベル信号が各々出力されていることになる。
【００３７】
このとき、パルス信号出力端子ＰＯ１への高レベルパルス信号は、ＯＰ１に入力され、電源電圧Ｂ以上の高電圧レベルまで増幅されてＰＦ１のゲートに与えられ、そのＰＦ１をＯＮしている。
また、パルス信号出力端子ＰＯ４への高レベルパルス信号は、抵抗Ｒ５１を介してＱ２のベースに入力され、すなわち、電源電圧Ｂ以下で、Ｑ２をＯＮさせるに足りる程度の電圧レベルのまま、Ｑ２のベースに与えられ、そのＱ２をＯＮしている。
【００３８】
一方、パルス信号出力端子ＰＯ２，ＰＯ３には各々低レベル信号が出力されているので、ＯＰ２からＰＦ２、ＰＯ３からＱ１へは、ＰＦ２、Ｑ１をＯＮさせるに足りるレベルの電圧は与えられず、ＰＦ２、Ｑ１は共にＯＦＦ状態にある。
【００３９】
したがって直流電源＋Ｂからの電流Ｉは、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の高レベル期間毎に、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→Ｑ２（コレクタ・エミッタ間）→アースの経路で流れる（実線矢印Ｉ参照）。ＰＦ１，Ｑ２のＯＮの立上がり及び立下がりは、デューティ比が１００％の設定であれば常に同時であり、モータ（ロータ）は最速回転する。本モータがファンモータに適用されている場合には最大量の送風が行われ、取り付けられた電子機器の筐体内の熱を最大能力にて外部に排出する。
なお、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の立上がり及び立下がりタイミングは、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘに従う。
【００４０】
次に、デューティ比が１００％未満、例えば５０％の速度で回転させる場合には、パルス信号出力端子ＰＯ４へのパルス信号の立下がりタイミングのみについて、上述１００％時に比べて１／２だけ早い時点とされる。すなわち、パルス信号出力端子ＰＯ１へのパルス信号の高レベル期間は変えることなく、パルス信号出力端子ＰＯ４へのパルス信号の高レベル期間を半減させる。
これによると、直流電源＋Ｂからの電流が、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→Ｑ２（コレクタ・エミッタ間）→アースの経路で流れる期間は上述１００％時の半分となり、モータは最速時の１／２の速度で回転することになる。
【００４１】
Ｑ２のＯＮ期間を超えるＰＦ１のＯＮ期間、つまり、ＰＦ１のみがＯＮしていてＱ２がＯＦＦしている期間は、コイルＬ１からの電流Ｉ’はＰＦ２の寄生ダイオードを通ってコンデンサＣ３１に吸収される（破線矢印Ｉ’参照）。コンデンサＣ３１に吸収された電荷は、ＰＦ２のＯＮ時に放出される。
ダイオードＤ３１は、この時、コイルＬ１からの電流が直流電源＋Ｂ側に流れようとするのを阻止（逆流阻止）する。コンデンサＣ３１はノイズ除去用としても機能する。
【００４２】
パルス信号出力端子ＰＯ２，ＰＯ３に高レベルパルス信号、パルス信号出力端子ＰＯ１，ＰＯ４に低レベル信号が各々出力された場合には、ＰＦ１及びＱ２がＯＦＦし、それに代わってＰＦ２及びＱ１がＯＮすることになり、コイルＬ１へは図中右端から左端に向かって通電されてモータは逆転する。逆転時のＰＦ２及びＱ１は、正転時のＰＦ１及びＱ２と同様に動作し、パルス信号出力端子ＰＯ２，ＰＯ３へのパルス信号ｘ，ｙ，ｚに基づく所定のデューティ比でコイルＬ１に通電して、モータを回転（逆転）させる。
【００４３】
図２は、本発明回路の他の実施形態を示す回路図である。
この図において、図１と同一又は相当部分に同一符号を付して説明すると、この実施形態では、図１に示す回路からコンデンサＣ１１，Ｃ１２；Ｃ２１，Ｃ２２を省略した。これらのコンデンサＣ１１，Ｃ１２；Ｃ２１，Ｃ２２はノイズ除去に用いられるものであるが、回路構成の簡略化が優先される場合は省略可能である。
【００４４】
上述実施形態では、電源側の２つのスイッチング素子に各々ＮチャンネルＭＯＳ形パワーＦＥＴを用いたが、これのみに限定されず、また、アース側の２つのスイッチング素子についても、ＮＰＮ形トランジスタのみに限定されることはない。
更に、電源側スイッチング素子駆動用オペアンプに電源電圧以上の電圧を与える昇圧回路としてチャージポンプ回路を用いたが、ブートストラップ回路等を用いてもよい。
【００４５】
２つの電源側スイッチング素子駆動用オペアンプは、１つのパッケージ内にＩＣ化されたもの、例えばデュアルグランドセンスオペアンプＢＡ１０３５８Ｆ（ローム株式会社製）等を用いてもよい。これによれば、２つのオペアンプが共通のパッケージ内に収められ、かつ動作電源入力端子やアース端子が共用されるので、実装スペースの更なる削減が図れる。
【００４６】
また上述実施形態では、アース側スイッチング素子駆動用の回路として抵抗を用いたが、ロジック回路の出力信号をそのまま用いることができる場合には、アース側スイッチング素子駆動用の回路は、単にロジック回路とアース側スイッチング素子の制御端子とを接続する回路（接続線）となる。
【００４７】
【発明の効果】
請求項１に記載の発明では、従来回路の専用ＩＣに相当する回路を単なるロジック回路（アンド回路、オア回路、インバータ回路等、上述実施形態ではアンド回路及びインバータ回路）で構成した。また、電源側のスイッチング素子制御用のパルス信号を増幅して電源側のスイッチング素子の制御入力端子に与える回路をオペアンプにて構成した。更に、アース側のスイッチング素子制御用のパルス信号を同アース側のスイッチング素子の制御入力端子に与える回路を抵抗又は単なる接続線による構成とした。
これによれば、コストの低減及び実装スペースの削減が図れ、特に、サイズの小さな配線基板にも容易に実装できるという効果がある。
【００４８】
請求項２に記載の発明によれば、オペアンプに動作電源を与える昇圧回路をチャージポンプ回路で構成し、しかもチャージポンプ回路の出力端及びアース間にノイズ除去用コンデンサを接続したので、簡易かつ安定なオペアンプ動作電源が得られる。
【００４９】
請求項３に記載の発明によれば、チャージポンプ回路の出力端及びアース間に電圧制限素子を接続したので、オペアンプをサージ電圧による破壊から保護することができる。
【図面の簡単な説明】
【図１】本発明回路の一実施形態を示す回路図である。
【図２】本発明回路の他の実施形態を示す回路図である。
【図３】従来回路を示す図である。
【符号の説明】
１７（１７ａ〜１７ｄ） ロジック回路
１８ チャージポンプ回路（昇圧回路）
３１ ブラシレス直流１相モータのドライブ回路
＋Ｂ モータコイル駆動用の直流電源
Ｌ１ モータコイル
ＯＰ１，ＯＰ２ オペアンプ（電源側スイッチング素子駆動用回路）
ＰＦ１，ＰＦ２ ＮチャンネルＭＯＳ形パワーＦＥＴ（電源側のスイッチング素子）
Ｑ１，Ｑ２ ＮＰＮ形トランジスタ（アース側のスイッチング素子）
Claims (3)
- ２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、
電源電圧を所定の電圧に昇圧する昇圧回路と、
モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、
このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動用のオペアンプと、
前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、該パルス信号出力端子からのパルス信号を直接又は抵抗を介して前記アース側のトランジスタからなる２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動信号入力回路とを具備し、
前記２つの電源側スイッチング素子駆動用のオペアンプにより、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅して前記電源側の電界効果トランジスタからなる２つのスイッチング素子を制御するように構成したことを特徴とするブラシレス直流１相モータのプリドライブ回路。 - 昇圧回路はチャージポンプ回路からなり、該チャージポンプ回路の出力端及びアース間にノイズ除去用抵抗とコンデンサが接続されることを特徴とする請求項１に記載のブラシレス直流１相モータのプリドライブ回路。
- チャージポンプ回路の出力端及びアース間に電圧制限素子が接続されることを特徴とする請求項２に記載のブラシレス直流１相モータのプリドライブ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025577A JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流１相モータのプリドライブ回路 |
| US10/353,922 US6713906B2 (en) | 2002-02-01 | 2003-01-30 | Pre-drive circuit for brushless DC single-phase motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002025577A JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流１相モータのプリドライブ回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003235282A JP2003235282A (ja) | 2003-08-22 |
| JP2003235282A5 JP2003235282A5 (ja) | 2005-08-11 |
| JP3932408B2 true JP3932408B2 (ja) | 2007-06-20 |
Family
ID=27773321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002025577A Expired - Fee Related JP3932408B2 (ja) | 2002-02-01 | 2002-02-01 | ブラシレス直流１相モータのプリドライブ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6713906B2 (ja) |
| JP (1) | JP3932408B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3858219B2 (ja) * | 2001-10-25 | 2006-12-13 | ミネベア株式会社 | ブラシレス直流１相モータのプリドライブ回路 |
| CN100395955C (zh) * | 2005-07-29 | 2008-06-18 | 鸿富锦精密工业（深圳）有限公司 | 直流风扇启动电路 |
| TWI535184B (zh) * | 2012-07-17 | 2016-05-21 | 茂達電子股份有限公司 | 直流風扇之驅動電路及方法 |
| FR3067884B1 (fr) * | 2017-06-20 | 2019-07-05 | Valeo Equipements Electriques Moteur | Porte-balai pour machine electrique tournante |
| CN114688008A (zh) * | 2022-03-24 | 2022-07-01 | 深圳英恒电子有限公司 | 一种汽车电子泵驱动控制电路和汽车电子模块 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0643473B1 (de) * | 1993-09-15 | 1998-04-29 | PAPST-MOTOREN GmbH & Co. KG | Anordnung mit einem über eine Halbleiteranordnung kommutierten kollektorlosen Gleichstrommotor |
| US5489831A (en) * | 1993-09-16 | 1996-02-06 | Honeywell Inc. | Pulse width modulating motor controller |
| US5821709A (en) * | 1995-06-07 | 1998-10-13 | Omron Corporation | DC motor control circuit |
| JP3250599B2 (ja) * | 1995-07-14 | 2002-01-28 | ティアック株式会社 | ブラシレスモ−タ |
| US5789883A (en) * | 1996-09-30 | 1998-08-04 | Honeywell Inc. | Pulse duration modulated switched reluctance motor control |
| US5777449A (en) * | 1996-12-31 | 1998-07-07 | Sgs-Thomson Microelectronics, Inc. | Torque ripple reduction using back-emf feedback |
| US6603280B2 (en) * | 1998-04-02 | 2003-08-05 | Hitachi, Ltd. | Motor controller |
| US6469461B1 (en) * | 1999-10-05 | 2002-10-22 | Denso Corporation | Motor control apparatus |
| US6628893B2 (en) * | 2000-01-06 | 2003-09-30 | Ricoh Company, Ltd. | DC motor rotation control apparatus |
| JP3673964B2 (ja) * | 2000-03-29 | 2005-07-20 | 株式会社ルネサステクノロジ | ブラシレスモータ駆動制御用半導体集積回路およびブラシレスモータ駆動制御装置 |
| US6515447B2 (en) * | 2001-02-14 | 2003-02-04 | Sunonwealth Electric Machine Industry Co., Ltd. | Fan motor with variable frequency/constant speed control |
-
2002
- 2002-02-01 JP JP2002025577A patent/JP3932408B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 US US10/353,922 patent/US6713906B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003235282A (ja) | 2003-08-22 |
| US20030174456A1 (en) | 2003-09-18 |
| US6713906B2 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009351B2 (en) | Single phase motor driving unit | |
| US7688011B2 (en) | Control circuit for an electronically commutated motor | |
| TWI360289B (en) | Motor driving circuit, fan motor, electronic devic | |
| JP2007060862A (ja) | モータ駆動装置、方法およびそれを用いた冷却装置 | |
| JP3858219B2 (ja) | ブラシレス直流１相モータのプリドライブ回路 | |
| JP2006237726A (ja) | モータ駆動用集積回路 | |
| US6020700A (en) | DC brushless motor drive circuit having input signal compatability to hall effect ICs and hall sensors | |
| US6815916B2 (en) | Speed-control drive circuit for a D.C. brushless fan motor | |
| JP3932408B2 (ja) | ブラシレス直流１相モータのプリドライブ回路 | |
| JP2005045991A (ja) | ファンモータの回転速度制御回路 | |
| EP0731555B1 (en) | A current mirror circuit used in a coil driver circuit of a brushless DC motor | |
| JP2005224100A (ja) | 単相モータ駆動装置 | |
| JP3911663B2 (ja) | ブラシレス直流ファンモータのドライブ回路 | |
| US6140782A (en) | Brushless DC fan driver with overshoot voltage prevention and enhanced operational efficiency | |
| JP3988133B2 (ja) | ブラシレス直流１相モータのプリドライブ回路用昇圧回路 | |
| US8330401B2 (en) | Circuit unit for driving an electronically commutated fan motor | |
| JP2012005295A (ja) | モータ駆動回路 | |
| JP4079702B2 (ja) | モータ駆動制御回路及びモータ駆動装置 | |
| WO2008032727A1 (fr) | Dispositif d'entraînement par moteur sans balais monophasé | |
| JP2003235282A5 (ja) | ||
| JP4133563B2 (ja) | 電圧駆動素子の駆動回路 | |
| JP3389504B2 (ja) | モータ駆動回路 | |
| JP2004242389A (ja) | センサレスｄｃブラシレスモータ | |
| JP2008079169A (ja) | オープンコレクタ型入出力インターフェース回路及びモータ駆動装置 | |
| JPH05259851A (ja) | スイッチング駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3932408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |