JP3929830B2

JP3929830B2 - Fluctuation correction apparatus and fluctuation correction method

Info

Publication number: JP3929830B2
Application number: JP2002164411A
Authority: JP
Inventors: 靖行金澤; 清隆高橋
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-06-05
Filing date: 2002-06-05
Publication date: 2007-06-13
Anticipated expiration: 2022-06-05
Also published as: JP2004015306A

Description

【０００１】
【発明の属する技術分野】
本発明は、通信環境等が影響して生じた揺らぎによる時間的ずれを補正する揺らぎ補正装置および揺らぎ補正方法に関する。
【０００２】
【従来の技術】
ＴＤＭＡ（時分割多重化方式）により通信を行う通信システムで用いられる、携帯電話等の通信端末の内部構成図を図１に示す。同図に示すように、通信端末は大きく無線部１００と制御部２００とに分けられ、無線部１００は、アンテナ１０１、デュープレクサ１０３、増幅器１０５、ＡＤＣ１０７およびＤＡＣ１０９等を有し、制御部２００は、モデムＤＳＰ２０１、チャネルコーデック処理部２０５、ＰＣＭコーデック処理部２０７、ゲートアレイ１１、マイク２０９およびスピーカ２１１等を有して構成されている。
【０００３】
当該通信端末は、基地局から送られた無線キャリア信号をアンテナ１０１で受信すると、当該信号を増幅器１０５で増幅し周波数変換等を行った後、ＡＤＣ１０７でＡ／Ｄ変換して得られたデジタル信号を制御部２００のモデムＤＳＰ２０１に送る。図２に示すように、ＴＤＭＡを利用した通信における無線キャリア信号は１フレームが所定数のスロット（図２では４スロット）によって構成されているが、通信端末は割り当てられたスロットで通信可能なため、制御部２００のモデムＤＳＰ２０１は、無線部１００から送られた信号から当該割り当てられたスロット（図２ではスロット“１”）の符号化データのみを切り出した後、この符号化データを復号化する。
【０００４】
次に、モデムＤＳＰ２０１は、復号化したデータをチャネルコーデック処理部２０５に送り、当該復号化したデータに含まれている同期フレームパルスＦＬＭＣＬＫをゲートアレイ１１に送る。ゲートアレイ１１は、図７に示すように、モデムＤＳＰ２０１から同期フレームパルスＦＬＭＣＬＫを受け取った一定時間後にＣＯＤＥＣスタートパルスＣ−ＩＮＴをチャネルコーデック処理部２０５へ送る。チャネルコーデック処理部２０５は、ゲートアレイ１１からＣＯＤＥＣスタートパルスＣ−ＩＮＴを受け取ると、モデムＤＳＰ２０１から送られたデータ（音声符号化データ）の復号化、データ解凍、軟判定処理を開始し、これらの処理によって得られたデータをＰＣＭコーデック処理部２０７に送る。
【０００５】
ＰＣＭコーデック処理部２０７は、ゲートアレイ１１から送られたクロック信号ＰＬのタイミングで、チャネルコーデック処理部２０５からのデータ（ＰＣＭ符号化データ）を復号化する。最後に、ＰＣＭコーデック処理部２０７で復号化されたデータは、Ｄ／Ａ変換された後、音声としてスピーカ２１１から出力される。
【０００６】
【発明が解決しようとする課題】
しかしながら、移動することによって通信環境が変化する携帯電話等の通信端末にあっては、基地局から送信された無線キャリア信号がマルチパスフェージング等の影響を受けて、当該通信端末に割り当てられたスロットを一定の周期で受信できないといった状況、いわゆる揺らぎが発生し得る。無線キャリア信号の各スロットには同期フレームパルスＦＬＭＣＬＫが含まれているが、上述したように、通信端末のゲートアレイ１１は同期フレームパルスＦＬＭＣＬＫのタイミングに基づいてＣＯＤＥＣスタートパルスＣ−ＩＮＴを出力するため、ＣＯＤＥＣスタートパルスＣ−ＩＮＴの入力タイミングで復号化処理等を開始するチャネルコーデック処理部２０５は、当該通信端末に割り当てられたスロットの受信タイミングの影響を直接受けてしまう。
【０００７】
したがって、揺らぎによって同期フレームパルスＦＬＭＣＬＫのタイミングが時間的にずれてしまうと、図８や図９に示すように、当該スロットに対応した音声出力区間が前後の音声出力区間と重なったりブランクが生じてしまうため、通信端末は正常に音声を再生できない場合があるという問題点があった。このため、揺らぎによる同期フレームパルスＦＬＭＣＬＫの時間的ずれが発生しても、通信端末内における同期を補正することにより音声を正常に再生可能な揺らぎ補正装置が望まれていた。
【０００８】
本発明は、上記従来の問題点に鑑みてなされたものであって、通信環境等が影響して生じた揺らぎによる時間的ずれを補正する揺らぎ補正装置および揺らぎ補正方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る揺らぎ補正装置は、ＴＤＭＡ方式によって多重化された受信信号の所定スロットに含まれている同期フレームパルスの揺らぎによる時間的ずれを補正する揺らぎ補正装置であって、所定時間周期でタイムアップするタイマーを有し、前記タイマーのタイムアップまたは前記同期フレームパルスの入力によって第１パルスを出力する内部パルス発生手段と、前記第１パルスが入力されると前記同期フレームパルスの揺れ幅の許容値を生成し、前記生成された許容値を示すパルス幅を持った第２パルスを出力する揺れ幅許容値生成手段と、前記同期フレームパルスが前記第２パルスのパルス幅内外にあるかを判断し、前記同期フレームパルスが前記第２パルスのパルス幅外にあれば第３パルスを出力する同期フレームパルス許容判断手段と、前記同期フレームパルス許容判断手段における前記第３パルスの出力有無に基づいて、前記同期フレームパルスに同期したスタートパルスを出力するスタートパルス生成手段と、を備え、前記スタートパルス生成手段は、前記第３パルスが入力されると、前記同期フレームパルスがあっても前記スタートパルスを出力しない。
【００１０】
このように、タイマーのタイムアップまたは同期フレームパルスの入力によって第１パルスが内部パルス発生手段から出力されると、揺れ幅許容値生成手段は、同期フレームパルスの揺れ幅の許容値を生成し、前記生成された許容値を示すパルス幅を持った第２パルスを出力する。同期フレームパルス許容判断手段は、同期フレームパルスが第２パルスのパルス幅内外にあるかを判断し、同期フレームパルスが第２パルスのパルス幅外にあれば第３パルスを出力する。そして、スタートパルス生成手段は、同期フレームパルス許容判断手段における第３パルスの出力有無に基づいて、同期フレームパルスに同期したスタートパルスを出力するが、第３パルスが入力されると同期フレームパルスがあってもスタートパルスを出力しない。
【００１１】
したがって、マルチパスフェージング等の影響を受けて受信信号に揺らぎが発生したことにより同期フレームパルスが一定の時間間隔で入力されない場合であっても、スタートパルスは揺らぎ補正装置で揺らぎ補正されることとなる。このため、同期フレームパルスのタイミングに直接影響を受けずに、揺らぎ補正されたタイミングでスタートパルスを出力することができる。
【００１２】
また、本発明に係る揺らぎ補正装置は、前記内部パルス発生手段が有する前記タイマーは、タイムアップまたは前記同期フレームパルスの入力によってリセットされる。
【００１３】
また、本発明に係る揺らぎ補正装置は、前記スタートパルス生成手段は、前記スタートパルスの出力または前記第３パルスの入力によってクリアされるカウンタを有し、前記カウンタがクリアされた後、前記第２パルスのパルス幅内にある同期フレームパルスが入力されるまで前記スタートパルスを出力しない。
【００１４】
また、本発明に係る揺らぎ補正装置は、前記スタートパルス生成手段が出力したスタートパルスを所定時間遅延させて出力する遅延手段を備えている。
【００１５】
また、本発明に係る通信端末は、前記同期フレームパルスを含んだスロットから成る受信信号を受信する無線部と、請求項１〜４のいずれか一項記載の揺らぎ補正装置と、前記揺らぎ補正装置から出力されたスタートパルスに応じて、前記受信信号内の所定スロットのデータに対して処理を行う処理部と、を備えている。したがって、処理部は、揺らぎ補正装置からスタートパルスを受け取ると処理を開始するため、隣り合う音声出力区間が一部重なるといった状態が生じることなく、音声を正常に出力することができる。
【００１６】
また、本発明に係る揺らぎ補正方法は、ＴＤＭＡ方式によって多重化された受信信号の所定スロットに含まれている同期フレームパルスの揺らぎによる時間的ずれを補正する揺らぎ補正方法であって、所定時間周期でタイムアップするタイマーのタイムアップまたは前記同期フレームパルスの入力によって第１パルスを出力する内部パルス発生ステップと、前記第１パルスが入力されると前記同期フレームパルスの揺れ幅の許容値を生成し、前記生成された許容値を示すパルス幅を持った第２パルスを出力する揺れ幅許容値生成ステップと、前記同期フレームパルスが前記第２パルスのパルス幅内外にあるかを判断し、前記同期フレームパルスが前記第２パルスのパルス幅外にあれば第３パルスを出力する同期フレームパルス許容判断ステップと、前記同期フレームパルス許容判断ステップにおける前記第３パルスの出力有無に基づいて、前記同期フレームパルスに同期したスタートパルスを出力するスタートパルス生成ステップと、を有し、前記スタートパルス生成ステップは、前記同期フレームパルス許容判断ステップで前記第３パルスが出力されると、前記同期フレームパルスがあっても前記スタートパルスを出力しない。
【００１７】
さらに、本発明に係る揺らぎ補正方法は、前記スタートパルス生成ステップで出力されたスタートパルスを所定時間遅延させて出力する遅延ステップを有する。
【００１８】
【発明の実施の形態】
以下、本発明に係る揺らぎ補正装置の実施の形態について、図面を参照して詳細に説明する。
【００１９】
図１は、本発明の一実施形態に係る揺らぎ補正装置を備えた通信端末を示すブロック構成図である。同図において、本実施形態の通信端末は、無線部１００と制御部２００とを備え、無線部１００は、アンテナ１０１、デュープレクサ１０３、増幅器１０５、ＡＤＣ１０７およびＤＡＣ１０９等を有し、制御部２００は、モデムＤＳＰ２０１、特許請求の範囲の揺らぎ補正装置に該当するゲートアレイ２０３、チャネルコーデック処理部２０５、ＰＣＭコーデック処理部２０７、マイク２０９およびスピーカ２１１等を有して構成されている。
【００２０】
なお、本実施形態の通信端末の構成は、従来の通信端末の構成と略同様であるが、ゲートアレイ２０３の内部構成および動作が異なる。また、本実施形態の通信端末が用いられる通信システムでは、従来と同様に、多重化方式としてＴＤＭＡ（時分割多重化方式）が用いられている。したがって、通信端末が受信する無線キャリア信号は、１フレームが所定数のスロット（例えば、４スロット）によって構成されており、通信端末は割り当てられたスロットで実際の通信を行う。
【００２１】
以下、本実施形態の通信端末が有する各構成要素について説明する。
まず、無線部１００は、基地局から送られた無線キャリア信号をアンテナ１０１で受信して、当該信号を増幅器１０５で増幅し周波数変換等を行った後、ＡＤＣ１０７でＡ／Ｄ変換して得られたデジタル信号を制御部２００のモデムＤＳＰ２０１に送るものである。また、制御部２００は、無線部１００から受け取ったデジタル信号に対し、主にモデムＤＳＰ２０１、チャネルコーデック処理部２０５およびＰＣＭコーデック処理部２０７でそれぞれ所定の処理を行った後、Ｄ／Ａ変換して得られた信号を音声としてスピーカ２１１から出力するものである。
【００２２】
以下、制御部２００が有する各構成要素について、図１および図２を参照して説明する。
まず、モデムＤＳＰ２０１は、無線部１００から送られた信号から当該通信端末に割り当てられたスロット（図２ではスロット“１”）の符号化データのみを切り出した後、この符号化データを復号化するものである。モデムＤＳＰ２０１は、復号化されたデータをチャネルコーデック処理部２０５に送り、当該復号化したデータに含まれている同期フレームパルスＦＬＭＣＬＫをゲートアレイ２０３に送る。
【００２３】
また、ゲートアレイ２０３は、モデムＤＳＰ２０１から受け取った同期フレームパルスＦＬＭＣＬＫに応じてＣＯＤＥＣスタートパルスＣ−ＩＮＴをチャネルコーデック処理部２０５に送り、ＰＣＭコーデック処理部２０７にはクロック信号ＰＬを送るものである。なお、本実施形態では、マルチパスフェージング等の影響を受けて揺らぎが発生しても、当該揺らぎによる同期フレームパルスＦＬＭＣＬＫの時間的ずれが所定未満であれば、従来（図７）と同様に同期フレームパルスＦＬＭＣＬＫを受け取った一定時間後にＣＯＤＥＣスタートパルスＣ−ＩＮＴを発生する。しかしながら、同期フレームパルスＦＬＭＣＬＫの時間的ずれが所定以上であれば、図３および図４に示すように、揺らぎ補正したタイミングでＣＯＤＥＣスタートパルスＣ−ＩＮＴを発生する。揺らぎ補正については後述する。
【００２４】
チャネルコーデック処理部２０５は、ゲートアレイ２０３からＣＯＤＥＣスタートパルスＣ−ＩＮＴを受け取ると、モデムＤＳＰ２０１から送られたデータ（音声符号化データ）の復号化、データ伸長、軟判定処理を開始するものであり、これらの処理によって得られたデータをＰＣＭコーデック処理部２０７に送る。ＰＣＭコーデック処理部２０７は、ゲートアレイ２０３から送られたクロック信号ＰＬのタイミングでチャネルコーデック処理部２０５からのデータ（ＰＣＭ符号化データ）を復号化するものである。
【００２５】
次に、制御部２００が有するゲートアレイ２０３の詳細な構成および動作について、図５および図６を参照して詳細に説明する。図５はゲートアレイの内部構成を示すブロック図であり、図６はゲートアレイ２０３内部の動作を示すタイミング図である。図５に示すように、本実施形態のゲートアレイ２０３は、主に、特許請求の範囲の内部パルス発生手段に該当する内部パルス生成部３０１と、揺れ幅許容値生成手段に該当する揺れ幅許容値生成部３０３と、同期フレームパルス許容判断手段に該当する同期フレームパルス許容判断部３０５と、スタートパルス生成手段に該当するＣＯＤＥＣスタートパルス生成部３０７と、遅延手段に該当するオフセット部３０９とを備えて構成されている。
【００２６】
以下、本実施形態のゲートアレイ２０３が有する各構成要素について説明する。
まず、内部パルス生成部３０１について説明する。内部パルス生成部３０１は、所定時間（例えば４０ｍ秒）周期でタイムアップするタイマー３５１と内部パルス発生部３５３を内部に有し、タイマー３５１がタイムアップするか、ゲートアレイ２０３に同期フレームパルスＦＬＭＣＬＫ▲１▼が入力されると内部パルス発生部３５３からパルス▲２▼を出力するものである。なお、タイマー３５１は、タイムアップまたは同期フレームパルスＦＬＭＣＬＫ▲１▼の入力によってリセットされる。
【００２７】
例えば、図６に示した例において、通常であれば４０ｍ秒という所定時間毎に同期フレームパルスＦＬＭＣＬＫ▲１▼が入力される場合、同期フレームパルスＦＬＭＣＬＫ▲１▼が４０ｍ秒毎に入力されればこのタイミングでタイマー３５１も同時にタイムアップするため、内部パルス発生部３５３は４０秒毎にパルス▲２▼を出力する。しかしながら、例えば３８ｍ秒という通常よりは短い時間で同期フレームパルスＦＬＭＣＬＫ▲１▼が入力される場合、タイマー３５１はタイムアップしていないが同期フレームパルスＦＬＭＣＬＫ▲１▼が入力されたため、内部パルス発生部３５３はパルス▲２▼を出力する。
【００２８】
一方、例えば４２ｍ秒という通常よりは長い時間で同期フレームパルスＦＬＭＣＬＫ▲１▼が入力される場合、４０ｍ秒の時点で同期フレームパルスＦＬＭＣＬＫ▲１▼は入力されていないがタイマー３５１がタイムアップするため、内部パルス発生部３５３はパルス▲２▼を出力する。その後、タイマー３５１は再びカウントし始めるが、同期フレームパルスＦＬＭＣＬＫ▲１▼が４２ｍ秒の時点で入力されるためリセットされ再びカウントを始める。
【００２９】
次に、揺れ幅許容値生成部３０３について説明する。揺れ幅許容値生成部３０３は、同期フレームパルスＦＬＭＣＬＫ▲１▼の揺れ幅の許容値を生成するものであり、内部パルス生成部３０１から出力されたパルス▲２▼が入力されると、前半の許容値を示すパルス幅を持ったパルスと後半の許容値を示すパルス幅を持ったパルスを連続して出力する。したがって、揺れ幅許容値生成部３０３から出力されるパルス▲３▼のパルス幅とそのタイミングによって、同期フレームパルスＦＬＭＣＬＫの揺れ幅の許容範囲が決定される。なお、許容値は外部からの操作によって設定可能である。
【００３０】
次に、同期フレームパルス許容判断部３０５について説明する。同期フレームパルス許容判断部３０５は、ゲートアレイ２０３に入力された同期フレームパルスＦＬＭＣＬＫ▲１▼の揺れ幅が揺れ幅許容値生成部３０３の示す許容範囲内外にあるかを判断するものであり、許容範囲外にある場合にパルス▲４▼を出力する。例えば、図６に示した例において、３５ｍ秒という４０ｍ秒よりもかなり短い時間で同期フレームパルスＦＬＭＣＬＫが入力されると、当該パルスは揺れ幅許容値生成部３０３が示す許容範囲外にあるためパルスを出力する。なお、例えば４５ｍ秒といった４０ｍ秒よりもかなり長い時間で同期フレームパルスＦＬＭＣＬＫが入力された場合でも同様である。
【００３１】
次に、ＣＯＤＥＣスタートパルス生成部３０７について説明する。ＣＯＤＥＣスタートパルス生成部３０７は、揺れ幅が許容範囲内にある同期フレームパルスＦＬＭＣＬＫに同期してＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼を発生するものである。但し、同期フレームパルスＦＬＭＣＬＫの揺れ幅が許容範囲外であれば、すなわち同期フレームパルス許容判断部３０５からパルス▲４▼が入力されたときはＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼を発生しない。なお、ＣＯＤＥＣスタートパルス生成部３０７は内部にカウンタ（図示せず）を有し、当該カウンタはＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼が出力されるとクリアされる。また、同期フレームパルス許容判断部３０５は同期フレームパルスＦＬＭＣＬＫの揺れ幅が許容範囲外と判断するとパルス▲４▼を出力するため、ＣＯＤＥＣスタートパルス生成部３０７は当該パルス▲４▼が入力されたときもカウンタをクリアする。
【００３２】
すなわち、カウンタは、ＣＯＤＥＣスタートパルス生成部３０７がＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼を出力したとき、または同期フレームパルス許容判断部３０５からパルス▲４▼が入力されたときにクリアされ、このとき、ＣＯＤＥＣスタートパルス生成部３０７はＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼を発生しない。図６に示す例では、３５ｍ秒という４０ｍ秒よりもかなり短い時間で同期フレームパルスＦＬＭＣＬＫ▲１▼が入力されると、当該パルスは揺れ幅許容値生成部３０３が示す許容範囲外にあるため同期フレームパルス許容判断部３０５はパルス▲４▼を出力する。したがって、カウンタがクリアされるため、ＣＯＤＥＣスタートパルス生成部３０７はＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼を出力しない。なお、ＣＯＤＥＣスタートパルスＣ−ＩＮＴ▲５▼が出力されるのは、許容誤差内の同期フレームパルスＦＬＭＣＬＫ▲１▼が再びゲートアレイ２０３に入力されたときである。
【００３３】
最後に、オフセット部３０９について説明する。オフセット部３０９は、ＣＯＤＥＣスタートパルス生成部３０７から出力されたＣＯＤＥＣスタートパルスＣ−ＩＮＴを単に一定時間遅延させて出力する（▲６▼）ものである。なお、オフセット部３０９の遅延時間は、外部からの操作によって設定可能である。
【００３４】
このようにして、ゲートアレイ２０３から出力されたＣＯＤＥＣスタートパルスＣ−ＩＮＴはチャネルコーデック処理部２０５に送られ、チャネルコーデック処理部２０５は、補正されたタイミングで所定の処理を行うことができ、結果として、スピーカ２１１からは正常な音声が再生されることとなる。
【００３５】
以上説明したように、本実施形態の揺らぎ補正装置を備えた通信端末によれば、マルチパスフェージング等の影響を受けて無線キャリア信号に揺らぎが発生したことにより同期フレームパルスＦＬＭＣＬＫが一定の時間間隔で入力されない場合であっても、揺らぎ補正装置に該当するゲートアレイ２０３からチャネルコーデック処理部２０５に送られるＣＯＤＥＣスタートパルスＣ−ＩＮＴはゲートアレイ２０３内で揺らぎ補正されたタイミングで出力される。チャネルコーデック処理部２０５は当該ＣＯＤＥＣスタートパルスＣ−ＩＮＴを受け取ると処理を開始し、後段のＰＣＭコーデック処理部２０７はチャネルコーデック処理部２０５で処理されたデータに対して復号化を行う。このため、隣り合う音声出力区間が一部重なるといった状態が生じることがないため、スピーカ２１１は音声を正常に出力することができる。
【００３６】
【発明の効果】
以上説明したように、本発明に係る揺らぎ補正装置および揺らぎ補正方法によれば、マルチパスフェージング等の影響を受けて受信信号に揺らぎが発生したことにより同期フレームパルスが一定の時間間隔で入力されない場合であっても、スタートパルスは揺らぎ補正装置で揺らぎ補正されることとなる。このため、同期フレームパルスのタイミングに直接影響を受けずに、揺らぎ補正されたタイミングでスタートパルスを出力することができる。また、通信端末は、揺らぎ補正装置からスタートパルスを受け取ると処理を開始するため、隣り合う音声出力区間が一部重なるといった状態が生じることなく、音声を正常に出力することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る揺らぎ補正装置を備えた通信端末を示すブロック構成図
【図２】通信端末の制御部が有する各構成要素の動作を示す説明図
【図３】同期フレームパルスＦＬＭＣＬＫに揺らぎがある場合の一実施形態に係る通信端末が有する制御部の動作を示す説明図
【図４】同期フレームパルスＦＬＭＣＬＫに揺らぎがある場合の一実施形態に係る通信端末が有する制御部の動作を示す説明図
【図５】ゲートアレイの内部構成を示すブロック図
【図６】ゲートアレイ２０３内部の動作を示すタイミング図
【図７】同期フレームパルスＦＬＭＣＬＫに揺らぎがない場合の従来の通信端末が有する制御部の動作を示す説明図
【図８】同期フレームパルスＦＬＭＣＬＫに揺らぎがある場合の従来の通信端末が有する制御部の動作を示す説明図
【図９】同期フレームパルスＦＬＭＣＬＫに揺らぎがある場合の従来の通信端末が有する制御部の動作を示す説明図
【符号の説明】
１００無線部
１０１アンテナ
１０３デュープレクサ
１０５増幅器
１０７ＡＤＣ
１０９ＤＡＣ
２００制御部
２０１モデムＤＳＰ
２０３ゲートアレイ
２０５チャネルコーデック処理部
２０７ＰＣＭコーデック処理部
２０９マイク
２１１スピーカ
３０１内部パルス生成部
３０３揺れ幅許容値生成部
３０５同期フレームパルス許容判断部
３０７ＣＯＤＥＣスタートパルス生成部
３０９オフセット部
３５１タイマー
３５３内部パルス発生部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a fluctuation correction apparatus and a fluctuation correction method for correcting a time lag due to fluctuation caused by communication environment and the like.
[0002]
[Prior art]
FIG. 1 shows an internal configuration diagram of a communication terminal such as a mobile phone used in a communication system that performs communication by TDMA (Time Division Multiplexing). As shown in the figure, the communication terminal is roughly divided into a radio unit 100 and a control unit 200. The radio unit 100 includes an antenna 101, a duplexer 103, an amplifier 105, an ADC 107, a DAC 109, and the like. A modem DSP 201, a channel codec processing unit 205, a PCM codec processing unit 207, a gate array 11, a microphone 209, a speaker 211, and the like are configured.
[0003]
When the communication terminal receives the radio carrier signal transmitted from the base station by the antenna 101, the signal is amplified by the amplifier 105, frequency-converted, and the like, and then the digital signal obtained by A / D conversion by the ADC 107 Is sent to the modem DSP 201 of the control unit 200. As shown in FIG. 2, a radio carrier signal in communication using TDMA is composed of a predetermined number of slots (four slots in FIG. 2), but the communication terminal can communicate in the assigned slot. The modem DSP 201 of the control unit 200 extracts only the encoded data of the assigned slot (slot “1” in FIG. 2) from the signal transmitted from the radio unit 100, and then decodes the encoded data. .
[0004]
Next, the modem DSP 201 sends the decoded data to the channel codec processing unit 205, and sends the synchronization frame pulse FLMCLK included in the decoded data to the gate array 11. As shown in FIG. 7, the gate array 11 sends a CODEC start pulse C-INT to the channel codec processing unit 205 after a predetermined time after receiving the synchronization frame pulse FLMCLK from the modem DSP 201. Upon receiving the CODEC start pulse C-INT from the gate array 11, the channel codec processing unit 205 starts decoding, data decompression, and soft decision processing of data (voice encoded data) sent from the modem DSP 201. Data obtained by the processing is sent to the PCM codec processing unit 207.
[0005]
The PCM codec processing unit 207 decodes data (PCM encoded data) from the channel codec processing unit 205 at the timing of the clock signal PL sent from the gate array 11. Finally, the data decoded by the PCM codec processing unit 207 is D / A converted and then output from the speaker 211 as sound.
[0006]
[Problems to be solved by the invention]
However, in a communication terminal such as a mobile phone whose communication environment changes due to movement, the slot assigned to the communication terminal due to the influence of multipath fading or the like on the radio carrier signal transmitted from the base station May occur, so-called fluctuation may occur. Each slot of the wireless carrier signal includes a synchronization frame pulse FLMCLK. As described above, the gate array 11 of the communication terminal outputs the CODEC start pulse C-INT based on the timing of the synchronization frame pulse FLMCLK. The channel codec processing unit 205 that starts the decoding process or the like at the input timing of the CODEC start pulse C-INT is directly affected by the reception timing of the slot assigned to the communication terminal.
[0007]
Therefore, if the timing of the synchronization frame pulse FLMCLK is shifted in time due to fluctuation, the audio output section corresponding to the slot overlaps with the preceding and following audio output sections or blanks occur as shown in FIGS. For this reason, there is a problem that the communication terminal may not be able to reproduce sound normally. For this reason, there has been a demand for a fluctuation correction device that can reproduce sound normally by correcting the synchronization in the communication terminal even if a time lag of the synchronization frame pulse FLMCLK occurs due to fluctuation.
[0008]
The present invention has been made in view of the above-described conventional problems, and an object thereof is to provide a fluctuation correction apparatus and a fluctuation correction method for correcting a time lag due to fluctuation caused by the communication environment or the like. Yes.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a fluctuation correction apparatus according to the present invention is a fluctuation correction apparatus that corrects a time lag due to fluctuation of a synchronization frame pulse included in a predetermined slot of a reception signal multiplexed by a TDMA method. An internal pulse generating means for outputting a first pulse by time-up of the timer or input of the synchronization frame pulse; and when the first pulse is input, A fluctuation width allowable value generating means for generating an allowable value of a fluctuation width of the synchronization frame pulse and outputting a second pulse having a pulse width indicating the generated allowable value; and the synchronization frame pulse of the second pulse It is determined whether the pulse width is inside or outside, and if the sync frame pulse is outside the pulse width of the second pulse, the third pulse is output. A start pulse generating means for outputting a start pulse synchronized with the sync frame pulse based on whether or not the third pulse is output in the sync frame pulse allowance judging means. When the third pulse is input, the pulse generation means does not output the start pulse even if the synchronization frame pulse is present.
[0010]
As described above, when the first pulse is output from the internal pulse generation unit due to the time-up of the timer or the input of the synchronization frame pulse, the allowable fluctuation width generation unit generates the allowable value of the fluctuation width of the synchronization frame pulse, A second pulse having a pulse width indicating the generated allowable value is output. The synchronization frame pulse tolerance determination means determines whether the synchronization frame pulse is within or outside the pulse width of the second pulse, and outputs the third pulse if the synchronization frame pulse is outside the pulse width of the second pulse. The start pulse generation means outputs a start pulse synchronized with the synchronization frame pulse based on whether or not the third pulse is output in the synchronization frame pulse allowance determination means. When the third pulse is input, the synchronization frame pulse is No start pulse is output even if it exists.
[0011]
Therefore, even if the synchronization frame pulse is not input at regular time intervals due to fluctuations in the received signal due to the influence of multipath fading, the start pulse is corrected by the fluctuation correction device. Become. For this reason, it is possible to output the start pulse at the timing of fluctuation correction without being directly affected by the timing of the synchronization frame pulse.
[0012]
In the fluctuation correction apparatus according to the present invention, the timer included in the internal pulse generation unit is reset by time-up or input of the synchronization frame pulse.
[0013]
Further, in the fluctuation correcting apparatus according to the present invention, the start pulse generating means has a counter that is cleared by the output of the start pulse or the input of the third pulse, and after the counter is cleared, the second pulse The start pulse is not output until a synchronous frame pulse within the pulse width of the pulse is input.
[0014]
The fluctuation correction apparatus according to the present invention further includes delay means for outputting the start pulse output from the start pulse generating means with a predetermined delay.
[0015]
The communication terminal according to the present invention includes a radio unit that receives a reception signal including a slot including the synchronization frame pulse, the fluctuation correction apparatus according to any one of claims 1 to 4, and the fluctuation correction apparatus. And a processing unit that performs processing on data of a predetermined slot in the received signal in response to the start pulse output from. Therefore, since the processing unit starts processing when it receives a start pulse from the fluctuation correction device, it can output sound normally without causing a state in which adjacent sound output sections partially overlap.
[0016]
The fluctuation correction method according to the present invention is a fluctuation correction method for correcting a time lag due to fluctuation of a synchronization frame pulse included in a predetermined slot of a reception signal multiplexed by a TDMA method, and is a predetermined time period. An internal pulse generating step for outputting a first pulse by a timer time-up at the time of the input or input of the synchronization frame pulse, and generating an allowable value of a fluctuation width of the synchronization frame pulse when the first pulse is input. A step of generating a swing allowable value that outputs a second pulse having a pulse width indicating the generated allowable value, and determining whether the synchronization frame pulse is within or outside the pulse width of the second pulse, If the frame pulse is outside the pulse width of the second pulse, the synchronous frame pulse tolerance determination step for outputting the third pulse. And a start pulse generation step for outputting a start pulse synchronized with the synchronization frame pulse based on whether or not the third pulse is output in the synchronization frame pulse allowance determination step, and the start pulse generation step includes: When the third pulse is output in the synchronization frame pulse allowance determination step, the start pulse is not output even if the synchronization frame pulse exists.
[0017]
Furthermore, the fluctuation correction method according to the present invention includes a delay step of outputting the start pulse output in the start pulse generation step with a predetermined time delay.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a fluctuation correction apparatus according to the present invention will be described below in detail with reference to the drawings.
[0019]
FIG. 1 is a block diagram illustrating a communication terminal including a fluctuation correction apparatus according to an embodiment of the present invention. In the figure, the communication terminal according to the present embodiment includes a radio unit 100 and a control unit 200. The radio unit 100 includes an antenna 101, a duplexer 103, an amplifier 105, an ADC 107, a DAC 109, and the like. A modem DSP 201, a gate array 203 corresponding to the fluctuation correction device of the claims, a channel codec processing unit 205, a PCM codec processing unit 207, a microphone 209, a speaker 211, and the like are configured.
[0020]
The configuration of the communication terminal of the present embodiment is substantially the same as the configuration of the conventional communication terminal, but the internal configuration and operation of the gate array 203 are different. Further, in a communication system using the communication terminal of the present embodiment, TDMA (Time Division Multiplexing) is used as a multiplexing method as in the past. Accordingly, the radio carrier signal received by the communication terminal is composed of a predetermined number of slots (for example, 4 slots), and the communication terminal performs actual communication in the assigned slot.
[0021]
Hereinafter, each component which the communication terminal of this embodiment has is demonstrated.
First, the radio unit 100 is obtained by receiving a radio carrier signal transmitted from a base station with an antenna 101, amplifying the signal with an amplifier 105, performing frequency conversion, etc., and A / D converting with an ADC 107. The digital signal is sent to the modem DSP 201 of the control unit 200. The control unit 200 performs predetermined processing mainly on the modem DSP 201, the channel codec processing unit 205, and the PCM codec processing unit 207 on the digital signal received from the radio unit 100, and then performs D / A conversion. The obtained signal is output as sound from the speaker 211.
[0022]
Hereinafter, each component which the control part 200 has is demonstrated with reference to FIG. 1 and FIG.
First, the modem DSP 201 extracts only the encoded data of the slot (slot “1” in FIG. 2) allocated to the communication terminal from the signal transmitted from the radio unit 100, and then decodes the encoded data. Is. The modem DSP 201 sends the decoded data to the channel codec processing unit 205, and sends the synchronization frame pulse FLMCLK included in the decoded data to the gate array 203.
[0023]
The gate array 203 sends a CODEC start pulse C-INT to the channel codec processing unit 205 in response to the synchronization frame pulse FLMCLK received from the modem DSP 201, and sends a clock signal PL to the PCM codec processing unit 207. In this embodiment, even if fluctuation occurs due to the influence of multipath fading or the like, if the time lag of the synchronization frame pulse FLMCLK due to the fluctuation is less than a predetermined value, synchronization is performed as in the conventional case (FIG. 7). A CODEC start pulse C-INT is generated a certain time after receiving the frame pulse FLMCLK. However, if the time lag of the synchronization frame pulse FLMCLK is greater than or equal to a predetermined value, the CODEC start pulse C-INT is generated at the timing of fluctuation correction as shown in FIGS. The fluctuation correction will be described later.
[0024]
When the channel codec processing unit 205 receives the CODEC start pulse C-INT from the gate array 203, the channel codec processing unit 205 starts decoding, data expansion, and soft decision processing of data (voice encoded data) sent from the modem DSP 201. The data obtained by these processes is sent to the PCM codec processing unit 207. The PCM codec processing unit 207 decodes data (PCM encoded data) from the channel codec processing unit 205 at the timing of the clock signal PL sent from the gate array 203.
[0025]
Next, a detailed configuration and operation of the gate array 203 included in the control unit 200 will be described in detail with reference to FIGS. 5 and 6. FIG. 5 is a block diagram showing the internal configuration of the gate array, and FIG. 6 is a timing chart showing the operation inside the gate array 203. As shown in FIG. 5, the gate array 203 of this embodiment mainly includes an internal pulse generation unit 301 corresponding to the internal pulse generation means in the claims and a swing width tolerance corresponding to the swing width tolerance generation means. A value generation unit 303; a synchronization frame pulse allowance determination unit 305 corresponding to a synchronization frame pulse allowance determination unit; a CODEC start pulse generation unit 307 corresponding to a start pulse generation unit; and an offset unit 309 corresponding to a delay unit. Configured.
[0026]
Hereinafter, each component which the gate array 203 of this embodiment has is demonstrated.
First, the internal pulse generation unit 301 will be described. The internal pulse generation unit 301 includes a timer 351 and an internal pulse generation unit 353 that are timed up at a predetermined period (for example, 40 milliseconds), and the timer 351 is timed up or a synchronous frame pulse FLMCLK ▲ When 1 is input, the internal pulse generator 353 outputs the pulse (2). Note that the timer 351 is reset when time is up or when the synchronization frame pulse FLMCLK {circle over (1)} is input.
[0027]
For example, in the example shown in FIG. 6, if the synchronization frame pulse FLMCLK {circle over (1)} is input every predetermined time of 40 milliseconds normally, the synchronization frame pulse FLMCLK {circle around (1)} is input every 40 milliseconds. At this timing, the timer 351 is also timed up at the same time, so the internal pulse generator 353 outputs a pulse {circle around (2)} every 40 seconds. However, for example, when the synchronization frame pulse FLMCLK {circle over (1)} is input in a time shorter than usual, for example, 38 milliseconds, the timer 351 has not timed up but the synchronization frame pulse FLMCLK {circle around (1)} is input. 353 outputs pulse (2).
[0028]
On the other hand, for example, when the synchronization frame pulse FLMCLK {circle over (1)} is input in a longer time than usual, for example, 42 milliseconds, the timer 351 times out although the synchronization frame pulse FLMCLK {circle around (1)} is not inputted at the time of 40 milliseconds. The internal pulse generator 353 outputs the pulse (2). Thereafter, the timer 351 starts counting again, but is reset and starts counting again because the synchronization frame pulse FLMCLK {circle over (1)} is input at 42 msec.
[0029]
Next, the swing range allowable value generation unit 303 will be described. The allowable swing width generation unit 303 generates an allowable swing width of the synchronization frame pulse FLMCLK {circle around (1)}. When the pulse {circle around (2)} output from the internal pulse generation unit 301 is input, A pulse having a pulse width indicating an allowable value and a pulse having a pulse width indicating an allowable value in the latter half are continuously output. Therefore, the allowable range of the swing width of the synchronization frame pulse FLMCLK is determined by the pulse width of the pulse (3) output from the swing width allowable value generation unit 303 and its timing. The allowable value can be set by an external operation.
[0030]
Next, the synchronization frame pulse allowance determination unit 305 will be described. The synchronization frame pulse allowance determination unit 305 determines whether the fluctuation width of the synchronization frame pulse FLMCLK {circle around (1)} input to the gate array 203 is within or outside the allowable range indicated by the allowable fluctuation width value generation unit 303. If it is out of range, output pulse (4). For example, in the example shown in FIG. 6, when the synchronization frame pulse FLMCLK is input in a time considerably shorter than 40 milliseconds, which is 35 milliseconds, the pulse is outside the allowable range indicated by the swing width allowable value generation unit 303. Is output. The same applies to the case where the synchronization frame pulse FLMCLK is input in a time considerably longer than 40 milliseconds such as 45 milliseconds.
[0031]
Next, the CODEC start pulse generation unit 307 will be described. The CODEC start pulse generation unit 307 generates the CODEC start pulse C-INT <5> in synchronization with the synchronization frame pulse FLMCLK whose fluctuation width is within an allowable range. However, if the fluctuation width of the synchronization frame pulse FLMCLK is outside the allowable range, that is, when the pulse (4) is input from the synchronization frame pulse permission determination unit 305, the CODEC start pulse C-INT (5) is not generated. The CODEC start pulse generation unit 307 has a counter (not shown) therein, and the counter is cleared when the CODEC start pulse C-INT <5> is output. Further, if the synchronization frame pulse allowable determination unit 305 determines that the fluctuation width of the synchronization frame pulse FLMCLK is outside the allowable range, it outputs a pulse (4), so that the CODEC start pulse generation unit 307 receives the pulse (4). Also clear the counter.
[0032]
That is, the counter is cleared when the CODEC start pulse generation unit 307 outputs the CODEC start pulse C-INT <5> or when the pulse <4> is input from the synchronous frame pulse allowance determination unit 305. The CODEC start pulse generator 307 does not generate the CODEC start pulse C-INT <5>. In the example shown in FIG. 6, when the synchronization frame pulse FLMCLK {circle over (1)} is input in a time considerably shorter than 40 milliseconds, which is 35 milliseconds, the pulse is outside the allowable range indicated by the swing width allowable value generation unit 303. The frame pulse allowance determining unit 305 outputs the pulse (4). Therefore, since the counter is cleared, the CODEC start pulse generator 307 does not output the CODEC start pulse C-INT <5>. The CODEC start pulse C-INT <5> is output when the synchronous frame pulse FLMCLK <1> within an allowable error is input to the gate array 203 again.
[0033]
Finally, the offset unit 309 will be described. The offset unit 309 simply outputs the CODEC start pulse C-INT output from the CODEC start pulse generation unit 307 with a predetermined delay ((6)). Note that the delay time of the offset unit 309 can be set by an external operation.
[0034]
In this way, the CODEC start pulse C-INT output from the gate array 203 is sent to the channel codec processing unit 205, and the channel codec processing unit 205 can perform predetermined processing at the corrected timing, and the result As a result, normal sound is reproduced from the speaker 211.
[0035]
As described above, according to the communication terminal including the fluctuation correction apparatus of the present embodiment, the synchronization frame pulse FLMCLK has a constant time interval due to fluctuations in the radio carrier signal due to the influence of multipath fading and the like. Even if the signal is not input in step 1, the CODEC start pulse C-INT sent from the gate array 203 corresponding to the fluctuation correction device to the channel codec processing unit 205 is output at the timing of fluctuation correction in the gate array 203. When the channel codec processing unit 205 receives the CODEC start pulse C-INT, the channel codec processing unit 205 starts processing, and the PCM codec processing unit 207 at the subsequent stage decodes the data processed by the channel codec processing unit 205. For this reason, since the state where adjacent audio | voice output areas overlap does not arise, the speaker 211 can output an audio | voice normally.
[0036]
【The invention's effect】
As described above, according to the fluctuation correcting apparatus and the fluctuation correcting method according to the present invention, the synchronization frame pulse is not input at regular time intervals due to fluctuations in the received signal due to the influence of multipath fading or the like. Even in this case, the start pulse is corrected for fluctuation by the fluctuation correction device. For this reason, it is possible to output the start pulse at the timing of fluctuation correction without being directly affected by the timing of the synchronization frame pulse. In addition, since the communication terminal starts processing when it receives a start pulse from the fluctuation correction device, it can normally output audio without causing a state in which adjacent audio output sections partially overlap.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a communication terminal including a fluctuation correction apparatus according to an embodiment of the present invention. FIG. 2 is an explanatory diagram illustrating operations of components included in a control unit of the communication terminal. FIG. 4 is a diagram illustrating the operation of a control unit included in a communication terminal according to an embodiment when there is fluctuation in the frame pulse FLMCLK. FIG. 4 is a control included in the communication terminal according to an embodiment when there is fluctuation in the synchronization frame pulse FLMCLK. FIG. 5 is a block diagram showing the internal configuration of the gate array. FIG. 6 is a timing chart showing the operation inside the gate array 203. FIG. 7 is a diagram showing a conventional case where there is no fluctuation in the synchronization frame pulse FLMCLK. FIG. 8 is a diagram illustrating the operation of the control unit included in the communication terminal. FIG. 8 illustrates the operation of the control unit included in the conventional communication terminal when the synchronization frame pulse FLMCLK is fluctuated. Diagram depicting operation of a control unit conventional communication terminal when there is a fluctuation in illustration 9 sync frame pulse FLMCLK indicated with [Description of symbols]
100 Radio Unit 101 Antenna 103 Duplexer 105 Amplifier 107 ADC
109 DAC
200 Control Unit 201 Modem DSP
203 Gate Array 205 Channel Codec Processing Unit 207 PCM Codec Processing Unit 209 Microphone 211 Speaker 301 Internal Pulse Generation Unit 303 Swing Width Allowable Value Generation Unit 305 Synchronization Frame Pulse Permit Determination Unit 307 CODEC Start Pulse Generation Unit 309 Offset Unit 351 Timer 353 Internal Pulse Generator

Claims

ＴＤＭＡ方式によって多重化された受信信号の所定スロットに含まれている同期フレームパルスの揺らぎによる時間的ずれを補正する揺らぎ補正装置であって、
所定時間周期でタイムアップするタイマーを有し、前記タイマーのタイムアップまたは前記同期フレームパルスの入力によって第１パルスを出力する内部パルス発生手段と、
前記第１パルスが入力されると前記同期フレームパルスの揺れ幅の許容値を生成し、前記生成された許容値を示すパルス幅を持った第２パルスを出力する揺れ幅許容値生成手段と、
前記同期フレームパルスが前記第２パルスのパルス幅内外にあるかを判断し、前記同期フレームパルスが前記第２パルスのパルス幅外にあれば第３パルスを出力する同期フレームパルス許容判断手段と、
前記同期フレームパルス許容判断手段における前記第３パルスの出力有無に基づいて、前記同期フレームパルスに同期したスタートパルスを出力するスタートパルス生成手段と、を備え、
前記スタートパルス生成手段は、前記第３パルスが入力されると、前記同期フレームパルスがあっても前記スタートパルスを出力しないことを特徴とする揺らぎ補正装置。A fluctuation correction apparatus that corrects a time lag due to fluctuation of a synchronization frame pulse included in a predetermined slot of a reception signal multiplexed by a TDMA system,
An internal pulse generating means that has a timer that times up at a predetermined time period, and that outputs the first pulse by the time-up of the timer or the input of the synchronization frame pulse;
A fluctuation width tolerance generating means for generating a tolerance value of a fluctuation width of the synchronization frame pulse when the first pulse is input, and outputting a second pulse having a pulse width indicating the generated tolerance value;
Determining whether the synchronization frame pulse is within or outside the pulse width of the second pulse, and outputting a third pulse if the synchronization frame pulse is outside the pulse width of the second pulse;
Start pulse generating means for outputting a start pulse synchronized with the synchronization frame pulse based on the presence or absence of the output of the third pulse in the synchronization frame pulse tolerance determination means,
When the third pulse is input, the start pulse generating means does not output the start pulse even if the synchronization frame pulse is present.

前記内部パルス発生手段が有する前記タイマーは、タイムアップまたは前記同期フレームパルスの入力によってリセットされることを特徴とする請求項１記載の揺らぎ補正装置。2. The fluctuation correction apparatus according to claim 1, wherein the timer included in the internal pulse generating means is reset when time is up or when the synchronization frame pulse is input.

前記スタートパルス生成手段は、
前記スタートパルスの出力または前記第３パルスの入力によってクリアされるカウンタを有し、
前記カウンタがクリアされた後、前記第２パルスのパルス幅内にある同期フレームパルスが入力されるまで前記スタートパルスを出力しないことを特徴とする請求項１または２記載の揺らぎ補正装置。The start pulse generating means includes
A counter that is cleared by the output of the start pulse or the input of the third pulse;
3. The fluctuation correcting device according to claim 1, wherein after the counter is cleared, the start pulse is not output until a synchronization frame pulse within the pulse width of the second pulse is input.

前記スタートパルス生成手段が出力したスタートパルスを所定時間遅延させて出力する遅延手段を備えたことを特徴とする請求項１、２または３記載の揺らぎ補正装置。4. The fluctuation correction apparatus according to claim 1, further comprising delay means for outputting the start pulse output from the start pulse generation means with a predetermined time delay.

前記同期フレームパルスを含んだスロットから成る受信信号を受信する無線部と、
請求項１〜４のいずれか一項記載の揺らぎ補正装置と、
前記揺らぎ補正装置から出力されたスタートパルスに応じて、前記受信信号内の所定スロットのデータに対して処理を行う処理部と、
を備えたことを特徴とする通信端末。A radio unit for receiving a reception signal composed of a slot including the synchronization frame pulse;
The fluctuation correction apparatus according to any one of claims 1 to 4,
In accordance with the start pulse output from the fluctuation correction device, a processing unit that processes data of a predetermined slot in the received signal;
A communication terminal comprising:

ＴＤＭＡ方式によって多重化された受信信号の所定スロットに含まれている同期フレームパルスの揺らぎによる時間的ずれを補正する揺らぎ補正方法であって、
所定時間周期でタイムアップするタイマーのタイムアップまたは前記同期フレームパルスの入力によって第１パルスを出力する内部パルス発生ステップと、
前記第１パルスが入力されると前記同期フレームパルスの揺れ幅の許容値を生成し、前記生成された許容値を示すパルス幅を持った第２パルスを出力する揺れ幅許容値生成ステップと、
前記同期フレームパルスが前記第２パルスのパルス幅内外にあるかを判断し、前記同期フレームパルスが前記第２パルスのパルス幅外にあれば第３パルスを出力する同期フレームパルス許容判断ステップと、
前記同期フレームパルス許容判断ステップにおける前記第３パルスの出力有無に基づいて、前記同期フレームパルスに同期したスタートパルスを出力するスタートパルス生成ステップと、を有し、
前記スタートパルス生成ステップは、前記同期フレームパルス許容判断ステップで前記第３パルスが出力されると、前記同期フレームパルスがあっても前記スタートパルスを出力しないことを特徴とする揺らぎ補正方法。A fluctuation correction method for correcting a time lag due to fluctuation of a synchronization frame pulse included in a predetermined slot of a reception signal multiplexed by a TDMA system,
An internal pulse generating step of outputting a first pulse by a time-up of a timer that times up at a predetermined time period or by inputting the synchronization frame pulse;
When the first pulse is input, an allowable value of the fluctuation width of the synchronization frame pulse is generated, and an allowable fluctuation value generation step of outputting a second pulse having a pulse width indicating the generated allowable value;
Determining whether the synchronization frame pulse is within or outside the pulse width of the second pulse, and outputting a third pulse if the synchronization frame pulse is outside the pulse width of the second pulse;
A start pulse generation step for outputting a start pulse synchronized with the synchronization frame pulse based on whether or not the third pulse is output in the synchronization frame pulse tolerance determination step;
The fluctuation correcting method according to claim 1, wherein the start pulse generation step does not output the start pulse even if the synchronization frame pulse is present when the third pulse is output in the synchronization frame pulse allowance determination step.

前記スタートパルス生成ステップで出力されたスタートパルスを所定時間遅延させて出力する遅延ステップを有することを特徴とする請求項６記載の揺らぎ補正方法。The fluctuation correction method according to claim 6, further comprising a delay step of outputting the start pulse output in the start pulse generation step with a predetermined time delay.