JP3926083B2 - 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 - Google Patents
半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3926083B2 JP3926083B2 JP2000062065A JP2000062065A JP3926083B2 JP 3926083 B2 JP3926083 B2 JP 3926083B2 JP 2000062065 A JP2000062065 A JP 2000062065A JP 2000062065 A JP2000062065 A JP 2000062065A JP 3926083 B2 JP3926083 B2 JP 3926083B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- liquid crystal
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法、液晶表示装置およびその製造方法に関し、より特定的には、層間絶縁膜における絶縁破壊の発生を防止することが可能な半導体装置およびその製造方法、液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、液晶表示装置の一種として、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置の開発が進んできている。このポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置は、従来のアモルファスシリコン薄膜電界効果トランジスタを用いた液晶表示装置に比べて、以下のような利点を有している。すなわち、第1の利点として、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置は高精細な表示画面を実現できる。また、第2の利点として、基板上に駆動回路と表示画素とを一体形成できるので、駆動回路を別の回路基板上などに準備して後から液晶の表示部と駆動回路とを接続する場合より、液晶表示装置の製造工程を簡略化できる。さらに、このように製造工程が簡略化できるので、結果的に液晶表示装置の低コスト化が可能である。また、レーザ結晶化技術を応用した低温ポリシリコン技術は低コスト化に有利であるとともに、基板として大型化が容易なガラス基板を使用することができるので、このレーザ結晶化技術を利用したポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置の開発も盛んに行なわれている。
【0003】
上記のようなポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置としては、たとえば図8に示すような構造のものが挙げられる。図8は、従来の液晶表示装置を示す断面模式図であり、液晶表示装置の一部である薄膜電界効果トランジスタが形成されたガラス基板を示している。図8を参照して、従来の液晶表示装置を説明する。
【0004】
図8を参照して、液晶表示装置は、駆動回路領域と表示画素領域とを有する。ガラス基板101上において、それぞれ駆動回路領域ではp型薄膜電界効果トランジスタ117が形成され、表示画素領域ではn型薄膜電界効果トランジスタ118および蓄積容量119が形成されている。
【0005】
駆動回路領域においては、ガラス基板101上に下地膜102が形成されている。下地膜102上にはp型薄膜電界効果トランジスタ117のソース/ドレイン領域106a、106bとチャネル領域107とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。このソース/ドレイン領域106a、106bには、p型の導電性不純物が注入されている。ソース/ドレイン領域106a、106bとチャネル領域107との上には、ゲート絶縁膜として作用する絶縁膜108が形成されている。チャネル領域107上の領域において、絶縁膜108上にはゲート電極109aが形成されている。ゲート電極109a上には、保護膜111が形成されている。ソース/ドレイン領域106a、106b上において、保護膜111と絶縁膜108との一部をエッチングにより除去することによりコンタクトホール112a、112bが形成されている。コンタクトホール112a、112bの内部から保護膜111の上部表面上にまで延在するように電極113a、113bが形成されている。電極113a、113bと保護膜111との上には絶縁膜114が形成されている。
【0006】
液晶表示装置の表示画素領域においては、ガラス基板101上に下地膜102が形成されている。この下地膜102上には、n型薄膜電界効果トランジスタ118のソース/ドレイン領域104a、104bとチャネル領域105とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。また、下地膜102上には、ソース/ドレイン領域104a、104bおよびチャネル領域105を形成する半導体膜と同一レイヤの半導体膜を用いて蓄積容量119の下部電極103が形成されている。ソース/ドレイン領域104a、104bとチャネル領域105と下部電極103との上には、絶縁膜108が形成されている。この絶縁膜108はn型薄膜電界効果トランジスタ118のゲート絶縁膜として作用する部分および蓄積容量119の誘電体膜として作用する部分を含む。すなわち、チャネル領域105上に位置する絶縁膜108はゲート絶縁膜として作用し、下部電極103上に位置する絶縁膜118は誘電体膜として作用する。チャネル領域105上に位置する領域においては、絶縁膜108上にゲート電極109bが形成されている。また、下部電極103上に位置する領域においては、誘電体膜としての絶縁膜108上に共通電極110が形成されている。ゲート電極109bと共通電極110との上には保護膜111が形成されている。保護膜111と絶縁膜108との一部をエッチングにより除去することにより、コンタクトホール112c〜112eが形成されている。このコンタクトホール112c〜112eの内部から保護膜111の上部表面上にまで延在するように、それぞれ電極113c〜113eが形成されている。電極113c〜113eと保護膜111との上には絶縁膜114が形成されている。この後、表示画素領域では、通常の工程に従って透明電極などを形成し液晶表示装置を製造する。
【0007】
次に、図8に示した液晶表示装置の製造方法を簡単に説明する。図8を参照して、まずガラス基板101上にPECVD(Plasma Enhanced Chemical Vapor Deposition)によって下地膜102を形成する。下地膜102としてはシリコン窒化膜およびシリコン酸化膜の2層膜を用いることができる。この下地膜102上にアモルファスシリコン膜を形成する。エキシマレーザを用いてアモルファスシリコン膜をアニールすることにより、p型薄膜電界効果トランジスタ117およびn型薄膜電界効果トランジスタ118のチャネル領域となるべきポリシリコン膜を形成する。この後、形成されたポリシリコン膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いてドライエッチングによりチャネル領域107、105となるべき領域を含むポリシリコン膜および下部電極103となるべきポリシリコン膜を形成する。その後レジスト膜を除去する。
【0008】
次に、蓄積容量119の下部電極103となるべきポリシリコン膜にn型の導電性不純物を注入する。このようにして、下部電極103が形成される。次に、ゲート絶縁膜および容量電極119の誘電体膜となる絶縁膜108を形成する。この絶縁膜108としては、たとえばTEOS(Tetra Etyle Ortho Silicate)を原料ガスとして用いたPECVD(以下、TEOS PECVDという)を用いて形成したシリコン酸化膜を用いることができる。この絶縁膜108上にスパッタリング法を用いてクロム膜を形成する。このクロム膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、エッチングによりクロム膜の一部を除去することにより、ゲート電極109a、109bおよび共通電極110を形成する。その後、n型の導電性不純物を所定の領域に注入することにより、ソース/ドレイン領域104a、104bを形成する。また、所定の領域にp型の導電性不純物を注入することにより、ソース/ドレイン領域106a、106bを形成する。n型の導電性不純物としては、たとえばリンイオンを用いることができ、p型の導電性不純物としては、たとえばボロンイオンを用いることができる。このようにして、p型薄膜電界効果トランジスタ117とn型薄膜電界効果トランジスタ118とが形成される。
【0009】
次に、ゲート電極109a、109bおよび共通電極110の上に層間絶縁膜としての保護膜111を形成する。この保護膜111として、TEOS PECVDを用いて形成されたシリコン酸化膜を用いることができる。この後、加熱温度を400℃とした活性化アニールを行なう。保護膜111上にレジスト膜を形成する。このレジスト膜をマスクとして、保護膜111と絶縁膜108との一部を除去することにより、コンタクトホール112a〜112eを形成する。その後レジスト膜を除去する。コンタクトホール112a〜112eの内部と保護膜111の上部表面上とにクロム膜を形成する。このクロム膜の膜厚は100nmとする。クロム膜上にスパッタリング法を用いてアルミニウム系の合金膜を形成する。このアルミニウム系の合金膜の膜厚は400nmとする。このアルミニウム系の合金膜上にレジスト膜を形成する。このレジスト膜をマスクとして、アルミニウム系の合金膜とクロム膜とをエッチングにより除去することにより、電極113a〜113eを形成する。その後レジスト膜を除去する。この電極113a〜113eは、上述のクロム膜とアルミニウム系の合金膜とからなる。
【0010】
その後、水素プラズマを用いてチャネル領域105、107の水素化を行なうことにより、薄膜電界効果トランジスタの特性の向上および安定化を図る。そして、電極113a〜113e上に絶縁膜114を形成する。このようにして、図8に示すような構造を得ることができる。
【0011】
駆動回路領域においては、図示したp型薄膜電界効果トランジスタ117以外にもn型薄膜電界効果トランジスタを上述の手法を用いて同時に形成する。そして、これらを組合せて駆動回路を構成する。また、表示画素領域においては、n型薄膜電界効果トランジスタ118と別途形成される透明電極とを電気的に接続することにより表示画素を形成する。さらに、これらの素子が形成されたガラス基板101を、カラーフィルタや対向電極が形成されたもう一方のガラス基板と貼り合わせる。そして、これらのガラス基板の間に形成された間隙に液晶を注入、封止するなどの所定の工程を実施することにより、液晶表示装置を得ることができる。
【0012】
ここで、保護膜111に用いたTEOS PECVDによって形成されたシリコン酸化膜は欠陥密度や界面準位が少ない。このため、ゲート絶縁膜としてこのTEOS PECVDによるシリコン酸化膜を使用する場合、トランジスタの電気的特性が向上する。また、図8に示した液晶表示装置のように、保護膜111としてTEOS PECVDによるシリコン酸化膜を使用した場合、上述のようにTEOS PECVDによるシリコン酸化膜は欠陥密度が低く、不要な電荷の蓄積などが少ないことから、薄膜電界効果トランジスタの電気的特性がこのような電荷の蓄積によって劣化することを防止できる。また、このTEOS PECVDによるシリコン酸化膜のカバレッジは非常に良好であり、薄膜電界効果トランジスタによって形成された段差部などを容易に平坦化できる。このため、保護膜111の上部表面に段差部はほとんど形成されないため、保護膜111上に形成される配線や電極などにおいてこの段差部の存在に起因する断線や短絡などが発生することを防止できる。
【0013】
【発明が解決しようとする課題】
このように、TEOS PECVDにるシリコン酸化膜を層間絶縁膜やゲート絶縁膜として用いた半導体装置またはそのような半導体装置を用いた液晶表示装置には、上述のような利点がある。しかし、このTEOS PECVDによるシリコン酸化膜を半導体装置に適用することにより以下に述べるような問題が発生していた。
【0014】
すなわち、TEOS PECVDを用いてシリコン酸化膜を形成する場合、TEOS PECVDを行なった成膜装置の反応室について、形成されるシリコン酸化膜の膜質を維持するために定期的にクリーニング処理を行なう必要がある。そして、このクリーニング処理では、比較的単価の高いNF3ガスを多量に消費していた。この結果、TEOS PECVDによって形成されるシリコン酸化膜の成膜コストは、このようなクリーニング処理に伴って発生する費用などを考慮すると非常に高くなっていた。特に、TEOS PECVDによって形成されるシリコン酸化膜を層間絶縁膜として用いる場合には、層間絶縁膜としてのある程度の膜厚が要求される。そして、上記のクリーニング処理は、累積成膜膜厚が所定の値となった場合に行われるため、反応室内のクリーニング処理を行なう頻度が高くなる。この結果、クリーニング処理に伴う費用が高くなるため、最終的な液晶表示装置の製造コストが上昇することになっていた。
【0015】
また、図9を参照して、液晶表示装置の表示画素領域では、n型薄膜電界効果トランジスタ118と透明なITO画素電極116とからなる表示画素がマトリックス状に配置されている。図9は、図8に示した液晶表示装置の表示画素領域の部分回路図である。このn型薄膜電界効果トランジスタ118のソース領域はソース線128と電気的に接続されている。n型薄膜電界効果トランジスタ118のゲート電極はゲート線129と電気的に接続されている。また、ゲート線129とほぼ平行に延びるように共通配線126が形成されている。このように、ソース線128と共通配線126およびゲート線129とはそれぞれ異なる方向に延びるように形成されている。このため、たとえば、ソース線128と共通配線126とがオーバーラップする領域131、またはソース線128とゲート線129とがオーバーラップする領域130が形成される。このようなオーバーラップする領域131は、図10に示すように、共通配線126とソース線128(図9参照)に対応する電極113cの延在部127とが保護膜111を介して重なる(オーバーラップする)領域である。ここで、図10は、図8に示した液晶表示装置の他の領域における断面模式図である。図10を参照して、共通配線126は、ゲート電極109bと同一レイヤの導電体膜により形成されている。
【0016】
そして、延在部127と共通配線126とが保護膜111を介して重なる領域131では、保護膜111において塵などの異物の存在が原因となった欠陥が発生した場合、電極113cの延在部127と共通配線126とが短絡するなどのトラブルが発生する場合がある。
【0017】
従来のアモルファスシリコン薄膜電界効果トランジスタを用いた液晶表示装置では、表示画素領域が形成された基板とは別の回路基板上に駆動回路が形成されていた。このため、この表示画素領域が形成された基板上の表示画素と回路基板上の駆動回路とを接続する工程を実施する必要があった。そして、表示画素領域において上記のような短絡などの不良が発生した場合、たとえば領域131において短絡が発生した場合、以下のような手法で不良の発生した液晶表示装置を救済していた。すなわち、まず、短絡の発生したソース線128をカットすることにより短絡部を孤立させる。そして、冗長回路を駆動回路側で準備しておき、この冗長回路により新たにこの短絡部が切り離されたソース線128へ信号を送ることが可能なように配線する。この結果、短絡部以外の部分に画素に信号を送ることができる。
【0018】
しかし、上述のように、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置では、駆動回路が表示画素の形成されたガラス基板上に一体形成されている。そのため、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置において、上記の冗長回路を介して信号を伝送する際の配線容量の増加に対応可能なように、表示画素領域へ供給される信号の駆動能力を大きくすることは実質上困難であった。この結果、上述のように表示画素領域の外側に冗長回路(リペア配線)を形成して短絡の発生した液晶表示装置を救済するという手法は、ポリシリコン薄膜電界効果トランジスタを用いた液晶表示装置では採用することが難しかった。その結果、上記のように保護膜111における欠陥などによって短絡が起こると、その短絡が起こった液晶表示装置はほとんど救済されることなく不良品となるため、液晶表示装置の製造工程における歩留りが低下することになっていた。
【0019】
つまり、従来のポリシリコン薄膜電界効果トランジスタを用いた駆動回路一体型の液晶表示装置では、駆動回路をガラス基板上に一体的に形成することによる低コスト化は実現可能であるが、一方、層間絶縁膜の欠陥などに起因する短絡などの不良の救済が難しいため、歩留りが低下することによって製造コストが上昇するという問題が発生していた。また、層間絶縁膜の欠陥を低減するために上述のTEOS PECVDによるシリコン酸化膜を層間絶縁膜として用いる場合、やはり製造コストが上昇していた。
【0020】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、製造コストを低減することが可能な半導体装置およびその製造方法を提供することである。
【0021】
この発明のもう1つの目的は、製造コストを低減することが可能な液晶表示装置およびその製造方法を提供することである。
【0022】
【課題を解決するための手段】
この発明の1の局面における半導体装置は、基板と薄膜電界効果トランジスタと下層層間絶縁膜と上層層間絶縁膜と下層導電体膜と上層導電体膜とを備える。薄膜電界効果トランジスタは基板上に形成され、ソースおよびドレイン領域とゲート電極とを含む。下層層間絶縁膜は、薄膜電界効果トランジスタのゲート電極に接触するように薄膜電界効果トランジスタ上に形成され、TEOSを原料ガスとして用いるプラズマ化学気相成長法により形成されたシリコン酸化膜からなる。上層層間絶縁膜は下層層間絶縁膜の上部表面の全面に接するように形成され、下層層間絶縁膜と異なる種類の絶縁膜からなり、プラズマ化学気相成長法を用いて形成されるシリコン窒化膜を含む。下層間絶縁膜と上層層間絶縁膜とにはソースおよびドレイン領域の少なくともいずれか一方の表面を露出させるコンタクトホールが形成される。下層導電体膜は下層層間絶縁膜下に位置する領域に形成され、下層層間絶縁膜と接触する。上層導電体膜は、コンタクトホールの内部から上層層間絶縁膜の上部表面上において下層導電体膜上に位置する領域まで延在するように形成され、ソースおよびドレイン領域の少なくともいずれか一方と接続されている。
【0023】
このようにすれば、薄膜電界効果トランジスタのゲート電極および下層導電体膜と、上層層間絶縁膜の上部表面上にまで延在する上層導電体膜との間には、下層層間絶縁膜と上層層間絶縁膜という少なくとも2層の絶縁膜が存在する。そして、下層層間絶縁膜に局所的に亀裂などの損傷が発生した場合、上層層間絶縁膜と下層層間絶縁膜との間には境界面が存在するため、この下層層間絶縁膜に発生した亀裂の伝播は一旦この境界面で停止する。これにより、上層層間絶縁膜にまで上記亀裂が伝播することを防止できる。この結果、下層層間絶縁膜と上層層間絶縁膜との2層を貫通するような欠陥が発生する確率は、ゲート電極および下層導電体膜上に層間絶縁膜を1層だけ形成する場合よりもより小さくなる。このため、上記のような欠陥の発生による半導体装置の歩留りの低下を抑制できるので、半導体装置の製造コストを低減できる。
【0024】
また、層間絶縁膜を形成する際に、層間絶縁膜を形成した当初から層間絶縁膜に欠陥が発生している場合がある。ゲート電極と上層導電体膜との間に層間絶縁膜を1層だけ形成する場合、このような欠陥の存在は、直ちに層間絶縁膜の上部表面上に形成された上層導電体膜とゲート電極や下層導電体膜との間の短絡といった欠陥の原因となる。しかし、本発明のように下層層間絶縁膜と上層層間絶縁膜という2層以上の膜により上記絶縁膜を構成すれば、たとえ下層層間絶縁膜を形成する際に、異物などに起因する欠陥が下層層間絶縁膜に発生しても、このような欠陥が発生した領域とほぼ同じ領域上に重なるように上層層間絶縁膜においても欠陥が発生する確率は非常に低いため、下層および上層層間絶縁膜を貫通するような欠陥の発生確率を低減できる。この結果、ゲート電極および下層導電体膜と上層層間絶縁膜の上部表面上に形成された配線などの上層導電体膜との間の短絡の発生を防止できる。
【0026】
また、下層層間絶縁膜として用いる、TEOSを原料ガスとして用いるプラズマ化学気相成長法(PECVD)によるシリコン酸化膜(TEOS PECVDシリコン酸化膜)は、欠陥密度が低く、また電荷の蓄積が少ないなど、特に膜質が優れている。このため、下層層間絶縁膜の直下部にある薄膜電界効果トランジスタの電気的特性がこのような電荷の蓄積によって劣化することを防止できる。さらに、下層層間絶縁膜下に位置する下層導電体膜と上層層間絶縁膜上に位置する上層導電体膜との間の絶縁を確実に行なうことができる。
【0027】
また、このようなTEOS PECVDシリコン酸化膜は、カバレッジも非常に良好であるため、空隙などの欠陥部を形成することなく薄膜電界効果トランジスタを確実に埋込むことができる。また、薄膜電界効果トランジスタによる段差を、このTEOS PECVDシリコン酸化膜によって確実に平坦化することができるので、上層層間絶縁膜上に上記薄膜電界効果トランジスタに起因する段差部が形成されることを防止できる。このため、上層層間絶縁膜上に形成される配線などの導電層が薄膜電界効果トランジスタに起因する段差部の影響で断線したりすることを防止できる。
【0028】
また、下層層間絶縁膜と上層層間絶縁膜との合計膜厚は、薄膜電界効果トランジスタと導電体膜との間の絶縁を確保すると同時に薄膜電界効果トランジスタによる段差部の影響を軽減するために一定以上の膜厚が必要である。この場合、従来のようにこの必要な膜厚を有するTEOS PECVDシリコン酸化膜を層間絶縁膜として形成すると、TEOS PECVDシリコン酸化膜の成膜処理を行なった成膜装置の反応室(チャンバ)の内部を高い頻度でクリーニング処理する必要があった。しかし、本発明では下層層間絶縁膜についてTEOS PECVDシリコン酸化膜を適用し、上層層間絶縁膜についてより低コストな他の絶縁膜を適用することが可能である。このため、TEOS PECVDシリコン酸化膜の膜厚を低減できるので、反応室のクリーニング処理の頻度を低減できる。この結果、半導体装置の製造コストを低減することができる。
【0030】
また、TEOS PECVDシリコン酸化膜の成膜コストと比べると、シリコン窒化膜の成膜コストは低い。これは、反応室のクリーニングコストがシリコン酸化膜の場合はTEOS PECVDシリコン酸化膜より低いことなどが原因である。このため、半導体装置の製造コストを確実に低減することができる。
【0032】
また、たとえば下層層間絶縁膜のシリコン酸化膜をPECVD装置を用いて形成する場合、同じ装置を用いてシリコン窒化膜を形成することができる。このため、本発明を実施するために新たな成膜装置などを準備する必要がないため、半導体装置の製造コストが増大することを防止できる。
【0033】
また、下層層間絶縁膜のシリコン酸化膜と上層層間絶縁膜のシリコン窒化膜とを同じプラズマ化学気相成長法を用いて形成すれば、下層層間絶縁膜と上層層間絶縁膜とを連続して同一の装置を用いて形成することが可能となるので、半導体装置の製造工程の簡略化を図ることができる。
【0034】
上記1の局面における半導体装置では、下層層間絶縁膜の膜厚に対する、上層層間絶縁膜の膜厚の比率が0.5以上6以下であることが好ましい。
【0035】
この場合、上記比率が0.5未満になると、上層層間絶縁膜と下層層間絶縁膜との合計膜厚に対する、シリコン酸化膜を含む下層層間絶縁膜の膜厚の比率が相対的に大きくなるため、下層層間絶縁膜を形成するためにTEOS PECVDシリコン酸化膜を用いた場合に、コスト削減効果が十分には得られなくなる。一方、上記比率が6を超えると、下層層間絶縁膜の膜厚が薄くなるため、TEOSPECVDシリコン酸化膜を下層層間絶縁膜として用いた場合、このTEOSPECVDシリコン酸化膜による十分な絶縁効果などを得ることが困難になる。このため、上記のような比率であれば、確実に下層層間絶縁膜のシリコン酸化膜による絶縁効果などに起因する高い信頼性を得られると同時に、十分なコスト削減効果を得ることができる。
【0036】
この発明の他の局面における液晶表示装置は、上記1の局面における半導体装置を備える。
【0037】
このようにすれば、液晶表示装置の表示画素領域に形成される薄膜電界効果トランジスタおよびその周辺構造に、本発明による半導体装置を適用することによって、液晶表示装置の製造コストを低減すると同時に、液晶表示装置の信頼性を向上させることができる。
【0038】
この発明の別の局面における半導体装置の製造方法では、基板上にソースおよびドレイン領域とゲート電極とを有する薄膜電界効果トランジスタと下層導電体膜とを形成する。薄膜電界効果トランジスタと下層導電体膜との上に、薄膜電界効果トランジスタのゲート電極と下層導電体膜とに接触するように、TEOSを原料ガスとして用いたプラズマ化学気相成長法により、シリコン酸化膜からなる下層層間絶縁膜を形成する。下層層間絶縁膜の上部表面の全面に接するように、下層層間絶縁膜と異なる種類の絶縁膜からなる上層層間絶縁膜を形成する。下層層間絶縁膜と上層層間絶縁膜とを部分的にエッチングにより除去することにより、ソースおよびドレイン領域の少なくともいずれか一方の表面を露出させるようにコンタクトホールを形成する。コンタクトホールの内部から上層層間絶縁膜の上部表面上において下層導電体膜上に位置する領域まで延在するように、ソースおよびドレイン領域の少なくともいずれか一方と接続する導電体膜を形成する。上層層間絶縁膜を形成する工程はプラズマ化学気相成長法を用いてシリコン窒化膜を形成する工程を含む。
【0039】
このようにすれば、本発明の上記1の局面における半導体装置を容易に形成することができる。
【0041】
また、下層層間絶縁膜として、TEOS PECVDシリコン酸化膜を用いることができる。このTEOS PECVDシリコン酸化膜は、優れた膜質を有するため、確実に薄膜電界効果トランジスタが形成された層と上層層間絶縁膜上に形成される上層導電体膜との間の絶縁を維持できる。また、TEOS PECVDシリコン酸化膜はカバレッジも良好であるため、薄膜電界効果トランジスタの存在に起因する上層層間絶縁膜上における段差部の発生を防止できる。この結果、半導体装置の信頼性を向上させることができる。
【0043】
また、シリコン窒化膜の成膜コストは、TEOS PECVDシリコン酸化膜より低いため、TEOS PECVDシリコン酸化膜により上層層間絶縁膜および下層層間絶縁膜の両方を形成する場合より、半導体装置の製造コストを低減することができる。
【0045】
また、下層層間絶縁膜として膜質の優れるTEOS PECVDシリコン酸化膜を形成した場合に、このシリコン酸化膜を形成するために用いたPECVD装置をそのままシリコン窒化膜の成膜に適用できる。このため、シリコン窒化膜を形成するために新たに成膜装置を準備する必要がない。この結果、膜質の良好なTEOS PECVDシリコン酸化膜を下層層間絶縁膜として利用することにより半導体装置の信頼性を向上させると同時に、半導体装置の製造コストの上昇を抑制できる。
【0046】
上記別の局面における半導体装置の製造方法では、上層層間絶縁膜を形成する工程において、下層層間絶縁膜の膜厚に対する上層層間絶縁膜の膜厚の比率が0.5以上6以下となるように上層層間絶縁膜を形成することが好ましい。
【0047】
この場合、上記比率が0.5未満になると、上層層間絶縁膜と下層層間絶縁膜との合計膜厚に対する下層層間絶縁膜の膜厚の比率が相対的に大きくなる。このため、下層層間絶縁膜を形成するためにTEOS PECVDシリコン酸化膜を用いた場合、コスト削減効果が十分には得られなくなる。一方、上記比率が6を超えると、下層層間絶縁膜の膜厚が薄くなるため、TEOS PECVDシリコン酸化膜を下層層間絶縁膜として用いた場合、このTEOS PECVDシリコン酸化膜による十分な絶縁効果や平坦化効果などを得ることが困難になる。この結果、上記のような比率であれば、確実に下層層間絶縁膜のシリコン酸化膜による高い信頼性を得られると同時に、十分なコスト削減効果を得ることができる。
【0048】
上記別の局面における半導体装置の製造方法では、下層層間絶縁膜を形成する工程の後、上層層間絶縁膜を形成する工程に先立ち水素プラズマ処理を行なう工程をさらに備えることが好ましい。
【0049】
この場合、下層層間絶縁膜が水素プラズマ処理を行なう際に薄膜電界効果トランジスタを保護する保護膜として作用する。このため、水素プラズマ処理により薄膜電界効果トランジスタが損傷を受けることを防止できる。
【0050】
また、下層層間絶縁膜を形成した後水素プラズマ処理を行なっているので、上層層間絶縁膜として採用する材料については、水素プラズマ処理における水素プラズマの透過性について考慮する必要はない。このため上層層間絶縁膜の材料選択の自由度をより大きくすることができる。
【0051】
また、従来のようにある程度の膜厚の層間絶縁膜を形成した後水素プラズマ処理を行なう場合には、水素プラズマがこの層間絶縁膜を透過して薄膜電界効果トランジスタのチャネル領域などへと到達する必要があるため、水素プラズマ処理の処理時間を層間絶縁膜の膜厚に比例してある程度長くする必要があった。しかし、本発明によれば、下層層間絶縁膜の膜厚を従来の層間絶縁膜の膜厚より十分薄くしておけば、水素プラズマ処理の処理時間を大幅に短縮することができる。この結果、半導体装置の製造工程に要する時間を短縮することができるので、半導体装置の製造コストを低減することができる。
【0052】
上記別の局面における半導体装置の製造方法では、水素プラズマ処理を行なう工程に先立ち、アニール処理を行なう工程をさらに備えることが好ましい。
【0053】
このように、水素プラズマ処理に先立ってソースおよびドレイン領域に注入した不純物の活性化を行なうためのアニール処理を行なっているので、水素プラズマ処理によってチャネル領域などへと注入された水素原子がこのアニール処理における熱などによってチャネル領域から他の領域へと拡散することを防止できる。この結果、高い信頼性を有する半導体装置を容易に得ることができる。
【0054】
上記別の局面における半導体装置の製造方法では、水素プラズマ処理を行なう工程と連続して、上層層間絶縁膜を形成する工程を行なうことが好ましい。
【0055】
この場合、プラズマ化学気相成長法を実施するためのPECVD装置を流用して水素プラズマ処理を行なうようにすれば、水素プラズマ処理と上層層間絶縁膜の形成工程とを連続して行なうことができる。この結果、半導体装置の製造工程を簡略化することができるので、半導体装置の製造に要する時間を短縮することができる。
【0058】
上記別の局面における半導体装置の製造方法では、下層層間絶縁膜を形成する工程の後、上層層間絶縁膜を形成する工程に先立ち下層層間絶縁膜の表面から異物を除去する洗浄工程をさらに備えることが好ましい。
【0059】
このようにすれば、下層層間絶縁膜の表面に塵などの異物が付着しているような場合、この洗浄工程によってこれらの異物を確実に除去することができる。このため、このような異物に起因して上層層間絶縁膜に欠陥が発生することを防止できる。この結果、上層層間絶縁膜の欠陥に起因する絶縁不良といった問題の発生を確実に防止できるので、半導体装置の信頼性を向上させることができる。
【0060】
上記別の局面における半導体装置の製造方法では洗浄工程において接触式洗浄法および非接触式洗浄法の少なくともいずれか一方を用いることが好ましい。
【0061】
上記別の局面における半導体装置の製造方法では、洗浄工程がウェットエッチングを行なう工程をさらに含むことが好ましい。
【0062】
この場合、ウェットエッチングによって下層層間絶縁膜表面に固着、あるいは下層層間絶縁膜にある程度埋没した状態となっているような異物を確実に除去することができる。この結果、下層層間絶縁膜の表面に存在する上記異物に起因する上層層間絶縁膜の欠陥の発生を確実に防止できる。
【0063】
この発明のもう1つの局面における液晶表示装置の製造方法は、上記別の局面における半導体装置の製造方法を用いる。
【0064】
このようにすれば、上記他の局面における液晶表示装置を容易に形成することができる。
【0065】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【0066】
図1は、本発明による液晶表示装置を示す断面模式図である。図1を参照して、液晶表示装置を説明する。
【0067】
図1を参照して、液晶表示装置は、基板としてのガラス基板1と上ガラス基板21と、このガラス基板1および上ガラス基板21との間に保持される液晶20とを備える。ガラス基板1上には下地膜2が形成されている。ガラス基板1の駆動回路領域において、この下地膜2上にp型薄膜電界効果トランジスタ17が形成されている。p型薄膜電界効果トランジスタ17は、ソース/ドレイン領域6a、6bとチャネル領域7とゲート絶縁膜として作用する絶縁膜8とゲート電極9aとを備える。
【0068】
下地膜2上には、半導体膜を用いて形成されたソース/ドレイン領域6a、6bとチャネル領域7とが形成されている。ソース/ドレイン領域6a、6bにはボロン(B)などのp型の導電性不純物が注入されている。チャネル領域7上にはゲート絶縁膜として作用する絶縁膜8が形成されている。チャネル領域7上に位置する領域において、絶縁膜8上にはクロム膜からなるゲート電極9aが形成されている。ゲート電極9aと絶縁膜8との上にはTEOS PECVDシリコン酸化膜からなる下層層間絶縁膜11が形成されている。下層層間絶縁膜11上にはシリコン窒化膜からなる上層層間絶縁膜24が形成されている。下層層間絶縁膜11の膜厚T1は100nmであり、上層層間絶縁膜24の膜厚T2は400nmである。ソース/ドレイン領域6a、6b上に位置する領域においては、上層層間絶縁膜24と下層層間絶縁膜11と絶縁膜8との一部を除去することによりコンタクトホール12a、12bが形成されている。コンタクトホール12a、12bの内部から上層層間絶縁膜24の上部表面上にまで延在するように、導電体膜としての電極13a、13bがそれぞれ形成されている。電極13a、13bはそれぞれソース/ドレイン領域6a、6bと接続されている。電極13a、13b上には絶縁膜14が形成されている。
【0069】
ガラス基板1の表示画素領域においては、上述のようにガラス基板1上に下地膜2が形成され、この下地膜2上にn型薄膜電界効果トランジスタ18と蓄積容量19とが形成されている。n型薄膜電界効果トランジスタ18は、ソース領域4aとドレイン領域4bとチャネル領域5とゲート絶縁膜として作用する絶縁膜8とゲート電極9bとを備える。下地膜2上には、ソース領域4aとドレイン領域4bとチャネル領域5とが半導体膜を用いて形成されている。このソース領域4aおよびドレイン領域4bには、リン(P)イオンなどのn型の導電性不純物が注入されている。チャネル領域5上には、ゲート絶縁膜として作用する絶縁膜8が形成されている。また、チャネル領域5上に位置する領域においては、絶縁膜8上にゲート電極9bが形成されている。ゲート電極9bと絶縁膜8との上には、駆動回路領域と同様に下層層間絶縁膜11が形成されている。下層層間絶縁膜11上には上層層間絶縁膜24が形成されている。ソース領域4aおよびドレイン領域4bの上に位置する領域においては、上層層間絶縁膜24と下層層間絶縁膜11と絶縁膜8との一部を除去することによりコンタクトホール12c、12dが形成されている。コンタクトホール12c、12dの内部から上層層間絶縁膜の上部表面上にまで延在し、それぞれソース領域4aとドレイン領域4bとに接続する上層導電体膜としての電極13c、13dが形成されている。
【0070】
また、下地膜2上には、ソース領域4a、ドレイン領域4bおよびチャネル領域5を構成する半導体膜と同一レイヤにより構成される下部電極3が形成されている。この下部電極3上には、誘電体膜としての絶縁膜8が形成されている。この下部電極3上に位置する絶縁膜8の部分は蓄積容量19の誘電体膜として作用する。そして、下部電極3上に位置する領域においては、絶縁膜8上に共通電極10が形成されている。共通電極10と絶縁膜8との上には下層層間絶縁膜11が形成されている。下層層間絶縁膜11上には上層層間絶縁膜24が形成されている。上層層間絶縁膜24と下層層間絶縁膜11と絶縁膜8との一部を除去することによりコンタクトホール12eが形成されている。コンタクトホール12eの内部から上層層間絶縁膜24の上部表面上にまで延在するように電極13eが形成されている。上層層間絶縁膜24と電極13c〜13eとの上には絶縁膜14が形成されている。
【0071】
電極13d上に位置する領域には、絶縁膜14にコンタクトホール15が形成されている。コンタクトホール15の内部から絶縁膜14の上部表面上にまで延在するように、電極13aと電気的に接続されたITO(錫添加酸化インジウム)画素電極16が形成されている。ITO画素電極16と絶縁膜14との上には、配向膜36aが形成されている。
【0072】
このp型薄膜電界効果トランジスタ17、n型薄膜電界効果トランジスタ18および蓄積容量19が形成されたガラス基板1の面と対向するように、上ガラス基板21が配置されている。上ガラス基板21のガラス基板1に対向する面には、カラーフィルタ23が形成されている。カラーフィルタ23のガラス基板1に対向する面上には対向電極22が形成されている。対向電極22のガラス基板1に対向する面上には配向膜36bが形成されている。そして、配向膜36a、36bの間には液晶20が保持されている。
【0073】
ここで、表示画素領域において、n型薄膜電界効果トランジスタ18のゲート電極9b上には、下層層間絶縁膜11と上層層間絶縁膜24とが形成されている。そして、ソース領域4aおよびドレイン領域4bと接続された電極13cおよび13dは、それぞれコンタクトホール12c、12dの内部から上層層間絶縁膜24の上部表面上にまで延在するように形成されている。図2に示すように、ソース領域4aと接続された電極13cは、ソース線(図9参照)へと接続するために延在部27を含む。この延在部27下にゲート電極9bと同一レイヤとして形成された下層導電体膜としての共通配線26が形成されている。この共通配線26と電極13cの延在部27との間には下層層間絶縁膜11と上層層間絶縁膜24との2つの層からなる層間絶縁膜が存在することになる。ここで、図2は、図1に示した液晶表示装置の他の領域における断面模式図である。このように、電極13cと共通配線26との間に2層からなる層間絶縁膜が存在することにより、共通配線26と電極13cとの間に1層のみからなる層間絶縁膜が形成されている場合よりも、絶縁破壊が発生する確率を低減することができる。つまり、下層層間絶縁膜11において、不純物などの影響により局所的な亀裂などの欠陥が発生している場合を考えると、上層層間絶縁膜24を形成する際、この下層層間絶縁膜11において欠陥が発生した領域上に同様に亀裂などの欠陥が発生する確率は極めて低い。このため、下層層間絶縁膜11と上層層間絶縁膜22とを貫通するような欠陥の発生する確率を低減することができる。そのため、共通配線26と電極13cの延在部27との間で絶縁破壊が起きるなどの不良の発生を防止できる。この結果、このような絶縁破壊に起因する液晶表示装置の動作不良の発生を防止できるので、高い信頼性を有する液晶表示装置を得ることができる。
【0074】
また、図2においては、電極13cをソース線へと接続するための延在部27と共通配線26とのオーバーラップする領域(ソース線/共通配線オーバーラップ部)が示されているが、図9において示したように、液晶表示装置では、ゲート電極9bと電気的に接続されたゲート線とソース線とが下層層間絶縁膜11と上層層間絶縁膜24との2つの層からなる層間絶縁膜を介してオーバーラップする領域(ソース線/ゲート線オーバーラップ部)も同様に形成される。これらのオーバーラップ部は、いずれも液晶表示装置の画素数と同数存在する。そして、これらのオーバーラップ部の合計面積は、薄膜電界効果トランジスタのゲート電極として作用する部分の面積より相対的に大きくなる。この相対的に大きな面積を有するオーバーラップ部の層間絶縁膜において、一箇所でも絶縁破壊が起きるとやはり液晶表示装置の誤動作などの不良が発生する。このため、オーバーラップ部の層間絶縁膜にはより高い信頼性が求められる。本発明では、この層間絶縁膜として下層層間絶縁膜11および上層層間絶縁膜24を用いるので、上述のように絶縁破壊の発生確率を低減できる。この結果、液晶表示装置における不良の発生を確実に防止できる。
【0075】
また、後述する製造工程において説明するように、共通配線26と電極13cとの間に位置する層間絶縁膜をシリコン酸化膜の1層のみで形成する場合よりも、シリコン酸化膜からなる下層層間絶縁膜11の膜厚を薄くすることができるので、上層層間絶縁膜24について下層層間絶縁膜11を形成するシリコン酸化膜よりも成膜コストの安い材料を用いれば、結果的に液晶表示装置の製造コストを低減することができる。
【0076】
また、下層層間絶縁膜11として、本発明による液晶表示装置においてはTEOS PECVD法によるシリコン酸化膜を用いている。そして、この下層層間絶縁膜11と上層層間絶縁膜24との合計膜厚と等しい膜厚だけこのTEOS PECVD法によってシリコン酸化膜を形成する場合、このTEOS PECVDを行なったCVD装置の反応室(チャンバ)内のクリーニングを頻繁に行なう必要があった。しかし、本発明による液晶表示装置では、このようなTEOS PECVD法を用いたシリコン酸化膜の形成膜厚は、従来の膜厚(上層層間絶縁膜24と下層層間絶縁膜11との合計膜厚)の約5分の1程度となっているため、この反応室のクリーニングの頻度を低減できる。この結果、この反応室のクリーニングに必要な高価なNF3ガスなどの使用量を低減することができる。このため、液晶表示装置の製造コストを低減することができる。
【0077】
また、下層層間絶縁膜11として、TEOS PECVD法によるシリコン酸化膜を用いているが、このTEOS PECVD法によるシリコン酸化膜のカバレッジは非常に良好であるため、n型薄膜電界効果トランジスタ18などによって形成される段差部を空隙など形成することなく埋込むことができる。このため、下層層間絶縁膜11とn型薄膜電界効果トランジスタ18などとの間において空隙が発生することに起因してn型薄膜電界効果トランジスタ18の電気的特性が劣化するといった問題の発生を防止できる。この結果、高い信頼性を有する液晶表示装置を得ることができる。
【0078】
また、TEOS PECVD法によるシリコン酸化膜(TEOS PECVDシリコン酸化膜)よりも成膜コストの低いシリコン窒化膜を、上層層間絶縁膜24として用いることにより、液晶表示装置の製造コストを確実に低減できる。
【0079】
また、下層層間絶縁膜11として、欠陥密度の低いTEOS PECVDシリコン酸化膜を用いているので、n型薄膜電界効果トランジスタ18およびp型薄膜電界効果トランジスタ17の電気的特性は非常に良好なものとなっている。
【0080】
また、下層層間絶縁膜11として用いたTEOS PECVDシリコン酸化膜のカバレッジは上述のように非常に良好であるので、上層層間絶縁膜24の上部表面はゲート電極9a、9bなどによる段差を吸収して滑らかなものとなっている。そのため、上層層間絶縁膜24の上部表面上に形成される電極13a〜13eが上層層間絶縁膜24の上部表面における段差などの影響によって断線するといった問題の発生を防止することができる。ここで、下層層間絶縁膜11を形成せず、シリコン窒化膜からなる上層層間絶縁膜24のみを形成した場合、ゲート電極9a、9bによる段差の影響が上層層間絶縁膜24の上部表面に強く現われる。この結果、上層層間絶縁膜24の上部表面にはゲート電極9a、9bに対応する段差部が形成されるため、この段差部に起因して電極13a〜13eに断線が発生する場合があった。つまり、TEOS PECVDシリコン酸化膜からなる下層層間絶縁膜11は、平坦化膜としての高い機能を有していることがわかる。
【0081】
また、TEOS PECVDシリコン酸化膜の膜質は上述のように良好で欠陥密度も少ないので、このようなTEOS PECVDシリコン酸化膜からなる下層層間絶縁膜11をn型薄膜電界効果トランジスタ18などを覆うように形成することにより、n型薄膜電界効果トランジスタ18などを確実に絶縁することができる。この結果、高い信頼性を有する液晶表示装置を得ることができる。
【0082】
また、上層層間絶縁膜24をPECVDを用いたシリコン窒化膜によって形成すれば、下層層間絶縁膜11を形成するために用いたPECVD装置を流用することができる。このため、本発明を実施するために新たな製造装置を準備する必要がないため、半導体装置の製造コストが上昇することを抑制することができる。
【0083】
また、TEOS PECVD法を用いて下層層間絶縁膜11を形成した後、水素プラズマ処理などをこのPECVD装置内で連続して行ない、さらに続けて上層層間絶縁膜24を形成すれば、基板を別の製造装置へと移送するなどの工程を省略することができる。この結果、液晶表示装置の製造工程を簡略化することができる。
【0084】
また、このような高い信頼性を有する薄膜電界効果トランジスタによって液晶表示装置の表示画素を構成することにより、液晶表示装置の表示部での欠陥の発生を防止できると同時に、欠陥の無い、均一な表示特性を示す液晶表示装置を得ることが可能となる。
【0085】
図3〜7は、図1に示した液晶表示装置の製造方法を説明するための断面模式図である。図3〜7を参照して、液晶表示装置の製造方法を説明する。
【0086】
まず、ガラス基板1(図3参照)上にたとえばPECVDを用いて下地膜2(図3参照)を形成する。下地膜としてはシリコン窒化膜およびシリコン酸化膜の2層膜を用いる。この下地膜2上にアモルファスシリコン膜を連続して形成する。このアモルファスシリコン膜を、エキシマレーザを用いてアニールすることによりポリシリコン膜を生成する。そして、このポリシリコン膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、ポリシリコン膜をドライエッチングにより部分的に除去することにより、ソース/ドレイン領域6a、6b、ソース領域4a、ドレイン領域4b、チャネル領域7、5および下部電極3(図3参照)となるべきポリシリコン膜を形成する。その後レジスト膜を除去する。次に、下部電極3となるべき半導体膜が位置する領域以外の領域にレジスト膜を形成する。そして、下部電極3となるべきポリシリコン膜にリンイオンを注入する。このようにして下部電極3が形成される。そして、上述のレジスト膜を除去する。次に、ゲート絶縁膜および誘電体膜として作用するシリコン酸化膜からなる絶縁膜8(図3参照)を形成する。この絶縁膜8はTEOS PECVD法を用いて形成される。絶縁膜8の膜厚は70nmである。この後、絶縁膜8上にクロム膜をスパッタリング法などを用いて形成する。クロム膜の膜厚は200nm程度である。このクロム膜上にレジスト膜を形成する。このレジスト膜をマスクとして、クロム膜を部分的にエッチングにより除去することにより、ゲート電極9a、9bおよび共通電極10(図3参照)を形成する。共通電極10と下部電極3と絶縁膜8とから蓄積容量19が形成される。その後、ゲート電極9bをマスクとして半導体膜の所定の領域にリンイオンを注入することにより、ソース領域4aおよびドレイン領域4b、チャネル領域5を形成する。また、ゲート電極9aをマスクとしてボロンイオンを半導体膜の所定の領域に注入することにより、ソース/ドレイン領域6a、6bおよびチャネル領域7を形成する。このようにして図3に示すような構造を得る。
【0087】
次に、図4に示すように、ゲート電極9a、9bおよび共通電極10上に下層層間絶縁膜11を形成する。この下層層間絶縁膜11シリコン酸化膜であり、TEOS PECVD法を用いて形成される。この下層層間絶縁膜11の膜厚T1は100nmである。
【0088】
TEOS PECVDシリコン酸化膜はカバレッジが非常によくかつ欠陥密度も非常に少ない優れた膜質を有しているため、n型薄膜電界効果トランジスタ18およびp型薄膜電界効果トランジスタ17などを確実に絶縁することができる。この結果、絶縁不良によってn型薄膜電界効果トランジスタ18などが誤動作するといった問題の発生を確実に防止できるので、高い信頼性を有する液晶表示装置を得ることができる。
【0089】
次に、活性化アニール処理を行なう。この活性化アニール処理における加熱温度は400℃である。次に、下層層間絶縁膜11から異物を除去するために、洗浄工程としてのブラシ洗浄または超音波洗浄等の物理洗浄を行なう。この物理洗浄によって下層層間絶縁膜11上および下層層間絶縁膜の内部に存在する異物を除去する。また、この物理洗浄に先立ってフッ酸系のエッチング液を用いたウェットエッチングを行うことが好ましい。エッチング液として、たとえばHF:NH4F=1:10のBHF溶液を用いることができる。このエッチング液に下層層間絶縁膜11が形成された基板1を30秒程度浸漬する。このようにすれば、下層層間絶縁膜11に異物が埋込まれている場合、この異物のまわりの下層層間絶縁膜11を選択的にエッチングできる。このため、下層層間絶縁膜11に埋込まれているような異物を露出させることができるので、上述の物理洗浄によってこれらの異物を確実に除去することができる。
【0090】
このような物理洗浄工程を実施することにより、下層層間絶縁膜11の上部表面および内部から異物を確実に除去することができるので、上層層間絶縁膜24がこれらの下層層間絶縁膜11において存在する異物に起因して剥離するといったような問題の発生を防止できる。この結果、液晶表示装置の信頼性を高めることができる。
【0091】
また、上述のように下層層間絶縁膜11を形成した後洗浄工程を実施するため、上層層間絶縁膜24を形成する際、下層層間絶縁膜11上に存在する異物に起因して上層層間絶縁膜24に欠陥が発生する確率を低減することができる。この結果、このような欠陥に起因する、上層層間絶縁膜24と下層層間絶縁膜11とを貫通するような欠陥の発生を防止できるので、上層層間絶縁膜24と下層層間絶縁膜11とを介した絶縁破壊あるいは短絡などの問題の発生を防止できる。そして、このように層間絶縁膜の信頼性を向上させることができるので、液晶表示装置の歩留りを向上させることができる。そして、特に図1および2に示したような、欠陥部の配線を冗長回路を用いてバイパスすることにより不良品の救済をすることが困難な駆動回路一体型の液晶表示装置において、特に歩留りを向上させる効果が顕著である。
【0092】
また、上述のように洗浄工程に先立ってウェットエッチング工程を実施することにより、下層層間絶縁膜11に埋設されているような不純物をも確実に除去することが可能となる。この結果、液晶表示装置の信頼性をより向上することができる。
【0093】
次に、図5に示すように、基板1をPECVD装置のチャンバ内に保持し、水素プラズマ25をチャンバ内に発生させて基板1に対して水素プラズマ処理を行なう。水素プラズマ処理の時間は30分程度である。この水素プラズマ処理によって、チャネル領域5、7のポリシリコンの水素化を行なう。この結果、p型薄膜電界効果トランジスタ17およびn型薄膜電界効果トランジスタ18の電気的特性を安定化させると同時に向上させることができる。
【0094】
なお、水素プラズマ処理に先立って活性化アニール処理を行なっているので、水素プラズマ処理されたチャネル領域5、7が活性化アニール処理により加熱されることはない。このため、チャネル領域5、7に注入された水素原子がこの活性化アニールの熱により拡散することによって、チャネル領域5、7の水素原子の濃度が低下するといった問題の発生を防止できる。
【0095】
また、水素プラズマ処理の際に下層層間絶縁膜11が形成されているが、この下層層間絶縁膜11は水素プラズマ処理における薄膜電界効果トランジスタの保護膜として作用する。
【0096】
また、シリコン窒化膜は水素プラズマをほとんど透過しない。そのため、シリコン窒化膜がn型薄膜電界効果トランジスタ18などの上に形成された状態では、水素プラズマ処理を行なうことは実質的に不可能となる。このため、本発明のように上層層間絶縁膜24を形成する前に、下層層間絶縁膜11が形成された状態で水素プラズマ処理を行なえば、上層層間絶縁膜24としてシリコン窒化膜などのように水素プラズマ処理を行なう際の障害となるような膜質の材料を用いることが可能となる。つまり、上層層間絶縁膜24として用いる材料の選択の自由度を大きくすることができる。
【0097】
また、従来、n型薄膜電界効果トランジスタ18の上にシリコン酸化膜などの層間絶縁膜を500nm程度形成した後に水素プラズマ処理を行なっていた。そして、このような厚い層間絶縁膜を形成した状態で水素プラズマ処理を行うため、この水素プラズマ処理の処理時間は約1時間程度であった。しかし、本発明では100nm程度という従来よりも薄い(従来の膜厚の約20%)膜厚の下層層間絶縁膜11が形成された状態で水素プラズマ処理を行なっている。このため、この水素プラズマ処理の処理時間を30分程度とすることができる。つまり、水素プラズマ処理の処理時間を従来よりも大幅に短縮することが可能となった。このため、液晶表示装置の製造工程に要する時間を短縮することができる。
【0098】
次に、水素プラズマ処理に引続き、反応室から基板1を取り出すことなく、連続して反応室内にシランガスとアンモニアガスとを導入する。このようにして、図6に示すように、下層層間絶縁膜11上に上層層間絶縁膜24としてのシリコン窒化膜を形成する。このシリコン窒化膜からなる上層層間絶縁膜24の膜厚は400nm程度とする。
【0099】
このように、水素プラズマ処理と上層層間絶縁膜24を形成する工程とを連続して行なうことにより、液晶表示装置の製造工程を簡略化することができる。
【0100】
また、水素プラズマ処理と上層層間絶縁膜24を形成する工程とを同一のPECVD装置を用いて連続処理しているが、このシリコン窒化膜からなる上層層間絶縁膜24を形成するための成膜時間は、上記のような水素プラズマ処理の処理時間の短縮分(30分)よりもはるかに短時間である。このため、トータルとして液晶表示装置の製造工程に要する時間を短縮できる。また、このように水素プラズマ処理と上層層間絶縁膜24を形成する工程とをPECVD装置で連続して行なっても、上述のようにこの水素プラズマ処理と上層層間絶縁膜24を形成する工程とに要する処理時間は従来よりも短縮されているので、1枚の基板1あたりにおけるPECVD装置の占有時間を従来よりも短縮できる。
【0101】
また、下層層間絶縁膜11の形成および水素プラズマ処理に用いていたPECVD装置を用いて上層層間絶縁膜24としてのシリコン窒化膜を形成しているので、この上層層間絶縁膜24を形成するために新たな成膜装置を準備する必要がない。この結果、本発明を実施するための投資コストを削減できる。
【0102】
また、上述のようにTEOS PECVDシリコン酸化膜を形成する場合と比べて、シリコン窒化膜をPECVD装置で形成する場合、反応室内のクリーニング処理の頻度をTEOS PECVDシリコン酸化膜を形成する場合に比べてはるかに低くできる。この結果、半導体装置の製造コストを低減できる。また、シリコン窒化膜をPECVD装置で形成する場合には特に高価な材料は必要ないため、材料コストという面からも半導体装置の製造コストを低減することが可能である。
【0103】
また、下層層間絶縁膜11上に別の層として上層層間絶縁膜24を形成しているが、このような2つの膜において、同一の個所に欠陥が発生する確率は低い。このため、下層層間絶縁膜11と上層層間絶縁膜24とにおいて同一個所に亀裂などの欠陥が発生することに起因する絶縁破壊が起こる可能性を低減できる。
【0104】
次に、上層層間絶縁膜24上にレジスト膜(図示せず)を形成する。このレジスト膜をマスクとしてドライエッチングにより上層層間絶縁膜24と下層層間絶縁膜11と絶縁膜8との一部を除去することによりコンタクトホール12a〜12e(図7参照)を形成する。その後レジスト膜を除去する。上層層間絶縁膜24の上部表面上とコンタクトホール12a〜12eの内部とにスパッタリング法を用いてクロム膜を形成する。このクロム膜の膜厚は100nmとする。このクロム膜上にスパッタリング法を用いて膜厚が400nmのアルミニウム系合金膜を形成する。このアルミニウム系合金膜上に膜厚が100nmの上層クロム膜を形成する。この上層クロム膜上にレジスト膜を形成する。このレジスト膜をマスクとしてウェットエッチングを順次行なうことにより、クロム膜、アルミニウム系合金膜および上層クロム膜の3層からなる電極13a〜13e(図7参照)を形成する。電極13a〜13e上に絶縁膜14を形成する。この絶縁膜14としてはシリコン窒化膜を用いる。
【0105】
このようにして、ガラス基板1の駆動回路領域にp型薄膜電界効果トランジスタ17を形成する。また、表示画素領域にn型薄膜電界効果トランジスタ18および蓄積容量19を形成する。さらに、駆動回路領域においては、図示されていない他の領域にn型の薄膜電界効果トランジスタを形成してもよい。また、表示画素領域においてp型薄膜電界効果トランジスタを他の領域に形成してもよい。そして、駆動回路領域において、p型薄膜電界効果トランジスタ17と上記n型薄膜電界効果トランジスタとを組合せることにより駆動回路を構成する。また、表示画素領域においては、n型薄膜電界効果トランジスタ18とITO画素電極16(図1参照)などの透明電極とを組合せることにより表示画素を形成する。
【0106】
すなわち、図7に示した工程の後、絶縁膜14の上部表面を平坦化する。その後、電極13d上に位置する領域において、絶縁膜14にコンタクトホール15(図1参照)を形成する。そして、コンタクトホール15の内部から絶縁膜14の上部表面上にまで延在するようITO画素電極16を形成する。その後、ITO画素電極16上に配向膜36aを形成する。
【0107】
さらに、図1に示したように、カラーフィルタ23、対向電極22および配向膜36bが形成された上ガラス基板21を準備する。この上ガラス基板21とガラス基板1とを対向するように配置し固定する。そして、このガラス基板1と上ガラス基板21との間(配向膜36a、36bの間)に液晶20を注入、封止することによって、図1に示すような液晶表示装置を得る。
【0108】
このようにして、容易に本発明による液晶表示装置を得ることができる。そして、本発明による液晶表示装置の製造方法では、電気的特性が良好であり、かつ信頼性の高い薄膜電界効果トランジスタを形成することができるので、高い耐久性を有する液晶表示装置を得ることができる。このように、本発明によれば、図1に示したような駆動回路一体型の液晶表示装置において、低コスト化と高歩留り化という2つの課題を同時に達成することができる。
【0109】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0110】
【発明の効果】
本発明によれば、薄膜電界効果トランジスタ上に下層層間絶縁膜と上層層間絶縁膜とを形成することにより、上層層間絶縁膜上の導電体膜と下層層間絶縁膜下に位置するゲート電極や共通配線などの導電体膜との間の短絡を確実に防止することができるため高い信頼性を実現すると同時に、製造コストを低減することが可能な半導体装置および液晶表示装置を得ることができる。
【図面の簡単な説明】
【図1】 本発明による液晶表示装置を示す断面模式図である。
【図2】 図1に示した液晶表示装置の他の領域における断面模式図である。
【図3】 図1に示した液晶表示装置の製造方法の第1工程を説明するための断面模式図である。
【図4】 図1に示した液晶表示装置の製造方法の第2工程を説明するための断面模式図である。
【図5】 図1に示した液晶表示装置の製造方法の第3工程を説明するための断面模式図である。
【図6】 図1に示した液晶表示装置の製造方法の第4工程を説明するための断面模式図である。
【図7】 図1に示した液晶表示装置の製造方法の第5工程を説明するための断面模式図である。
【図8】 従来の液晶表示装置を示す断面模式図である。
【図9】 図8に示した液晶表示装置の表示画素領域の部分回路図である。
【図10】 図8に示した液晶表示装置の他の領域における断面模式図である。
【符号の説明】
1 ガラス基板、2 下地膜、3 下部電極、4a ソース領域、4b ドレイン領域、5,7 チャネル領域、6a,6b ソース/ドレイン領域、8,14 絶縁膜、9a,9b ゲート電極、10 共通電極、11 下層層間絶縁膜、12a〜12e,15 コンタクトホール、13a〜13e 電極、16 ITO画素電極、17 p型薄膜電界効果トランジスタ、18 n型薄膜電界効果トランジスタ、19 蓄積容量、20 液晶、21 上ガラス基板、22 対向電極、23 カラーフィルタ、24 上層層間絶縁膜、25 水素プラズマ、26 共通配線、27 延在部。
Claims (10)
- 基板と、
前記基板上に形成され、ソースおよびドレイン領域とゲート電極とを含む薄膜電界効果トランジスタと、
前記薄膜電界効果トランジスタの前記ゲート電極に接触するように前記薄膜電界効果トランジスタ上に形成され、TEOSを原料ガスとして用いるプラズマ化学気相成長法により形成されたシリコン酸化膜からなる下層層間絶縁膜と、
前記下層層間絶縁膜の上部表面の全面に接するように形成され、前記下層層間絶縁膜と異なる種類の絶縁膜からなり、プラズマ化学気相成長法を用いて形成されるシリコン窒化膜を含む上層層間絶縁膜とを備え、
前記下層層間絶縁膜と前記上層層間絶縁膜とには前記ソースおよびドレイン領域の少なくともいずれか一方の表面を露出させるコンタクトホールが形成され、さらに、
前記下層層間絶縁膜下に位置する領域に形成され、前記下層層間絶縁膜と接触する下層導電体膜と、
前記コンタクトホールの内部から前記上層層間絶縁膜の上部表面上において前記下層導電体膜上に位置する領域にまで延在するように形成され、前記ソースおよびドレイン領域の少なくともいずれか一方と接続された上層導電体膜とを備える、半導体装置。 - 前記下層層間絶縁膜の膜厚に対する、前記上層層間絶縁膜の膜厚の比率が0.5以上6以下である、請求項1に記載の半導体装置。
- 請求項1または2に記載の半導体装置を備える液晶表示装置。
- 基板上にソースおよびドレイン領域とゲート電極とを有する薄膜電界効果トランジスタと下層導電体膜とを形成する工程と、
前記薄膜電界効果トランジスタの前記ゲート電極と前記下層導電体膜とに接触するように、TEOSを原料ガスとして用いたプラズマ化学気相成長法により、前記薄膜電界効果トランジスタと前記下層導電体膜との上にシリコン酸化膜からなる下層層間絶縁膜を形成する工程と、
前記下層層間絶縁膜の上部表面の全面に接するように、前記下層層間絶縁膜と異なる種類の絶縁膜からなる上層層間絶縁膜を形成する工程と、
前記下層層間絶縁膜と前記上層層間絶縁膜とを部分的にエッチングにより除去することにより、前記ソースおよびドレイン領域の少なくともいずれか一方の表面を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホールの内部から前記上層層間絶縁膜の上部表面上において前記下層導電体膜上に位置する領域まで延在するように、前記ソースおよびドレイン領域の少なくともいずれか一方と接続する導電体膜を形成する工程とを備え、
前記上層層間絶縁膜を形成する工程はプラズマ化学気相成長法を用いてシリコン窒化膜を形成する工程を含む、半導体装置の製造方法。 - 前記上層層間絶縁膜を形成する工程では、前記下層層間絶縁膜の膜厚に対する前記上層層間絶縁膜の膜厚の比率が0.5以上6以下となるように前記上層層間絶縁膜を形成する、請求項4に記載の半導体装置の製造方法。
- 前記下層層間絶縁膜を形成する工程の後、前記上層層間絶縁膜を形成する工程に先立ち水素プラズマ処理を行なう工程をさらに備える、請求項4に記載の半導体装置の製造方法。
- 前記水素プラズマ処理を行なう工程と連続して、前記上層層間絶縁膜を形成する工程を行なう、請求項6に記載の半導体装置の製造方法。
- 前記下層層間絶縁膜を形成する工程の後、前記上層層間絶縁膜を形成する工程に先立ち前記下層層間絶縁膜の表面から異物を除去する洗浄工程をさらに備える、請求項4〜7に記載の半導体装置の製造方法。
- 前記洗浄工程はウェットエッチングを行なう工程をさらに含む、請求項8に記載の半導体装置の製造方法。
- 請求項4〜9のいずれか1項に記載の半導体装置の製造方法を用いた液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062065A JP3926083B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062065A JP3926083B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250954A JP2001250954A (ja) | 2001-09-14 |
JP3926083B2 true JP3926083B2 (ja) | 2007-06-06 |
Family
ID=18582124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000062065A Expired - Lifetime JP3926083B2 (ja) | 2000-03-07 | 2000-03-07 | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3926083B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013959A1 (en) * | 2012-07-20 | 2014-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP6808460B2 (ja) * | 2016-11-29 | 2021-01-06 | キヤノン株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-03-07 JP JP2000062065A patent/JP3926083B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001250954A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5040222B2 (ja) | 表示装置 | |
JP3826618B2 (ja) | 液晶表示装置 | |
US7838936B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
JP4243455B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3926083B2 (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 | |
KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
JP4132508B2 (ja) | 半導体装置の製造方法 | |
US20070063349A1 (en) | Interconnect structure and method of manufacturing the same | |
JP4507546B2 (ja) | 半導体装置の製造方法 | |
JP4118209B2 (ja) | 半導体装置、その製造方法および回路の製造方法 | |
JP2001267581A (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 | |
KR100745129B1 (ko) | 박막트랜지스터 액정표시장치 | |
JP3927752B2 (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 | |
JP3264402B2 (ja) | 半導体装置 | |
JPH07321324A (ja) | 半導体装置およびその製造方法 | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
US8232213B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
KR100687331B1 (ko) | 박막 트랜지스터 제조 방법 | |
JPH0493071A (ja) | 半導体記憶回路装置の製造方法 | |
JP2004281878A (ja) | 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器 | |
JP2001305578A (ja) | 液晶表示装置 | |
JP2006293379A (ja) | 液晶表示装置およびその製造方法 | |
JP4677707B2 (ja) | 電気光学装置用薄膜トランジスタアレイ基板の製造方法 | |
EP0681325A2 (en) | Thin-film structure with insulating and smoothing layers between crossing conductive lines | |
JP3845957B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3926083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |