JP3924453B2 - 配線基板およびこれを用いた電子装置 - Google Patents
配線基板およびこれを用いた電子装置 Download PDFInfo
- Publication number
- JP3924453B2 JP3924453B2 JP2001365687A JP2001365687A JP3924453B2 JP 3924453 B2 JP3924453 B2 JP 3924453B2 JP 2001365687 A JP2001365687 A JP 2001365687A JP 2001365687 A JP2001365687 A JP 2001365687A JP 3924453 B2 JP3924453 B2 JP 3924453B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- insulating layer
- wiring board
- polyphenylene ether
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁層および配線導体が交互に複数層積層され、絶縁層を挟んで上下に位置する配線導体同士を絶縁層に設けた貫通導体により電気的に接続して成る配線基板およびこれを用いた電子装置に関する。
【0002】
【従来の技術】
従来、半導体素子や抵抗器等の電子部品を搭載するために用いられる配線基板として、ガラス繊維基材および変性ポリフェニレンエーテル樹脂から成る絶縁層と銅箔等の金属箔から成る配線導体とを交互に複数積層して成るプリント基板が知られている。このようなプリント基板は、絶縁層表面に被着した銅箔をエッチングして配線導体を形成し、配線導体が形成された絶縁層を複数枚、積層圧着して多層化することにより製作されている。
【0003】
しかしながらこのプリント基板は、絶縁層表面の配線導体部と非配線導体部との段差により表面が凹凸状態となることから、変性ポリフェニレンエーテル樹脂の含有量を50〜80重量%と多くして絶縁層に若干の可塑性を持たせた絶縁シートを用い、絶縁シートに配線導体を被着させる際に、絶縁シートの配線導体に当接する部位を配線導体の厚みに対応して塑性変形させることにより配線導体を絶縁シート中に埋入し、配線基板表面に凹凸が形成されないようにしている。なお、プリント基板の上下の配線導体は、絶縁層に形成された貫通導体を介して接続されている。
【0004】
このような配線基板は、ガラス繊維基材に変性ポリフェニレンエーテル樹脂を含浸させた絶縁シートにレーザで貫通孔を形成した後、この貫通孔内に金属粉末および熱硬化性樹脂から成る導体ペーストをスクリーン印刷(圧入)で充填し貫通導体を形成し、他方、耐熱性樹脂から成る転写用シート基材の表面に銅箔を被着し、所定のパターンにエッチングして転写用シート基材に配線導体を形成し、しかる後、貫通導体が形成された絶縁シートに配線導体が形成された転写用シート基材を圧接して配線導体を絶縁シートに転写埋入するとともに貫通導体と接続させ、さらに、絶縁シートから転写用シート基材を剥離した後、配線導体が埋入された絶縁シートを複数枚積層して熱プレスを用いて変性ポリフェニレンエーテル樹脂を硬化一体化させることにより製作される。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の配線基板は、絶縁層に含有される変性ポリフェニレンエーテル樹脂量を50〜80重量%と多くしていることから、絶縁層を積層して熱プレスする際に、熱プレスの熱によってガラス繊維基材に対して変性ポリフェニレンエーテル樹脂が大きく流動してしまい、それと同時に絶縁層表面の配線導体の変形や移動が発生し、その結果、貫通導体とそれに接続される配線導体との位置ずれが発生し、断線を生じてしまうという問題点を有していた。
【0006】
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は、積層して熱プレスする時に貫通導体とそれに接続される配線導体との位置ずれを防止することができ、接続信頼性に優れた配線基板およびこれを用いた電子装置を提供するものである。
【0007】
【課題を解決するための手段】
本発明の配線基板は、ガラス繊維基材に変性ポリフェニレンエーテル樹脂を含浸させた絶縁層と金属箔から成る配線導体とを交互に複数層積層するとともに、絶縁層を挟んで上下に位置する配線導体同士を絶縁層に設けた貫通孔を導体で充填して成る貫通導体により電気的に接続して成る配線基板において、絶縁層は変性ポリフェニレンエーテル樹脂の含有量が40〜45重量%であり、貫通導体は、金属粉末とトリアジン系熱硬化性樹脂とから成るとともに、半径500μm以内の範囲に4〜12個分布するように配設されていることを特徴とするものである。
【0008】
また、本発明の電子装置は、上記の配線基板の表面に電子部品を実装するとともに、この電子部品の電極を配線導体または貫通導体に電気的に接続して成ることを特徴とするものである。
【0009】
本発明の配線基板によれば、絶縁層の変性ポリフェニレンエーテル樹脂の含有量を40〜45%と少なくしたことから、絶縁層を積層して熱プレスする際に、熱プレスの熱によってガラス繊維基材に対して変性ポリフェニレンエーテル樹脂が大きく流動することはなく、また、貫通導体を半径500μm以内の範囲に4〜12個分布するように配設したことから、貫通導体のアンカー効果により変性ポリフェニレンエーテル樹脂の流動をより抑制することができ、その結果、絶縁層表面の配線導体の変形や移動が発生したり、貫通導体とそれに接続される配線導体との位置ずれが発生することはなく、貫通導体と配線導体との断線等のない接続信頼性に優れた配線基板とすることができる。
【0010】
また、本発明の電子装置によれば、上記の配線基板の表面に電子部品を実装するとともに、この電子部品の電極を配線導体または貫通導体に電気的に接続したことから、貫通導体とそれに接続される配線導体とが確実に接合でき、その結果、貫通導体と配線導体との断線等のない接続信頼性に優れた電子装置とすることができる。
【0011】
【発明の実施の形態】
次に、本発明の配線基板およびこれを用いた電子装置を添付の図面に基づいて詳細に説明する。図1は、本発明の配線基板に半導体素子等の電子部品を搭載して成る電子装置の実施の形態の一例を示す断面図であり、図2は、本発明の配線基板の絶縁層に形成された貫通導体の分布状態の一例を示す平面図である。これらの図において、1は絶縁層、2は配線導体、3は貫通孔、4は貫通導体であり、主にこれらで本発明の配線基板5が構成される。また、6は電子部品であり、主に配線基板5と電子部品6と本発明の電子装置が構成される。
【0012】
絶縁層1は、その厚みが50〜150μmであり、配線導体2を支持するとともに上下に位置する配線導体2間の絶縁を保持する機能を有し、ガラス繊維基材に変性ポリフェニレンエーテル樹脂を含浸させて成る。なお、絶縁層1の厚みが50μm未満であると配線基板5の剛性が低下して、配線基板5が撓んで反りが発生し易くなる傾向があり、150μmを超えると配線基板5の厚みが不要に厚いものとなり軽量化が困難となる傾向がある。従って、絶縁層1の厚みは50〜150μmが好ましい。
【0013】
そして、本発明においては、絶縁層1中の変性ポリフェニレンエーテル樹脂の含有量を40〜45重量%とすることが重要である。絶縁層1の変性ポリフェニレンエーテル樹脂の含有量を40〜45%と少なくすることにより、絶縁層1を積層して熱プレスする際に、熱プレスの熱によってガラス繊維基材に対して変性ポリフェニレンエーテル樹脂が大きく流動することはなく、後述する絶縁層1表面の配線導体2の変形や移動および貫通導体4とそれに接続される配線導体2との位置ずれを抑制して、貫通導体4と配線導体2との接続信頼性を高めることができる。変性ポリフェニレンエーテル樹脂の含有量が40重量%より少ないと、ガラス繊維基材に変性ポリフェニレンエーテル樹脂が充分に含浸されず絶縁層1に空隙が生じ、電子部品6を実装する際のリフロー等の急激な熱履歴で絶縁層1に膨れや剥がれが生じてしまう傾向にあり、他方、45重量%を超えると絶縁層1を積層して熱プレスする時に変性ポリフェニレンエーテル樹脂が流動して絶縁層1表面の配線導体2が変形してしまい、貫通導体4とそれに接続される配線導体2との位置ずれが発生し、断線を生じてしまい易くなる傾向にある。従って、絶縁層1中の変性ポリフェニレンエーテル樹脂の含有率を40〜45重量%とすることが重要である。なお、変性ポリフェニレンエーテル樹脂の架橋密度をあげるために、トリアリルイソシアヌレート等の架橋剤を添加しても良い。
【0014】
また、各絶縁層1の表面には配線導体2が被着・埋入されている。配線導体2は、配線基板4に搭載される半導体素子等の電子部品6の各電極を外部電気回路基板(図示せず)に電気的に接続する導電路の一部としての機能を有し、幅が20〜200μm、厚みが5〜50μmで、銅やアルミニウム・ニッケル・銀・金等の金属箔から成り、特に加工性および安価という観点からは銅箔から成ることが好ましい。配線導体2の幅が20μm未満となると配線導体2の変形や断線が発生しやすくなる傾向があり、200μmを超えると高密度配線が形成できなくなる傾向がある。また、配線導体2の厚みが5μm未満になると配線導体2の強度が低下し変形や断線が発生しやすくなる傾向があり、50μmを超えると絶縁層1への埋入が困難となる傾向がある。したがって、配線導体2は、その幅を20〜200μm、厚みを5〜50μmとすることが好ましい。
【0015】
また、各絶縁層1には、その上面から下面にかけて貫通導体4が複数個配設されている。これらの貫通導体4は、絶縁層1の上下に位置する配線導体2間を電気的に接続する機能を有し、その直径が30〜100μmであり、絶縁層1に設けた貫通孔3に銅や銀・錫合金等の金属粉末とトリアジン系熱硬化性樹脂とから成る導体を埋め込むことにより形成されている。なお、貫通孔3の直径が30μm未満になるとその加工が困難となる傾向があり、100μmを超えると高密度配線が形成できなくなる傾向がある。したがって、貫通孔3、その直径を30〜100μmとすることが好ましい。
【0016】
なお、上述したように絶縁層1中の変性ポリフェニレンエーテル樹脂の含有量を40〜45重量%と少なくしたことから、絶縁層1を積層して熱プレスする際に変性ポリフェニレンエーテル樹脂がガラス繊維基材に効率良く含浸・圧縮されて硬化されるので、絶縁層1中に形成される貫通導体4の金属粉末同士も強固に接続でき、その結果、長期の熱履歴を加えても、接続信頼性に優れる貫通導体4とすることができる。
【0017】
このような貫通導体4は、半径500μm以内の範囲に4〜12個分布するように配設することが重要である。貫通導体4を半径500μm以内の範囲に4〜12個分布するように配設することにより、貫通導体4のアンカー効果により変性ポリフェニレンエーテル樹脂の流動をより抑制することができ、その結果、絶縁層1表面の配線導体2の変形や移動が発生したり、貫通導体4とそれに接続される配線導体2との位置ずれが発生することはなく、貫通導体4と配線導体2との断線等のない接続信頼性に優れた配線基板5とすることができる。なお、貫通導体4がその各々から半径500μm以内の範囲に4個より少ないと貫通導体4のアンカー効果が低下し、絶縁層1を積層して熱プレスする際に絶縁層1表面の配線導体2が変形してしまい、貫通導体4とそれに接続される配線導体2との位置ずれが発生し、断線を生じてしまい易くなる傾向にある。従って、貫通導体4は、半径500μm以内の範囲に4〜12個分布するように配設することが重要である。
【0018】
このような配線基板5は、以下に述べる方法により製作される。まず、ガラス繊維基材に変性ポリフェニレンエーテル樹脂をその含有量が40〜45重量%になるように含浸させて乾燥することにより絶縁シートを製作する。次に、絶縁シートの所定の位置に炭酸ガスレーザやYAGレーザ等の従来周知の方法を採用して直径が30〜100μmの貫通孔3を穿設する。この時、貫通孔3は、半径500μm以内の範囲に4〜12個分布するように配設する。そして、貫通孔3に従来周知のスクリーン印刷法を採用して、例えば錫や銅等の金属粉およびトリアジン系樹脂等の熱硬化性樹脂を含む導体ペーストをスクリーン印刷法(圧入)で充填することによって貫通導体4を形成する。その後、別途準備した、表面に銅箔から成る配線導体2を所定のパターンに被着形成した、ポリエチレンテレフタレート(PET)樹脂等の耐熱性樹脂からなる転写シートを絶縁シートに、所定の貫通導体4と配線導体2とが接続するように位置合わせして重ね合わせ、これらを熱プレス機を用いて100〜150℃の温度で数分間プレスすることにより転写シートを絶縁シートに圧接して、配線導体2を絶縁シートに転写埋入させる。しかる後、転写シートを絶縁シートから剥離するとともに配線導体2を埋入した絶縁シートを複数枚上下に重ね合わせ、熱プレス機を用いて150〜200℃の温度で数時間加熱プレスすることにより、配線基板5が製造される。
【0019】
かくして、本発明の配線基板5によれば、絶縁層1の熱変性ポリフェニレンエーテル樹脂の含有量を40〜45%と少なくしたことから、絶縁層1を積層して熱プレスする際に変性ポリフェニレンエーテル樹脂の流動を抑制でき、絶縁層1表面の配線導体2の変形を防止でき、また、貫通導体4とそれに接続される配線導体2との位置ずれが発生し、貫通導体4をその各々から半径500μm以内の範囲に4〜12個の貫通導体4を分布するように配設したことから、貫通導体4のアンカー効果により、貫通導体4とそれに接続される配線導体2とが確実に接合でき、その結果、貫通導体4と配線導体2との断線等のない接続信頼性に優れた配線基板とすることができる。
【0020】
さらに、絶縁層1の一方の最外層表面に形成された配線導体2の一部は、電子部品6の各電極に導体バンプ11を介して接合される電子部品6接続用の実装用電極2aを形成し、また、絶縁層1の他方の最外層表面に形成された配線導体2の一部は、外部電気回路基板(図示せず)の各電極に導体バンプ11を介して接続される外部接続用の実装用電極2bを形成している。
【0021】
実装用電極2a・2bの表面には、その酸化腐蝕を防止するとともに導体バンプ11との接続を良好とするために、半田等の導体バンプ11との濡れ性が良好で耐腐蝕性に優れたニッケル−金等のめっき層が被着されている。
【0022】
また、最外層の絶縁層1および実装用電極2a・2bには、その中央部を露出させる開口を有する耐半田樹脂層12が被着されている。耐半田樹脂層12は、その厚みが10〜50μmであり、例えばアクリル変性エポキシ樹脂等の感光性樹脂と光開始剤等とから成る混合物に30〜70重量%のシリカやタルク等の無機粉末フィラーを含有させた絶縁材料から成り、隣接する実装用電極2a・2b同士が導体バンプ11により電気的に短絡することを防止するとともに、実装用電極2a・2bと絶縁層1との接合強度を向上させる機能を有する。
【0023】
このような耐半田樹脂層12は、感光性樹脂と光開始剤と無機粉末フィラーとから成る未硬化樹脂フィルムを最外層の絶縁層1表面に被着させる、あるいは、熱硬化性樹脂と無機粉末フィラーとから成る未硬化樹脂ワニスを最外層の絶縁層1表面に塗布するとともに乾燥し、しかる後、露光・現像により開口部を形成し、これをUV硬化および熱硬化させることにより形成される。
【0024】
かくして、本発明の電子装置によれば、配線基板5の表面に電子部品6を実装するとともに、この電子部品6の電極を配線導体2または貫通導体4に電気的に接続したことから、貫通導体4とそれに接続される配線導体2とが確実に接合でき、その結果、貫通導体4と配線導体2との断線等のない接続信頼性に優れた電子装置とすることができる。
【0025】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施例では絶縁層1を4層積層した場合を例示したが、5層以上であってもかまわない。
【0026】
【発明の効果】
本発明の配線基板によれば、絶縁層の変性ポリフェニレンエーテル樹脂の含有量を40〜45%と少なくしたことから、絶縁層を積層して熱プレスする際に、熱プレスの熱によってガラス繊維基材に対して変性ポリフェニレンエーテル樹脂が大きく流動することはなく、また、貫通導体を半径500μm以内の範囲に4〜12個分布するように配設したことから、貫通導体のアンカー効果により変性ポリフェニレンエーテル樹脂の流動をより抑制することができ、その結果、絶縁層表面の配線導体の変形や移動が発生したり、貫通導体とそれに接続される配線導体との位置ずれが発生することはなく、貫通導体と配線導体との断線等のない接続信頼性に優れた配線基板とすることができる。
【0027】
また、本発明の電子装置によれば、上記の配線基板の表面に電子部品を実装するとともに、この電子部品の電極を配線導体または貫通導体に電気的に接続したことから、貫通導体とそれに接続される配線導体とが確実に接合でき、その結果、貫通導体と配線導体との断線等のない接続信頼性に優れた電子装置とすることができる。
【0028】
【図面の簡単な説明】
【図1】本発明の配線基板に半導体素子等の電子部品を搭載して成る電子装置の実施の形態の一例を示す断面図である。
【図2】本発明の配線基板の絶縁層に形成された貫通導体の分布状態の一例を示す平面図である。
【符号の説明】
1・・・・・・絶縁層
2・・・・・・配線導体
3・・・・・・貫通孔
4・・・・・・貫通導体
5・・・・・・配線基板
6・・・・・・電子部品
Claims (2)
- ガラス繊維基材に変性ポリフェニレンエーテル樹脂を含浸させた絶縁層と金属箔から成る配線導体とを交互に複数層積層するとともに、前記絶縁層を挟んで上下に位置する前記配線導体同士を前記絶縁層に設けた貫通孔を導体で充填して成る貫通導体により電気的に接続して成る配線基板において、前記絶縁層は前記変性ポリフェニレンエーテル樹脂の含有量が40〜45重量%であり、前記貫通導体は、金属粉末とトリアジン系熱硬化性樹脂とから成るとともに、半径500μm以内の範囲に4〜12個分布するように配設されていることを特徴とする配線基板。
- 請求項1記載の配線基板の表面に電子部品を実装するとともに、該電子部品の電極を前記配線導体または前記貫通導体に電気的に接続して成ることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365687A JP3924453B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板およびこれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365687A JP3924453B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板およびこれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168872A JP2003168872A (ja) | 2003-06-13 |
JP3924453B2 true JP3924453B2 (ja) | 2007-06-06 |
Family
ID=19175679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365687A Expired - Fee Related JP3924453B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板およびこれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3924453B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014168005A (ja) * | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板 |
-
2001
- 2001-11-30 JP JP2001365687A patent/JP3924453B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003168872A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5122932B2 (ja) | 多層配線基板 | |
US6768061B2 (en) | Multilayer circuit board | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
JPH1093242A (ja) | 印刷配線基板 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP3924453B2 (ja) | 配線基板およびこれを用いた電子装置 | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP2004179362A (ja) | 配線基板およびこれを用いた電子装置 | |
JP2004200501A (ja) | 配線基板 | |
JP4069731B2 (ja) | 配線基板の製造方法 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP3829660B2 (ja) | プリント基板の実装構造およびプリント基板実装構造の製造方法 | |
JP2004031814A (ja) | 配線基板およびそれを用いた電子装置 | |
JP2003168865A (ja) | 配線基板およびこれを用いた電子装置 | |
JP2002076557A (ja) | 回路配線基板およびそれを用いた多層回路配線基板ならびにその製造方法 | |
JP6259054B2 (ja) | 配線基板の製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP2003188483A (ja) | 配線基板用絶縁樹脂層およびそれを用いた配線基板 | |
JP6079329B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5430002B2 (ja) | 配線基板およびその製造方法 | |
KR101241699B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |