JP3921821B2

JP3921821B2 - Sampling frequency converter and electronic apparatus equipped with the same

Info

Publication number: JP3921821B2
Application number: JP19478298A
Authority: JP
Inventors: 陽子松浦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-07-09
Filing date: 1998-07-09
Publication date: 2007-05-30
Anticipated expiration: 2018-07-09
Also published as: JP2000031947A

Description

【０００１】
【発明の属する技術分野】
本発明は標本化周波数変換装置に関し、さらに詳しくは標本化周波数を変換するための自動制御による標本化周波数変換装置に関する。
【０００２】
【従来の技術】
図５は従来の標本化周波数変換装置の概略構成を示したブロック図である。情報が標本化手段１において、標本化周波数Ｆ₁により標本化された信号となる。該信号が第１の装置１９に入力され、標本化周波数Ｆ₁と同期し、且つＦ₁のｎ倍（ｎは整数）の標本化周波数ｎ×Ｆ₁によりオーバーサンプリングフィルタ４において再び標本化される。また、必要に応じて折り返し信号を取り除かれた後、第２の装置２０に入力される。入力された信号は標本化手段９において標本化周波数Ｆ₂で標本化された情報となる。また、標本化周波数Ｆ₁と標本化周波数Ｆ₂の周波数比によっては標本化手段９の前段に標本値を補間する標本値補間手段が設けられることもある（図示せず）。
【０００３】
一方、標本化周波数Ｆ₁と標本化周波数Ｆ₂の間にはｎ×Ｆ₁＝ｍ×Ｆ₂の関係がある（ｎ、ｍは整数）。標本化周波数ｎＦ₁は計数手段８により（ｍ／ｎ）倍され標本化周波数Ｆ₂と等しくなる。計数手段８の出力は第２の装置２０の標本化周波数Ｆ₂と比較手段７において位相比較される。比較手段７の出力により周波数可変手段６の出力周波数が制御される。この結果、第２の装置２０に内在する標本化周波数Ｆ₂と第１の装置に内在する標本化周波数Ｆ₁の位相が同期される。
【０００４】
以上により、標本化周波数Ｆ₁で標本化された情報が標本化周波数Ｆ₂に変換されることが説明された。周波数可変手段６、計数手段８、および比較手段７によって構成されるフィードバック制御ループはいわゆるＰＬＬ（位相同期制御ループ、以下ＰＬＬと記す）と呼ばれるものである。
【０００５】
前述した第１の装置１９とは、例えばパーソナルコンピュータやセットトップボックスなどであり、第２の装置２０は、例えば、第１の装置１９と位相同期して使用される音声モジュールやビデオモジュールなどの電子装置や音響機器、ビデオ機器などの電子機器である。近年、パーソナルコンピュータ、セットトップボックス、音響機器、ビデオ機器、携帯電話などがネットワークされて用いられるに伴い、位相同期しつつ、且つ標本化周波数の変換を容易に行い得る標本化周波数変換装置が求められている。
【０００６】
【発明が解決しようとする課題】
従来の標本化周波数変換装置においては下記の問題があった。すなわち、ＰＬＬ２３は計数手段８において、前述した（ｍ／ｎ）を決定する必要があるため、予め標本化周波数Ｆ₁と標本化周波数Ｆ₂の関係を計測して知っておく必要があった。すなわち、標本化周波数Ｆ₂と標本化周波数Ｆ₁の両方を知らないと第１の装置１９と、第２の装置２０の間の位相同期をとり標本化周波数の変換を行うことができないという問題があった。
【０００７】
また従来の標本化周波数変換装置においては、ＰＬＬ２３は殆ど全ての場合、ハードウェアによって構成され、このため、ある特定の装置と他の特定の装置との間でのみ、ある特定のＰＬＬを設けるというように制限がつくことになり、自由度がなかった。また、これらのハードウェアによって構成されたＰＬＬを内蔵する装置が、そのＰＬＬの分だけ構成規模が大きくなるという問題があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、標本化周波数Ｆ₁と標本化周波数Ｆ₂の比を予め計測して知る必要もなく、また、ソフトウェアで構成でき、任意の装置間を位相同期して標本化周波数変換を行い得る標本化周波数変換装置およびこれを具備した電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
前述の課題を解決するために、本発明の標本化周波数変換装置およびこれを具備した電子機器においては、第１の標本化周波数で標本化された情報を、未知の標本化周波数で標本化された情報に変換する標本化周波数変換装置であって、第１の標本化周波数で標本化された情報より、補間標本値を算出して、可変標本化周波数で標本化する標本値補間手段と、補間標本値を可変標本化周波数で記憶するための先入れ先出し記憶手段と、先入れ先出し記憶手段に記憶された補間標本値を、未知の標本化周波数で読み出し、且つ読み出された補間標本値の記憶を先入れ先出し記憶手段中より削除する読み出し手段と、先入れ先出し記憶手段中の補間標本値の数量を観測する記憶占有量観測手段と、記憶占有量観測手段の制御により、可変標本化周波数を生成する可変標本化周波数生成手段と、可変標本化周波数の初期位相を設定するための可変標本化周波数初期位相設定手段とを具備することを特徴とする。
【００１０】
また、本発明の標本化周波数変換装置およびこれを具備した電子機器の望ましい形態としては下記する如くである。
【００１１】
標本値補間手段と、読み出し手段と、記憶占有量観測手段と、可変標本化周波数生成手段と、可変標本化周波数初期位相設定手段とをソフトウェアで構成し得るようにするものである。
【００１２】
標本化周波数変換開始時においては、先入れ先出し記憶手段の記憶容量に占める補間標本値の数量の割合（以下記憶占有率と記す）が５０％に達するまでは、読み出し手段により先入れ先出し記憶手段から補間標本値を読み出さないようにするものである。
【００１３】
標本値補間手段と、先入れ先出し記憶手段と、読み出し手段と、記憶占有量観測手段と、可変標本化周波数生成手段と、可変標本化周波数初期位相設定手段とで構成される離散的フィードバック制御ループの制御収束に要する時間τと、可変標本化周波数生成手段により生成された任意のｊ番目の離散的フィードバック制御における可変標本化周波数を表すＦ₂’（ｊ）と、未知の標本化周波数Ｆ₂と、先入れ先出し記憶手段の記憶容量ＢＦとの間に｜∫^t ₀｛Ｆ₂−Ｆ₂’（ｊ）｝ｄｔ｜≦０．５×ＢＦ、（但し、０＜ｔ≦τ）なる関係が成立するように、先入れ先出し記憶手段の記憶容量ＢＦを確保し得るようにするものである。
【００１４】
上記した手段による作用について以下に記す。
前述した先入れ先出し記憶手段および記憶占有量観測手段は、標本値補間手段からの先入れ先出し記憶手段への標本値を記憶する速度と読み出し手段による先入れ先出し記憶手段からの読み出し速度が等しくなった時点で、可変標本化周波数生成手段の生成する可変標本化周波数Ｆ₂’（ｊ）は読み出し手段の読み出し速度であるところの未知の標本化周波数Ｆ₂に等しくなる。
【００１５】
標本値補間手段、記憶占有量観測手段、可変標本化周波数生成手段、および可変標本化周波数初期位相設定手段はマイクロコンピュータを用いた電子機器の制御プログラムの一部を利用してソフトウェアにより構成し得る。
【００１６】
【発明の実施の形態】
本発明は、第１の標本化周波数で標本化された情報を、第２の標本化周波数で標本化された情報に変換する標本化周波数変換装置およびこれを具備した電子機器に適用することができる。第２の標本化周波数は未知であってもよい。図１は本発明の標本化周波数変換装置４１の概略構成を示したブロック図である。情報が標本化手段３０によって標本化周波数Ｆ₁で標本化され、さらにオーバーサンプリングフィルタ３４によって標本化周波数Ｆ₁の整数倍である標本化周波数ｎ×Ｆ₁（ｎは整数）で標本化される。また、必要に応じて折り返し信号が除去される。
【００１７】
前述したように、オーバーサンプリングフィルタ３４のカットオフ周波数は、標本化周波数Ｆ₁と未知の標本化周波数Ｆ₂との間にナイキスト条件が成立しないとき、標本化周波数Ｆ₁で標本化された情報を未知の標本化周波数Ｆ₂で直接標本化することにより生ずる折り返し信号を防止するよう、設定しなくてはならない。
【００１８】
オーバーサンプリングフィルタ３４の出力は後述する標本値補間手段３５に入力される。標本値補間手段３５の出力は先入れ先出し記憶手段３７に記憶される。先入れ先出し記憶手段３７は、いわゆるＦＩＦＯと呼ばれるもので、最初に記憶された補間標本値が最初に読み出されるような記憶手段である。記憶された補間標本値は読み出し手段３８により、第２の標本化周波数（未知の標本化周波数）Ｆ₂で先入れ先出し記憶手段３７から読み出される。読み出し手段３８は補間標本値を読み出すとともに、読み出した補間標本値の記憶を削除する。
【００１９】
記憶占有量観測手段３９は先入れ先出し記憶手段３７中の補間標本値の数量が、一定期間Ｔ経過後に観測して、増大する場合は、標本値補間手段３５から先入れ先出し記憶手段３７への記憶速度が、先入れ先出し記憶手段３７からの読み出し速度よりも速いと判断し、減少する場合は、標本値補間手段３５から先入れ先出し記憶手段３７への記憶速度が、先入れ先出し記憶手段３７からの読み出し速度よりも遅いと判断する。
【００２０】
記憶占有量観測手段３９は前述の標本値補間手段３５から先入れ先出し記憶手段３７への記憶速度と、先入れ先出し記憶手段３７からの読み出し速度との関係により、可変標本化周波数生成手段４０を制御し、標本値補間手段３５の可変標本化周波数Ｆ₂’（ｊ）を制御する。この結果、標本値補間手段３５から先入れ先出し記憶手段３７への補間標本値を記憶する速度と、読み出し手段３８による読み出し速度は等しくなる。すなわち、可変標本化周波数生成手段４０の生成する可変標本化周波数Ｆ₂’（ｊ）は読み出し速度を決める第２の標本化周波数（未知の標本化周波数）Ｆ₂と等しくなる。
【００２１】
ここで、ｊは整数であり、前述した標本値補間手段と、先入れ先出し記憶手段と、読み出し手段と、記憶占有量観測手段と、可変標本化周波数生成手段と、可変標本化周波数初期位相設定手段とで構成される離散的フィードバック制御ループの第ｊ番目を示すインデックスであり、可変標本化周波数Ｆ₂’（ｊ）は第ｊ番目の離散的フィードバックにおける可変標本化周波数である。
【００２２】
次に、標本値補間手段３５の動作について説明する。図２はオーバーサンプリングフィルタ３４からの出力標本値を可変標本化周波数生成手段４０からの標本化周波数により標本化し、標本値補間手段３５を用いて補間する動作を説明するためのものである。
【００２３】
図２において、周期Ｔ₀はオーバーサンプリングフィルタ３４の標本化周波数の周期であり、Ｔ₀＝１／（標本化周波数ｎ×Ｆ₁）である。また、周期Ｔ₂’（ｊ）は可変標本化周波数生成手段４０からの可変標本化周波数Ｆ₂’（ｊ）の周期である。オーバーサンプリングの標本点の任意の位置ｋ×Ｔ₀（Ｂ点）と（ｋ＋１）×Ｔ₀（Ｃ点）の間にｉ番目の標本点位置ｉ×Ｔ₂’（ｊ）（Ａ点）が入るとする。但しｉ，ｋは任意の整数であり、後述する関係を有する。この場合、オーバーサンプリングの標本化周期Ｔ₀で、且つＢ点を基準にしたＣ点の位相を求めると下記式（１）のようになる。
【００２４】
２π×｛（ｉ×Ｔ₂’（ｊ）−ｋ×Ｔ₀）／Ｔ₀｝（１）
但しｉ×Ｔ₂’（ｊ）＞ｋ×Ｔ₀
次に、標本化手段３０の標本化周波数Ｆ₁の周期をＴ₁とすると、Ｔ₁＝ｎ×Ｔ₀であるから、これを用いて式（１）を書き直すと下記式（２）となる。
Φ＝２π×｛ｉ×ｎ×（Ｔ₂’（ｊ）／Ｔ₁）−ｋ｝（２）
ここで、（Ｔ₂’（ｊ）／Ｔ₁）＝ｍ（ｊ）とすると、下記式（３）が成立する。
Φ＝２π×｛ｉ×ｎ×ｍ（ｊ）−ｋ｝（３）
次に、ｉとｋとは次のような関係にある。例えば、ｍ（ｊ）＝Ｔ₂’（ｊ）／Ｔ₁＝１．２で、ｎ＝３であったとすると、ｉ＝１，２，３，…のとき、ｉ×ｎ×ｍ（ｊ）＝３．６，７．２，１０．８になり、このとき、ｋ＝３，７，１０…となる。すなわち、ｋはｉ×ｎ×ｍ（ｊ）の値の小数点以下切り捨てとなっている。この小数点以下切り捨てのことを［ｉ×ｎ×ｍ（ｊ）］と書くことにすればｋ＝［ｉ×ｎ×ｍ（ｊ）］である。よって、式（３）を書き直して下記式（４）を得る。
Φ＝２π×｛ｉ×ｎ×ｍ（ｊ）−［ｉ×ｎ×ｍ（ｊ）］｝（４）
【００２５】
前述の式（４）によって、標本化周波数Ｆ₁の周期Ｔ₁で正規化された場合の標本点Ａの位置はｉ×ｎ×ｍ（ｊ）であり、標本点Ｂの位置はｋ＝［ｉ×ｎ×ｍ（ｊ）］であらわされることになる。図３は図２のＡ、Ｂ、Ｃの標本点を部分的に取り出して示したものである。図３において、標本点Ｇを標本点Ｄと標本点Ｆによって下記式（５）のように補間して補間標本値Ｙ（ｉ，ｊ）を得る。

【００２６】
前述したように、可変標本化周波数生成手段４０は、記憶占有量観測手段３９からの制御信号により可変標本化周波数Ｆ₂’（ｊ）の周期Ｔ₂’（ｊ）を読み出し手段３８の読み出し周波数、すなわち、第２の標本化周波数（未知の標本化周波数）Ｆ₂の周期Ｔ₂に近づけていき、最終的には未知の標本化周波数Ｆ₂に等しくなる。すなわち、標本化周波数の変換の観点からすれば、標本化周波数Ｆ₁と標本化周波数Ｆ₂の比を予め計測して知ることなく、標本化周波数Ｆ₁により標本化された情報が第２の標本化周波数（未知の標本化周波数）Ｆ₂で標本化された情報に変換されたことになる。
【００２７】
可変標本化周波数初期位相設定手段３６は、図１に示されたように、可変標本化周波数生成手段４０の生成する可変標本化周波数Ｆ₂’（ｊ）（周期Ｔ₂’（ｊ））の初期位相を設定するものである。
【００２８】
図４は、以上説明した本発明の標本化周波数変換装置４１の詳細な動作を示すフローチャートである。主要な部分の補足説明を以下に行うと共に、本発明の標本化周波数変換装置４１の望ましい形態についても説明する。
「Ｓ−６」先入れ先出し記憶手段３７の記憶占有率が５０％になるまで、先入れ先出し記憶手段３７からの補間標本値の読み出しを行わず待機している状態である。これは、先入れ先出し記憶手段３７への補間標本値の記憶される速度と該補間標本値の読み出される速度が平衡にいたるまでの時間、すなわち、標本値補間手段３５と、先入れ先出し記憶手段３７と、記憶占有量観測手段３９と、可変標本化周波数生成手段４０と、可変標本化周波数初期位相設定手段３６からなる離散的フィードバック制御ループの制御が収束されるまでの間の、先入れ先出し記憶手段３７から読み出し手段３８により、未知の標本化周波数Ｆ₂で読み出す補間標本値数を確保し、記憶占有量観測手段３９が先入れ先出し記憶手段３７中の補間標本値の数量を観測できるように初期設定するためである。すなわち、先入れ先出し記憶手段３７の記憶占有率は５０％を境に増減する。これは本発明の標本化周波数変換装置およびこれを具備した電子機器の望ましい形態の一つである。
【００２９】
また、本発明の標本化周波数変換装置４１の望ましい形態の一つは、未知の標本化周波数Ｆ₂と、補間標本値の先入れ先出し記憶手段３７への記憶周波数、すなわち、可変標本化周波数生成手段４０からの標本化周波数Ｆ₂’（ｊ）と、標本値補間手段３５と、先入れ先出し記憶手段３７と、記憶占有量観測手段３９と、可変標本化周波数生成手段４０と、可変標本化周波数初期位相設定手段３６からなる離散的フィードバック制御ループの制御収束に必要な時間τと、先入れ先出し記憶手段３７の記憶容量ＢＦとの間に、下記式（６）が成立するのが望ましい。
｜∫^t ₀｛Ｆ₂−Ｆ₂’（ｊ）｝ｄｔ｜≦０．５×ＢＦ（６）
但し０＜ｔ≦τ
ここで、式（６）の左辺の｜｜は絶対値を示し、｜∫^t ₀｛Ｆ₂−Ｆ₂’（ｊ）｝ｄｔ｜は前述のフィードバック制御の任意の時刻ｔに於ける、先入れ先出し記憶手段３７の補間標本値の増量または減量を示している。
【００３０】
式（６）の右辺ＢＦは先入れ先出し記憶手段３７の確保すべき記憶容量を示し、前述したように、初期状態では先入れ先出し記憶手段３７の記憶占有率が５０％に設定されることを考慮して０．５を掛けてある。、すなわち、以上のことから、先入れ先出し記憶手段３７の補間標本値の増減の最大量は、前述の離散的フィードバック制御が収束するまでの間、先入れ先出し記憶手段３７の記憶容量の半分以下でなくてはならない。本発明の標本化周波数変換装置においては、この記憶容量ＢＦが、如何なる未知の標本化周波数に対しても確保される。
【００３１】
「Ｓ−１３〜Ｓ−１８」Ｂｕｆ（ｊ）は先入れ先出し記憶手段３７中の補間標本値の数量であり、ここで、ｊとは補間標本値が先入れ先出し記憶手段３７へ記憶される周波数、すなわち、可変標本化周波数生成手段４０からの標本化周波数Ｆ₂’（ｊ）の場合と同じインデックスである。
【００３２】
すなわち、前述した一定期間Ｔ毎に現在の先入れ先出し記憶手段３７の記憶容量占有率Ｂｕｆ（ｊ）と前回の先入れ先出し記憶手段３７の記憶容量占有率Ｂｕｆ（ｊー１）の差ＤＢｕｆを測定し、ＤＢｕｆ＝０の場合は、何もせず観測を続け、ＤＢｕｆ＞０の場合は可変標本化周波数生成手段４０の可変標本化周波数Ｆ₂’（ｊ）の降下の命令をだし、ＤＢｕｆ＜０の場合は上昇の命令を生成する。
【００３３】
「Ｓ−２」フィードバック制御の始まりに際して、初期標本化周波数ｍ（０）を可変標本化周波数生成手段４０にて決め、初期位相を可変標本化周波数初期位相設定手段３６にて決定する。但し、ｍ（０）＝（標本化周波数Ｆ₁／可変標本化周波数Ｆ₂’（ｊ））である。
【００３４】
「Ｓ−３〜Ｓ−５」オーバーサンプリングフィルタ３４からの標本を、可変標本化周波数生成手段４０からの標本化周波数Ｆ₂’（ｊ）の標本点の位置で標本値補間手段３５により補間し、先入れ先出し記憶手段３７に記憶する。
【００３５】
以上によって本発明の標本化周波数変換装置４１の詳細な説明がなされた。本発明の標本化周波数変換装置およびこれを具備した電子機器の望ましい形態の一つは、以上に説明した、標本値補間手段と、読み出し手段と、記憶占有量観測手段と、可変標本化周波数生成手段と、可変標本化周波数初期位相設定手段とをソフトウェアで構成し得ることである。このように構成すれば、既存の電子機器の用いているマイクロコンピュータのソフトウェアの一部を利用することもでき、電子機器の構成規模を小型にすることができる。
【００３６】
また、標本化周波数変換装置４１はパーソナルコンピュータやセットトップボックスなどに具備して、他の装置、例えば、音声モジュールやビデオモジュール、音響機器、ビデオ機器、携帯電話などの電子機器とネットワークする場合に、これら他の装置の標本化周波数（前述の読み出し手段３８の読み出し周波数、すなわち第２の標本化周波数Ｆ₂に相当する）がたとえ未知であったとしても、標本化周波数変換を行うことができる。
【００３７】
【発明の効果】
標本化周波数の違う２つの装置間にはいり、標本化周波数の変換を行い、一方の装置より他方の装置へ情報を伝達する場合、他方の装置の標本化周波数を予め計測して知ることなく、他方の装置の標本化周波数へ標本化周波数を変換して情報を伝達することが可能となった。
【図面の簡単な説明】
【図１】本発明の標本化周波数変換装置の概略構成を示すブロック図。
【図２】オーバーサンプリングフィルタの標本化周波数と標本値補間手段の標本化周波数の関係を示す略線図。
【図３】図２の部分を拡大し、正規化を行い、標本値補間手段の動作を示す略線図。
【図４】本発明の標本化周波数変換装置の詳細な動作手続きを示すフローチャート図。
【図５】従来の標本化周波数変換装置の一例の概略構成を示すブロック図。
【符号の説明】
１，９，３０，…標本化手段、５，８…計数手段、６…周波数可変手段、７…比較手段、４，３４…オーバーサンプリングフィルタ、２３…ＰＬＬ（位相同期制御ループ）、１９…第１の装置、２０…第２の装置、３５…標本値補間手段、３６…可変標本化周波数初期位相設定手段、３７…先入れ先出し記憶手段、３８…読み出し手段、３９…記憶占有量観測手段、４０…可変標本化周波数生成手段、４１…標本化周波数変換装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sampling frequency converter, and more particularly to a sampling frequency converter by automatic control for converting a sampling frequency.
[0002]
[Prior art]
FIG. 5 is a block diagram showing a schematic configuration of a conventional sampling frequency converter. The information becomes a signal sampled by the sampling means 1 at the sampling frequency F ₁ . The signal is input to the first device 19, synchronized with the sampling frequency F ₁ , and resampled in the oversampling filter 4 with a sampling frequency n × F _{1 which} is n times F ₁ (n is an integer). The Further, after the folding signal is removed as necessary, it is input to the second device 20. The input signal becomes information sampled at the sampling frequency F ₂ in the sampling means 9. Depending on the frequency ratio between the sampling frequency F ₁ and the sampling frequency F ₂ , a sample value interpolation unit for interpolating the sample value may be provided before the sampling unit 9 (not shown).
[0003]
On the other hand, there is a relationship of n × F ₁ = m × F ₂ between the sampling frequency F ₁ and the sampling frequency F ₂ (n and m are integers). The sampling frequency nF ₁ is multiplied by (m / n) by the counting means 8 and becomes equal to the sampling frequency F ₂ . The output of the counting means 8 is phase-compared with the sampling frequency F ₂ of the second device 20 in the comparison means 7. The output frequency of the frequency variable means 6 is controlled by the output of the comparison means 7. As a result, the phase of the sampling frequency F ₂ inherent in the second device 20 and the phase of the sampling frequency F ₁ inherent in the first device are synchronized.
[0004]
As described above, it has been explained that the information sampled at the sampling frequency F ₁ is converted into the sampling frequency F ₂ . The feedback control loop constituted by the frequency variable means 6, the counting means 8, and the comparison means 7 is a so-called PLL (phase-locked control loop, hereinafter referred to as PLL).
[0005]
The first device 19 described above is, for example, a personal computer or a set-top box, and the second device 20 is, for example, an audio module or a video module used in phase synchronization with the first device 19. Electronic devices such as electronic devices, audio equipment, and video equipment. In recent years, as personal computers, set-top boxes, audio equipment, video equipment, mobile phones, etc. are used in networks, there is a need for a sampling frequency converter that can easily perform sampling frequency conversion while synchronizing the phase. It has been.
[0006]
[Problems to be solved by the invention]
The conventional sampling frequency converter has the following problems. That is, since the PLL 23 needs to determine the above-mentioned (m / n) in the counting means 8, it is necessary to measure and know the relationship between the sampling frequency F ₁ and the sampling frequency F ₂ in advance. That is, unless both the sampling frequency F ₂ and the sampling frequency F ₁ are known, the phase synchronization between the first device 19 and the second device 20 cannot be achieved and the sampling frequency cannot be converted. was there.
[0007]
Further, in the conventional sampling frequency converter, the PLL 23 is configured by hardware in almost all cases. For this reason, a specific PLL is provided only between a specific device and another specific device. There was no degree of freedom. In addition, there is a problem in that a device having a built-in PLL constituted by these hardware has a larger configuration size by the amount of the PLL.
[0008]
The present invention has been made in view of the above points, and it is not necessary to previously measure and know the ratio of the sampling frequency F ₁ and the sampling frequency F ₂ , and can be configured by software, and can be configured between any devices. It is an object of the present invention to provide a sampling frequency converter capable of performing sampling frequency conversion in phase with each other and an electronic apparatus including the sampling frequency converter.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problem, in the sampling frequency conversion device of the present invention and the electronic apparatus including the sampling frequency converter, information sampled at the first sampling frequency is sampled at an unknown sampling frequency. A sampling frequency conversion device for converting the information into the sampled information, wherein the sampled value interpolation means calculates the interpolated sample value from the information sampled at the first sampling frequency, and samples at the variable sampling frequency; First-in first-out storage means for storing interpolated sample values at a variable sampling frequency, and interpolated sample values stored in the first-in first-out storage means are read at an unknown sampling frequency, and storage of the read interpolated sample values is first-in first-out. The variable sampling cycle is controlled by the reading means to be deleted from the storage means, the storage occupancy observation means for observing the quantity of interpolated sample values in the first-in first-out storage means, and the storage occupancy observation means. Characterized by comprising a variable sampling frequency generation means for generating a number, a variable sampling frequency initial phase setting means for setting an initial phase of the variable sampling frequency.
[0010]
In addition, preferred embodiments of the sampling frequency converter of the present invention and the electronic apparatus including the sampling frequency converter are as follows.
[0011]
The sample value interpolating means, the reading means, the storage occupation amount observing means, the variable sampling frequency generating means, and the variable sampling frequency initial phase setting means can be configured by software.
[0012]
At the start of sampling frequency conversion, until the ratio of the number of interpolated sample values occupying the storage capacity of the first-in first-out storage means (hereinafter referred to as storage occupancy) reaches 50%, the read-out means stores the interpolated sample values from the first-in first-out storage means. Is not read out.
[0013]
Control of a discrete feedback control loop composed of sample value interpolation means, first-in first-out storage means, read-out means, storage occupancy observation means, variable sampling frequency generation means, and variable sampling frequency initial phase setting means Time τ required for convergence, F ₂ ′ (j) representing a variable sampling frequency in an arbitrary j-th discrete feedback control generated by the variable sampling frequency generating means, an unknown sampling frequency F ₂ , between the storage capacity of BF-first-out memory means ^{_{_{| ∫ t 0 {F 2 -F}}} 2 '(j)} dt | ≦ 0.5 × BF, ( where, 0 <t ≦ τ) so as to relationship is established In addition, the storage capacity BF of the first-in first-out storage means can be secured.
[0014]
The operation of the above means will be described below.
The first-in first-out storage means and the storage occupancy observation means described above are the variable samples when the speed at which the sample value from the sample value interpolation means is stored in the first-in first-out storage means becomes equal to the reading speed from the first-in first-out storage means by the reading means. The variable sampling frequency F ₂ ′ (j) generated by the sampling frequency generation means is equal to the unknown sampling frequency F ₂ that is the reading speed of the reading means.
[0015]
The sample value interpolating means, the storage occupation amount observing means, the variable sampling frequency generating means, and the variable sampling frequency initial phase setting means can be configured by software using a part of a control program of an electronic device using a microcomputer. .
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The present invention can be applied to a sampling frequency conversion device that converts information sampled at a first sampling frequency into information sampled at a second sampling frequency, and an electronic apparatus equipped with the sampling frequency conversion device. it can. The second sampling frequency may be unknown. FIG. 1 is a block diagram showing a schematic configuration of a sampling frequency converter 41 of the present invention. Information is sampled at sampling frequencies F ₁ by sampling means 30, the (n is an integer) sampling frequency n × F ₁ is an integer multiple of the sampling frequencies F ₁ further by the oversampling filter 34 is sampled at . Further, the folding signal is removed as necessary.
[0017]
As described above, the cutoff frequency of the oversampling filter 34 is the information sampled at the sampling frequency F ₁ when the Nyquist condition is not satisfied between the sampling frequency F ₁ and the unknown sampling frequency F _2. Must be set to prevent aliasing signals that result from direct sampling at an unknown sampling frequency F ₂ .
[0018]
The output of the oversampling filter 34 is input to a sample value interpolation unit 35 described later. The output of the sample value interpolation means 35 is stored in the first-in first-out storage means 37. The first-in first-out storage unit 37 is a so-called FIFO, and is a storage unit from which the interpolated sample value stored first is read out first. The stored interpolated sample values are read from the first-in first-out storage unit 37 by the reading unit 38 at the second sampling frequency (unknown sampling frequency) F ₂ . The reading unit 38 reads the interpolation sample value and deletes the stored interpolation sample value.
[0019]
When the quantity of interpolated sample values in the first-in first-out storage unit 37 is observed after a certain period T and increases, the storage occupancy amount observation unit 39 increases the storage speed from the sample value interpolation unit 35 to the first-in first-out storage unit 37. If it is determined that the reading speed from the first-in / first-out storage unit 37 is faster than the reading speed from the first-in / first-out storage unit 37, the storage speed from the sample value interpolation unit 35 to the first-in / first-out storage unit 37 is determined to be slower than the reading speed. .
[0020]
The storage occupancy observation means 39 controls the variable sampling frequency generation means 40 according to the relationship between the storage speed from the sample value interpolation means 35 to the first-in first-out storage means 37 and the read-out speed from the first-in first-out storage means 37. The variable sampling frequency F ₂ ′ (j) of the value interpolation means 35 is controlled. As a result, the speed for storing the interpolated sample values from the sample value interpolating means 35 to the first-in first-out memory means 37 is equal to the reading speed by the reading means 38. That is, the variable sampling frequency F ₂ ′ (j) generated by the variable sampling frequency generation means 40 is equal to the second sampling frequency (unknown sampling frequency) F ₂ that determines the reading speed.
[0021]
Here, j is an integer, and the above-described sample value interpolation means, first-in first-out storage means, read-out means, storage occupancy observation means, variable sampling frequency generation means, variable sampling frequency initial phase setting means, The variable sampling frequency F ₂ ′ (j) is a variable sampling frequency in the jth discrete feedback.
[0022]
Next, the operation of the sample value interpolation means 35 will be described. FIG. 2 is a diagram for explaining the operation of sampling the output sample value from the oversampling filter 34 with the sampling frequency from the variable sampling frequency generation means 40 and interpolating using the sample value interpolation means 35.
[0023]
In FIG. 2, the period T ₀ is the period of the sampling frequency of the oversampling filter 34, and T ₀ = 1 / (sampling frequency n × F ₁ ). The period T ₂ ′ (j) is the period of the variable sampling frequency F ₂ ′ (j) from the variable sampling frequency generation means 40. The i-th sample point position i × T ₂ ′ (j) (point A) is located between arbitrary positions k × T ₀ (point B) and (k + 1) × T ₀ (point C) of the oversampling sample point. Let's enter. However, i and k are arbitrary integers and have a relationship described later. In this case, when the phase of the C point with the oversampling sampling period T ₀ and the B point as a reference is obtained, the following equation (1) is obtained.
[0024]
2π × {(i × T ₂ ′ (j) −k × T ₀ ) / T ₀ } (1)
However, i × T ₂ ′ (j)> k × T ₀
Next, assuming that the period of the sampling frequency F ₁ of the sampling means 30 is T ₁ , T ₁ = n × T ₀ , and therefore, rewriting equation (1) using this makes equation (2) below. .
Φ = 2π × {i × n × (T ₂ ′ (j) / T ₁ ) −k} (2)
Here, assuming that (T ₂ ′ (j) / T ₁ ) = m (j), the following expression (3) is established.
Φ = 2π × {i × n × m (j) −k} (3)
Next, i and k have the following relationship. For example, if m (j) = T ₂ ′ (j) / T ₁ = 1.2 and n = 3, when i = 1, 2, 3,..., I × n × m (j) = 3.6, 7.2, 10.8, where k = 3, 7, 10,... That is, k is rounded down after the decimal point of the value of i × n × m (j). If this fractional part is written as [i × n × m (j)], k = [i × n × m (j)]. Therefore, the following formula (4) is obtained by rewriting the formula (3).
Φ = 2π × {i × n × m (j) − [i × n × m (j)]} (4)
[0025]
According to the above equation (4), the position of the sample point A when normalized with the period T ₁ of the sampling frequency F ₁ is i × n × m (j), and the position of the sample point B is k = [ i × n × m (j)]. FIG. 3 partially shows sample points A, B, and C of FIG. In FIG. 3, the sample point G is interpolated by the sample point D and the sample point F as shown in the following equation (5) to obtain an interpolated sample value Y (i, j).

[0026]
As described above, the variable sampling frequency generation means 40 reads the period T ₂ ′ (j) of the variable sampling frequency F ₂ ′ (j) by the control signal from the storage occupancy observation means 39 and the reading frequency of the reading means 38. That is, it approaches the period T ₂ of the _second sampling frequency (unknown sampling frequency) F ₂ and finally becomes equal to the unknown sampling frequency F ₂ . That is, from the viewpoint of sampling frequency conversion, the information sampled at the sampling frequency F ₁ is the second information without measuring and knowing the ratio of the sampling frequency F ₁ and the sampling frequency F ₂ in advance. It will have been converted into the sampling frequency the sampled information (unknown sampling frequency) F _2.
[0027]
As shown in FIG. 1, the variable sampling frequency initial phase setting means 36 has the variable sampling frequency F ₂ ′ (j) (period T ₂ ′ (j)) generated by the variable sampling frequency generation means 40. The initial phase is set.
[0028]
FIG. 4 is a flowchart showing the detailed operation of the sampling frequency converter 41 of the present invention described above. A supplementary explanation of the main part will be given below, and a desirable mode of the sampling frequency converter 41 of the present invention will also be explained.
“S-6” It is in a standby state without reading the interpolated sample values from the first-in first-out storage unit 37 until the storage occupancy of the first-in first-out storage unit 37 reaches 50%. This is the time until the speed at which the interpolated sample values are stored in the first-in first-out storage means 37 and the speed at which the interpolated sample values are read out, that is, the sample value interpolation means 35, the first-in first-out storage means 37, and the storage Reading means from the first-in first-out storage means 37 until the control of the discrete feedback control loop composed of the occupation amount observation means 39, the variable sampling frequency generation means 40, and the variable sampling frequency initial phase setting means 36 is converged. This is because the number of interpolated sample values to be read at an unknown sampling frequency F ₂ is secured by 38 and the memory occupancy observation means 39 is initialized so that the quantity of interpolated sample values in the first-in first-out memory means 37 can be observed. In other words, the storage occupancy rate of the first-in first-out storage unit 37 increases or decreases at 50%. This is one of the desirable forms of the sampling frequency converter of the present invention and an electronic apparatus equipped with the same.
[0029]
One of the desirable forms of the sampling frequency converter 41 of the present invention is that the unknown sampling frequency F ₂ and the storage frequency of the interpolated sample value in the first-in first-out storage means 37, that is, the variable sampling frequency generation means 40. Sampling frequency F ₂ '(j), sample value interpolation means 35, first-in first-out storage means 37, storage occupancy observation means 39, variable sampling frequency generation means 40, and variable sampling frequency initial phase setting. It is desirable that the following expression (6) is established between the time τ required for the control convergence of the discrete feedback control loop composed of the means 36 and the storage capacity BF of the first-in first-out storage means 37.
| ∫ ^t ₀ {F ₂ −F ₂ ′ (j)} dt | ≦ 0.5 × BF (6)
However, 0 <t ≦ τ
Here, the left side of the equation (6) | | denotes the absolute ^{_{_{value, | ∫ t 0 {F 2}}} -F 2 '(j)} dt | is in at any time t of the aforementioned feedback control, first-in-first-out The increase or decrease of the interpolation sample value of the storage means 37 is shown.
[0030]
The right side BF of equation (6) indicates the storage capacity to be secured in the first-in first-out storage unit 37. As described above, the storage occupancy of the first-in first-out storage unit 37 is set to 50% in the initial state. .5 is multiplied. That is, from the above, the maximum amount of increase / decrease of the interpolated sample value of the first-in first-out storage unit 37 must be less than half of the storage capacity of the first-in first-out storage unit 37 until the above-described discrete feedback control is converged. Don't be. In the sampling frequency converter of the present invention, this storage capacity BF is ensured for any unknown sampling frequency.
[0031]
“S-13 to S-18” Buf (j) is the quantity of the interpolated sample values in the first-in first-out storage unit 37, where j is the frequency at which the interpolated sample values are stored in the first-in first-out storage unit 37, ie, The index is the same as that of the sampling frequency F ₂ ′ (j) from the variable sampling frequency generation means 40.
[0032]
That is, the difference DBuf between the current storage capacity occupancy rate Buf (j) of the first-in first-out storage means 37 and the previous storage capacity occupancy ratio Buf (j−1) of the first-in first-out storage means 37 is measured every fixed period T described above, and DBuf. If = 0, the observation is continued without doing anything. If DBuf> 0, the variable sampling frequency generation means 40 issues a command to drop the variable sampling frequency F ₂ ′ (j). If DBuf <0, Generate a rising command.
[0033]
At the beginning of “S-2” feedback control, the initial sampling frequency m (0) is determined by the variable sampling frequency generation means 40 and the initial phase is determined by the variable sampling frequency initial phase setting means 36. However, m (0) = (sampling frequency F ₁ / variable sampling frequency F ₂ ′ (j)).
[0034]
The sample from the “S-3 to S-5” oversampling filter 34 is interpolated by the sample value interpolation unit 35 at the position of the sample point of the sampling frequency F ₂ ′ (j) from the variable sampling frequency generation unit 40. The first-in first-out storage means 37 stores the data.
[0035]
As described above, the sampling frequency conversion device 41 of the present invention has been described in detail. One of the desirable embodiments of the sampling frequency converter of the present invention and the electronic apparatus equipped with the sampling frequency converter is the sample value interpolating means, the reading means, the storage occupation amount observing means, and the variable sampling frequency generation described above. The means and the variable sampling frequency initial phase setting means can be configured by software. With this configuration, it is possible to use a part of microcomputer software used by an existing electronic device, and to reduce the configuration scale of the electronic device.
[0036]
Further, the sampling frequency converter 41 is provided in a personal computer, a set-top box, etc., and is networked with other devices, for example, electronic devices such as audio modules, video modules, audio equipment, video equipment, and mobile phones. Even if the sampling frequency of these other apparatuses (corresponding to the readout frequency of the aforementioned readout means 38, ie, the second sampling frequency F ₂ ) is unknown, the sampling frequency conversion can be performed. .
[0037]
【The invention's effect】
When entering between two devices with different sampling frequencies, converting the sampling frequency, and transmitting information from one device to the other device, without knowing by measuring the sampling frequency of the other device in advance, It has become possible to transfer information by converting the sampling frequency to the sampling frequency of the other device.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of a sampling frequency converter of the present invention.
FIG. 2 is a schematic diagram showing a relationship between a sampling frequency of an oversampling filter and a sampling frequency of a sample value interpolation unit.
FIG. 3 is a schematic diagram illustrating the operation of a sample value interpolation unit by enlarging the part of FIG. 2 and performing normalization;
FIG. 4 is a flowchart showing a detailed operation procedure of the sampling frequency converter of the present invention.
FIG. 5 is a block diagram showing a schematic configuration of an example of a conventional sampling frequency converter.
[Explanation of symbols]
1, 9, 30,... Sampling means, 5, 8 ... Counting means, 6 ... Frequency variable means, 7 ... Comparison means, 4, 34 ... Oversampling filter, 23 ... PLL (Phase-locked loop), 19 ... No. 1 ... 20 ... second device 35 ... sample value interpolation means 36 ... variable sampling frequency initial phase setting means 37 ... first-in first-out storage means 38 ... reading means 39 ... memory occupancy observation means 40 ... Variable sampling frequency generation means, 41... Sampling frequency conversion device

Claims

第１の標本化周波数で標本化された情報を、未知の標本化周波数で標本化された情報に変換する標本化周波数変換装置であって、
前記第１の標本化周波数で標本化された情報より、補間標本値を算出して、可変標本化周波数で標本化する標本値補間手段と、
前記補間標本値を前記可変標本化周波数で記憶するための先入れ先出し記憶手段と、
該先入れ先出し記憶手段に記憶された該補間標本値を、前記未知の標本化周波数で読み出し、且つ読み出された該補間標本値の記憶を前記先入れ先出し記憶手段中より削除する読み出し手段と、
前記先入れ先出し記憶手段中の前記補間標本値の数量を観測する記憶占有量観測手段と、
該記憶占有量観測手段の制御により、前記可変標本化周波数を生成する可変標本化周波数生成手段と、
前記可変標本化周波数の初期位相を設定するための可変標本化周波数初期位相設定手段とを具備すること
を特徴とする標本化周波数変換装置。A sampling frequency converter for converting information sampled at a first sampling frequency into information sampled at an unknown sampling frequency,
Sample value interpolation means for calculating an interpolated sample value from information sampled at the first sampling frequency and sampling at a variable sampling frequency;
First-in first-out storage means for storing the interpolated sample values at the variable sampling frequency;
Reading means for reading out the interpolated sample value stored in the first-in first-out storage means at the unknown sampling frequency, and deleting the read out interpolated sample value from the first-in first-out storage means;
Storage occupancy observation means for observing the quantity of the interpolated sample values in the first-in first-out storage means;
Variable sampling frequency generation means for generating the variable sampling frequency under the control of the storage occupancy observation means;
A sampling frequency converter comprising variable sampling frequency initial phase setting means for setting an initial phase of the variable sampling frequency.

前記標本値補間手段と、前記読み出し手段と、前記記憶占有量観測手段と、前記可変標本化周波数生成手段と、前記可変標本化周波数初期位相設定手段とをソフトウェアで構成したこと
を特徴とする請求項１に記載の標本化周波数変換装置。The sample value interpolating means, the reading means, the storage occupation amount observing means, the variable sampling frequency generating means, and the variable sampling frequency initial phase setting means are configured by software. Item 2. The sampling frequency converter according to Item 1.

標本化周波数変換を開始直後は、前記先入れ先出し記憶手段の前記補間標本値の数量が該先入れ先出し記憶手段の記憶容量に占める割合が５０％に達するまでは、前記読み出し手段により該先入れ先出し記憶手段から該補間標本値を読み出さないこと
を特徴とする請求項１に記載の標本化周波数変換装置。Immediately after the sampling frequency conversion is started, until the amount of the interpolated sample value of the first-in first-out storage means occupies 50% of the storage capacity of the first-in first-out storage means, the read-out means removes the interpolation from the first-in first-out storage means. The sampling frequency converter according to claim 1, wherein the sampling value is not read out.

前記標本値補間手段と、前記先入れ先出し記憶手段と、前記読み出し手段と、前記記憶占有量観測手段と、前記可変標本化周波数生成手段と、前記可変標本化周波数初期位相設定手段とで構成される離散的フィードバック制御ループの制御収束に要する時間τと、前記可変標本化周波数生成手段により生成された任意のｊ番目の離散的フィードバック制御における前記可変標本化周波数を表すＦ₂’（ｊ）と、前記未知の標本化周波数Ｆ₂と、前記先入れ先出し記憶手段の記憶容量ＢＦが、｜∫^t ₀｛Ｆ₂−Ｆ₂’（ｊ）｝ｄｔ｜≦０．５×ＢＦ、（但し、０＜ｔ≦τ）なる関係になるように、前記先入れ先出し記憶手段の記憶容量ＢＦを確保し得ること
を特徴とする請求項１に記載の標本化周波数変換装置。A discrete unit composed of the sample value interpolation means, the first-in first-out storage means, the reading means, the storage occupancy observation means, the variable sampling frequency generation means, and the variable sampling frequency initial phase setting means. Time τ required for the control convergence of the dynamic feedback control loop, F ₂ ′ (j) representing the variable sampling frequency in the arbitrary j-th discrete feedback control generated by the variable sampling frequency generation means, an unknown sampling frequency F _2, the storage capacity of BF said first-in first-out memory ^{_{_{means, | ∫ t 0 {F 2}}} -F 2 '(j)} dt | ≦ 0.5 × BF, ( where, 0 <t ≦ 2. The sampling frequency converter according to claim 1, wherein the storage capacity BF of the first-in first-out storage means can be secured so as to satisfy the relationship τ).

請求項１に記載の標本化周波数変換装置を具備すること
を特徴とする電子機器。An electronic apparatus comprising the sampling frequency converter according to claim 1.