JP3920672B2 - 封止枠部材及び封止枠部材用のシリコーンエラストマーシート - Google Patents

封止枠部材及び封止枠部材用のシリコーンエラストマーシート Download PDF

Info

Publication number
JP3920672B2
JP3920672B2 JP2002072241A JP2002072241A JP3920672B2 JP 3920672 B2 JP3920672 B2 JP 3920672B2 JP 2002072241 A JP2002072241 A JP 2002072241A JP 2002072241 A JP2002072241 A JP 2002072241A JP 3920672 B2 JP3920672 B2 JP 3920672B2
Authority
JP
Japan
Prior art keywords
layer
frame member
sealing frame
sealing
silicone elastomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002072241A
Other languages
English (en)
Other versions
JP2003273292A (ja
Inventor
博文 飯田
武幸 恒川
宗由 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Original Assignee
Mitsubishi Plastics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc filed Critical Mitsubishi Plastics Inc
Priority to JP2002072241A priority Critical patent/JP3920672B2/ja
Publication of JP2003273292A publication Critical patent/JP2003273292A/ja
Application granted granted Critical
Publication of JP3920672B2 publication Critical patent/JP3920672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップ封止用の封止枠部材及びシリコーンエラストマーシートに係り、詳しくは半導体チップを液状樹脂を硬化させて封止する際に、半導体チップの周囲を取り囲むように配置する封止枠部材及び該封止枠部材用のシリコーンエラストマーシートに関するものである。
【0002】
【従来の技術】
現在の電子部品の大半は半導体チップの形で集積化されている。この半導体チップは樹脂で封止されており、その封止形態にはBGA(ボール・グリッド・アレイ)、CSP(チップサイズ・パッケージ)、QFP、PLCC(プラスチック・リード・チップ・キャリヤ)等が、また、COB(チップオンボード)、TAB、フリップチップ、LCDモジュール及びLEDモジュール等がある。
【0003】
半導体チップを封止する工程は、半導体チップの目的、形状等に応じてスクリーン印刷を用いて液状封止樹脂を印刷して封止する方法や金型を用いて液状封止樹脂を射出成形する方法、所定量の液状封止樹脂を吐出してポッティング方法により封止を行う方法等がとられる。また、金型を使用しない場合の液状封止樹脂の封止に関しては、半導体チップの周囲を囲むように塗布する高粘度樹脂と、高粘度樹脂塗布後にその内側に流し込んで半導体そのものを封止する低粘度樹脂との2種類の粘度の異なる樹脂を用いる場合が多い。また、この工程には、液状封止樹脂を硬化させる工程も含まれていおり、通常は封止後の半導体チップを所定時間加熱させて硬化させる。
【0004】
特開平5−144858号公報には、封止枠を使用して樹脂封止を行った後、必要に応じて封止枠を取り外す封止方法が開示されている。この封止方法では、図6に示すように、成型されたゲル状の封止枠31を、プリント基板32上に実装した半導体チップ33を囲むように、かつプリント基板32に密着するようにプリント基板32に搭載する。そして、該封止枠31内に液状の封止樹脂34を流し込み、該封止樹脂34を硬化させる。封止枠31は硬化剤を含有したゾル状のシリコンゴムを成型用金型に流し込んで或る時間が経過した後、該シリコンゴムが硬化することによりゲル状に形成されたものである。
【0005】
【発明が解決しようとする課題】
ところが、高粘度樹脂及び低粘度樹脂の2種類の粘度の異なる樹脂を用いる方法は、樹脂の塗布工程が2工程となるため生産効率が悪く、また、封止枠の役割となる高粘度樹脂自体も封止材の一部となるため、小面積部の封止には適さないという問題があった。
【0006】
一方、特開平5−144858号公報に開示された方法では、封止樹脂34の硬化後に封止枠31を取り外すことにより、小面積部においても半導体チップ33を封止できる。しかし、特開平5−144858号公報に開示された封止枠31は、硬化剤を含有したゾル状のシリコンゴムを成型用金型に流し込んで形成するため、製造に手間が掛かる。また、封止枠31全体が同じ物性のゲル状のシリコンゴムで形成されているため、封止枠31のプリント基板32に対する密着性を高めると、封止枠31の形状保持機能が低くなり、プリント基板32に貼付する際に封止樹脂34の形状を精度良く形成することができないという問題もある。
【0007】
本発明は前記の問題点に鑑みてなされたものである。そして、第1の目的は所定形状の封止枠部材を基板に貼付し、液状封止樹脂をその枠内に流し込んで半導体チップを封止し、封止樹脂の硬化後に封止枠部材を基板から剥がす封止方法に好適で、小面積部においても精度良く半導体チップを封止でき、効率よく製造可能な封止枠部材を提供することにある。また、第2の目的は前記封止枠部材を打ち抜き加工により簡単に精度良く製造することができる封止枠部材用のシリコーンエラストマーシートを提供することにある。
【0008】
【課題を解決するための手段】
前記第1の目的を達成するため、請求項1に記載の発明は、半導体チップを樹脂封止する工程で、半導体チップを取り囲むようにして基板上に貼り付けて使用される封止枠部材であって、前記基板に接する第1層と、該第1層上に積層された第2層との2層構成に形成され、第1層は基板に対する密着性を確保できる物性を備え、第2層は封止枠部材の形状保持の役割を果たす物性を備えている。
【0009】
この発明の封止枠部材は、基板に接する第1層により基板に対する密着性が確保され、その上に積層された第2層により封止枠部材の形状保持がなされる。従って、精度良く半導体チップを封止でき、封止樹脂の硬化後、基板上に糊を残すことなく剥がすことができる。
【0010】
より具体的には、請求項に記載の発明は、半導体チップを樹脂封止する工程で、半導体チップを取り囲むようにして基板上に貼り付けて使用される封止枠部材であって、前記基板に接する第1層と、該第1層上に積層された第2層との2層のシリコーンエラストマー層により構成され、第1層及び第2層が下記の条件を満たす。第1層:動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×104Pa〜5.0×105Paの範囲にある。第2層:動的粘弾性測定により、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が3.0×106Pa〜2.0×107Paの範囲にある。
【0011】
この発明の封止枠部材は、シリコーンエラストマーで形成されて、基板に接する第1層が基板に対する密着性を確保できる物性を備え、その上に積層された第2層が封止枠部材の形状保持の役割を果たす物性を備える。また、封止枠部材を前記第1層及び第2層の物性を備えた2層構成のシリコーンエラストマーシートの打ち抜き加工によって容易に製造することができる。
【0012】
請求項に記載の発明は、請求項に記載の発明において、前記第1層の厚みを30μm〜200μmとした。この発明では、基板に対する充分な密着性の確保や、打ち抜き加工等の加工で所定の寸法精度を出すのが容易となる。
【0013】
第2の目的を達成するため、請求項に記載の封止枠部材用のシリコーンエラストマーシートの発明は、動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×104Pa〜5.0×105Paの範囲にあるシリコーンエラストマー層によりシート状に形成された第1層と、該第1層上に積層されるとともに、動的粘弾性測定により、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が3.0×106Pa〜2.0×107Paの範囲にあるシリコーンエラストマー層によりシート状に形成された第2層とからなる。
【0014】
この発明のシリコーンエラストマーシートは、打ち抜き加工で所望の形状の封止枠部材を寸法精度良く形成することができる。
請求項に記載の発明は、請求項に記載の封止枠部材用のシリコーンエラストマーシートの発明において、前記第1層の厚みを30μm〜200μmとした。この発明では、打ち抜き加工等の加工で所定の寸法精度を出すのが容易となる。
【0015】
【発明の実施の形態】
(第1の実施形態)
以下、本発明を具体化した一実施の形態を図1〜図3に従って説明する。
【0016】
図1(a)は封止枠部材の模式斜視図を示し、図1(b)は封止枠部材の形成に使用するシリコーンエラストマーシートの部分模式正面図である。図2は半導体チップを封止した状態の模式断面図、図3は半導体チップの封止位置に封止枠部材を配置した状態の模式平面図である。
【0017】
図1(a)に示すように、封止枠部材11は四角枠状に形成され、図2に示すように、半導体チップ12を実装した基板としてのプリント配線板13に接するように配置される第1層11aと、第1層11a上に積層された第2層11bとの2層のシリコーンエラストマー層により構成されている。
【0018】
封止枠部材11は図1(b)に示すように、シリコーンエラストマー層によりシート状に構成された第1層14aと、該第1層14a上に積層されたシリコーンエラストマー層により構成された第2層14bとからなるシリコーンエラストマーシート14の打ち抜き加工により形成される。
【0019】
本発明の封止枠部材11を構成するシリコーンエラストマーは、第1層11a及び第2層11bとも次式で表されるシロキサン骨格を有するポリオルガノシロキサンを架橋することにより得られるエラストマーである。
【0020】
【化1】
Figure 0003920672
Rの全てがメチル基であるポリジメチルシロキサンをはじめ、メチル基の一部が他のアルキル基、ビニル基、フェニル基、フルオロアルキル基等の一種あるいはそれ以上と置換された各種のポリオルガノシロキサンを単独で用いても、あるいは二種類以上ブレンドして用いてもよい。
【0021】
本発明で適用できる架橋方法としては特に限定されるものではなく、従来より公知の方法が適用できる。例えば、ポリオルガノシロキサンのメチル基あるいはビニル基をラジカル反応で架橋する方法、シラノール末端ポリオルガノシロキサンと加水分解可能な官能基を有するシラン化合物との縮合反応で架橋させる方法、ビニル基へのヒドロシリル基の付加反応で架橋する方法等が挙げられる。
【0022】
さらに、本発明のシリコーンエラストマーには、シリコーンエラストマー組成物に従来添加することが知られている添加剤を本発明の物性を損なわない範囲で添加してもよい。これら添加剤として、ヒュームドシリカ、沈降性シリカ、石英粉等の酸化ケイ素の他、ケイソウ土、炭酸カルシウム、カーボンブラック、アルミナ、酸化マグネシウム、酸化亜鉛、窒化ホウ素、酸化鉄等が挙げられる。
【0023】
第1層11aのシリコーンエラストマーの物性は、動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×104Pa〜5.0×105Paの範囲にあることが重要である。さらに液状樹脂を加熱硬化させる工程で150℃程度まで温度が上昇する可能性があるので、この温度範囲まで動的粘弾性の性質が本発明の範囲にあることが望ましい。
【0024】
前記弾性率(G’)が低すぎると、シリコーンエラストマーが軟らかすぎて打ち抜き加工時に変形を起こし易かったり、プリント配線板13に貼付するときに変形し過ぎてしまって、所定の形状に封止できない。反対に前記弾性率(G’)が高すぎるとシリコーンエラストマーが硬すぎて、プリント配線板13との密着力が充分でなく、液状の封止樹脂がプリント配線板13と封止枠部材11の間から漏れてしまう。
【0025】
第2層11bのシリコーンエラストマーの物性は、動的粘弾性測定により、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が3.0×106Pa〜2.0×107Paの範囲にあることが重要である。また、前記の理由により、約150℃程度まで動的粘弾性の性質が前記範囲にあることが望ましい。
【0026】
前記弾性率(E’)が低すぎると、シリコーンエラストマーが軟らかすぎて基板に封止枠部材11を貼付する時に、封止枠部材11に伸びが生じて、所定の位置に貼付することができず、封止樹脂の形状も精度がでない。反対に前記弾性率(E’)が高すぎると第1層11aのシリコーンエラストマーとの硬さの差が大きすぎて、打ち抜き加工等の加工で寸法精度が出ない等の不具合が生じる。
【0027】
上述の通り、第1層11aはプリント配線板13に密着する役割を果たし、第2層11bは形状保持の役割を果たす。
前記のような動的粘弾性の性質を持つシリコーンエラストマーシート14を得るための方法について以下に説明する。弾性率(G’),(E’)についてはポリオルガノシロキサンの種類、分子量、補強性フィラー等シリコーンエラストマーの組成と架橋度を適当に調整することによって目的の弾性率(G’),(E’)にすることが可能である。また、複数の市販のシリコーンコンパウンドをブレンドすることによっても可能である。
【0028】
第1層14aと第2層14bとの接着は、第1層14a及び第2層14bのシリコーンエラストマーが未架橋状態で両層14a,14bを積層し、加硫接着させるのが一般的であるが、この方法に限定されるものではない。
【0029】
第1層11a,14aの厚みは30μm〜200μmの範囲にあるものが好適である。厚さが薄すぎると、プリント配線板13に貼付する時に必要な変形量が得られず、プリント配線板13への充分な密着性が得られない。また、厚さが厚すぎると、打ち抜き加工等の加工で収容邸の寸法精度を出すのが困難である。
【0030】
前記のように構成された封止枠部材11を使用した封止方法を説明する。図2及び図3に示すように、封止枠部材11は、プリント配線板13上に形成された半導体チップ搭載電極15上にダイボンド材15aを介して接着され、ボンディングワイヤ16によりリード電極17に接続された状態の半導体チップ12を囲むように、プリント配線板13上に貼り付けられる。封止枠部材11はプリント配線板13の上面の周囲に設けられた絶縁材13a上に密着状態で貼付される。第1層11aは、動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×104Pa〜5.0×105Paの範囲にあるため、自身の密着力によりプリント配線板13に対して隙間無く貼付される。次に硬化前の液状の封止樹脂18が封止枠部材11内に流し込まれ、その後、加熱されて封止樹脂18が硬化された後、封止枠部材11がプリント配線板13上から剥がされて半導体チップ12の封止が完了する。
【0031】
(実施例)
以下、実施例及び比較例によりさらに詳しく説明するが、本発明はこれらに限定されるものではない。
【0032】
実施例1
厚み100μm、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が8.3×104Paの第1層14aと、厚み450μm、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が8.0×106Paの第2層14bとからなるシリコーンエラストマーシート14を作製した。このシリコーンエラストマーシート14から、封止面積が5mm×5mmとなるように打ち抜き加工して封止枠部材11を得た。
【0033】
次いでその封止枠部材11を図2に示すように半導体チップ12を取り囲むようにプリント配線板13上に貼り付け、封止枠部材11内に液状のエポキシ樹脂を流し込み、150℃で12時間熱処理後に封止枠部材11を剥がした。液状のエポキシ樹脂が封止枠部材11とプリント配線板13との間から漏れることはなく、所定の形状に封止することができた。
【0034】
比較例1
第1層14aを構成するシリコーンエラストマーの物性が、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が1.0×106Paであることを除いて実施例1と同様なシリコーンエラストマーシート14から封止枠部材11を得た。そして、実施例1と同様にして封止枠部材11をプリント配線板13に貼付し、液状のエポキシ樹脂で半導体チップ12を封止した。その結果、封止枠部材11とプリント配線板13との間から液状のエポキシ樹脂が漏れてしまい、所定の形状に封止することができなかった。
【0035】
この実施の形態では以下の効果を有する。
(1) 半導体チップ12を取り囲むようにして基板(プリント配線板13)上に貼り付けて使用される封止枠部材11が、基板に対する密着性を確保できる物性を備えた第1層11aと、封止枠部材11の形状保持の役割を果たす物性を備える第2層11bとの2層構成となっている。従って、精度良く半導体チップ12を封止でき、封止樹脂18の硬化後、基板上に糊を残すことなく剥がすことができる。
【0036】
(2) 封止枠部材11は、動的粘弾性測定により、周波数10Hz、温度20℃で測定したせん断弾性率(G')及び引張弾性率(E')が所定の範囲にある第1層11a(G’=3.0×104Pa〜5.0×105Pa)と、第2層11b(E’=3.0×106Pa〜2.0×107Pa)の2層構成となっている。従って、基板に対して隙間無く密着状態で貼付されるとともに、樹脂封止終了後、基板に糊を残すことなく容易に剥がすことができる。
【0037】
(3) 第1層11a及び第2層11bがシリコーンエラストマー層で構成されているため、封止樹脂18の硬化させる際の加熱時に封止枠部材11が劣化するのを抑制できる。また、封止枠部材11を第1層11a及び第2層11bの物性を備えた2層構成のシリコーンエラストマーシート14の打ち抜き加工によって容易に製造することができる。
【0038】
(4) 第1層11aの厚みを30μm〜200μmとしたので、基板に対する充分な密着性の確保や、打ち抜き加工等の加工で所定の寸法精度を出すのが容易となる。
【0039】
(5) シリコーンエラストマーシート14は、動的粘弾性測定により、周波数10Hz、温度20℃で測定したせん断弾性率(G')及び引張弾性率(E')が所定の範囲にある第1層11a(G’=3.0×104Pa〜5.0×105Pa)と、第2層11b(E’=3.0×106Pa〜2.0×107Pa)の2層構成となっている。従って、打ち抜き加工で所望の形状の封止枠部材11を寸法精度良く形成することができる。
【0040】
(6) シリコーンエラストマーシート14は第1層14aの厚みが30μm〜200μmに設定されている。従って、打ち抜き加工等の加工で所定の寸法精度を出して封止枠部材11を形成するのが容易となる。
【0041】
実施の形態は前記に限定されるものではなく、例えば、次のように具体化してもよい
【0042】
封止枠部材11の形状は正方形に限らず、長方形、楕円形等、封止すべき相手の形状に対応して適宜変更してもよい。
【0043】
○ 図4に示すように、封止枠部材11内に複数個の半導体チップ12を封止可能な構成としてもよい。
○ 図5に示すように、封止枠部材11として複数の封止枠が連続した形状としてもよい。
【0044】
○ シリコーンエラストマーシート14から封止枠部材11を作製する場合、打ち抜きではなく切り抜きで作製してもよい。例えば、枠の部分をレーザービームぎ切り抜くように加工したり、カッターで切り抜くようにしてもよい。
【0045】
前記実施の形態から把握される技術的思想(発明)について、以下に記載する。
(1) 発明において、前記第1層及び第2層は、前記弾性率(G’),(E’)が温度150℃まで前記範囲となるように形成されている。
【0046】
(2) 発明において、前記第1層及び第2を構成するシリコーンエラストマーは複数のシリコーンコンパウンドをブレンドすることによりその弾性率(G’),(E’)が前記所定の範囲の値となるように形成されている。
【0047】
(3) 本発明の封止枠部材を使用して、その第1層が基板に密着する状態で封止すべき半導体チップを囲むように封止枠部材を基板に貼付し、液状の封止樹脂を封止枠部材内に流し込んで、半導体チップを封止し、封止樹脂の硬化後に封止枠部材を基板から剥がす半導体チップの封止方法。
【0048】
【発明の効果】
以上詳述したように請求項1及び請求項に記載の発明によれば、予め所定の形状に加工した封止枠部材を基板に貼付し、液状封止樹脂をその枠内に流し込んで半導体チップを封止し、封止樹脂の硬化後に封止枠部材を基板から剥がす封止方法に好適で効率よく製造できる。また、請求項及び請求項に記載の発明によれば、前記封止枠部材を打ち抜き加工により簡単に精度良く製造することができる。
【図面の簡単な説明】
【図1】 (a)は封止枠部材の模式斜視図、(b)はシリコーンエラストマーシートの部分模式図。
【図2】 半導体チップを封止した状態の模式断面図。
【図3】 半導体チップの封止位置に封止枠部材を配置した模式平面図。
【図4】 別の実施の形態の封止枠部材の模式平面図。
【図5】 別の実施の形態の封止枠部材の模式斜視図。
【図6】 従来技術の半導体チップを封止した状態の模式断面図。
【符号の説明】
11…封止枠部材、11a,14a…第1層、11b,14b…第2層、12…半導体チップ、13…基板としてのプリント配線板、14…シリコーンエラストマーシート。

Claims (4)

  1. 半導体チップを樹脂封止する工程で、半導体チップを取り囲むようにして基板上に貼り付けて使用される封止枠部材であって、前記基板に接する第1層と、該第1層上に積層された第2層との2層のシリコーンエラストマー層により構成され、第1層及び第2層が下記の条件を満たす封止枠部材。
    第1層:動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×10 4 Pa〜5.0×10 5 Paの範囲にある。
    第2層:動的粘弾性測定により、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が3.0×10 6 Pa〜2.0×10 7 Paの範囲にある。
  2. 前記第1層の厚みを30μm〜200μmとした請求項1に記載の封止枠部材
  3. 動的粘弾性測定により、周波数10Hz、温度20℃でせん断法で測定した弾性率(G’)が3.0×10 4 Pa〜5.0×10 5 Paの範囲にあるシリコーンエラストマー層によりシート状に形成された第1層と、該第1層上に積層されるとともに、動的粘弾性測定により、周波数10Hz、温度20℃で引張法で測定した弾性率(E’)が3.0×10 6 Pa〜2.0×10 7 Paの範囲にあるシリコーンエラストマー層によりシート状に形成された第2層とからなる封止枠部材用のシリコーンエラストマーシート
  4. 前記第1層の厚みを30μm〜200μmとした請求項3に記載の封止枠部材用のシリコーンエラストマーシート。
JP2002072241A 2002-03-15 2002-03-15 封止枠部材及び封止枠部材用のシリコーンエラストマーシート Expired - Fee Related JP3920672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002072241A JP3920672B2 (ja) 2002-03-15 2002-03-15 封止枠部材及び封止枠部材用のシリコーンエラストマーシート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002072241A JP3920672B2 (ja) 2002-03-15 2002-03-15 封止枠部材及び封止枠部材用のシリコーンエラストマーシート

Publications (2)

Publication Number Publication Date
JP2003273292A JP2003273292A (ja) 2003-09-26
JP3920672B2 true JP3920672B2 (ja) 2007-05-30

Family

ID=29202290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002072241A Expired - Fee Related JP3920672B2 (ja) 2002-03-15 2002-03-15 封止枠部材及び封止枠部材用のシリコーンエラストマーシート

Country Status (1)

Country Link
JP (1) JP3920672B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013170A (ja) 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 電子部品並びに電子部品の製造方法
WO2008117383A1 (ja) 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
WO2012111765A1 (ja) 2011-02-18 2012-08-23 Jnc株式会社 硬化性樹脂組成物及びこれを用いた色変換材料
WO2014046095A1 (ja) 2012-09-18 2014-03-27 Jnc株式会社 エポキシおよびアルコキシシリル基含有シルセスキオキサンおよびその組成物

Also Published As

Publication number Publication date
JP2003273292A (ja) 2003-09-26

Similar Documents

Publication Publication Date Title
JP5207591B2 (ja) 半導体装置の製造方法および半導体装置
TWI383025B (zh) Hardened silicone compositions and electronic parts
JP4931366B2 (ja) 硬化性シリコーン組成物および電子部品
KR101168861B1 (ko) 반도체 장치 및 이의 제조방법
KR101313671B1 (ko) 반도체 소자 및 이의 제조방법
KR20050114695A (ko) 반도체 장치 및 이의 제조방법
JP3663120B2 (ja) 自動車用エンジンコントロールユニットの実装構造及び実装方法
US10242924B2 (en) Base-attached encapsulant for semiconductor encapsulation, semiconductor apparatus
US8715454B2 (en) Sealing film and a semiconductor device using the same
KR20160126911A (ko) 수지 조성물, 수지 필름 및 반도체 장치와 그 제조 방법
JP2003017979A (ja) 弾性表面波デバイスおよびその製法
US20140210060A1 (en) Semiconductor device
CN103360973A (zh) 半导体装置制造用掩片以及半导体装置的制造方法
JP3920672B2 (ja) 封止枠部材及び封止枠部材用のシリコーンエラストマーシート
KR102481726B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
KR100572191B1 (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP2004035841A (ja) 接着シート並びに半導体装置及びその製造方法
JP2004087852A (ja) 半導体装置の製造方法及び半導体装置
JP2008060523A (ja) 封止フィルム及びそれを用いた半導体装置
JP2004186323A (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
CN110246815A (zh) 一种柔性芯片封装结构与方法
JP4188076B2 (ja) 薄型基板の仮固定用テープ及びこれを用いた薄型基板実装用パレット
JP3845947B2 (ja) 樹脂封止型半導体装置
KR100773638B1 (ko) 다이 접착용 페이스트 조성물
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3920672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees