JP3918488B2 - 配線形成法 - Google Patents

配線形成法 Download PDF

Info

Publication number
JP3918488B2
JP3918488B2 JP2001311167A JP2001311167A JP3918488B2 JP 3918488 B2 JP3918488 B2 JP 3918488B2 JP 2001311167 A JP2001311167 A JP 2001311167A JP 2001311167 A JP2001311167 A JP 2001311167A JP 3918488 B2 JP3918488 B2 JP 3918488B2
Authority
JP
Japan
Prior art keywords
antireflection film
film
wiring
layer
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001311167A
Other languages
English (en)
Other versions
JP2002124518A (ja
Inventor
傑 田原
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001311167A priority Critical patent/JP3918488B2/ja
Publication of JP2002124518A publication Critical patent/JP2002124518A/ja
Application granted granted Critical
Publication of JP3918488B2 publication Critical patent/JP3918488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、LSI等の微細配線を形成するに好適な配線形成法に関し、特にTiN膜に有機系反射防止膜を重ねた積層膜をレジスト層の下に敷く反射防止膜として用いることにより配線パターニングの寸法精度の向上を図ったものである。
【0002】
【従来の技術】
一般に、高反射率の配線材層の上にホトリソグラフィ処理により所望のパターンを有するレジスト層を形成する際には、配線材層からの光反射を抑制してパターン転写精度を向上させるために、レジスト層の下(配線材層の上)に反射防止膜を敷くことが知られている。そして、この種の反射防止膜としては、TiON,TiN,SiON,SiN等の無機系の単層膜が用いられることもあるが、塗布等で簡単に成膜可能な有機系の単層膜が用いられることもある(例えば、特開昭61−231182号公報、特開昭62−62523号公報、特開昭62−63427号公報等参照)。
【0003】
【発明が解決しようとする課題】
反射防止膜としてTiON(又はTiN)の単層膜を用いる場合、レジストの遠紫外線露光に用いられるKrFエキシマレーザ光の波長(248nm)に対して反射防止効果が十分でないという問題点がある。
【0004】
図13には、WSi(タングステンシリサイド)層上に設けたTiON膜Pについてコンピュータシミュレーションで求めた反射率の膜厚依存性を示す。この場合、シミュレーション条件は、
光の波長:248nm
TiONの屈折率n,消衰係数k:n=2.28,k=1.5
WSiの屈折率n,消衰係数k:n=2.5,k=3.15
TiON/WSi界面での反射率:54.9%
とした。
【0005】
図13によれば、膜厚を最適化しても反射率が30%程度までしか低下せず、十分な反射防止効果が得られないことがわかる。
【0006】
反射防止膜としてSiON(又はSiN)の単層膜を用いる場合、成膜のためにCVD(ケミカル・ベーパー・デポジション)装置を必要とするため簡便さに欠けること、理想的な屈折率及び消衰係数を持つ膜を作成しようとすると膜厚均一性とスループットとを両立させるのが困難になることなどの問題点がある。
【0007】
反射防止膜として有機系の単層膜を用いる場合、配線パターニングの寸法精度が低下するという問題点がある。
【0008】
図12には、WSi層上に設けた有機系の反射防止膜Qについてコンピュータシミュレーションで求めた反射率の膜厚依存性を示す。この場合、シミュレーション条件は、
光の波長:248nm
膜Qの屈折率n,消衰係数k:n=1.654,k=0.23
WSiの屈折率n,消衰係数k:n=2.5,k=3.15
膜Q/WSi界面での反射率:54.9%
とした。ここで、膜Qは、後述するアクリル酸樹脂膜に相当する。
【0009】
図12によれば、例えばAのような膜厚範囲では膜厚の変化に対する反射率の変動が大きいことがわかる。通常、配線を形成すべき面は凹凸状をなしており、このよな面上に回転塗布法等により有機系反射防止膜を形成するので、反射防止膜の膜厚は、段差の上下で相当に異なる。このような場合にAのような膜厚範囲で有機系反射防止膜を形成すると、反射率の変動が大きすぎて微細パターンの転写精度が低下する。そこで、反射率の変動が小さいBのような膜厚範囲で有機系反射防止膜を形成する。Bのような膜厚範囲では、反射防止膜の厚さが100nm前後と大きくなる。
【0010】
有機系反射防止膜は、レジストと同系統の有機系材料からなっている。有機膜のドライエッチングには酸素を主体とするエッチングガスを用いることが多い。レジスト層をマスクとする異方性のドライエッチング処理を有機系反射防止膜に施すと、反射防止膜が加工されるのは勿論であるが、レジスト層も加工される。前述したBのような膜厚範囲では、反射防止膜の厚さが大きいので、エッチングに要する時間が長くなる。このため、エッチングによるレジスト層の寸法シフト量(細り量)が大きくなり、配線パターニングの寸法精度が低下する。
【0011】
前述したように凹凸状の面に回転塗布法等により有機系反射防止膜を形成した場合、段差の上下で反射防止膜の厚さが異なる。レジスト層をマスクとする異方性のドライエッチング処理を反射防止膜に施す際に段差の上下で反射防止膜を完全に除去するためには、反射防止膜が比較的薄い段差上部で配線材層が露呈した後も、反射防止膜が比較的厚い段差下部で配線材層が露呈するまでオーバーエッチングを行なう必要がある。このため、レジスト層の寸法シフト量が一層大きくなり、配線パターニングの寸法精度が一層低下する。
【0012】
この発明の目的は、配線パターニングの寸法精度を向上させることができる新規な配線形成法を提供することにある。
【0013】
【課題を解決するための手段】
この発明に係る第1の配線形成法は、基板の一方の主面を覆う絶縁膜の上に配線材層を形成する工程と、前記配線材層の上にTiNからなる第1の反射防止膜を形成する工程と、前記第1の反射防止膜に重ねて有機系材料からなる第2の反射防止膜を形成する工程と、前記第1及び第2の反射防止膜を含む積層膜の上にKrFエキシマレーザを用いたホトリソグラフィ処理により所望の配線パターンに従ってレジスト層を形成する工程と、前記レジスト層をマスクとする異方性のドライエッチング処理により前記第2の反射防止膜を選択的に除去して前記第2の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、前記レジスト層及び前記第2の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記第1の反射防止膜を選択的に除去して前記第1の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、前記レジスト層と前記第2の反射防止膜の残存部と前記第1の反射防止膜の残存部とをマスクとする異方性のドライエッチング処理により前記配線材層を選択的に除去して前記配線材層の一部を前記レジスト層のパターンに対応して残存させる工程と、少なくとも前記レジスト層及び前記第2の反射防止膜の残存部を除去して少なくとも前記配線材層の残存部を配線層として残存させる工程とを含み、前記有機系材料が、
【化7】
Figure 0003918488
・・・(1)
で表されるアクリル酸樹脂であると共に、化学式(1)における側鎖Rが、
【化8】
Figure 0003918488
・・・(2)
又は、
【化9】
Figure 0003918488
・・・(3)
からなり、化学式(1)におけるモル分率xを10〜80%とし、また、モル分率yを20〜90%としたものである。
【0014】
第1の配線形成法によれば、有機系材料からなる第2の反射防止膜の下にTiNからなる第1の反射防止膜を敷いたので、第2の反射防止膜の厚さを小さくすることができる。このため、レジスト層をマスクとして第2の反射防止膜をドライエッチングする際にはエッチング時間を短縮することができる。従って、レジスト層の寸法シフト量を低減し、配線パターニングの寸法精度を向上させることができる。
【0015】
この発明に係る第2の配線形成法は、基板の一方の主面を覆う絶縁膜の上に配線材層を形成する工程と、前記配線材層の上にTiNからなる第1の反射防止膜を形成する工程と、前記第1の反射防止膜に重ねて有機系材料からなる第2の反射防止膜を形成する工程と、前記第1及び第2の反射防止膜を含む積層膜の上にKrFエキシマレーザを用いたホトリソグラフィ処理により所望の配線パターンに従ってレジスト層を形成する工程と、前記レジスト層をマスクとする異方性のドライエッチング処理により前記第2の反射防止膜を選択的に除去して前記第2の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、前記レジスト層及び前記第2の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記第1の反射防止膜を選択的に除去して前記第1の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、前記第1の反射防止膜の残存部をそのまま残存させるように前記レジスト層と前記第2の反射防止膜の残存部とを除去する工程と、前記レジスト層と前記第2の反射防止膜の残存部とを除去した後、前記第1の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記配線材層を選択的に除去して前記配線材層の一部を前記第1の反射防止膜の残存部のパターンに対応して残存させることにより前記配線材層の残存部と前記第1の反射防止膜の残存部とを含む積層を配線層として残存させる工程とを含み、前記有機系材料が、
【化10】
Figure 0003918488
・・・(1)
で表されるアクリル酸樹脂であると共に、化学式(1)における側鎖Rが、
【化11】
Figure 0003918488
・・・(2)
又は、
【化12】
Figure 0003918488
・・・(3)
からなり、化学式(1)におけるモル分率xを10〜80%とし、また、モル分率yを20〜90%としたものである。
【0016】
第2の配線形成法によれば、有機系材料からなる第2の反射防止膜の下にTiNからなる第1の反射防止膜を敷いたので、第1の配線形成法と同様に配線パターニングの寸法精度を向上させることができる。
【0017】
その上、レジスト層と第2の反射防止膜の残存部とを除去した後、第1の反射防止膜の残存部をマスクとして配線材層をパターニングして配線層を形成するようにしたので、レジスト層としては、第1及び第2の反射防止膜をエッチングするときにマスクとして機能するだけの薄いもので足りる。レジスト塗布工程でレジスト層を薄く形成しておくと、レジスト層に配線パターンを転写する際に解像度及び焦点深度が改善される。従って、レジスト層には微細な配線パターンを精度よく転写することができる。
【0018】
【発明の実施の形態】
図1〜8は、この発明の第1の実施形態に係る配線形成法を示すもので、各々の図に対応する工程(1)〜(8)を順次に説明する。
【0019】
(1)シリコン等の半導体基板10の表面を覆うシリコンオキサイド等の絶縁膜12の上に配線材層14を形成する。配線材層14としては、例えばポリSi層にWSi層を重ねた積層(WSi/ポリSi型のポリサイド層)を形成することができる。
【0020】
(2)配線材層14の上にTiNからなる第1の反射防止膜16をスパッタ法等により形成する。反射防止膜16の厚さは、一例として約40nmとすることができる。
【0021】
(3)反射防止膜16の上に有機系材料からなる第2の反射防止膜(有機系反射防止膜)18を回転塗布法等により形成する。反射防止膜18の厚さは、一例として約35nmとすることができる。第2の反射防止膜18を構成する有機系材料としては、次の化学式(1)に示すようなアクリル酸樹脂を用いた。このアクリル酸樹脂は、側鎖に波長248nmの光を効果的に吸収する有機化合物を有するものであり、KrFエキシマレーザ光を用いる露光処理に好適である。
【0022】
【化13】
Figure 0003918488
・・・(1)
ここで、Rは、波長248nmの光を効果的に吸収する有機化合物であり、例えば、次の化学式(2)又は化学式(3)に示されるものである。
【0023】
【化14】
Figure 0003918488
・・・(2)
【化15】
Figure 0003918488
・・・(3)
この化学式(3)において、ベンゼン環の中央から外方へ突出した線は、ベンゼン環のどこに結合してもよいことを意味する。
【0024】
上記した化学式(1)において、x,yはいずれもモル分率を表わすもので、x=10〜80%、y=20〜90%である。
【0025】
(4)反射防止膜18の上にホトリソグラフィ処理により所望の配線パターンに従ってレジスト層20a〜20cを形成する。すなわち、反射防止膜18の上に回転塗布法等によりレジスト層を形成した後、KrFエキシマレーザ光を光源とする遠紫外線露光装置を用いてホトマスクからレジスト層に配線パターンを転写する。このとき、反射防止膜16,18の積層膜が膜16と配線材層14との界面からの光反射を抑制するので、レジスト層へのパターン転写の精度が向上する。レジスト層20a〜20cの厚さは、0.5μm以上あればよい。
【0026】
図12には、WSi層上に設けた積層膜Rについてコンピュータシミュレーションで求めた反射率の膜厚依存性を示す。この場合、積層膜Rは、上記した反射防止膜16に相当するTiON膜と、このTiON膜に重ねて形成され、上記した反射防止膜18に相当する有機系反射防止膜とからなっている。また、シミュレーション条件は、
光の波長:248nm
膜16相当のTiON膜の屈折率n,消衰係数k:n=2.28,k=1.5
膜18相当の有機膜の屈折率n,消衰係数k:n=1.654,k=0.23
WSiの屈折率n,消衰係数k:n=2.5,k=3.15
TiON/WSi界面での反射率:54.9%
とした。また、TiON膜の膜厚は40nmで固定とし、反射防止膜18に相当する有機膜の膜厚は0〜150nmの範囲で変化させた。TiON膜の膜厚を40nmに固定したのは、これ以上の膜厚としても効果が同じであるためである。図12において、横軸の膜厚値50、100、150は、有機系反射防止膜Qについてはそのままでよいが、積層膜RについてはTiON膜の膜厚40nmを加えてそれぞれ90、140、190と読み替えるものする。
【0027】
図12によれば、A及びBのいずれの膜厚範囲においても、有機系反射防止膜Qに比べて積層膜Rの方が膜厚の変化に対する反射率の変動が小さく、しかもAのような膜厚範囲では、有機系反射防止膜Qに比べて積層膜Rの方が反射率が低いことがわかる。
【0028】
第1の実施形態では、Bのような膜厚範囲で膜16,18の積層膜を形成したので、配線材層14の表面の凹凸等により積層膜の厚さが変動しても、反射率の変動が小さく、パターン転写精度が良好となる。積層膜を薄くしたいときは、Aのような膜厚範囲で膜16,18の積層膜を形成してもよい。
【0029】
レジスト層の露光処理が終わった後、レジスト層に現像処理を施すことにより所望の配線パターンに対応するパターンを有するレジスト層20a〜20cを得る。
【0030】
(5)レジスト層20a〜20cをマスクとする異方性のドライエッチング処理により反射防止膜18を選択的に除去してレジスト層20a〜20cのパターンに対応して反射防止膜18の部分18a〜18cを残存させる。反射防止膜18のドライエッチングは、酸素及び/又は窒素のプラズマあるいは塩素プラズマを用いて行なうことができる。
【0031】
一例として、図11に示すようなECR(エレクトロン・サイクロトロン・レゾナンス)型プラズマエッチャを用いて反射防止膜18をドライエッチングする。
【0032】
図11のエッチャにおいて、エッチング室30の底部には、半導体基板10のような被処理ウエハ34を保持するウエハステージ32が設けられている。ウエハテージ32に設けられた冷媒路32aには、図示しない冷媒循環系により冷媒が循環的に供給され、それによってウエハステージ32の温度が所定値に維持されるようになっている。ウエハステージ32と接地点との間には、13.56MHzの高周波電源RFが接続される。
【0033】
エッチング室30の下部に設けられた排気管36は、図示しない排気系に接続される。エッチング室30は、排気管36を介して排気されることにより真空状態とされる。
【0034】
エッチング室30には、ガス導入管38を介してエッチングガスEGが供給される。エッチング室30の周囲に設けた電磁コイル40a,40bにより軸方向の磁界Bをかけると共に図示しないマグネトロンからエッチング室30に2.45GHzのマイクロ波MPを供給することによりエッチング室30内にエッチングガスのプラズマが発生され、このプラズマにより被処理ウエハ34の表面でエッチングが進行する。
【0035】
図11のエッチャを用いて反射防止膜18をエッチングする場合、エッチング条件は、一例として、
室内圧力:1mTorr
ガス流量:Cl=20sccm
マイクロ波パワー:600W
高周波パワー:60W
ウエハステージ冷媒温度:−20〜+20℃
とすることができる。また、エッチング条件の他の例としては、
室内圧力:1mTorr
ガス流量:O/Cl=20/5sccm
マイクロ波パワー:600W
高周波パワー:60W
ウエハステージ冷媒温度:+5〜+20℃
としてもよい。
【0036】
(6)レジスト層20a〜20cと反射防止膜18の残存部18a〜18cとをマスクとする異方性のドライエッチング処理により反射防止膜16を選択的に除去してレジスト層20a〜20cのパターンに対応して反射防止膜16の部分16a〜16cを残存させる。反射防止膜16のドライエッチングは、塩素を含むガス(Cl,HClなどを含むガス)のプラズマを用いて行なうことができる。
【0037】
一例として、図11のエッチャを用いてTiNからなる反射防止膜16をドライエッチングする場合、エッチング条件は、
室内圧力:1mTorr
ガス流量:Cl=25sccm
マイクロ波パワー:600W
高周波パワー:60W
ウエハステージ冷媒温度:−20〜+20℃
とすることができる。また、エッチング条件の他の例としては、
室内圧力:1mTorr
ガス流量:Cl/O=25/1sccm
マイクロ波パワー:600W
高周波パワー:60W
ウエハステージ冷媒温度:+5〜+20℃
としてもよい。
【0038】
(7)レジスト層20a〜20cと反射防止膜18の残存部18a〜18cと反射防止膜16の残存部16a〜16cとをマスクとする異方性のドライエッチング処理により配線材層14を選択的に除去してレジスト層20a〜20cのパターンに対応して配線材層14の部分14a〜14cを残存させる。配線材層14のドライエッチングは、塩素又は臭素を含むガス(Cl,HCl,Br,HBrなどを含むガス)と酸素との混合ガスのプラズマを用いて行うことができる。
【0039】
一例として、図11のエッチャを用いてWSi/ポリSi型のポリサイドからなる配線材層14をドライエッチングする場合、エッチング条件は、
室内圧力:1mTorr
ガス流量:Cl/O=25/9sccm
マイクロ波パワー:1400W
高周波パワー:40W
ウエハステージ冷媒温度:−20〜+20℃
とすることもできる。
【0040】
(8)レジスト層20a〜20c及び反射防止膜18の残存部18a〜18cを酸素プラズマによるアッシング処理及び/又はアミン系溶剤による薬液処理により除去し、配線材層14の残存部14a〜14cと反射防止膜16の残存部14a〜14cとの各々の積層をそれぞれ配線層22a〜22cとして残存させる。
【0041】
ここで、アッシング処理は、マイクロ波ダウンフローアッシャを用いて行なうことができ、アッシング条件は、
ガス流量:O/NO=6/0.5slm
圧力:4Torr
マイクロ波パワー:400W
基板ステージ温度:200〜240℃
処理時間:60秒
とすることができる。NOガスは不使用としてもよい。
【0042】
また、アミン系溶剤による薬液処理は、ジメチルスルホキシド(DMSO[Dimethyl sulfoxide]:COS)及びモノエタノールアミン(Monoethnolamine:CNO)を用いて行なうことができる。すわなち、ジメチルスルホキシド30%+モノエタノールアミン70%の混合液を85〜90℃に加熱し、この加熱混合液を用いて10分間の基板洗浄を行なうことができる。
【0043】
他の除去方法としては、HSO/Hによる薬液処理を用いてもよい。この薬液処理では、レジスト層20a〜20c及び反射防止膜18の残存部18a〜18cの他、反射防止膜16の残存部16a〜16cをも除去することができる。この場合は、配線材層14の残存部14a〜14cがいずれも配線層として残される。
【0044】
上記した第1の実施形態によれば、有機系材料からなる第2の反射防止膜18の下にTiNからなる第1の反射防止膜16を敷いたので、第2の反射防止膜18を薄くすることができる。上記したように膜16の厚さを40nmとし且つ膜18の厚さを35nmとすると、図12の積層膜Rの厚さは75nmとなり、図12において75nmの積層膜Rと同程度の反射率が得られる反射防止膜Qの厚さは約110nmとなる。すなわち、有機系反射防止膜18の厚さは、有機系反射防止膜Qを単層で用いる場合に比べて半分以下となり、図5の工程におけるエッチング時間も半分以下となる。従って、20a等のレジスト層の寸法シフト量が低減され、配線パターニングの寸法精度が向上する。
【0045】
十分な反射防止効果を得るためには、反射防止膜の反射率が3%以下で且つ反射率の変動が小さい膜厚範囲に入っているのが望ましい。積層膜Rの場合、膜厚75nmのときにこの条件を満たしている。
【0046】
図9及び図10は、この発明の第2の実施形態に係る配線形成法を示すものである。第2の実施形態において、図9の前までの工程は、図1〜6に関して前述したものと同様である。ただし、レジスト層20a〜20cは、反射防止膜18,16をドライエッチングする際にマスクとして機能する程度に薄く形成すればよく、0.3μm以上あればよい。
【0047】
図9の工程では、図6の工程に続いて、レジスト層20a〜20c及び反射防止膜18の残存部18a〜18cを酸素プラズマによるアッシング処理及び/又はアミン系溶剤による薬液処理により除去し、反射防止膜16の残存部16a〜16cはそのまま残存させる。
【0048】
図10の工程では、反射防止膜16の残存部16a〜16cをマスクとする異方性ドライエッチング処理により配線材層14を選択的に除去して残存部16a〜16cのパターンに対応して配線材層14の部分14a〜14cを残存させる。配線材層14のドライエッチングは、図7の工程に関して前述したと同様にして行なうことができる。この結果、配線材層14の残存部14a〜14cと反射防止膜16の残存部16a〜16cとの各々の積層がそれぞれ配線層22a〜22cとして残される。
【0049】
上記した第2の実施形態によれば、有機系材料からなる第2の反射防止膜18の下にTiNからなる第1の反射防止膜16を敷いたので、第1の実施形態と同様に配線パターニングの寸法精度が向上する。
【0050】
その上、レジスト層20a〜20cと反射防止膜18の残存部18a〜18cとを除去した後、反射防止膜16の残存部16a〜16cをマスクとして配線材層14をパターニングするようにしたので、レジスト塗布工程でレジスト層を薄く形成することができる。このため、レジスト層に配線パターンを転写する際には、解像度及び焦点深度が改善され、レジスト層に微細な配線パターンを精度よく転写することができる。従って、微細配線を歩留りよく形成可能となる。
【0051】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、配線材層14の材料としては、WSi/ポリSi型のポリサイドに限らず、他の型のポリサイド,W,MoSi,ポリSi等を用いてもよい。
【0052】
【発明の効果】
以上のように、この発明によれば、TiN膜に有機系反射防止膜を重ねた積層膜をレジスト層の下に敷く反射防止膜として使用することにより有機系反射防止膜を薄く形成可能としたので、有機系反射防止膜をエッチングする際にレジスト層の寸法シフト量を低減可能となり、配線パターニングの寸法精度を向上可能となる効果が得られる。また、有機系反射防止膜をアクリル酸樹脂で構成したので、KrFエキシマレーザ光を用いる露光処理で十分な反射防止効果が得られる効果もある。
【0053】
その上、レジスト層と有機系反射防止膜の残存部とを除去した後、TiN膜の残存部をマスクとして配線材層をエッチングすると、レジスト層を薄く形成可能となり、レジスト層への微細な配線パターンの転写精度が向上し、配線形成歩留りが向上する効果もある。
【図面の簡単な説明】
【図1】 この発明の第1の実施形態に係る配線形成法における配線材層形成工程を示す基板断面図である。
【図2】 図1の工程に続く第1の反射防止膜の形成工程を示す基板断面図である。
【図3】 図2の工程に続く第2の反射防止膜の形成工程を示す基板断面図である。
【図4】 図3の工程に続くレジスト層形成工程を示す基板断面図である。
【図5】 図4の工程に続く第2の反射防止膜のドライエッチング工程を示す基板断面図である。
【図6】 図5の工程に続く第1の反射防止膜のドライエッチング工程を示す基板断面図である。
【図7】 図6の工程に続く配線材層のドライエッチング工程を示す基板断面図である。
【図8】 図7の工程に続くレジスト層及び第2の反射防止膜の除去工程を示す基板断面図である。
【図9】 この発明の第2の実施形態に係る配線形成法において図6の工程に続くレジスト層及び第2の反射防止膜の除去工程を示す基板断面図である。
【図10】 図9の工程に続く配線材層のドライエッチング工程を示す基板断面図である。
【図11】 この発明の実施に用いられるECR型プラズマエッチャを示す断面図である。
【図12】 有機系反射防止膜Qと、TiON膜に有機系反射防止膜を重ねた積層膜Rとについてコンピュータシミュレーションで求めた反射率の膜厚依存性を示すグラフである。
【図13】 TiON膜Pについてコンピュータシミュレーションで求めた反射率の膜厚依存性を示すグラフである。
【符号の説明】
10:半導体基板、12:絶縁膜、14:配線材層、16,18:反射防止膜、20a〜20c:レジスト層、22a〜22c:配線層。

Claims (2)

  1. 基板の一方の主面を覆う絶縁膜の上に配線材層を形成する工程と、
    前記配線材層の上にTiNからなる第1の反射防止膜を形成する工程と、
    前記第1の反射防止膜に重ねて有機系材料からなる第2の反射防止膜を形成する工程と、
    前記第1及び第2の反射防止膜を含む積層膜の上にKrFエキシマレーザを用いたホトリソグラフィ処理により所望の配線パターンに従ってレジスト層を形成する工程と、
    前記レジスト層をマスクとする異方性のドライエッチング処理により前記第2の反射防止膜を選択的に除去して前記第2の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、
    前記レジスト層及び前記第2の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記第1の反射防止膜を選択的に除去して前記第1の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、
    前記レジスト層と前記第2の反射防止膜の残存部と前記第1の反射防止膜の残存部とをマスクとする異方性のドライエッチング処理により前記配線材層を選択的に除去して前記配線材層の一部を前記レジスト層のパターンに対応して残存させる工程と、
    少なくとも前記レジスト層及び前記第2の反射防止膜の残存部を除去して少なくとも前記配線材層の残存部を配線層として残存させる工程とを含み、
    前記有機系材料が、
    Figure 0003918488
    ・・・(1)
    で表されるアクリル酸樹脂であると共に、化学式(1)における側鎖Rが、
    Figure 0003918488
    ・・・(2)
    又は、
    Figure 0003918488
    ・・・(3)
    からなり、
    化学式(1)におけるモル分率xが10〜80%、また、モル分率yが20〜90%である配線形成法。
  2. 基板の一方の主面を覆う絶縁膜の上に配線材層を形成する工程と、
    前記配線材層の上にTiNからなる第1の反射防止膜を形成する工程と、
    前記第1の反射防止膜に重ねて有機系材料からなる第2の反射防止膜を形成する工程と、
    前記第1及び第2の反射防止膜を含む積層膜の上にKrFエキシマレーザを用いたホトリソグラフィ処理により所望の配線パターンに従ってレジスト層を形成する工程と、
    前記レジスト層をマスクとする異方性のドライエッチング処理により前記第2の反射防止膜を選択的に除去して前記第2の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、
    前記レジスト層及び前記第2の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記第1の反射防止膜を選択的に除去して前記第1の反射防止膜を前記レジスト層のパターンに対応して残存させる工程と、
    前記第1の反射防止膜の残存部をそのまま残存させるように前記レジスト層と前記第2の反射防止膜の残存部とを除去する工程と、
    前記レジスト層と前記第2の反射防止膜の残存部とを除去した後、前記第1の反射防止膜の残存部をマスクとする異方性のドライエッチング処理により前記配線材層を選択的に除去して前記配線材層の一部を前記第1の反射防止膜の残存部のパターンに対応して残存させることにより前記配線材層の残存部と前記第1の反射防止膜の残存部とを含む積層を配線層として残存させる工程とを含み、
    前記有機系材料が、
    Figure 0003918488
    ・・・(1)
    で表されるアクリル酸樹脂であると共に、化学式(1)における側鎖Rが、
    Figure 0003918488
    ・・・(2)
    又は、
    Figure 0003918488
    ・・・(3)
    からなり、
    化学式(1)におけるモル分率xが10〜80%、また、モル分率yが20〜90%である配線形成法。
JP2001311167A 1997-07-02 2001-10-09 配線形成法 Expired - Fee Related JP3918488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001311167A JP3918488B2 (ja) 1997-07-02 2001-10-09 配線形成法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-191985 1997-07-02
JP19198597 1997-07-02
JP2001311167A JP3918488B2 (ja) 1997-07-02 2001-10-09 配線形成法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20125398A Division JP3358547B2 (ja) 1997-07-02 1998-07-01 配線形成法

Publications (2)

Publication Number Publication Date
JP2002124518A JP2002124518A (ja) 2002-04-26
JP3918488B2 true JP3918488B2 (ja) 2007-05-23

Family

ID=26507023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311167A Expired - Fee Related JP3918488B2 (ja) 1997-07-02 2001-10-09 配線形成法

Country Status (1)

Country Link
JP (1) JP3918488B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867063B1 (en) * 2002-09-30 2005-03-15 Advanced Micro Devices, Inc. Organic spin-on anti-reflective coating over inorganic anti-reflective coating
JP4742943B2 (ja) * 2005-09-06 2011-08-10 ソニー株式会社 反射防止膜及び露光方法
KR100628249B1 (ko) 2005-09-13 2006-09-27 동부일렉트로닉스 주식회사 반도체 소자의 형성 방법
JP4715544B2 (ja) * 2006-02-16 2011-07-06 ソニー株式会社 反射防止膜及び露光方法
JP4715543B2 (ja) * 2006-02-16 2011-07-06 ソニー株式会社 反射防止膜及び露光方法
JP4715542B2 (ja) * 2006-02-16 2011-07-06 ソニー株式会社 反射防止膜及び露光方法
JP4715541B2 (ja) * 2006-02-16 2011-07-06 ソニー株式会社 反射防止膜及び露光方法
JP4715540B2 (ja) * 2006-02-16 2011-07-06 ソニー株式会社 反射防止膜及び露光方法
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus

Also Published As

Publication number Publication date
JP2002124518A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US6541164B1 (en) Method for etching an anti-reflective coating
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
US5986344A (en) Anti-reflective coating layer for semiconductor device
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
JP4861987B2 (ja) 膜スタックをエッチングするための方法およびシステム
JP2001526463A (ja) 基板から有機反射防止皮膜をエッチングするためのシステムと方法
WO2004001799A2 (en) Method for fabricating a gate structure of a field effect transistor
JP3003657B2 (ja) 半導体装置の製造方法
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
KR100295426B1 (ko) 배선형성방법
JP3918488B2 (ja) 配線形成法
JP5524362B2 (ja) 基板処理方法
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
US6900139B1 (en) Method for photoresist trim endpoint detection
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
JP2002289592A (ja) 半導体装置の製造方法
US20070161255A1 (en) Method for etching with hardmask
JP3358547B2 (ja) 配線形成法
US7195716B2 (en) Etching process and patterning process
US6924196B1 (en) Anti-reflective coating and process using an anti-reflective coating
US6686129B2 (en) Partial photoresist etching
KR100546721B1 (ko) 반도체 소자의 제조 방법
KR950009291B1 (ko) 시릴화된 레지스트의 박리방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees