JP3915317B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP3915317B2 JP3915317B2 JP12960699A JP12960699A JP3915317B2 JP 3915317 B2 JP3915317 B2 JP 3915317B2 JP 12960699 A JP12960699 A JP 12960699A JP 12960699 A JP12960699 A JP 12960699A JP 3915317 B2 JP3915317 B2 JP 3915317B2
- Authority
- JP
- Japan
- Prior art keywords
- bond
- substrate
- electronic component
- chip
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品をボンドによって基板に接着して実装する電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
半導体チップなどの電子部品を基板に実装する方法として、ボンドによってチップを接着する方法が用いられている。ボンドは熱硬化性の樹脂接着剤であり、基板上に供給されたボンドの上にチップを搭載した状態で、所定の温度条件を所定時間保持することによりボンドが硬化し、これによりチップは所定強度で基板に固着される。そして実装後にはチップが基板に接続された状態での動作状態を検査する機能検査が行われる。この機能検査で不良と判定されたもののうち、再利用可能と判断された部品は取り外して再利用することが望ましい。
【０００３】
【発明が解決しようとする課題】
ところが、ボンドが完全に硬化した後のチップと基板との接合部は、介在するボンドが強固に固着しているためボンドと基板あるいはボンドとチップの界面を良好な状態を保ちながら剥離させることが難しい。このため、従来は機能的には再利用が可能な部品であるにも拘わらず、良好な状態で取り外すことが困難であるために廃棄処分される場合が大半で、資源の有効利用が図られていないという問題点があった。
【０００４】
そこで本発明は、実装後の部品の取り外しが容易に行え、部品の有効利用を図ることができる電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載の電子部品の実装方法は、基板に電子部品接着用の熱硬化性のボンドを供給するボンド供給工程と、ボンドが供給された実装部位に熱圧着ヘッドの下面に保持された電子部品を搭載する搭載工程と、前記ボンドを仮硬化させる仮硬化工程と、ボンドが仮硬化した状態で前記基板の機能検査を行う検査工程と、機能検査によって合格判定された基板について前記ボンドを本硬化させる本硬化工程とを含み、前記仮硬化工程において、前記熱圧着ヘッドにより電子部品を上面から加熱してボンドを上方側をより速く硬化進行させることにより、前記基板とボンドとの接合強度よりも電子部品とボンドとの接合強度の方が大きくなるようにボンドを硬化させることにより、前記機能検査において不合格判定された基板について、ボンドが仮硬化の状態で、前記基板とボンドが固着した前記電子部品を分離させて基板を再利用するようにした。
【０００７】
本発明によれば、機能検査に先立って行われ電子部品接着用のボンドを仮硬化させる仮硬化工程において、基板とボンドとの接合強度よりも電子部品とボンドとの接合強度が大きくなるようにボンドを硬化させることにより、機能検査によって不合格判定された基板についてはボンドを本硬化させることなくリペア作業を行え、再利用可能な基板を良好な状態でボンドから剥離させることができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ），（ｃ）、図２（ａ），（ｂ），（ｃ）は本発明の一実施の形態の電子部品の実装方法の工程説明図である。図１（ａ），（ｂ），（ｃ）、図２（ａ），（ｂ），（ｃ）は実装方法を工程順に示したものである。
【０００９】
まず図１（ａ）において、基板１には電極２、２ａが形成されている。電極２は電子部品である半導体チップ（以下単に「チップ」と略称）との接続用に設けられたものであり、電極２ａはチップ搭載後に行われる機能検査時に検査用プローブを接触させて基板１の回路を検査装置と導通させるためのものである。基板１の電極２の周囲には、熱硬化性の樹脂接着剤であるボンド３が供給される。ボンド３の供給方法としては、ディスペンサによって塗布する方法、スクリーン印刷によって供給部位にボンドを印刷する方法などが用いられる。
【００１０】
次に図１（ｂ）に示すように、ボンド３が供給された電極２の周囲、すなわちチップが実装される実装部位には、熱圧着ヘッド５の下面に保持されたチップ４が搭載される。チップ４の下面には金属バンプ４ａが形成されており、金属バンプ４ａを電極２に押圧することにより、チップ４は基板１に設けられた回路と電気的に接続される。
【００１１】
この後、図１（ｃ）に示すように、熱圧着ヘッド５に備えられた加熱手段を駆動してチップ４を上面から加熱するとともに、熱圧着ヘッド５によってチップ４を所定荷重で押圧する。これにより、金属バンプ４ａは電極２の表面に押し付けられ良好な導通が得られる。そして加熱を継続することによりボンド３の硬化が進行する。ここで行われる加熱はボンド３を完全に硬化させるような条件では行われず、ボンド３の硬化が不完全なまま一旦中断するような方法で行われる。例えば１７０℃の加熱温度を６０秒継続することが完全硬化の加熱条件がであれば、この温度での加熱を約１０秒程度行った後に加熱を停止する。すなわち、この加熱工程はボンド３の仮硬化工程である。
【００１２】
このとき、チップ４と基板１の間に存在するボンド３に対しては、チップ４を介して上方から熱が伝達されるためボンド３の硬化状態は一様ではなく、熱が伝達される上方側のほうがより速く硬化が進行する（図１（ｃ）に示す破線部参照）。したがって仮硬化工程においては、チップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるようにボンド３が硬化する。
【００１３】
この仮硬化工程後、チップ４が搭載された基板１は検査工程に送られ、ここで機能検査が行われる。機能検査はチップ４が基板１に接続された状態でチップ４と基板１より構成される電子回路の動作が正常か否かを検査するものであり、図２（ａ）に示すように検査装置（図示せず）のプローブ６を基板１の電極２ａに接触させることにより、所定の検査が行われる。
【００１４】
この機能検査の結果、異常が検出されず合格判定されたものは本硬化工程に送られる。ここでは、所定温度での加熱を所定時間継続することにより、図２（ｂ）に示すように仮硬化状態にあるボンド３の硬化反応をさらに進行させて完全硬化させる。そしてこれによりチップ４の基板１への実装が完了する。
【００１５】
これに対し、機能検査において異常が検出された基板１は本硬化工程には送られず、部品再利用可否が判断される。そしてここでチップ４の再利用が可能であると判断された基板１はリペア工程に送られ、リペア工程ではチップ４と基板１を分離する作業が行われる。この分離作業では、図２（ｃ）に示すようにボンド３が仮硬化した状態で、チップ４をツール７によって上方に引き剥がす操作を行う。
【００１６】
このとき、前述のように仮硬化工程においてはチップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるような硬化過程が採られているため、ボンド３の剥離面は基板１とボンド３との界面に生じる。したがって基板１は、良好な状態でボンド３が固着したチップ４から分離される。すなわち、この基板１の実装面にはチップ４の実装を妨げるボンド３の付着がないため、新たなチップの実装用に再利用することが可能な状態にある。
【００１７】
上記説明したように、ボンド３を仮硬化させる際に、チップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるような硬化過程を採用することにより、機能検査後のリペアにおいて基板を良好な状態で取り外すことができる。すなわち、本実施の形態を単価の高い種類の基板を用いた実装に対して適用することにより、機能検査で異常が検出された場合においても基板そのものに不良が無ければその基板を再利用することができ、資源の有効利用が促進される。
【００１８】
【発明の効果】
本発明によれば、機能検査に先立って行われ電子部品接着用のボンドを仮硬化させる仮硬化工程において、基板とボンドとの接合強度よりも電子部品とボンドとの接合強度が大きくなるようにボンドを硬化させることにより、機能検査によって不合格判定された基板についてはボンドを本硬化させることなくリペア作業を行え、再利用可能な基板を良好な状態でボンドから剥離させることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｂ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｃ）本発明の一実施の形態の電子部品の実装方法の工程説明図
【図２】（ａ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｂ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｃ）本発明の一実施の形態の電子部品の実装方法の工程説明図
【符号の説明】
１ 基板
２ 電極
３ ボンド
４ チップ
４ａ 金属バンプ
５ 熱圧着ヘッド
【発明の属する技術分野】
本発明は、電子部品をボンドによって基板に接着して実装する電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
半導体チップなどの電子部品を基板に実装する方法として、ボンドによってチップを接着する方法が用いられている。ボンドは熱硬化性の樹脂接着剤であり、基板上に供給されたボンドの上にチップを搭載した状態で、所定の温度条件を所定時間保持することによりボンドが硬化し、これによりチップは所定強度で基板に固着される。そして実装後にはチップが基板に接続された状態での動作状態を検査する機能検査が行われる。この機能検査で不良と判定されたもののうち、再利用可能と判断された部品は取り外して再利用することが望ましい。
【０００３】
【発明が解決しようとする課題】
ところが、ボンドが完全に硬化した後のチップと基板との接合部は、介在するボンドが強固に固着しているためボンドと基板あるいはボンドとチップの界面を良好な状態を保ちながら剥離させることが難しい。このため、従来は機能的には再利用が可能な部品であるにも拘わらず、良好な状態で取り外すことが困難であるために廃棄処分される場合が大半で、資源の有効利用が図られていないという問題点があった。
【０００４】
そこで本発明は、実装後の部品の取り外しが容易に行え、部品の有効利用を図ることができる電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載の電子部品の実装方法は、基板に電子部品接着用の熱硬化性のボンドを供給するボンド供給工程と、ボンドが供給された実装部位に熱圧着ヘッドの下面に保持された電子部品を搭載する搭載工程と、前記ボンドを仮硬化させる仮硬化工程と、ボンドが仮硬化した状態で前記基板の機能検査を行う検査工程と、機能検査によって合格判定された基板について前記ボンドを本硬化させる本硬化工程とを含み、前記仮硬化工程において、前記熱圧着ヘッドにより電子部品を上面から加熱してボンドを上方側をより速く硬化進行させることにより、前記基板とボンドとの接合強度よりも電子部品とボンドとの接合強度の方が大きくなるようにボンドを硬化させることにより、前記機能検査において不合格判定された基板について、ボンドが仮硬化の状態で、前記基板とボンドが固着した前記電子部品を分離させて基板を再利用するようにした。
【０００７】
本発明によれば、機能検査に先立って行われ電子部品接着用のボンドを仮硬化させる仮硬化工程において、基板とボンドとの接合強度よりも電子部品とボンドとの接合強度が大きくなるようにボンドを硬化させることにより、機能検査によって不合格判定された基板についてはボンドを本硬化させることなくリペア作業を行え、再利用可能な基板を良好な状態でボンドから剥離させることができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ），（ｂ），（ｃ）、図２（ａ），（ｂ），（ｃ）は本発明の一実施の形態の電子部品の実装方法の工程説明図である。図１（ａ），（ｂ），（ｃ）、図２（ａ），（ｂ），（ｃ）は実装方法を工程順に示したものである。
【０００９】
まず図１（ａ）において、基板１には電極２、２ａが形成されている。電極２は電子部品である半導体チップ（以下単に「チップ」と略称）との接続用に設けられたものであり、電極２ａはチップ搭載後に行われる機能検査時に検査用プローブを接触させて基板１の回路を検査装置と導通させるためのものである。基板１の電極２の周囲には、熱硬化性の樹脂接着剤であるボンド３が供給される。ボンド３の供給方法としては、ディスペンサによって塗布する方法、スクリーン印刷によって供給部位にボンドを印刷する方法などが用いられる。
【００１０】
次に図１（ｂ）に示すように、ボンド３が供給された電極２の周囲、すなわちチップが実装される実装部位には、熱圧着ヘッド５の下面に保持されたチップ４が搭載される。チップ４の下面には金属バンプ４ａが形成されており、金属バンプ４ａを電極２に押圧することにより、チップ４は基板１に設けられた回路と電気的に接続される。
【００１１】
この後、図１（ｃ）に示すように、熱圧着ヘッド５に備えられた加熱手段を駆動してチップ４を上面から加熱するとともに、熱圧着ヘッド５によってチップ４を所定荷重で押圧する。これにより、金属バンプ４ａは電極２の表面に押し付けられ良好な導通が得られる。そして加熱を継続することによりボンド３の硬化が進行する。ここで行われる加熱はボンド３を完全に硬化させるような条件では行われず、ボンド３の硬化が不完全なまま一旦中断するような方法で行われる。例えば１７０℃の加熱温度を６０秒継続することが完全硬化の加熱条件がであれば、この温度での加熱を約１０秒程度行った後に加熱を停止する。すなわち、この加熱工程はボンド３の仮硬化工程である。
【００１２】
このとき、チップ４と基板１の間に存在するボンド３に対しては、チップ４を介して上方から熱が伝達されるためボンド３の硬化状態は一様ではなく、熱が伝達される上方側のほうがより速く硬化が進行する（図１（ｃ）に示す破線部参照）。したがって仮硬化工程においては、チップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるようにボンド３が硬化する。
【００１３】
この仮硬化工程後、チップ４が搭載された基板１は検査工程に送られ、ここで機能検査が行われる。機能検査はチップ４が基板１に接続された状態でチップ４と基板１より構成される電子回路の動作が正常か否かを検査するものであり、図２（ａ）に示すように検査装置（図示せず）のプローブ６を基板１の電極２ａに接触させることにより、所定の検査が行われる。
【００１４】
この機能検査の結果、異常が検出されず合格判定されたものは本硬化工程に送られる。ここでは、所定温度での加熱を所定時間継続することにより、図２（ｂ）に示すように仮硬化状態にあるボンド３の硬化反応をさらに進行させて完全硬化させる。そしてこれによりチップ４の基板１への実装が完了する。
【００１５】
これに対し、機能検査において異常が検出された基板１は本硬化工程には送られず、部品再利用可否が判断される。そしてここでチップ４の再利用が可能であると判断された基板１はリペア工程に送られ、リペア工程ではチップ４と基板１を分離する作業が行われる。この分離作業では、図２（ｃ）に示すようにボンド３が仮硬化した状態で、チップ４をツール７によって上方に引き剥がす操作を行う。
【００１６】
このとき、前述のように仮硬化工程においてはチップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるような硬化過程が採られているため、ボンド３の剥離面は基板１とボンド３との界面に生じる。したがって基板１は、良好な状態でボンド３が固着したチップ４から分離される。すなわち、この基板１の実装面にはチップ４の実装を妨げるボンド３の付着がないため、新たなチップの実装用に再利用することが可能な状態にある。
【００１７】
上記説明したように、ボンド３を仮硬化させる際に、チップ４とボンド３との接合強度の方が基板１とボンド３との接合強度よりも大きくなるような硬化過程を採用することにより、機能検査後のリペアにおいて基板を良好な状態で取り外すことができる。すなわち、本実施の形態を単価の高い種類の基板を用いた実装に対して適用することにより、機能検査で異常が検出された場合においても基板そのものに不良が無ければその基板を再利用することができ、資源の有効利用が促進される。
【００１８】
【発明の効果】
本発明によれば、機能検査に先立って行われ電子部品接着用のボンドを仮硬化させる仮硬化工程において、基板とボンドとの接合強度よりも電子部品とボンドとの接合強度が大きくなるようにボンドを硬化させることにより、機能検査によって不合格判定された基板についてはボンドを本硬化させることなくリペア作業を行え、再利用可能な基板を良好な状態でボンドから剥離させることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｂ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｃ）本発明の一実施の形態の電子部品の実装方法の工程説明図
【図２】（ａ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｂ）本発明の一実施の形態の電子部品の実装方法の工程説明図
（ｃ）本発明の一実施の形態の電子部品の実装方法の工程説明図
【符号の説明】
１ 基板
２ 電極
３ ボンド
４ チップ
４ａ 金属バンプ
５ 熱圧着ヘッド
Claims (1)
- 基板に電子部品接着用の熱硬化性のボンドを供給するボンド供給工程と、ボンドが供給された実装部位に熱圧着ヘッドの下面に保持された電子部品を搭載する搭載工程と、前記ボンドを仮硬化させる仮硬化工程と、ボンドが仮硬化した状態で前記基板の機能検査を行う検査工程と、機能検査によって合格判定された基板について前記ボンドを本硬化させる本硬化工程とを含み、前記仮硬化工程において、前記熱圧着ヘッドにより電子部品を上面から加熱してボンドを上方側をより速く硬化進行させることにより、前記基板とボンドとの接合強度よりも電子部品とボンドとの接合強度の方が大きくなるようにボンドを硬化させることにより、前記機能検査において不合格判定された基板について、ボンドが仮硬化の状態で、前記基板とボンドが固着した前記電子部品を分離させて基板を再利用することを特徴とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12960699A JP3915317B2 (ja) | 1999-05-11 | 1999-05-11 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12960699A JP3915317B2 (ja) | 1999-05-11 | 1999-05-11 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323348A JP2000323348A (ja) | 2000-11-24 |
| JP3915317B2 true JP3915317B2 (ja) | 2007-05-16 |
Family
ID=15013626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12960699A Expired - Lifetime JP3915317B2 (ja) | 1999-05-11 | 1999-05-11 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3915317B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022099744A1 (zh) * | 2020-11-11 | 2022-05-19 | 联合微电子中心有限责任公司 | 半导体器件的临时键合与解键合的方法以及半导体器件 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3402267B2 (ja) | 1999-06-23 | 2003-05-06 | ソニーケミカル株式会社 | 電子素子の実装方法 |
| JP6019983B2 (ja) * | 2012-09-18 | 2016-11-02 | 日本電気株式会社 | 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造 |
| WO2020105432A1 (ja) * | 2018-11-21 | 2020-05-28 | 東北マイクロテック株式会社 | 積層型半導体装置及びこれに用いる複数のチップ |
-
1999
- 1999-05-11 JP JP12960699A patent/JP3915317B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022099744A1 (zh) * | 2020-11-11 | 2022-05-19 | 联合微电子中心有限责任公司 | 半导体器件的临时键合与解键合的方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323348A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030178132A1 (en) | Method for manufacturing connection structure | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH1056259A (ja) | 電子部品実装方法 | |
| JP3915317B2 (ja) | 電子部品の実装方法 | |
| WO1998047175A1 (fr) | Procede de fabrication de dispositif et composant semiconducteurs | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JPH09246311A (ja) | 半導体装置の製造方法および製造装置 | |
| JP3482905B2 (ja) | 電子部品の実装方法 | |
| JP4507582B2 (ja) | バンプ付電子部品の実装方法 | |
| JP3381565B2 (ja) | バンプ付きワークのボンディング方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP2000100873A (ja) | ベアチップ実装方法 | |
| JP2008021904A (ja) | コーティング装置及びコーティング方法 | |
| JP2006303266A (ja) | 半導体装置のリペア方法 | |
| JP3239762B2 (ja) | バンプ付きワークのボンディング方法 | |
| JPH104124A (ja) | バンプ付きワークのボンディング方法 | |
| JP3284890B2 (ja) | バンプ付きワークのボンディング方法 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP3146767B2 (ja) | フリップチップの実装構造および実装方法 | |
| JP2706405B2 (ja) | 半導体チップの実装方法 | |
| JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
| JP2001156441A (ja) | Ｃｓｐ・ｂｇａのリペア工法 | |
| JP6890246B2 (ja) | 配線基板の接合方法 | |
| JP3960076B2 (ja) | 電子部品実装方法 | |
| JPH0737934A (ja) | フリップチップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |