JP3912850B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、非線形素子を用いて液晶を駆動する、いわゆるアクティブマトリクス方式の液晶表示装置であって、その薄膜トランジスタアレイ基板の構造に特徴を有する液晶表示装置に関する。
【０００２】
【従来の技術】
近年、微細加工技術、材料技術、および高密度実装技術などの進歩と、マルチメディア機器の急速な普及とにもとづき、幅広い画面サイズで、またＡＶ、ＯＡ、車載、情報通信と様々な用途において、液晶表示装置の占める割合は急速に拡大している。液晶表示装置は、ＣＲＴにかわるキーデバイスとして、エレクトロニクス業界全体の注目を集めている。そのような中、液晶表示装置に特有の薄型かつ軽量である利点をさらに進化させ、ＣＲＴでは実現困難であった商品領域（例えばＡ４、Ｂ５サイズのノートパソコンからサブノートパソコン、ＤＩＮ規格対応のカーナビゲーションシステム、モニター一体型ビデオムービー、ペン入力型携帯情報端末など）に、さらなる展開を見せている。
【０００３】
この液晶表示装置の分野では、特に、機器のサイズに対して、いかにして大きな画面が得られるかという技術の開発が、言いかえれば表示に寄与しない周辺領域を小さくする狭額縁技術の開発が、急務となっている。
【０００４】
まず、従来のアクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板の概略について、図を用いて説明する。図３はその概略図を示す。ここで、１はマザーガラス基板、２は液晶表示装置として必要な薄膜トランジスタアレイ基板の有効領域であり、ここでは２パネル分の有効領域を配置した複数面取りの場合を示している。３ａ、３ｂはそれぞれ１パネル分の単位有効領域で、チップと呼ぶことにする。４はマザーガラス基板１の製造工程内での搬送や認識パターン形成などに必要な領域で、マザーガラス額縁と呼ぶことにする。
【０００５】
薄膜トランジスタアレイ基板の有効領域２の内側の中心部には、液晶をスイッチングするアクティブ素子である薄膜トランジスタをマトリクス配置した表示液晶セル領域５が配置されている。そして表示液晶セル領域５の周囲には、駆動ドライバーの実装領域６と、対向基板を貼り付けて液晶材料を表示液晶セル領域５に封入固定させるためのシール領域７と、表示液晶セル領域５とシール領域７とに挟まれた非表示液晶セル領域８とが設けられている。非表示液晶セル領域８は、製造上のばらつきでシール領域７の位置にずれが生じても、表示画面領域５にシール領域７が重なって表示不良となることを防止するために存在する余裕領域である。また９は、シール領域７と非表示液晶セル領域５とを合わせた領域で、ここでは画面額縁と呼ぶことにする。１０は、表示液晶セル領域５と非表示液晶セル領域８とを合わせた領域で、ここでは液晶セル領域と呼ぶことにする。
【０００６】
マザーガラス１を最大限有効に使うためには、まず第一に、マザーガラス額縁４のサイズを最小にする方法がある。しかし、これは製造設備の構造に制約を受けるため、現在のところ一定以下のサイズは期待できない。またマザーガラス額縁４の大きさはチップ３ａ、３ｂの面取り数にかかわらず一定の値をとるため、面取り数が増加するほど１チップ当たりの影響が分散されて、チップサイズへの影響はそれほど大きくない。
【０００７】
第二に、薄膜トランジスタアレイ基板の有効領域２が一定だと考えた場合は、各面取り数における最大チップサイズは自ずから決まってくるため、表示液晶セル領域５を大きくするためには画面額縁９を小さくするしか方法はない。また表示液晶セル領域５の大きさを固定して、多面取り数を最大にする場合においても、画面額縁９を小さくすることで、チップ３ａ、３ｂの大きさを最小に抑えるのが有効である。さらに、画面額縁９の大きさは表示液晶セル領域５の大きさに制約を受けずほぼ一定であるため、面取り数が増加するほどその影響は大である。
【０００８】
そのため、通常は画面額縁９を最小にするべく設計上の対処を行っている。図４は、図３における画面額縁９の近傍を拡大して詳細を示したものである。ここで、１１は表示液晶セル領域５内にある表示有効画素で、直交配列されている。１２は非表示液晶セル領域８にある非表示ダミー画素で、表示有効画素１１を延長する形で直交配列されている。１３はソース信号配線、１４はゲート信号配線である。ここで非表示ダミー画素１２には、表示有効画素１１と同様にソース信号配線１３およびゲート信号配線１４が接続され、表示有効画素１１と全く同様の駆動がなされる。すなわち非表示ダミー画素１２は、通常は表示有効画素１１と全く同一の画素パターンをそのまま繰り返して１行以上配置することが多い。このようにして非表示ダミー画素１２を配置する理由はいくつかあるが、最大の理由は表示品質の信頼性上の課題が存在するためである。
【０００９】
表示品質の信頼性上の課題とは次のようなものである。
通常、液晶分子を所定の方向に配列させるために行う配向処理は、レーヨン、ナイロンなどの繊維からなる布を用いて、一定荷重下にて基板上の配向膜（ポリイミド系樹脂）を一定方向に擦るラビング法によって行う。しかし、そのときに、摩擦によって基板から削り取られて布に付着した配向膜が、異物として基板上に少なからず再付着しており、明らかに基板の段差形状の変化が大きいほどその付着量が多い傾向がある。つまり、画素を配置した領域と配線領域との境目に集中して再付着する。再付着した配向膜異物は、ラビング時の摩擦熱と空気中の水分とでイミド結合が破壊されており、カルボン酸がイオンとして分離され易い状態にある。これらは、イオン性不純物として、時間とともに液晶中に拡散していく。このイオン性不純物は、液晶の電圧保持率を劣化させるが、液晶中に均一に拡散した状態では画像表示上の輝度むらとは認識されず、大きな問題とはならない。
【００１０】
しかしながら、先に述べたように再付着異物の分布は当初より画面周辺に集中しており、均一な拡散は不可能である。さらに、それらの不純物はイオン性を持っているため、駆動時間の経過とともに液晶セル中を移動する性質をもっており、特にＤＣ成分を多く持つゲート信号に大きく影響される。すなわちゲートの走査方向に依存した一定方向にイオン性不純物が移動し、集中して存在する領域が形成されることになる。この領域に集中したイオン性不純物によって、局部的な電荷保持率の低下が起こり、画像表示上の輝度むらとして観察されることになるわけである。
【００１１】
よって、この表示品質の信頼性上の課題である輝度むらを防止するためには、正規駆動する非表示ダミー画素１２を非表示液晶セル領域８に配置することで、イオン性不純物の発生源となるラビング異物の再付着領域を表示液晶セル領域５から遠ざけることと、ゲートの走査によって移動したイオン性不純物が最終的に集中する領域を非表示液晶セル領域８の非表示ダミー画素１２のゲート電極付近にとどめることとが、有効な手段となっている。
【００１２】
【発明が解決しようとする課題】
しかしながら上記の従来の構造では、同一画面サイズ下でのチップ３ａ、３ｂの面積の縮小化や、多面取り数増のための画面額縁９のサイズの最小最適化を試みた場合に、シール領域７は信頼性の観点から一定の幅以下にはできないため、非表示液晶セル領域８を切り詰めて縮小するのが一つの方法である。この非表示液晶セル領域８を縮小するために、従来の技術では、非表示ダミー画素１２の配置列数を切りつめて、最低限の１行または１列だけしか配置できない場合が多くなっている。
【００１３】
なぜならば、非表示ダミー画素１２の配置行数または列数を減らさずに非表示液晶セル領域８を縮小すると、シール領域７の製造上の寸法ばらつきを考慮した場合には、ワーストケースにはシール領域７が非表示ダミー画素１２に重なってしまい、重なった部分は液晶自体が存在できないため、従来の技術で述べた、非表示ダミー画素１２の持っているイオン性不純物の捕獲電極としての機能を失ってしまい、画像表示上の輝度むら発生を防止できなくなるからである。さらに、通常はシール領域７におけるアクティブ基板側との接触面はほぼ均一にソース信号配線１３またはゲート信号配線１４であったものが、一部が段差および表面状態の異なる非表示ダミー画素１２との接触になるため、密着性の低下によるシール性の問題や、段差不均一による液晶セルのギャップむらの問題の一因となる危険性をはらんでいるからである。
【００１４】
しかしながら、たとえ最低限の１行または１列の非表示ダミー画素１２を配置できたとしても、非表示ダミー画素１２を表示有効画素１１の延長部分で直交配列させた場合は、ソース信号配線１３とゲート信号配線１４との配置がほぼ直線的になるため、基板の凹凸が単調になる。つまり摩擦係数が小さくなり、ラビング布に付着した汚染物質を非表示ダミー画素１２の領域で捕獲しきれずに、残った汚染物質が表示有効画素１１の領域に持ち出される形で付着してしまうことがある。
【００１５】
本発明は上記従来の課題を解決するため、液晶表示装置の薄膜トランジスタアレイ基板の有効な構造を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の課題を解決するために、本発明の液晶表示装置は、直交配列された表示画素に隣接して、この表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを少なくとも１行または１列配置し、前記非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させて前記ゲート配線またはソース配線を屈曲させたものである。
【００１７】
これによれば、表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを配置し、この非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させてゲート配線またはソース配線を屈曲させたため、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくすることができる。このため、画面額縁が小さいために非表示液晶セル領域を大きく確保できない場合においても、狭い領域で、従来の数行分または数列分の非表示ダミー画素と同等の作用をする非表示ダミー画素パターンを配置できる。したがって、たとえラビング布からの再付着汚染があった場合にも、それらを非表示液晶セル領域内にとどめることができ、よって均一で良好な画像表示特性を得ることができる。
【００１８】
【発明の実施の形態】
請求項１に記載の発明は、一対の基板間に液晶を充填し、第一の基板上には、マトリクス状に交差させた複数本のゲート配線およびソース配線を配置するとともに、前記ゲート配線とソース配線との各交差部に、画素電極を接続した薄膜トランジスタからなる表示画素を直交配列して配置し、第二の基板上には、透明導電性薄膜からなる対向電極を配置した液晶表示装置において、前記第一の基板上の表示画素に行方向または列方向に隣接して、前記表示画素に対し画素配列ピッチをずらせた非表示ダミー画素パターンを少なくとも１行または１列配置したものである。
【００１９】
これによれば、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくするという作用を有する。
【００２０】
請求項２に記載の発明は、第一の基板の非表示ダミー画素に合わせて、第二の基板のカラーフィルターの色パターンピッチをずらして配置したものである。
これによれば、ラビング布に対する、カラーフィルター側の非表示ダミー画素の領域の色パターンの摩擦係数を大きくするという作用を有する。
【００２１】
請求項３に記載の発明は、非表示ダミー画素のずらし量が半画素ピッチであるようにしたものである。
これによれば、同様に、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくするという作用を有する。
【００２２】
以下、本発明の実施の形態について、図１および図２を用いて説明する。
（実施の形態１）
図１は本発明の実施の形態１による液晶表示装置の薄膜トランジスタアレイ基板の画面額縁の近傍の概略図である。なお、図１に示す実施の形態の液晶表示装置は、基本的には図３に示した従来の液晶表示装置と同じ構成であるので、同一構成部材には同一番号を付して詳細な説明を省略する。
【００２３】
図１において、５は表示液晶セル領域、１１は表示有効画素である。この表示有効画素１１は、ソース信号配線１３に接続したソース電極１５と、ゲート信号配線１４に接続したゲート電極１６と、ＴＦＴの半導体層１７と、ドレイン電極１８と、このドレイン電極１８に接続した画素電極１９とで構成される。
【００２４】
８は非表示液晶セル領域で、ここには、非表示ダミー画素２０が形成される。この非表示ダミー画素２０は、表示有効画素１１と同様にソース信号配線１３およびゲート信号配線１４が接続されて、ダミーソース電極２１と、ダミーゲート電極２２と、ダミー半導体層２３と、ダミードレイン電極２４と、ダミー画素電極２５とを有する。また、この非表示ダミー画素２０は、表示有効画素１１に対し、行方向に半画素ピッチずらした配置にしている。すなわち、この非表示ダミー画素２０の部分では、ダミーソース電極２１を接続したソース信号配線１３が屈曲した構成となっている。ここで、ダミー画素電極２５の駆動電位を表示有効画素１１の画素電極１９の駆動電位と基本的に同一にするために、ＴＦＴサイズおよび容量などの大きさを、ダミーソース電極２１や、ダミーゲート電極２２や、ダミー半導体層２３や、ダミードレイン電極２４や、ダミー画素電極２５の設計パラメーターを最適化して調整している。
【００２５】
以上のように構成された実施の形態１の液晶表示装置では、非表示液晶セル領域８が狭く非表示ダミー画素２０の配置行数が制限される場合においても、非表示ダミー画素２０の部分において、ダミーソース電極２１を接続したソース信号配線１３が屈曲しており、この部分で摩擦係数が急激に変化するため、ラビング布から再付着する汚染物質が、この部分、すなわち表示有効画素１１の領域外で捕獲されることになる。よって、最小限のダミー領域で済み、シール領域７と非表示ダミー画素２０の間の距離を縮めることなしに、非表示ダミー画素を配置しない場合や、直交配列の非表示ダミー画素を配置した場合に発生する表示特性上の不良を防止できる。
【００２６】
なお以上においては、非表示ダミー画素２０の配置を、行方向つまりゲート本数を増やす方向にずらせる例を説明したが、列方向、つまりソース本数を増やす方向にずらせる形態もあり得る。また、配置行数およびずらし量は必要に応じて自由に選択してもかまわない。
【００２７】
（実施の形態２）
図２は、本発明の実施の形態２による液晶表示装置における、カラーフィルター基板の画面額縁の近傍の概略図である。なお、この実施の形態では、薄膜トランジスタアレイ基板側の非表示ダミー画素が、半画素ピッチずらしで２列配置されているものについて説明する。
【００２８】
この図２において、２７は表示色パターンであり、ＲＧＢがストライプ状に配列されるとともに、それに対応してブラックマトリクス２８が開口されている。２９は非表示ダミー色パターンであり、各行毎に半画素ピッチずらして配置されて、ＲＧＢがデルタ状に配列されている。この非表示ダミー色パターン２９では、当然、ダミーなのでブラックマトリクス２８は開口されていない。
【００２９】
以上のように構成された実施の形態２の液晶表示装置では、薄膜トランジスタアレイ基板の非表示ダミー画素に対応する形で、カラーフィルター基板側の非表示ダミー色パターン２９が配置されるため、カラーフィルター基板側のラビング時に再付着する汚染物質を非表示領域に捕獲することができると同時に、非表示ダミー画素領域の画素電極部の液晶セルギャップが表示領域と同等に保たれることで、液晶の駆動電圧と負荷容量が正規のものとなり、液晶にＤＣオフセットが不正規にかかることを防止でき、液晶の電荷保持率の低下を緩和できる。
【００３０】
【発明の効果】
以上のように本発明によれば、表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを配置し、この非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させてゲート配線またはソース配線を屈曲させたため、ラビング方式の配向処理の際に、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくすることができる。したがって、ラビングの際の再付着配向膜異物によるイオン性不純物を表示画素領域外に留めることができ、このイオン性不純物に起因して駆動時間の経過とともに現れる局部的な液晶の電荷保持率の低下つまり表示ムラを、画面額縁領域の増加なしに実現することが可能になる。このため、コンパクト・大画面・高生産性・高品質・高歩留まりを同時に実現する極めて有用な、アクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板を提供することができ、その実用的効果は大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態１による液晶表示装置の薄膜トランジスタアレイ基板の画面額縁の近傍の概略図である。
【図２】本発明の実施の形態２による液晶表示装置のカラーフィルター基板のチップ額縁の近傍の概略図である。
【図３】従来のアクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板の概略図である。
【図４】図３の液晶表示装置の薄膜トランジスタ基板の画面額縁の近傍の概略図である。
【符号の説明】
５ 表示液晶セル領域
８ 非表示液晶セル領域
１１ 表示有効画素
１３ ソース信号配線
１４ ゲート信号配線
１９ 画素電極
２０ 非表示ダミー画素

Claims (3)

1. 一対の基板間に液晶を充填し、第一の基板上には、マトリクス状に交差させた複数本のゲート配線およびソース配線を配置するとともに、前記ゲート配線とソース配線との各交差部に、画素電極を接続した薄膜トランジスタからなる表示画素を直交配列して配置し、第二の基板上には、透明導電性薄膜からなる対向電極を配置した液晶表示装置において、前記第一の基板上の表示画素に行方向または列方向に隣接して、前記表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを少なくとも１行または１列配置し、前記非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させて前記ゲート配線またはソース配線を屈曲させたことを特徴とする液晶表示装置。
2. 第一の基板の非表示ダミー画素に合わせて、第二の基板のカラーフィルターの色パターンピッチをずらせて配置したことを特徴とする請求項１記載の液晶表示装置。
3. 非表示ダミー画素のずらし量が半画素ピッチであることを特徴とする請求項１または２記載の液晶表示装置。

Images