JP3911784B2 - 画像圧縮装置及び画像圧縮方法 - Google Patents
画像圧縮装置及び画像圧縮方法 Download PDFInfo
- Publication number
- JP3911784B2 JP3911784B2 JP24150897A JP24150897A JP3911784B2 JP 3911784 B2 JP3911784 B2 JP 3911784B2 JP 24150897 A JP24150897 A JP 24150897A JP 24150897 A JP24150897 A JP 24150897A JP 3911784 B2 JP3911784 B2 JP 3911784B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- image
- circuit
- quantization
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像信号を圧縮符号化する画像圧縮装置及び画像圧縮方法に関する。
【０００２】
【従来の技術】
従来より、画像信号を圧縮する動画像圧縮装置では、同一フィールドで２次元離散コサイン変換（以下、「ＤＣＴ変換」という。）を行うか同一フレームでＤＣＴ変換を行うかを判定するためのフレーム／フィールド判定回路を備えるものがある。
【０００３】
上記フレーム／フィールド判定回路は、奇数ラインと偶数ラインの画像信号のデータ量の絶対値差分和Ｖ１と、隣合う奇数ライン間の絶対値差分と隣合う偶数ライン間の絶対値差分との和Ｖ２とを求め、これらの値に基づいてフィールド又はフレームでＤＣＴ変換を行うかを判定している。
【０００４】
【発明が解決しようとする課題】
ところで、上記動画像圧縮装置では、画像信号の動きを検出して圧縮するための動きベクトル検出回路が設けられている。かかる動きベクトル検出回路では、回路規模を削減するために、原画像に対してサンプリングを施して低域成分を抽出し、この低域成分画像で大まかな動きベクトルを求めてから原画像上で補正を行う方式（以下、「階層サーチ方式」という。）がよく用いられる。なお、この階層サーチ方式は、本願出願人により、特開平８−１８２００１号公報等により既に開示されている。
【０００５】
しかし、階層サーチ方式には、回路規模が小さくなるものの演算精度が悪くなるという問題点がある。この問題点を解決するため、予め大まかな動きベクトルを求めるとときに、低域成分画像に加えてアクティビティ成分画像を求める方式が知られている。ところが、この方式は、演算速度を向上させることができるが、アクティビティ成分を求めるための回路が必要になり、回路規模が大きくなるという問題がある。
【０００６】
また、上述の動画像圧縮装置では、画像信号を所定のブロックに分割して、各ブロックの画像の特徴量を示すパラメータから量子化係数を算出するために量子化回路，量子化制御回路が設けられている。かかる量子化制御回路は、特徴量を示すパラメータを求めるための回路を必要とするため、回路規模が大きくなっている。
【０００７】
このように、フレーム／フィールド判定回路、動きベクトル検出回路、量子化制御回路は、それぞれに必要なパラメータを算出するのに個別の回路が必要となり、装置全体の回路規模が大きくなるという問題が生じた。
【０００８】
本発明は、このような実情に鑑みて提案されたものであり、各回路に必要なパラメータを生成する回路を共通化して装置全体の回路規模を小さくすることのできる画像圧縮装置及び画像圧縮方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の課題を解決するために、本発明に係る画像圧縮装置は、動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出手段と、検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償手段と、入力画像信号と動き補償された画像信号との差分を演算して出力する演算手段と、上記演算手段からの画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成手段と、入力画像信号又は上記演算手段からの画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割手段と、分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理手段と、上記量子化制御パラメータによって量子化幅を制御する量子化制御手段と、上記量子化幅に基づいて上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化手段とを備え、上記パラメータ生成手段では、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、上記量子化制御手段は、上記パラメータ生成手段により上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、上記量子化手段における上記離散コサイン変換係数の量子化幅を制御することを特徴とする。
【００１０】
また、本発明に係る画像圧縮方法は、動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出ステップと、上記動き検出ステップにおいて検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償ステップと、入力画像信号と上記動き補償ステップにおいて動き補償された画像信号との差分を演算する演算ステップと、上記演算ステップにおいて演算された画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成ステップと、入力画像信号又は上記演算ステップにおいて演算された画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割ステップと、上記フレーム／フィールド分割ステップにおいて分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理ステップと、上記量子化制御パラメータによって量子化幅を制御する量子化制御ステップと、上記量子化制御ステップにおいて制御された量子化幅で上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化ステップとを備え、上記パラメータ生成ステップでは、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、上記量子化制御ステップでは、上記パラメータ生成ステップにおいて上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、量子化幅を制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。本発明は、例えば図１に示す構成の画像圧縮装置１に適用される。上記画像圧縮装置１は、フレーム／フィールド分割の判定、量子化制御、動き検出の時に用いられるパラメータをまとめて生成することのできるパラメータ生成回路１４を備えたものである。
【００１２】
具体的には、上記画像圧縮装置１は、入力画像信号に所定の演算を行って差分画像信号（以下、単に「画像信号」と略す。）を得る演算器１２と、入力画像信号又は演算器１２からの画像信号を切換出力する切換回路１３と、パラメータを生成するパラメータ生成回路１４と、フレーム分割をするかフィールド分割を行うかを判定するフレーム／フィールド判定回路１５と、判定した結果に基づいて分割処理を行うフレーム／フィールド分割回路１６と、ＤＣＴ演算処理を行うＤＣＴ回路１７と、量子化処理を行う量子化回路１８と、例えばハフマン符号化処理を行う符号化回路１９と、符号化されたデータを一時蓄積するバッファ２０と、量子化ステップを制御する量子化制御回路２２とを備える。
【００１３】
演算器１２は、入力端子１１から入力される画像信号を加算信号とし、後述する動き補償回路２８からの画像信号を減算信号として演算処理を行い、算出された画像信号を切換回路１３の端子ａに供給する。
【００１４】
切換回路１３は、ＰピクチャやＢピクチャを圧縮するときのように動き補償を行うときは端子ａに設定され、Ｉピクチャを圧縮するときのように動き補償を行わないときは端子ｂに設定される。なお、この端子ｂは、入力端子１１に接続されている。そして、切換回路１３は、端子ａ又は端子ｂに供給される画像信号をパラメータ生成回路１４及びフレーム／フィールド分割回路１６に供給する。
【００１５】
パラメータ生成回路１４は、入力端子１１からの画像信号，切換回路１３からの画像信号，後述する加算器２５からの画像信号に基づいてパラメータＶ１，Ｖ２，ｆ，ｇ，Ｄ，Ａ，Ｆを生成する。パラメータ生成回路１４は、パラメータＶ１，Ｖ２をフレーム／フィールド判定回路１５に、パラメータＤ，Ａ，Ｆを量子化制御回路２２に、パラメータｆ，ｇを後述する動き検出回路２７に供給する。
【００１６】
ここで、パラメータ生成回路１４は、図２に示すように、入力信号の切換を行う切換回路３４と、低域成分縮小画像ｆｍｎを生成する低域成分縮小画像生成回路３５と、アクティビティ成分画像ｇｍｎ等を生成するアクティビティ成分画像生成回路３６と、量子化制御回路２２で用いるパラメータを生成する量子化制御パラメータ生成回路３７とを備える。
【００１７】
切換回路３４の端子ａには、端子３２を介して図１に示す入力端子１１からの画像信号が供給される。また、切換回路３４の端子ｂには、端子３３を介して図１に示す加算器２５からの画像信号が供給される。切換回路３４は、所定期間毎に切換設定され、端子ａ又は端子ｂに供給された画像信号を低域成分縮小画像生成回路３５及びアクティビティ成分画像生成回路３６に供給する。
【００１８】
低域成分縮小画像生成回路３５は、図３に示すように、画像信号から４画素×４画素のブロックを順次抜き出し、このブロックを構成する画素ａijの平均値（低域成分縮小画像ｆmn）を算出する。この算出式は、式（１）で表される。
【００１９】
【数１】
【００２０】
そして、低域成分縮小画像生成回路３５は、各低域成分縮小画像ｆmnをアクティビティ成分画像生成回路３６及び量子化制御パラメータ生成回路３７に供給するとともに、端子４１を介して出力する。
【００２１】
アクティビティ成分画像生成回路３６には、切換回路３４からの画像信号及び低域成分縮小画像ｆmnの他に、端子３１を介して、図１に示す切換回路１３からの画像信号が供給される。
【００２２】
アクティビティ成分画像生成回路３６は、図４に示すように、図２に示す端子３１からの画像信号から１６画素×１６画素のブロックを順次抜き出し、これらのブロックに基づいてフレーム／フィールド判定係数（以下、「判定係数」という。）Ｖ１，Ｖ２を生成する。また、アクティビティ成分画像生成回路３６は、図５に示すように、図２に示す切換回路３４からの画像信号から４画素×４画素のブロックを順次抜き出して、このブロックとこのブロックに対応する低域成分縮小画像ｆmnとに基づいて、アクティビティ成分画像ｇmnを生成する。
【００２３】
ここで、アクティビティ成分画像生成回路３６は、具体的には図６に示すように、１６個のスイッチ５１〜６６と、８個の差分絶対値加算器６７〜７４と、８個の加算器７５〜８２と、レジスタ８３とを備える。
【００２４】
さらに、上記アクティビティ成分画像生成回路３６は、１６個のスイッチ９１〜１０６と、８個の差分絶対値加算器１０７〜１１４と、８個の加算器１１５〜１２２と、レジスタ１２３と、加算器１２４と、除算器１２５とを備える。
【００２５】
最初に、判定係数Ｖ１，Ｖ２を求める場合は、スイッチ５１〜６６及びスイッチ９１〜１０６は端子ａに設定され、レジスタ８３，１２３の値は０に設定される。
【００２６】
差分絶対値加算器６７〜７４は、それぞれａi0とａi1，ａi2とａi3，・・・，ａi12とａi13，ａi14とａi15の差分の絶対値を出力する。そして、これらの差分の絶対値は加算器７５〜８１によって合計され、これらの合計値は加算器８２を介してレジスタ８３に入力される。このとき、レジスタ８３には、上述の図４に示すように、ｉ列における奇数ラインと偶数ラインの差分の絶対値の和の値が入力される。
【００２７】
そして、各列においてこのような処理が行われると、レジスタ８３には、１フレームにおける奇数ラインと偶数ラインの差分の絶対値の和の値が入力される。この和の値をフレーム／フィールド係数Ｖ１とすると、Ｖ１の算出式は式（２）で表される。
【００２８】
【数２】
【００２９】
一方、差分絶対値加算器１０７〜１１４は、それぞれａi0とａi2，ａi1とａi3，・・・，ａi12とａi14，ａi13とａi15の差分の絶対値を出力する。そして、これらの差分の絶対値は加算器１１５〜１２１によって合計され、これらの合計値は加算器１２２を介してレジスタ１２３に入力される。このとき、レジスタ１２３には、上述の図４に示すように、ｉ列における奇数ライン間の差分及び偶数ライン間の差分の絶対値の和の値が入力される。
【００３０】
そして、各列においてこのような処理が行われると、レジスタ１２３には、１フレームにおける奇数ライン間の差分と偶数ライン間の差分の絶対値の和の値が入力される。この和の値をフレーム／フィールド係数Ｖ２とすると、Ｖ２の算出式は式（３）で表される。
【００３１】
【数３】
【００３２】
つぎに、アクティビティ成分画像ｇmnを生成する場合、スイッチ５１〜６６及びスイッチ９１〜１０６は端子ｂに設定される。
【００３３】
差分絶対値加算器６７〜７４，９１〜１０６は、それぞれａp,qとａp/4,q/4、ａp+1,qとａp/4,q/4、・・・、ａp+3,q+3とａp/4,q/4との差分の絶対値を出力する。これらの差分の絶対値は加算器７５〜８１，１１５〜１２１，１２４によって合計される。除算器１２５は、この合計値を１６で除してアクティビティ成分画像ｇp/4,q/4を生成して出力する。このアクティビティ成分画像ｇp/4,q/4（＝ｇmn）の算出式は、式（４）によって表される。
【００３４】
【数４】
【００３５】
このように、上記アクティビティ成分画像生成回路３６は、スイッチ５１〜６６及びスイッチ９１〜１０６を端子ａに設定することによって判定係数Ｖ１，Ｖ２を算出し、また、スイッチ５１〜６６及びスイッチ９１〜１０６を端子ｂに設定することによって容易にアクティビティ成分画像ｇｍｎも生成することができる。
【００３６】
そして、アクティビティ成分画像生成回路３６は、判定係数Ｖ１，Ｖ２を、図２に示す端子３８，３９を介して出力し、低域成分縮小画像ｆｍｎを量子化制御パラメータ生成回路３７に供給し、さらに端子４１を介して出力する。
【００３７】
量子化制御パラメータ生成回路３７は、低域成分縮小画像ｆmn及びアクティビティ成分画像ｇmnに基づいて式（５），式（６），式（７）の演算を行うことによって、ＤＣ成分値Ｄ，フラットネス値Ｆ，アクティビティ値Ａを生成する。
【００３８】
【数５】
【００３９】
以上のように、パラメータ生成回路１４は、動きベクトル検出に必要な低域成分縮小画像ｆmn及びこれに基づいてアクティビティ成分画像ｇmnを生成し、これらの値を用いて、量子化制御に必要なＤＣ成分値Ｄ，フラットネス値Ｆ，アクティビティ値Ａを生成することができる。すなわち、パラメータ生成回路１４は、フレーム／フィールド判定回路１５及び量子化制御回路２２で用いられ、かつ、互いに関連のあるパラメータをまとめて生成することができる。また、パラメータ生成回路１４は、図６に示すスイッチ５１等を端子ａに設定することによって、フレーム／フィールド判定に必要な判定係数Ｖ１，Ｖ２を容易に生成することもできる。
【００４０】
フレーム／フィールド判定回路１５は、上記判定係数Ｖ１，Ｖ２に基づいてフレームをＤＣＴブロック分割するか、フィールドをＤＣＴブロック分割するかを判定する。具体的には、式（８）が成り立つかを判定する。
【００４１】
【数６】
【００４２】
ここで、判定係数Ｖ１は、図７に示すように、隣合う奇数ラインと偶数ラインとの差分の絶対値を合計した値である。また、判定係数Ｖ２は、隣合う奇数ライン間及び隣合う偶数ライン間の差分の絶対値を合計した値である。
【００４３】
そして、フレーム／フィールド判定回路１５は、Ｖ１≦Ｖ２＋offsetが成り立つときはフレーム分割を、Ｖ１≦Ｖ２＋offsetが成り立たないときはフィールド分割を行うようにフレーム／フィールド分割回路１６を制御する。なお、Ｉピクチャのように動き補償を行わない場合はoffset＝４０９６であり、ＰピクチャやＢピクチャのように動き補償を行う場合はoffset＝０である。
【００４４】
フレーム／フィールド分割回路１６は、上述の判定に基づいて、切換回路１３からの画像信号に対してフレームをＤＣＴブロック分割したり、フィールドをＤＣＴブロック分割する。フレーム／フィールド分割回路１６は、図８に示すように、１フレームを分割して得られたＤＣＴブロック又は１フィールドを分割して得られたＤＣＴブロックをＤＣＴ回路１７に供給する。
【００４５】
ＤＣＴ回路１７は、上記ＤＣＴブロックにＤＣＴ変換処理を行って量子化回路１８に供給する。量子化回路１８は、量子化係数を算出し、この量子化係数を符号化回路１９及び逆量子化回路２３に供給する。符号化回路１９は、例えばハフマン符号化を行ってバッファ回路２０に供給する。
【００４６】
バッファ回路２０は、符号化されたデータを一時蓄積してこの蓄積量の情報を量子化制御回路２２に供給するとともに、所定のビットレートでビットストリームを出力端子２１を介して出力する。
【００４７】
量子化制御回路２２は、パラメータ生成回路１４からのパラメータＤ，Ａ，Ｆ及びバッファ回路２０のデータの蓄積量に基づいて、表１に示すように、量子化回路１８のデータ発生量を制御する。
【００４８】
【表１】
【００４９】
例えば、量子化制御回路２２は、直流成分パラメータＤの値が大きくなると量子化回路１８で発生する量子化係数Ｑの値を小さくし、直流成分パラメータＤの値が小さくなると量子化係数Ｑの値は大きくなるようにする。また、フラットネス・パラメータＦの値が大きくなると量子化係数Ｑの値を大きくし、直流成分パラメータＤの値が小さくなると量子化係数Ｑの値を小さくする。また、アクティビティ値Ａが大きくなると量子化係数Ｑの値を大きくし、アクティビティ値Ａが小さくなると量子化係数Ｑの値は小さくなる。そして、量子化制御回路２２は、これらのパラメータＤ，Ｆ，Ａの組合せによって、量子化回路１８の量子化係数の大きさを制御する。
【００５０】
また、上記画像圧縮装置１は、逆量子化処理を行う逆量子化回路２３と、逆ＤＣＴ処理を行う逆ＤＣＴ回路２４と、加算器２５と、フレームメモリ２６と、原画像に対してサンプリングを施して低域成分を抽出し、この低域成分画像で大まかな動きベクトルを求めてから原画像上で補正を行う方式（以下、「階層サーチ方式」という。）の動き検出回路２７と、検出された動きベクトルに基づいて動き補償を行う動き補償回路２８と、切換回路２９とを備える。
【００５１】
逆量子化回路２３は、量子化回路１８から供給される量子化係数に逆量子化処理を施して、ＤＣＴ係数を逆ＤＣＴ回路２４に供給する。逆ＤＣＴ回路２４は、逆量子化回路２３から供給されるＤＣＴ係数に対して逆ＤＣＴ変換を行うことによって画像信号を復号して、この画像信号を加算器２５に供給する。
【００５２】
加算器２５は、逆ＤＣＴ回路２４から供給される画像信号と動き補償回路２８で動き補償された画像信号とを加算合成し、この合成された画像信号をフレームメモリ２６に供給する。
【００５３】
フレームメモリ２６は、加算器２５から供給されるブロック毎の画像信号を記憶して、１フレーム毎にこの画像信号を動き検出回路２７及び動き補償回路２８に供給する。
【００５４】
動き検出回路２７は、入力端子１１及びフレームメモリ２６から供給される信号に基づいて２次元の動きベクトルを検出して、この検出結果を動き補償回路２８に供給する。
【００５５】
ここで、動き検出回路２７は、具体的には図９に示すように、切換回路１３４と、フレームメモリ１３５と、縮小画像ブロックマッチング演算回路１３６と、原画像ブロックマッチング演算回路１３７と、ハーフペル演算回路１３８とを備える。
【００５６】
切換回路１３４には、端子１３１を介してパラメータ生成回路１４からのパラメータｆ，ｇが供給される。切換回路１３４は、所定時間毎に端子ａ又は端子ｂに切換設定され、パラメータｆ，ｇをフレームメモリ１３５又は縮小画像ブロックマッチング演算回路１３６に供給する。
【００５７】
縮小画像ブロックマッチング演算回路１３６は、フレームメモリ１３５から予測画像の縮小画像と切換回路１３４からの予測画像の縮小画像ともマッチング処理を行い、これらの画像から動きベクトルの大まかな値を算出して原画像ブロックマッチング演算回路１３７に供給する。
【００５８】
原画像ブロックマッチング演算回路１３７は、図１に示す入力端子１１からの画像信号と図１に示すフレームメモリ２６からの画像信号とを用いて、縮小画像ブロックマッチング演算回路１３６からの大まかな動きベクトルの値をサーチ範囲の中心として、端子１３２からの候補画像信号と端子１３３からの入力画像信号とから高精度の動きベクトルの値を画素単位で求めることができる。
【００５９】
ハーフペル演算回路１３８は、上記入力端子１１からの画像信号と上記フレームメモリ２６からの画像信号とを用いて、原画像ブロックマッチング演算回路１３７で求められた画素単位の動きベクトルの近傍における１／２画素単位の動きベクトルを算出し、かかる動きベクトルを端子１３９を介して動き補償回路２８に供給する。
【００６０】
動き補償回路２８は、上記動きベクトルに基づいて、フレームメモリ２６から読み出された１フレーム分の画像信号に所定の動き補償を行うことによって予測画像信号を得て、この画像信号を上述した演算器１２及び切換回路２９の端子ａに供給する。
【００６１】
切換回路２９は、例えばＰピクチャやＢピクチャのように動き補償を行う必要があるときは端子ａに設定され、Ｉピクチャのように動き補償を行う必要がないときは端子ｂに設定される。そして、切換回路２９は、端子ａに設定されているときに、動き補償回路２８からの画像信号を加算器２５に供給する。
【００６２】
これにより、例えばＩピクチャの場合は、切換回路１２，２９は共に端子ｂに設定される。Ｉピクチャの画像信号は、量子化回路１８，符号化回路１９で圧縮符号化されて端子２１を介して出力されるとともに、フレームメモリ２６に蓄積される。
【００６３】
Ｐピクチャの場合は、切換回路１３，２９は共に端子ａに設定される。動き検出回路２７は、入力端子１１からのＰピクチャとフレームメモリ２６からのＩピクチャとに基づいて動きベクトルを検出し、動き補償回路２８は、上記動きベクトルに基づいてフレームメモリ２６からのＩピクチャに動き補償を行って、予測画像信号を演算器１２及び切換回路２９に供給する。よって、演算器１２は、入力端子１１からの入力画像信号と予測画像信号との差分を出力する。これにより、Ｐピクチャは、量子化回路１８，符号化回路１９を介して圧縮符号化されて出力される。
【００６４】
Ｂピクチャの場合は、切換回路１３，２９は共に端子ａに設定される。加算器２５は、逆量子化回路２４から供給される上述のＰピクチャの差分画像信号と、動き補償回路２８から供給される予測画像信号とを加算合成し、これにより生成されるＰピクチャの画像信号をフレームメモリ２６を介して動き検出回路２７及び動き補償回路２８に供給する。動き検出回路２７は、入力端子１１からのＢピクチャとフレームメモリ２６からのＰピクチャとに基づいて動きベクトルを検出し、動き補償回路２８は、上記動きベクトルに基づいてフレームメモリ２６からのＰピクチャに動き補償を行って、予測画像信号を演算器１２及び切換回路２９に供給する。よって、演算器１２は、入力端子１１からのＢピクチャの入力画像信号とＢピクチャの予測画像信号との差分を出力する。これにより、Ｂピクチャは、量子化回路１８，符号化回路１９を介して圧縮符号化されて出力される。
【００６５】
以上のように、上記画像圧縮装置１は、フレーム／フィールド判定回路１５及び量子化制御回路２２で用いられる互いに関連性の高いパラメータや、階層サーチ方式の動き検出回路２７において用いられるパラメータを、容易に生成することのできるパラメータ生成回路１４を備えることにより、これらのそれぞれの回路でパラメータを生成するのに比べて回路規模を小さくすることができる。
【００６６】
【発明の効果】
以上詳細に説明したように、本発明に係る画像圧縮装置装置及び画像圧縮方法によれば、判定係数、量子化制御パラメータ、動きベクトル検出用パラメータをまとめて生成することによって、各回路で必要なそれぞれのパラメータを一括して生成することができ、回路規模の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用した画像圧縮装置の具体的な構成を示すブロック図である。
【図２】上記画像圧縮装置のパラメータ生成回路の構成を示すブロック図である。
【図３】上記パラメータ生成回路によって生成されるパラメータを説明するための図である。
【図４】上記パラメータ生成回路によって演算されるフレーム／フィールド判定係数を説明するための図である。
【図５】上記パラメータ生成回路によって演算されるアクティビティ成分画像を説明するための図である。
【図６】上記パラメータ生成回路内に設けられたアクティビティ成分画像生成回路の構成を示すブロック図である。
【図７】フレーム／フィールド判定係数を用いてフレーム／フィールド判定することを説明するための図である。
【図８】画像信号をフレーム分割又はフィールド分割することを説明するための図である。
【図９】上記動画像圧縮装置の動き検出回路の構成を示すブロック図である。
【符号の説明】
１ 画像圧縮装置、１４ パラメータ生成回路、１５ フレーム／フィールド判定回路、１６ フレーム／フィールド分割回路、１８ 量子化回路、２２ 量子化制御回路、２７ 動き検出回路、２８ 動き補償回路
【発明の属する技術分野】
本発明は、画像信号を圧縮符号化する画像圧縮装置及び画像圧縮方法に関する。
【０００２】
【従来の技術】
従来より、画像信号を圧縮する動画像圧縮装置では、同一フィールドで２次元離散コサイン変換（以下、「ＤＣＴ変換」という。）を行うか同一フレームでＤＣＴ変換を行うかを判定するためのフレーム／フィールド判定回路を備えるものがある。
【０００３】
上記フレーム／フィールド判定回路は、奇数ラインと偶数ラインの画像信号のデータ量の絶対値差分和Ｖ１と、隣合う奇数ライン間の絶対値差分と隣合う偶数ライン間の絶対値差分との和Ｖ２とを求め、これらの値に基づいてフィールド又はフレームでＤＣＴ変換を行うかを判定している。
【０００４】
【発明が解決しようとする課題】
ところで、上記動画像圧縮装置では、画像信号の動きを検出して圧縮するための動きベクトル検出回路が設けられている。かかる動きベクトル検出回路では、回路規模を削減するために、原画像に対してサンプリングを施して低域成分を抽出し、この低域成分画像で大まかな動きベクトルを求めてから原画像上で補正を行う方式（以下、「階層サーチ方式」という。）がよく用いられる。なお、この階層サーチ方式は、本願出願人により、特開平８−１８２００１号公報等により既に開示されている。
【０００５】
しかし、階層サーチ方式には、回路規模が小さくなるものの演算精度が悪くなるという問題点がある。この問題点を解決するため、予め大まかな動きベクトルを求めるとときに、低域成分画像に加えてアクティビティ成分画像を求める方式が知られている。ところが、この方式は、演算速度を向上させることができるが、アクティビティ成分を求めるための回路が必要になり、回路規模が大きくなるという問題がある。
【０００６】
また、上述の動画像圧縮装置では、画像信号を所定のブロックに分割して、各ブロックの画像の特徴量を示すパラメータから量子化係数を算出するために量子化回路，量子化制御回路が設けられている。かかる量子化制御回路は、特徴量を示すパラメータを求めるための回路を必要とするため、回路規模が大きくなっている。
【０００７】
このように、フレーム／フィールド判定回路、動きベクトル検出回路、量子化制御回路は、それぞれに必要なパラメータを算出するのに個別の回路が必要となり、装置全体の回路規模が大きくなるという問題が生じた。
【０００８】
本発明は、このような実情に鑑みて提案されたものであり、各回路に必要なパラメータを生成する回路を共通化して装置全体の回路規模を小さくすることのできる画像圧縮装置及び画像圧縮方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の課題を解決するために、本発明に係る画像圧縮装置は、動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出手段と、検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償手段と、入力画像信号と動き補償された画像信号との差分を演算して出力する演算手段と、上記演算手段からの画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成手段と、入力画像信号又は上記演算手段からの画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割手段と、分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理手段と、上記量子化制御パラメータによって量子化幅を制御する量子化制御手段と、上記量子化幅に基づいて上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化手段とを備え、上記パラメータ生成手段では、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、上記量子化制御手段は、上記パラメータ生成手段により上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、上記量子化手段における上記離散コサイン変換係数の量子化幅を制御することを特徴とする。
【００１０】
また、本発明に係る画像圧縮方法は、動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出ステップと、上記動き検出ステップにおいて検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償ステップと、入力画像信号と上記動き補償ステップにおいて動き補償された画像信号との差分を演算する演算ステップと、上記演算ステップにおいて演算された画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成ステップと、入力画像信号又は上記演算ステップにおいて演算された画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割ステップと、上記フレーム／フィールド分割ステップにおいて分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理ステップと、上記量子化制御パラメータによって量子化幅を制御する量子化制御ステップと、上記量子化制御ステップにおいて制御された量子化幅で上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化ステップとを備え、上記パラメータ生成ステップでは、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、上記量子化制御ステップでは、上記パラメータ生成ステップにおいて上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、量子化幅を制御することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。本発明は、例えば図１に示す構成の画像圧縮装置１に適用される。上記画像圧縮装置１は、フレーム／フィールド分割の判定、量子化制御、動き検出の時に用いられるパラメータをまとめて生成することのできるパラメータ生成回路１４を備えたものである。
【００１２】
具体的には、上記画像圧縮装置１は、入力画像信号に所定の演算を行って差分画像信号（以下、単に「画像信号」と略す。）を得る演算器１２と、入力画像信号又は演算器１２からの画像信号を切換出力する切換回路１３と、パラメータを生成するパラメータ生成回路１４と、フレーム分割をするかフィールド分割を行うかを判定するフレーム／フィールド判定回路１５と、判定した結果に基づいて分割処理を行うフレーム／フィールド分割回路１６と、ＤＣＴ演算処理を行うＤＣＴ回路１７と、量子化処理を行う量子化回路１８と、例えばハフマン符号化処理を行う符号化回路１９と、符号化されたデータを一時蓄積するバッファ２０と、量子化ステップを制御する量子化制御回路２２とを備える。
【００１３】
演算器１２は、入力端子１１から入力される画像信号を加算信号とし、後述する動き補償回路２８からの画像信号を減算信号として演算処理を行い、算出された画像信号を切換回路１３の端子ａに供給する。
【００１４】
切換回路１３は、ＰピクチャやＢピクチャを圧縮するときのように動き補償を行うときは端子ａに設定され、Ｉピクチャを圧縮するときのように動き補償を行わないときは端子ｂに設定される。なお、この端子ｂは、入力端子１１に接続されている。そして、切換回路１３は、端子ａ又は端子ｂに供給される画像信号をパラメータ生成回路１４及びフレーム／フィールド分割回路１６に供給する。
【００１５】
パラメータ生成回路１４は、入力端子１１からの画像信号，切換回路１３からの画像信号，後述する加算器２５からの画像信号に基づいてパラメータＶ１，Ｖ２，ｆ，ｇ，Ｄ，Ａ，Ｆを生成する。パラメータ生成回路１４は、パラメータＶ１，Ｖ２をフレーム／フィールド判定回路１５に、パラメータＤ，Ａ，Ｆを量子化制御回路２２に、パラメータｆ，ｇを後述する動き検出回路２７に供給する。
【００１６】
ここで、パラメータ生成回路１４は、図２に示すように、入力信号の切換を行う切換回路３４と、低域成分縮小画像ｆｍｎを生成する低域成分縮小画像生成回路３５と、アクティビティ成分画像ｇｍｎ等を生成するアクティビティ成分画像生成回路３６と、量子化制御回路２２で用いるパラメータを生成する量子化制御パラメータ生成回路３７とを備える。
【００１７】
切換回路３４の端子ａには、端子３２を介して図１に示す入力端子１１からの画像信号が供給される。また、切換回路３４の端子ｂには、端子３３を介して図１に示す加算器２５からの画像信号が供給される。切換回路３４は、所定期間毎に切換設定され、端子ａ又は端子ｂに供給された画像信号を低域成分縮小画像生成回路３５及びアクティビティ成分画像生成回路３６に供給する。
【００１８】
低域成分縮小画像生成回路３５は、図３に示すように、画像信号から４画素×４画素のブロックを順次抜き出し、このブロックを構成する画素ａijの平均値（低域成分縮小画像ｆmn）を算出する。この算出式は、式（１）で表される。
【００１９】
【数１】
そして、低域成分縮小画像生成回路３５は、各低域成分縮小画像ｆmnをアクティビティ成分画像生成回路３６及び量子化制御パラメータ生成回路３７に供給するとともに、端子４１を介して出力する。
【００２１】
アクティビティ成分画像生成回路３６には、切換回路３４からの画像信号及び低域成分縮小画像ｆmnの他に、端子３１を介して、図１に示す切換回路１３からの画像信号が供給される。
【００２２】
アクティビティ成分画像生成回路３６は、図４に示すように、図２に示す端子３１からの画像信号から１６画素×１６画素のブロックを順次抜き出し、これらのブロックに基づいてフレーム／フィールド判定係数（以下、「判定係数」という。）Ｖ１，Ｖ２を生成する。また、アクティビティ成分画像生成回路３６は、図５に示すように、図２に示す切換回路３４からの画像信号から４画素×４画素のブロックを順次抜き出して、このブロックとこのブロックに対応する低域成分縮小画像ｆmnとに基づいて、アクティビティ成分画像ｇmnを生成する。
【００２３】
ここで、アクティビティ成分画像生成回路３６は、具体的には図６に示すように、１６個のスイッチ５１〜６６と、８個の差分絶対値加算器６７〜７４と、８個の加算器７５〜８２と、レジスタ８３とを備える。
【００２４】
さらに、上記アクティビティ成分画像生成回路３６は、１６個のスイッチ９１〜１０６と、８個の差分絶対値加算器１０７〜１１４と、８個の加算器１１５〜１２２と、レジスタ１２３と、加算器１２４と、除算器１２５とを備える。
【００２５】
最初に、判定係数Ｖ１，Ｖ２を求める場合は、スイッチ５１〜６６及びスイッチ９１〜１０６は端子ａに設定され、レジスタ８３，１２３の値は０に設定される。
【００２６】
差分絶対値加算器６７〜７４は、それぞれａi0とａi1，ａi2とａi3，・・・，ａi12とａi13，ａi14とａi15の差分の絶対値を出力する。そして、これらの差分の絶対値は加算器７５〜８１によって合計され、これらの合計値は加算器８２を介してレジスタ８３に入力される。このとき、レジスタ８３には、上述の図４に示すように、ｉ列における奇数ラインと偶数ラインの差分の絶対値の和の値が入力される。
【００２７】
そして、各列においてこのような処理が行われると、レジスタ８３には、１フレームにおける奇数ラインと偶数ラインの差分の絶対値の和の値が入力される。この和の値をフレーム／フィールド係数Ｖ１とすると、Ｖ１の算出式は式（２）で表される。
【００２８】
【数２】
一方、差分絶対値加算器１０７〜１１４は、それぞれａi0とａi2，ａi1とａi3，・・・，ａi12とａi14，ａi13とａi15の差分の絶対値を出力する。そして、これらの差分の絶対値は加算器１１５〜１２１によって合計され、これらの合計値は加算器１２２を介してレジスタ１２３に入力される。このとき、レジスタ１２３には、上述の図４に示すように、ｉ列における奇数ライン間の差分及び偶数ライン間の差分の絶対値の和の値が入力される。
【００３０】
そして、各列においてこのような処理が行われると、レジスタ１２３には、１フレームにおける奇数ライン間の差分と偶数ライン間の差分の絶対値の和の値が入力される。この和の値をフレーム／フィールド係数Ｖ２とすると、Ｖ２の算出式は式（３）で表される。
【００３１】
【数３】
つぎに、アクティビティ成分画像ｇmnを生成する場合、スイッチ５１〜６６及びスイッチ９１〜１０６は端子ｂに設定される。
【００３３】
差分絶対値加算器６７〜７４，９１〜１０６は、それぞれａp,qとａp/4,q/4、ａp+1,qとａp/4,q/4、・・・、ａp+3,q+3とａp/4,q/4との差分の絶対値を出力する。これらの差分の絶対値は加算器７５〜８１，１１５〜１２１，１２４によって合計される。除算器１２５は、この合計値を１６で除してアクティビティ成分画像ｇp/4,q/4を生成して出力する。このアクティビティ成分画像ｇp/4,q/4（＝ｇmn）の算出式は、式（４）によって表される。
【００３４】
【数４】
このように、上記アクティビティ成分画像生成回路３６は、スイッチ５１〜６６及びスイッチ９１〜１０６を端子ａに設定することによって判定係数Ｖ１，Ｖ２を算出し、また、スイッチ５１〜６６及びスイッチ９１〜１０６を端子ｂに設定することによって容易にアクティビティ成分画像ｇｍｎも生成することができる。
【００３６】
そして、アクティビティ成分画像生成回路３６は、判定係数Ｖ１，Ｖ２を、図２に示す端子３８，３９を介して出力し、低域成分縮小画像ｆｍｎを量子化制御パラメータ生成回路３７に供給し、さらに端子４１を介して出力する。
【００３７】
量子化制御パラメータ生成回路３７は、低域成分縮小画像ｆmn及びアクティビティ成分画像ｇmnに基づいて式（５），式（６），式（７）の演算を行うことによって、ＤＣ成分値Ｄ，フラットネス値Ｆ，アクティビティ値Ａを生成する。
【００３８】
【数５】
以上のように、パラメータ生成回路１４は、動きベクトル検出に必要な低域成分縮小画像ｆmn及びこれに基づいてアクティビティ成分画像ｇmnを生成し、これらの値を用いて、量子化制御に必要なＤＣ成分値Ｄ，フラットネス値Ｆ，アクティビティ値Ａを生成することができる。すなわち、パラメータ生成回路１４は、フレーム／フィールド判定回路１５及び量子化制御回路２２で用いられ、かつ、互いに関連のあるパラメータをまとめて生成することができる。また、パラメータ生成回路１４は、図６に示すスイッチ５１等を端子ａに設定することによって、フレーム／フィールド判定に必要な判定係数Ｖ１，Ｖ２を容易に生成することもできる。
【００４０】
フレーム／フィールド判定回路１５は、上記判定係数Ｖ１，Ｖ２に基づいてフレームをＤＣＴブロック分割するか、フィールドをＤＣＴブロック分割するかを判定する。具体的には、式（８）が成り立つかを判定する。
【００４１】
【数６】
ここで、判定係数Ｖ１は、図７に示すように、隣合う奇数ラインと偶数ラインとの差分の絶対値を合計した値である。また、判定係数Ｖ２は、隣合う奇数ライン間及び隣合う偶数ライン間の差分の絶対値を合計した値である。
【００４３】
そして、フレーム／フィールド判定回路１５は、Ｖ１≦Ｖ２＋offsetが成り立つときはフレーム分割を、Ｖ１≦Ｖ２＋offsetが成り立たないときはフィールド分割を行うようにフレーム／フィールド分割回路１６を制御する。なお、Ｉピクチャのように動き補償を行わない場合はoffset＝４０９６であり、ＰピクチャやＢピクチャのように動き補償を行う場合はoffset＝０である。
【００４４】
フレーム／フィールド分割回路１６は、上述の判定に基づいて、切換回路１３からの画像信号に対してフレームをＤＣＴブロック分割したり、フィールドをＤＣＴブロック分割する。フレーム／フィールド分割回路１６は、図８に示すように、１フレームを分割して得られたＤＣＴブロック又は１フィールドを分割して得られたＤＣＴブロックをＤＣＴ回路１７に供給する。
【００４５】
ＤＣＴ回路１７は、上記ＤＣＴブロックにＤＣＴ変換処理を行って量子化回路１８に供給する。量子化回路１８は、量子化係数を算出し、この量子化係数を符号化回路１９及び逆量子化回路２３に供給する。符号化回路１９は、例えばハフマン符号化を行ってバッファ回路２０に供給する。
【００４６】
バッファ回路２０は、符号化されたデータを一時蓄積してこの蓄積量の情報を量子化制御回路２２に供給するとともに、所定のビットレートでビットストリームを出力端子２１を介して出力する。
【００４７】
量子化制御回路２２は、パラメータ生成回路１４からのパラメータＤ，Ａ，Ｆ及びバッファ回路２０のデータの蓄積量に基づいて、表１に示すように、量子化回路１８のデータ発生量を制御する。
【００４８】
【表１】
例えば、量子化制御回路２２は、直流成分パラメータＤの値が大きくなると量子化回路１８で発生する量子化係数Ｑの値を小さくし、直流成分パラメータＤの値が小さくなると量子化係数Ｑの値は大きくなるようにする。また、フラットネス・パラメータＦの値が大きくなると量子化係数Ｑの値を大きくし、直流成分パラメータＤの値が小さくなると量子化係数Ｑの値を小さくする。また、アクティビティ値Ａが大きくなると量子化係数Ｑの値を大きくし、アクティビティ値Ａが小さくなると量子化係数Ｑの値は小さくなる。そして、量子化制御回路２２は、これらのパラメータＤ，Ｆ，Ａの組合せによって、量子化回路１８の量子化係数の大きさを制御する。
【００５０】
また、上記画像圧縮装置１は、逆量子化処理を行う逆量子化回路２３と、逆ＤＣＴ処理を行う逆ＤＣＴ回路２４と、加算器２５と、フレームメモリ２６と、原画像に対してサンプリングを施して低域成分を抽出し、この低域成分画像で大まかな動きベクトルを求めてから原画像上で補正を行う方式（以下、「階層サーチ方式」という。）の動き検出回路２７と、検出された動きベクトルに基づいて動き補償を行う動き補償回路２８と、切換回路２９とを備える。
【００５１】
逆量子化回路２３は、量子化回路１８から供給される量子化係数に逆量子化処理を施して、ＤＣＴ係数を逆ＤＣＴ回路２４に供給する。逆ＤＣＴ回路２４は、逆量子化回路２３から供給されるＤＣＴ係数に対して逆ＤＣＴ変換を行うことによって画像信号を復号して、この画像信号を加算器２５に供給する。
【００５２】
加算器２５は、逆ＤＣＴ回路２４から供給される画像信号と動き補償回路２８で動き補償された画像信号とを加算合成し、この合成された画像信号をフレームメモリ２６に供給する。
【００５３】
フレームメモリ２６は、加算器２５から供給されるブロック毎の画像信号を記憶して、１フレーム毎にこの画像信号を動き検出回路２７及び動き補償回路２８に供給する。
【００５４】
動き検出回路２７は、入力端子１１及びフレームメモリ２６から供給される信号に基づいて２次元の動きベクトルを検出して、この検出結果を動き補償回路２８に供給する。
【００５５】
ここで、動き検出回路２７は、具体的には図９に示すように、切換回路１３４と、フレームメモリ１３５と、縮小画像ブロックマッチング演算回路１３６と、原画像ブロックマッチング演算回路１３７と、ハーフペル演算回路１３８とを備える。
【００５６】
切換回路１３４には、端子１３１を介してパラメータ生成回路１４からのパラメータｆ，ｇが供給される。切換回路１３４は、所定時間毎に端子ａ又は端子ｂに切換設定され、パラメータｆ，ｇをフレームメモリ１３５又は縮小画像ブロックマッチング演算回路１３６に供給する。
【００５７】
縮小画像ブロックマッチング演算回路１３６は、フレームメモリ１３５から予測画像の縮小画像と切換回路１３４からの予測画像の縮小画像ともマッチング処理を行い、これらの画像から動きベクトルの大まかな値を算出して原画像ブロックマッチング演算回路１３７に供給する。
【００５８】
原画像ブロックマッチング演算回路１３７は、図１に示す入力端子１１からの画像信号と図１に示すフレームメモリ２６からの画像信号とを用いて、縮小画像ブロックマッチング演算回路１３６からの大まかな動きベクトルの値をサーチ範囲の中心として、端子１３２からの候補画像信号と端子１３３からの入力画像信号とから高精度の動きベクトルの値を画素単位で求めることができる。
【００５９】
ハーフペル演算回路１３８は、上記入力端子１１からの画像信号と上記フレームメモリ２６からの画像信号とを用いて、原画像ブロックマッチング演算回路１３７で求められた画素単位の動きベクトルの近傍における１／２画素単位の動きベクトルを算出し、かかる動きベクトルを端子１３９を介して動き補償回路２８に供給する。
【００６０】
動き補償回路２８は、上記動きベクトルに基づいて、フレームメモリ２６から読み出された１フレーム分の画像信号に所定の動き補償を行うことによって予測画像信号を得て、この画像信号を上述した演算器１２及び切換回路２９の端子ａに供給する。
【００６１】
切換回路２９は、例えばＰピクチャやＢピクチャのように動き補償を行う必要があるときは端子ａに設定され、Ｉピクチャのように動き補償を行う必要がないときは端子ｂに設定される。そして、切換回路２９は、端子ａに設定されているときに、動き補償回路２８からの画像信号を加算器２５に供給する。
【００６２】
これにより、例えばＩピクチャの場合は、切換回路１２，２９は共に端子ｂに設定される。Ｉピクチャの画像信号は、量子化回路１８，符号化回路１９で圧縮符号化されて端子２１を介して出力されるとともに、フレームメモリ２６に蓄積される。
【００６３】
Ｐピクチャの場合は、切換回路１３，２９は共に端子ａに設定される。動き検出回路２７は、入力端子１１からのＰピクチャとフレームメモリ２６からのＩピクチャとに基づいて動きベクトルを検出し、動き補償回路２８は、上記動きベクトルに基づいてフレームメモリ２６からのＩピクチャに動き補償を行って、予測画像信号を演算器１２及び切換回路２９に供給する。よって、演算器１２は、入力端子１１からの入力画像信号と予測画像信号との差分を出力する。これにより、Ｐピクチャは、量子化回路１８，符号化回路１９を介して圧縮符号化されて出力される。
【００６４】
Ｂピクチャの場合は、切換回路１３，２９は共に端子ａに設定される。加算器２５は、逆量子化回路２４から供給される上述のＰピクチャの差分画像信号と、動き補償回路２８から供給される予測画像信号とを加算合成し、これにより生成されるＰピクチャの画像信号をフレームメモリ２６を介して動き検出回路２７及び動き補償回路２８に供給する。動き検出回路２７は、入力端子１１からのＢピクチャとフレームメモリ２６からのＰピクチャとに基づいて動きベクトルを検出し、動き補償回路２８は、上記動きベクトルに基づいてフレームメモリ２６からのＰピクチャに動き補償を行って、予測画像信号を演算器１２及び切換回路２９に供給する。よって、演算器１２は、入力端子１１からのＢピクチャの入力画像信号とＢピクチャの予測画像信号との差分を出力する。これにより、Ｂピクチャは、量子化回路１８，符号化回路１９を介して圧縮符号化されて出力される。
【００６５】
以上のように、上記画像圧縮装置１は、フレーム／フィールド判定回路１５及び量子化制御回路２２で用いられる互いに関連性の高いパラメータや、階層サーチ方式の動き検出回路２７において用いられるパラメータを、容易に生成することのできるパラメータ生成回路１４を備えることにより、これらのそれぞれの回路でパラメータを生成するのに比べて回路規模を小さくすることができる。
【００６６】
【発明の効果】
以上詳細に説明したように、本発明に係る画像圧縮装置装置及び画像圧縮方法によれば、判定係数、量子化制御パラメータ、動きベクトル検出用パラメータをまとめて生成することによって、各回路で必要なそれぞれのパラメータを一括して生成することができ、回路規模の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明を適用した画像圧縮装置の具体的な構成を示すブロック図である。
【図２】上記画像圧縮装置のパラメータ生成回路の構成を示すブロック図である。
【図３】上記パラメータ生成回路によって生成されるパラメータを説明するための図である。
【図４】上記パラメータ生成回路によって演算されるフレーム／フィールド判定係数を説明するための図である。
【図５】上記パラメータ生成回路によって演算されるアクティビティ成分画像を説明するための図である。
【図６】上記パラメータ生成回路内に設けられたアクティビティ成分画像生成回路の構成を示すブロック図である。
【図７】フレーム／フィールド判定係数を用いてフレーム／フィールド判定することを説明するための図である。
【図８】画像信号をフレーム分割又はフィールド分割することを説明するための図である。
【図９】上記動画像圧縮装置の動き検出回路の構成を示すブロック図である。
【符号の説明】
１ 画像圧縮装置、１４ パラメータ生成回路、１５ フレーム／フィールド判定回路、１６ フレーム／フィールド分割回路、１８ 量子化回路、２２ 量子化制御回路、２７ 動き検出回路、２８ 動き補償回路
Claims (4)
- 動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出手段と、
検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償手段と、
入力画像信号と動き補償された画像信号との差分を演算して出力する演算手段と、
上記演算手段からの画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成手段と、
入力画像信号又は上記演算手段からの画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割手段と、
分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理手段と、
上記量子化制御パラメータによって量子化幅を制御する量子化制御手段と、
上記量子化幅に基づいて上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化手段とを備え、
上記パラメータ生成手段では、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、
上記量子化制御手段は、上記パラメータ生成手段により上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、上記量子化手段における上記離散コサイン変換係数の量子化幅を制御することを特徴とする画像圧縮装置。 - 上記パラメータ生成手段では、共通の演算処理手段の入力を切り替えることにより、上記第１及び第２の判定係数を求める演算処理と、上記アクティビティ成分画像を生成するための演算処理とを行うことを特徴とする請求項１記載の画像圧縮装置。
- 動きベクトル検出用パラメータに基づいて大まかな動きベクトルを検出し、この大まかな動きベクトルの値をサーチ範囲の中心として、入力画像信号と候補画像信号とから動きベクトルを検出する動き検出ステップと、
上記動き検出ステップにおいて検出された動きベクトルに基づいて画像信号の動き補償を行う動き補償ステップと、
入力画像信号と上記動き補償ステップにおいて動き補償された画像信号との差分を演算する演算ステップと、
上記演算ステップにおいて演算された画像信号、入力画像信号、上記候補画像信号に基づいて第１及び第２の判定係数、量子化制御パラメータ、動きベクトル検出用パラメータを生成するパラメータ生成ステップと、
入力画像信号又は上記演算ステップにおいて演算された画像信号を、上記第１及び第２の判定係数に基づいてフレーム分割又はフィールド分割するフレーム／フィールド分割ステップと、
上記フレーム／フィールド分割ステップにおいて分割された画像信号に離散コサイン変換処理を施して離散コサイン変換係数を生成する離散コサイン変換処理ステップと、
上記量子化制御パラメータによって量子化幅を制御する量子化制御ステップと、
上記量子化制御ステップにおいて制御された量子化幅で上記離散コサイン変換係数を量子化することにより圧縮データを出力する量子化ステップとを備え、
上記パラメータ生成ステップでは、上記第１の判定係数として、１フレームにおける奇数ラインと偶数ラインとの差分絶対値和を、上記第２の判定係数として、１フレームにおける奇数ライン間の差分と偶数ライン間の差分との差分絶対値和を生成し、上記動きベクトル検出用パラメータとして、画像信号から順次抜き出された所定数画素のブロック内の画素の平均値にて示される低域成分縮小画像と、上記ブロック内の各画素と上記平均値との差分絶対値和にて示されるアクティビティ成分画像を生成するとともに、上記低域成分縮小画像とアクティビティ成分画像に基づいて、上記量子化制御パラメータとして、上記低域成分縮小画像の和を示すＤＣ成分値、上記アクティビティ成分画像の最小値を示すフラットネス値、上記アクティビティ成分画像の和を示すアクティビティ値を生成し、
上記量子化制御ステップでは、上記パラメータ生成ステップにおいて上記量子化制御パラメータとして生成された上記ＤＣ成分値、フラットネス値及びアクティビティ値に応じて、量子化幅を制御することを特徴とする画像圧縮方法。 - 上記パラメータ生成ステップでは、共通の演算処理手段を用い、当該演算手段への入力を切り替えることによって、上記第１及び第２の判定係数を求める演算処理と、上記アクティビティ成分画像の生成するための演算処理とを行うことを特徴とする請求項３記載の画像圧縮方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24150897A JP3911784B2 (ja) | 1997-09-05 | 1997-09-05 | 画像圧縮装置及び画像圧縮方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24150897A JP3911784B2 (ja) | 1997-09-05 | 1997-09-05 | 画像圧縮装置及び画像圧縮方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188895A JPH1188895A (ja) | 1999-03-30 |
| JP3911784B2 true JP3911784B2 (ja) | 2007-05-09 |
Family
ID=17075382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24150897A Expired - Fee Related JP3911784B2 (ja) | 1997-09-05 | 1997-09-05 | 画像圧縮装置及び画像圧縮方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911784B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4829951B2 (ja) * | 2008-11-10 | 2011-12-07 | 日本電信電話株式会社 | フレーム内予測符号化制御方法、フレーム内予測符号化制御装置、フレーム内予測符号化制御プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
1997
- 1997-09-05 JP JP24150897A patent/JP3911784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1188895A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8233543B2 (en) | Method of coding and decoding image | |
| EP0679034B1 (en) | Apparatus and method for detecting motion vectors | |
| JP2000508127A (ja) | 動きに基づく分割及び合併を用いたビデオ・エンコーダ及びデコーダ | |
| JP3283159B2 (ja) | ソフトウェアによる画像符号化方法 | |
| JPH10322705A (ja) | 動き検出及び動き補償予測回路 | |
| JPS6028392A (ja) | 動画像信号の動き内插方式 | |
| JP3911784B2 (ja) | 画像圧縮装置及び画像圧縮方法 | |
| JP3355964B2 (ja) | 適応直交変換モード判定方法 | |
| US11863783B2 (en) | Artificial intelligence-based image encoding and decoding apparatus and method | |
| US6141449A (en) | Coding mode determination system | |
| KR20030034923A (ko) | 움직임 벡터 추정 방법 및 이에 적합한 장치 | |
| JP3495040B1 (ja) | デジタル画像符号化、復号化方法及びそれを用いたデジタル画像符号化、復号化装置 | |
| JPH1023420A (ja) | 動き検出方法および動き検出装置 | |
| Erol et al. | Implementation of a fast H. 263+ encoder/decoder | |
| KR0152014B1 (ko) | 화상데이타압축에서의 움직임추정방법 및 그 장치 | |
| JP3309519B2 (ja) | 動きベクトル検出装置 | |
| JP3513214B2 (ja) | 動きベクトル検出装置 | |
| JPH09261664A (ja) | 現フレーム予測装置及びそれを用いた映像信号符号化システム | |
| JP2574572B2 (ja) | 画像符号化方法及び画像符号化装置 | |
| KR970010096B1 (ko) | 영상 데이타의 압축 부호화를 위한 두계층 움직임 추정장치 및 그 방법 | |
| JP3230285B2 (ja) | 動きベクトル検出及び／又は動き補償装置 | |
| JP2596352B2 (ja) | 小数精度動きベクトル探索装置 | |
| KR100226685B1 (ko) | 스케일된 움직임 보상기 | |
| JPH10191347A (ja) | 動き検出装置、動き検出方法、及び、記憶媒体 | |
| KR100262962B1 (ko) | 움직임 추정방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| LAPS | Cancellation because of no payment of annual fees |