JP3909799B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3909799B2 JP3909799B2 JP2000171496A JP2000171496A JP3909799B2 JP 3909799 B2 JP3909799 B2 JP 3909799B2 JP 2000171496 A JP2000171496 A JP 2000171496A JP 2000171496 A JP2000171496 A JP 2000171496A JP 3909799 B2 JP3909799 B2 JP 3909799B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- inductor
- semiconductor substrate
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばスイッチング電源用チョークコイルやトランスなどの各種高周波部品に使用される平面型磁気素子に関するものである。
【０００２】
【従来の技術】
最近、マルチメディア時代の到来とともに、各種の携帯用電子機器は、ＬＳＩ技術によるところの電子回路の集積度の向上、部品実装技術の進展、さらにリチウム電池やニッケル水素電池などの高エネルギ電池の登場とあいまって、電子機器の高機能化、小型化、薄型化、軽量化が進められている。
【０００３】
ところで、このような電子機器の電源部には安定化電源部としてスイッチング電源が用いられるが、このようなスイッチング電源は高い電力変換効率を維持しながら小型軽量化することが困難とされており、そのサイズ、重量、コストのいずれについても、機器全体の中でそれの占める割合が上昇の一途を辿っている。そこで、最近この対策として電源のスイッチング周波数を高めて小型のインダクタやトランス、コンデンサなどの電源用部品を使用可能とすることにより、小型軽量化を実現することが考えられるようになってきた。
【０００４】
スイッチング周波数が上昇し、ＧＨｚ帯となると、回路のスペックが変化しないと仮定して、要求されるインダクタンス、キャパシタンスの絶対値は小さくなる。外付け部品によりこれらに対応しようとした場合、外付けであるため、ＩＣ内部とこれらの素子との接続に伴う寄生容量、寄生インダクタンスが外付け部品の容量、インダクタンスに対し無視することが不可能となってきており、そのためＩＣ精度向上のためには、インダクタ、キャパシタをＩＣ内部に設けることが必要になってきている。
【０００５】
【発明が解決しようとする課題】
インダクタの性能を表す指数としてＱ値（Quality Factor）なるものがある。この指数は、
【０００６】
【数１】
【０００７】
と表されるが、高Ｑ値のインダクタを得るためには、Ｌを大きくするか、あるいはＲを小さくすることが必要である。しかし、Ｒを大きくすることなくＬを大きくするには、大面積のＬを作成する必要があり、ＩＣ自体が大きくなってしまう。また、基板／導体間の寄生容量が大きくなってしまう。従って、Ｒを小さくする必要がある。
【０００８】
本発明はこれを鑑み、コイルの高周波抵抗を小さくし、高いＱ値のインダクタを得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様の半導体集積回路は、半導体基板と、前記半導体基板上に形成されたインダクタとを備え、前記インダクタのコイル部は、隣接するコイル部と異なる高さで前記半導体基板の表面方向に互いにずれて形成され、かつ前記コイル部には、前記隣接するコイル部に流れる電流と同一方向に電流が流されることを特徴とする。
【００１０】
また本発明の別の態様の半導体集積回路装置は、半導体基板と、前記半導体基板上に形成されたインダクタと、を備え、前記インダクタのコイル部が電流の流れる方向に沿って分割され、前記コイル部の複数に分割されたそれぞれの部分が異なる高さで前記半導体基板の表面方向に互いにずれて形成されるとともに、隣接するコイル部との間においては分割された部分同士が前記半導体基板の表面方向に互いにずれて形成され、かつ隣接する前記コイル部にそれぞれ同一方向の電流が流れることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照し詳細に説明する。
【００１５】
（参考例１）図１は本発明のインダクタの参考例１を示す平面図であり、図２はＡ−Ａ´における断面図である。図２に示すように、このインダクタは矩形のコイル断面の中央部分が陥没したような形状になっており、陥没部分の深さはｂである。これはインダクタ断面の矩形の高さＨよりも小さくなっている。この断面形状は配線層の下に形成された層間絶縁膜の表面形状を反映させることにより形成される。あるいは図２の凹凸形状を意図的に形成してもよい。
【００１６】
このインダクタの断面形状による効果を図１６に示した従来のコイル構造と比較して示す。コイルに交流電流を流すときには渦電流効果により抵抗が増大する。表皮効果による導体内部の電界は、導体表面からＺの位置における次の電界強度の式で表すことができる。
【００１７】
【数２】
【００１８】
δ：表皮深さ、 μ：導体の透磁率、 σ：導体の導電率、
ω：電界の周波数
この式で、虚部は電界強度に寄与せず、電界の実効値は実部となる。導体表面（Ｚ＝０）での比抵抗をρとすると、Ｚにおける実効的な比抵抗ρZは、
【００１９】
【数３】
【００２０】
となり、Ｚの増大とともに大きくなる。
【００２１】
さらに、図２において、Ｌ＞Ｈと仮定すると、コイルの比抵抗ρcase2は、
【００２２】
【数４】
【００２３】
となる。２Ｈ＋２Ｌの項はコイル表面の導体表面長を表している。ここで、アルミニウムを用いた配線で１ＧＨｚの電流を用いた場合、δ≒３μｍとなり、比抵抗は２Ｈ＋２Ｌの項に大きく依存する。図２と図１６のそれぞれの断面のコイルの比抵抗を比較すると、図２の場合、上の式において２Ｈ＋２Ｌの項が２（２ｂ＋Ｌ＋Ｈ）に置き換わるので、
【００２４】
【数５】
【００２５】
だけ比抵抗は小さくなる。ここでρcase1は通常構造（図１６）、ρcase2は本提案構造（図２）における比抵抗である。
【００２６】
次に参考例１につき、シミュレーションで求めた効果を図３に示す。図３はコイル導体の材料をＡｌ、導体幅Ｌを１０μｍ、導体厚さＨを１μｍ、凹部の幅ａを６μｍとした場合の凹部の深さ（ｂ）と比抵抗の関係を示している。図３によれば、ｂを大きくするに応じて比抵抗は反比例的に小さくなるため、インダクタのＱ値は大幅に向上する。
【００２７】
（参考例２）図４は本発明の参考例２である、複数に分割されたコイルの平面図であり、図５はＢ−Ｂ´における断面図である。図５においては分割されたコイルがそれぞれ、相対する面において接触しているように描かれているが、実際には分割されたコイルのそれぞれはある程度の距離が置かれている。また、図４、５では１つのコイルを３分割しているが、２分割であってもよいし、また４分割以上であっても構わない。
【００２８】
図6に、コイルに鎖交する磁界のコイル形成面における分布を示す。図6のデータについては、幅１０μｍ、コイル間距離１μｍ、コイル厚さ２μｍ、コイル中心部距離８μｍであるコイルに１アンペアの電流を流すことによって得ている。図に示されているとおり、コイル中心部における磁界が最大値となっており、コイルの外側に向かうに従って磁界が小さくなっていることがわかる。そしてコイルのある部分において磁界が極大値となっていることもわかる。この磁界が渦電流の発生の主な原因となるため、コイル幅を小さくすることにより、効果的に渦電流を抑制できる。
【００２９】
図４のインダクタと図１６のインダクタとのインピーダンスの比較を［表１］に示す。
【００３０】
【表１】
【００３１】
［表１］に示すとおり、Ｒtotalが２．９６から２．６０へと大きく改善されていることがわかる。以上より、コイルを分割することにより、渦電流を抑制することができる。
【００３２】
（第１の実施の形態）図７は本発明の第１の実施の形態である、隣接したコイルのそれぞれが互いに異なる平面上に形成されたコイルの平面図であり、図８はＣ−Ｃ´における断面図である。図９は渦電流のコイル形成面に対する平行方向成分の分布を示す図である。図１０は図８に示すコイルの磁力線の分布を示す図である。
【００３３】
本実施の形態では、高さの異なる２つの平面に交互にコイル導体を形成することにより、図１０に示すようにコイルに鎖交する磁束分布が変化し、コイル形成面に対し垂直な磁束成分が低減し、面内分布が大きくなる。この結果、渦電流のコイル形成面に対して垂直な成分が増加し平行な成分が減少する。渦電流損失は渦電流の大きさの２乗に比例するため、トータルの渦電流損失は低減する。つまりコイルに鎖交する垂直磁束成分を小さくすることで渦電流を低減できる。
【００３４】
本実施の形態を表す図９には、一例として幅１０μｍ、厚さ２μｍ、コイル間隔が１μｍのＡｌコイルを、高さが２μｍの差がある２つの平面に交互に形成された構造が示されている。この断面構造のインダクタと、従来の断面構造を有するインダクタとのインピーダンスの比較を［表２］に示す。
【００３５】
【表２】
【００３６】
図１０に示すとおり、従来構造と比較し、渦電流のコイル形成面に対し平行な成分の減少が見られる。また、［表２］に示すとおり、Ｒtotalが２．９４から２．７５へと改善されていることがわかる。これは、前述のとおり、本実施の形態ではそれぞれを互いに異なる平面上に形成することにより、渦電流のコイル形成面に対し垂直な成分が増加し、平行な成分が減少するため、コイル内全体として、渦電流が低減することによるものと考えられる。
【００３７】
（第２の実施の形態）図１１は本発明の第２の実施の形態である、複数に分割され、かつ分割されたコイルのそれぞれが互いに異なる平面上に形成されたコイルの平面図であり、図１２はＤ−Ｄ´における断面図である。図１２においては分割されたコイルがそれぞれ、角部において接触しているように描かれているが、実際には分割されたコイルのそれぞれはある程度の距離が置かれている。また、図１１、１２では１つのコイルを３分割しているが、２分割であってもよいし、また４分割以上であっても構わない。
【００３８】
本実施の形態では、参考例２と同様、導体表面長が長くなるため、参考例２の効果を満たすことが期待される。さらに、高さの異なる２つの平面に交互にコイル導体を形成することにより、コイルに鎖交する磁束分布が変化し、コイル形成面に対し垂直な磁束成分が低減し、面内分布が大きくなる。この結果、渦電流のコイル形成面に対して垂直な成分が増加し平行な成分が減少する。渦電流損失は渦電流の大きさの２乗に比例するため、トータルの渦電流損失は低減する。つまりコイルに鎖交する垂直磁束成分を小さくすることで渦電流を低減できる。
【００３９】
本実施の形態における磁力線の分布図を図１３に示す。磁力線は上下非対称となっており、磁束の垂直成分が小さくなっていることがわかる。従って、渦電流による抵抗値の上昇は小さいものと考えられる。
【００４０】
図１２に示すような、コイル幅９μｍのコイルを３分割し、それぞれを互いに異なる平面上に形成した断面構造のインダクタと、図１６に示すような従来の断面構造を有するインダクタとのインピーダンスの比較を［表３］に、また渦電流のコイル形成面に垂直な方向の成分について従来構造と比較したものを図１４にそれぞれ示す。
【００４１】
【表３】
【００４２】
図１４に示すとおり、第２の実施の形態における渦電流のコイル形成面に平行な方向の成分については、ピーク値が約２／３になり、大きく減少していることがわかる。また、［表３］に示すとおり、Ｒtotalが２．９６から２．４５へと改善されており、参考例２、第１の実施の形態以上に改善されていることがわかる。これは、前述のとおり、本実施の形態では、単にコイルを分割しただけでなく、それぞれを異なる平面上に形成したことによるものと考えられる。
【００４３】
以上より、コイルを分割することにより、導体表面長が大きくなるため、コイルの比抵抗が小さくなる。さらに分割されたコイルをそれぞれ異なる平面上に形成したことにより、渦電流を抑制することができるため、コイルの抵抗を減らすことが可能となり、全体として大幅なコイル抵抗の減少を実現することができる。
【００４４】
第４の実施の形態のインダクタの製造方法を図１５に示す。まず、図１５（ａ）に示すように半導体基板上の絶縁膜（第１の絶縁膜）表面に第１配線層と同一の層をパターニングすることにより第１のコイル１０を形成する。そして、図１５（ｂ）に示すように第１のコイル１０上に第１の層間絶縁膜１１を形成する。
【００４５】
第１の層間絶縁膜１１形成後、第１のコイル端部が露出するようにコンタクトホール１３（貫通孔）を開口する。開口後、図１５（ｃ）に示すように第１の層間絶縁膜１１表面に第２配線層と同一の層をパターニングすることにより第２のコイル１２を形成する。その際、コンタクトホール１３は第２配線層と同一の層により埋め込まれる。
【００４６】
本製造方法では、第１配線層と同一のパターンマスクを用いて第１のコイルをパターニングし、第２配線層と同一のパターンマスクを用いて第２のコイルをパターニングすることになるため、工程数を増やすことなく半導体チップ上にインダクタが搭載された構造の半導体装置を製造することが可能となる。
【００４７】
【発明の効果】
本発明により、コイル抵抗を抑制することが可能となり、高いＱ値のインダクタを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の参考例１のインダクタの上面図。
【図２】図１のＡ−Ａ´における断面図。
【図３】図１のインダクタの比抵抗を示す図。
【図４】本発明の参考例２のインダクタの上面図。
【図５】図４のＢ−Ｂ´における断面図。
【図６】コイルに鎖交する磁界のコイル形成面における分布図。
【図７】本発明の第１の実施の形態のインダクタの上面図。
【図８】図８のＣ−Ｃ´における断面図。
【図９】図８に示すインダクタ中に発生する渦電流のコイル形成面に平行な方向の成分を示す図。
【図１０】図８に示すインダクタの磁力線の分布を示す図。
【図１１】本発明の第２の実施の形態のインダクタの上面図。
【図１２】図１１のＤ−Ｄ´における断面図。
【図１３】図１１に示すインダクタの磁力線の分布を示す図。
【図１４】図１１に示すインダクタ中に発生する渦電流のコイル形成面に平行な方向の成分を示す図。
【図１５】本発明の第１の実施の形態のインダクタの製造方法を示す図。
【図１６】従来のインダクタの断面図。
【図１７】従来のインダクタの磁力線の分布を示す図。
【符号の説明】
１０ 第１のコイル
１１ 第１の層間絶縁膜
１２ 第２のコイル
１３ コンタクトホール
【発明の属する技術分野】
本発明は、例えばスイッチング電源用チョークコイルやトランスなどの各種高周波部品に使用される平面型磁気素子に関するものである。
【０００２】
【従来の技術】
最近、マルチメディア時代の到来とともに、各種の携帯用電子機器は、ＬＳＩ技術によるところの電子回路の集積度の向上、部品実装技術の進展、さらにリチウム電池やニッケル水素電池などの高エネルギ電池の登場とあいまって、電子機器の高機能化、小型化、薄型化、軽量化が進められている。
【０００３】
ところで、このような電子機器の電源部には安定化電源部としてスイッチング電源が用いられるが、このようなスイッチング電源は高い電力変換効率を維持しながら小型軽量化することが困難とされており、そのサイズ、重量、コストのいずれについても、機器全体の中でそれの占める割合が上昇の一途を辿っている。そこで、最近この対策として電源のスイッチング周波数を高めて小型のインダクタやトランス、コンデンサなどの電源用部品を使用可能とすることにより、小型軽量化を実現することが考えられるようになってきた。
【０００４】
スイッチング周波数が上昇し、ＧＨｚ帯となると、回路のスペックが変化しないと仮定して、要求されるインダクタンス、キャパシタンスの絶対値は小さくなる。外付け部品によりこれらに対応しようとした場合、外付けであるため、ＩＣ内部とこれらの素子との接続に伴う寄生容量、寄生インダクタンスが外付け部品の容量、インダクタンスに対し無視することが不可能となってきており、そのためＩＣ精度向上のためには、インダクタ、キャパシタをＩＣ内部に設けることが必要になってきている。
【０００５】
【発明が解決しようとする課題】
インダクタの性能を表す指数としてＱ値（Quality Factor）なるものがある。この指数は、
【０００６】
【数１】
と表されるが、高Ｑ値のインダクタを得るためには、Ｌを大きくするか、あるいはＲを小さくすることが必要である。しかし、Ｒを大きくすることなくＬを大きくするには、大面積のＬを作成する必要があり、ＩＣ自体が大きくなってしまう。また、基板／導体間の寄生容量が大きくなってしまう。従って、Ｒを小さくする必要がある。
【０００８】
本発明はこれを鑑み、コイルの高周波抵抗を小さくし、高いＱ値のインダクタを得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様の半導体集積回路は、半導体基板と、前記半導体基板上に形成されたインダクタとを備え、前記インダクタのコイル部は、隣接するコイル部と異なる高さで前記半導体基板の表面方向に互いにずれて形成され、かつ前記コイル部には、前記隣接するコイル部に流れる電流と同一方向に電流が流されることを特徴とする。
【００１０】
また本発明の別の態様の半導体集積回路装置は、半導体基板と、前記半導体基板上に形成されたインダクタと、を備え、前記インダクタのコイル部が電流の流れる方向に沿って分割され、前記コイル部の複数に分割されたそれぞれの部分が異なる高さで前記半導体基板の表面方向に互いにずれて形成されるとともに、隣接するコイル部との間においては分割された部分同士が前記半導体基板の表面方向に互いにずれて形成され、かつ隣接する前記コイル部にそれぞれ同一方向の電流が流れることを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照し詳細に説明する。
【００１５】
（参考例１）図１は本発明のインダクタの参考例１を示す平面図であり、図２はＡ−Ａ´における断面図である。図２に示すように、このインダクタは矩形のコイル断面の中央部分が陥没したような形状になっており、陥没部分の深さはｂである。これはインダクタ断面の矩形の高さＨよりも小さくなっている。この断面形状は配線層の下に形成された層間絶縁膜の表面形状を反映させることにより形成される。あるいは図２の凹凸形状を意図的に形成してもよい。
【００１６】
このインダクタの断面形状による効果を図１６に示した従来のコイル構造と比較して示す。コイルに交流電流を流すときには渦電流効果により抵抗が増大する。表皮効果による導体内部の電界は、導体表面からＺの位置における次の電界強度の式で表すことができる。
【００１７】
【数２】
δ：表皮深さ、 μ：導体の透磁率、 σ：導体の導電率、
ω：電界の周波数
この式で、虚部は電界強度に寄与せず、電界の実効値は実部となる。導体表面（Ｚ＝０）での比抵抗をρとすると、Ｚにおける実効的な比抵抗ρZは、
【００１９】
【数３】
となり、Ｚの増大とともに大きくなる。
【００２１】
さらに、図２において、Ｌ＞Ｈと仮定すると、コイルの比抵抗ρcase2は、
【００２２】
【数４】
となる。２Ｈ＋２Ｌの項はコイル表面の導体表面長を表している。ここで、アルミニウムを用いた配線で１ＧＨｚの電流を用いた場合、δ≒３μｍとなり、比抵抗は２Ｈ＋２Ｌの項に大きく依存する。図２と図１６のそれぞれの断面のコイルの比抵抗を比較すると、図２の場合、上の式において２Ｈ＋２Ｌの項が２（２ｂ＋Ｌ＋Ｈ）に置き換わるので、
【００２４】
【数５】
だけ比抵抗は小さくなる。ここでρcase1は通常構造（図１６）、ρcase2は本提案構造（図２）における比抵抗である。
【００２６】
次に参考例１につき、シミュレーションで求めた効果を図３に示す。図３はコイル導体の材料をＡｌ、導体幅Ｌを１０μｍ、導体厚さＨを１μｍ、凹部の幅ａを６μｍとした場合の凹部の深さ（ｂ）と比抵抗の関係を示している。図３によれば、ｂを大きくするに応じて比抵抗は反比例的に小さくなるため、インダクタのＱ値は大幅に向上する。
【００２７】
（参考例２）図４は本発明の参考例２である、複数に分割されたコイルの平面図であり、図５はＢ−Ｂ´における断面図である。図５においては分割されたコイルがそれぞれ、相対する面において接触しているように描かれているが、実際には分割されたコイルのそれぞれはある程度の距離が置かれている。また、図４、５では１つのコイルを３分割しているが、２分割であってもよいし、また４分割以上であっても構わない。
【００２８】
図6に、コイルに鎖交する磁界のコイル形成面における分布を示す。図6のデータについては、幅１０μｍ、コイル間距離１μｍ、コイル厚さ２μｍ、コイル中心部距離８μｍであるコイルに１アンペアの電流を流すことによって得ている。図に示されているとおり、コイル中心部における磁界が最大値となっており、コイルの外側に向かうに従って磁界が小さくなっていることがわかる。そしてコイルのある部分において磁界が極大値となっていることもわかる。この磁界が渦電流の発生の主な原因となるため、コイル幅を小さくすることにより、効果的に渦電流を抑制できる。
【００２９】
図４のインダクタと図１６のインダクタとのインピーダンスの比較を［表１］に示す。
【００３０】
【表１】
［表１］に示すとおり、Ｒtotalが２．９６から２．６０へと大きく改善されていることがわかる。以上より、コイルを分割することにより、渦電流を抑制することができる。
【００３２】
（第１の実施の形態）図７は本発明の第１の実施の形態である、隣接したコイルのそれぞれが互いに異なる平面上に形成されたコイルの平面図であり、図８はＣ−Ｃ´における断面図である。図９は渦電流のコイル形成面に対する平行方向成分の分布を示す図である。図１０は図８に示すコイルの磁力線の分布を示す図である。
【００３３】
本実施の形態では、高さの異なる２つの平面に交互にコイル導体を形成することにより、図１０に示すようにコイルに鎖交する磁束分布が変化し、コイル形成面に対し垂直な磁束成分が低減し、面内分布が大きくなる。この結果、渦電流のコイル形成面に対して垂直な成分が増加し平行な成分が減少する。渦電流損失は渦電流の大きさの２乗に比例するため、トータルの渦電流損失は低減する。つまりコイルに鎖交する垂直磁束成分を小さくすることで渦電流を低減できる。
【００３４】
本実施の形態を表す図９には、一例として幅１０μｍ、厚さ２μｍ、コイル間隔が１μｍのＡｌコイルを、高さが２μｍの差がある２つの平面に交互に形成された構造が示されている。この断面構造のインダクタと、従来の断面構造を有するインダクタとのインピーダンスの比較を［表２］に示す。
【００３５】
【表２】
図１０に示すとおり、従来構造と比較し、渦電流のコイル形成面に対し平行な成分の減少が見られる。また、［表２］に示すとおり、Ｒtotalが２．９４から２．７５へと改善されていることがわかる。これは、前述のとおり、本実施の形態ではそれぞれを互いに異なる平面上に形成することにより、渦電流のコイル形成面に対し垂直な成分が増加し、平行な成分が減少するため、コイル内全体として、渦電流が低減することによるものと考えられる。
【００３７】
（第２の実施の形態）図１１は本発明の第２の実施の形態である、複数に分割され、かつ分割されたコイルのそれぞれが互いに異なる平面上に形成されたコイルの平面図であり、図１２はＤ−Ｄ´における断面図である。図１２においては分割されたコイルがそれぞれ、角部において接触しているように描かれているが、実際には分割されたコイルのそれぞれはある程度の距離が置かれている。また、図１１、１２では１つのコイルを３分割しているが、２分割であってもよいし、また４分割以上であっても構わない。
【００３８】
本実施の形態では、参考例２と同様、導体表面長が長くなるため、参考例２の効果を満たすことが期待される。さらに、高さの異なる２つの平面に交互にコイル導体を形成することにより、コイルに鎖交する磁束分布が変化し、コイル形成面に対し垂直な磁束成分が低減し、面内分布が大きくなる。この結果、渦電流のコイル形成面に対して垂直な成分が増加し平行な成分が減少する。渦電流損失は渦電流の大きさの２乗に比例するため、トータルの渦電流損失は低減する。つまりコイルに鎖交する垂直磁束成分を小さくすることで渦電流を低減できる。
【００３９】
本実施の形態における磁力線の分布図を図１３に示す。磁力線は上下非対称となっており、磁束の垂直成分が小さくなっていることがわかる。従って、渦電流による抵抗値の上昇は小さいものと考えられる。
【００４０】
図１２に示すような、コイル幅９μｍのコイルを３分割し、それぞれを互いに異なる平面上に形成した断面構造のインダクタと、図１６に示すような従来の断面構造を有するインダクタとのインピーダンスの比較を［表３］に、また渦電流のコイル形成面に垂直な方向の成分について従来構造と比較したものを図１４にそれぞれ示す。
【００４１】
【表３】
図１４に示すとおり、第２の実施の形態における渦電流のコイル形成面に平行な方向の成分については、ピーク値が約２／３になり、大きく減少していることがわかる。また、［表３］に示すとおり、Ｒtotalが２．９６から２．４５へと改善されており、参考例２、第１の実施の形態以上に改善されていることがわかる。これは、前述のとおり、本実施の形態では、単にコイルを分割しただけでなく、それぞれを異なる平面上に形成したことによるものと考えられる。
【００４３】
以上より、コイルを分割することにより、導体表面長が大きくなるため、コイルの比抵抗が小さくなる。さらに分割されたコイルをそれぞれ異なる平面上に形成したことにより、渦電流を抑制することができるため、コイルの抵抗を減らすことが可能となり、全体として大幅なコイル抵抗の減少を実現することができる。
【００４４】
第４の実施の形態のインダクタの製造方法を図１５に示す。まず、図１５（ａ）に示すように半導体基板上の絶縁膜（第１の絶縁膜）表面に第１配線層と同一の層をパターニングすることにより第１のコイル１０を形成する。そして、図１５（ｂ）に示すように第１のコイル１０上に第１の層間絶縁膜１１を形成する。
【００４５】
第１の層間絶縁膜１１形成後、第１のコイル端部が露出するようにコンタクトホール１３（貫通孔）を開口する。開口後、図１５（ｃ）に示すように第１の層間絶縁膜１１表面に第２配線層と同一の層をパターニングすることにより第２のコイル１２を形成する。その際、コンタクトホール１３は第２配線層と同一の層により埋め込まれる。
【００４６】
本製造方法では、第１配線層と同一のパターンマスクを用いて第１のコイルをパターニングし、第２配線層と同一のパターンマスクを用いて第２のコイルをパターニングすることになるため、工程数を増やすことなく半導体チップ上にインダクタが搭載された構造の半導体装置を製造することが可能となる。
【００４７】
【発明の効果】
本発明により、コイル抵抗を抑制することが可能となり、高いＱ値のインダクタを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の参考例１のインダクタの上面図。
【図２】図１のＡ−Ａ´における断面図。
【図３】図１のインダクタの比抵抗を示す図。
【図４】本発明の参考例２のインダクタの上面図。
【図５】図４のＢ−Ｂ´における断面図。
【図６】コイルに鎖交する磁界のコイル形成面における分布図。
【図７】本発明の第１の実施の形態のインダクタの上面図。
【図８】図８のＣ−Ｃ´における断面図。
【図９】図８に示すインダクタ中に発生する渦電流のコイル形成面に平行な方向の成分を示す図。
【図１０】図８に示すインダクタの磁力線の分布を示す図。
【図１１】本発明の第２の実施の形態のインダクタの上面図。
【図１２】図１１のＤ−Ｄ´における断面図。
【図１３】図１１に示すインダクタの磁力線の分布を示す図。
【図１４】図１１に示すインダクタ中に発生する渦電流のコイル形成面に平行な方向の成分を示す図。
【図１５】本発明の第１の実施の形態のインダクタの製造方法を示す図。
【図１６】従来のインダクタの断面図。
【図１７】従来のインダクタの磁力線の分布を示す図。
【符号の説明】
１０ 第１のコイル
１１ 第１の層間絶縁膜
１２ 第２のコイル
１３ コンタクトホール
Claims (4)
- 半導体基板と、
前記半導体基板上に形成されたインダクタと、
を備え、
前記インダクタのコイル部は、隣接するコイル部と異なる高さで前記半導体基板の表面方向に互いにずれて形成され、かつ前記コイル部には、前記隣接するコイル部に流れる電流と同一方向に電流が流されることを特徴とする半導体集積回路装置。 - 前記コイル部と、前記コイル部と異なる高さで前記半導体基板の表面方向に互いにずれて形成された隣接するコイル部は、コンタクトを介して電気的に接続されていることを特徴とする請求項１記載の半導体集積回路装置。
- 半導体基板と、
前記半導体基板上に形成されたインダクタと、
を備え、
前記インダクタのコイル部は電流の流れる方向に沿って分割され、前記コイル部の複数に分割されたそれぞれの部分が異なる高さで前記半導体基板の表面方向に互いにずれて形成されるとともに、隣接するコイル部との間においては分割された部分同士が前記半導体基板の表面方向に互いにずれて形成され、かつ隣接する前記コイル部にそれぞれ同一方向の電流が流れることを特徴とする半導体集積回路装置。 - 前記インダクタは、高周波部品に使用されることを特徴とする請求項１乃至３記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171496A JP3909799B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171496A JP3909799B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352040A JP2001352040A (ja) | 2001-12-21 |
| JP3909799B2 true JP3909799B2 (ja) | 2007-04-25 |
Family
ID=18674036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171496A Expired - Fee Related JP3909799B2 (ja) | 2000-06-08 | 2000-06-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3909799B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629667B2 (en) * | 2003-08-28 | 2009-12-08 | Hitachi, Ltd. | Semiconductor device including an on-chip coil antenna formed on a device layer which is formed on an oxide film layer |
| JP2009272360A (ja) * | 2008-05-01 | 2009-11-19 | Panasonic Corp | インダクタおよびその製造方法 |
| US8068003B2 (en) * | 2010-03-10 | 2011-11-29 | Altera Corporation | Integrated circuits with series-connected inductors |
-
2000
- 2000-06-08 JP JP2000171496A patent/JP3909799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352040A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10256286B2 (en) | Integrated inductor for integrated circuit devices | |
| US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
| US8049301B2 (en) | Semiconductor transformers | |
| JP4835414B2 (ja) | 超小型電力変換装置 | |
| US8325002B2 (en) | Power inductor structure | |
| US11393787B2 (en) | Conductor design for integrated magnetic devices | |
| TWI418017B (zh) | 用於形成電感器的方法 | |
| EP1417691A1 (en) | Planar inductive component and a planar transformer | |
| JP2004519844A (ja) | セグメント化された導電性平面を有するプレーナインダクタ | |
| CN105575626A (zh) | 芯片上的具有磁性的隔离型功率转换器 | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| KR20000010660A (ko) | 집적회로의인덕터및그제조방법 | |
| US7646583B2 (en) | Common centroid symmetric structure capacitor | |
| Bellaredj et al. | Magnetic core solenoid power inductors on organic substrate for system-in-package integrated high-frequency voltage regulators | |
| El-Ghazaly et al. | Gigahertz-band integrated magnetic inductors | |
| US7538653B2 (en) | Grounding of magnetic cores | |
| JP3909799B2 (ja) | 半導体集積回路装置 | |
| US7705421B1 (en) | Semiconductor die with an integrated inductor | |
| JP2002184945A (ja) | 磁気素子一体型半導体デバイス | |
| JP2006066769A (ja) | インダクタ及びその製造方法 | |
| JP4797980B2 (ja) | 薄膜トランスおよびその製造方法 | |
| CN106449042A (zh) | 一种高效率平面变压器 | |
| CN108369852B (zh) | 具有集成磁性器件的转接板 | |
| JP3912248B2 (ja) | 電磁誘導スパイラルインダクタ | |
| JP2000269035A (ja) | 平面磁気素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |