JP3908746B2 - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP3908746B2
JP3908746B2 JP2004071458A JP2004071458A JP3908746B2 JP 3908746 B2 JP3908746 B2 JP 3908746B2 JP 2004071458 A JP2004071458 A JP 2004071458A JP 2004071458 A JP2004071458 A JP 2004071458A JP 3908746 B2 JP3908746 B2 JP 3908746B2
Authority
JP
Japan
Prior art keywords
layer
mask
insulating layer
maximum length
mtj element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004071458A
Other languages
English (en)
Other versions
JP2005260086A (ja
Inventor
嘉晃 福住
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004071458A priority Critical patent/JP3908746B2/ja
Priority to US10/895,074 priority patent/US7095071B2/en
Publication of JP2005260086A publication Critical patent/JP2005260086A/ja
Application granted granted Critical
Publication of JP3908746B2 publication Critical patent/JP3908746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気抵抗効果(Magneto Resistive)を利用する磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
トンネル磁気抵抗効果(TMR: Tunneling Magneto Resistive)を利用する磁気ランダムアクセスメモリは、例えば、特許文献１〜３及び非特許文献１〜５に開示される。これら磁気ランダムアクセスメモリは、データをＭＴＪ(Magnetic Tunnel Junction)素子の磁化状態により記憶する点に特徴を有する。
(1) 磁気ランダムアクセスメモリでは、上述のように、データをＭＴＪ素子の磁化状態により記憶する。従って、書き込み時には、書き込みデータの値に応じて、ＭＴＪ素子の磁化状態を変えなければならない。
ここで、書き込み時における誤書き込みを防止するために、ディスターブ耐性の向上を実現できるＭＴＪ素子の形状について研究されている。現在では、ＭＴＪ素子を「十字型」とすることにより、ディスターブ耐性を向上できることが確認されている。
しかし、ＭＴＪ素子自体は、大きなメモリ容量を実現するために、非常に微細なものとなっている。このため、例えば、フォトリソグラフィ技術を用いてＭＴＪ素子のパターンを形成しようとすると、輪郭がぼやけ、完全な十字形状を得ることができない。
ところで、フォトリソグラフィ技術に関しては、現世代で実現されている解像度よりも高い解像度の次々世代リソグラフィ技術の適用により、ＭＴＪ素子のパターンを形成することも、研究、試作段階では可能である。
しかし、実際の量産段階では、その時点において、コストや歩留りなどの面から最適な解像度を持つフォトリソグラフィ技術を選択することが必要になるため、常に最先端のフォトリソグラフィ技術を適用してＭＴＪ素子を加工するということは不可能である。
(2) 十字型ＭＴＪ素子によれば、ディスターブ耐性の向上という効果を得ることができるが、それを現実的なものとするためには、まだ十分に検討しなければならない課題がいくつかある。
例えば、ＭＴＪ素子のピン層（固定層）とフリー層（記録層）との位置関係に関しては、シリコン基板側を下とした場合に、ピン層が下、フリー層が上となるボトムピン構造と、ピン層が上、フリー層が下となるトップピン構造との２種類が知られている。
ここで、前者のボトムピン構造を採用した場合には、ピン層を四角形状とすることができるため、ピン層からの漏れ磁場が少なく、ＭＴＪ素子間での磁界のばらつきをなくすことができるが、磁性層の特性を向上できない問題がある。
また、後者のトップピン構造を採用した場合には、磁性層の特性を向上できるという利点が得られる反面、ピン層も十字型になるため、ピン層からの漏れ磁場が著しく不均一になり、ＭＴＪ素子の形状のばらつきに起因して、ＭＴＪ素子間での磁界のばらつきも大きくなる問題が生じる。
特開２００２−１７０３７６ ＵＳＰ６，５４５，９０６ ＵＳＰ６，０８１，４４５ M.Durlam et al. "A low power 1Mbit MRAM based on 1T1MTJ bit cell integrated with Copper Interconnects", IEEE, 2002 Symposium on VLSI Circuits Digest of Technical Papers T.HONDA et al. "MRAM-Writing Circuitry to Compensate for Thermal-Variation of Magnetization-Reversal Current", 2002 Symposium on VLSI Circuits Digest of Technical Papers, pp.156-157, July 2002 Roy Scheuerlein et al. "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC2000 Technical Digest, pp.128-129 A Bette et.al. "A High-Speed 128Kbit MRAM Core for Future Universal Memory Applications", 2003 Symposium on VLSI Circuits Digest of Technical Papers, pp.217-220, July 2003 A.R.Sitaram et.al. "A 0.18um Logic-based MRAM Technology for High Performance Nonvolatile Memory Applications", 2003 Symposium on VLSI Circuits Digest of Technical Papers, p.14, July 2003
本発明の目的は、第一に、フォトリソグラフィの高解像度技術を先取りすることなく、プロセスを工夫することにより、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成すること、第二に、ピン層からの漏れ磁場が少なく、かつ、磁性層の特性も向上できるＭＴＪ素子を提案すること、第三に、書き込み磁界を効率よくＭＴＪ素子に加えることができるＭＴＪ素子と書き込み線との位置関係を提案することにある。
本発明の例に関わる磁気ランダムアクセスメモリは、データを記憶する磁気抵抗効果素子を備え、前記磁気抵抗効果素子は、残留磁化の向きにより異なるデータを記憶する第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、磁化状態が固定される第２磁性層とから構成され、前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第２磁性層は、前記第１方向の最大長がＬ３（≦Ｌ１）、前記第２方向の最大長がＬ４（＜Ｌ２）である四角形状を有する。
本発明の例に関わる磁気ランダムアクセスメモリは、残留磁化の向きにより異なるデータを記憶する第１磁性層、磁化状態が固定される第２磁性層、及び、前記第１及び第２磁性層の間に配置される非磁性層から構成される磁気抵抗効果素子と、前記磁気抵抗効果素子の上部に配置される書き込み線と、前記磁気抵抗効果素子と前記書き込み線とを接続するコンタクトピラーとを備え、前記磁気抵抗効果素子の少なくとも前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記コンタクトピラーは、前記第１方向の最大長がＤ１（≦Ｌ１）、前記第２方向の最大長がＤ２（＜Ｌ２）である四角形状を有する。
本発明の例に関わる半導体装置の製造方法は、被エッチング層を形成する工程と、前記被エッチング層上に第１絶縁層を形成する工程と、前記第１絶縁層上に第１方向に延びる第１マスクを形成する工程と、前記第１マスクの側壁にサイドウォールを形成する工程と、前記第１マスク及び前記サイドウォールをマスクにして前記第１絶縁層をエッチングする工程と、前記被エッチング層上、前記第１マスク上及び前記サイドウォール上に、前記第１方向に交差する第２方向に延びる第２マスクを形成する工程と、前記第２マスクをマスクにして、前記第１マスク、前記サイドウォール及び前記第１絶縁層をエッチングする工程と、前記第２マスクを等方的にエッチングしてその幅を狭める工程と、前記第２マスクをマスクにして前記第１絶縁層をエッチングする工程と、前記第２マスク及び前記サイドウォールを除去する工程と、前記第１絶縁層及び前記第１マスク層をマスクにして前記被エッチング層を十字形にエッチングする工程とを備える。
本発明の例によれば、第一に、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成することにより、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
第二に、トップピン構造のＭＴＪ素子において、ピン層を四角形状（例えば、長方形）とすることにより、ピン層からの漏れ磁場を少なくでき、ＭＴＪ素子間における磁界のばらつきをなくすことができる。しかも、磁性層の特性も向上できる。
第三に、ＭＴＪ素子のパターニング時に、同時に、書き込み線とのコンタクトをとるための四角形状のコンタクトピラーを形成することにより、ヨーク材とフリー層との距離を近づけることができ、書き込み磁界を効率よくＭＴＪ素子に加えることができる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
まず、参考例としてのＭＴＪ素子の形状と共に、ピン層からの漏れ磁場が少なく、磁性層の特性も向上できるＭＴＪ素子の形状について説明する。その後、書き込み線のヨーク材とＭＴＪ素子のフリー層との距離を近づけることができるデバイス構造について説明する。そして、最後に、輪郭がぼやけずに、かつ、素子間の形状ばらつきが少ない十字型ＭＴＪ素子を得るためのプロセスについて説明する。
１． ＭＴＪ素子の形状
図１乃至図３は、本発明の参考例としてのＭＴＪ素子の形状を示している。
ＭＴＪ素子（ＭＴＪ［Ａ］ｏｒＭＴＪ［Ｂ］）は、図１に示すように、例えば、シリコン基板上にアレイ状に配置される。ＭＴＪ素子は、十字型を有している。
(1) トップピン構造の十字型ＭＴＪ素子
図２は、トップピン構造の十字型ＭＴＪ素子を示している。
ＭＴＪ素子（ＭＴＪ［Ａ］）は、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。フリー層１１上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、ピン層１３が形成される。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。
この構造では、ＭＴＪ素子のピン層１３が十字形状を有している。このため、ピン層１３からの漏れ磁場が著しく不均一になり、ＭＴＪ素子の形状のばらつきに起因して、ＭＴＪ素子間での磁界のばらつきも大きくなる。
(2) ボトムピン構造の十字型ＭＴＪ素子
図３は、ボトムピン構造の十字型ＭＴＪ素子を示している。
ＭＴＪ素子（ＭＴＪ［Ｂ］）は、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
ピン層１３は、四角形状を有する。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。ピン層１３上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、フリー層１１が形成される。フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。
この構造では、ＭＴＪ素子のピン層１３が四角形状を有している。このため、ピン層１３からの漏れ磁場のＭＴＪ素子内部での分布を小さく抑えることが可能である。しかし、この構造では、ピン層１３とフリー層１１の形成時に生じる合せずれにより、漏れ磁場の大きさが変化し、安定した磁気特性を得ることが難しくなる。
(3) 改良されたトップピン構造の十字型ＭＴＪ素子
図４及び図５は、本発明の例に関わるＭＴＪ素子の形状を示している。
ＭＴＪ素子（ＭＴＪ［Ｃ］）は、図４に示すように、例えば、シリコン基板上にアレイ状に配置される。ＭＴＪ素子は、十字型を有している。
ＭＴＪ素子（ＭＴＪ［Ｃ］）は、トップピン構造を有し、フリー層（記録層）１１、トンネル絶縁層１２及びピン層（固定層）１３から構成される。
フリー層１１は、強磁性体から構成され、書き込みデータの値に応じて磁化状態が変化する層となる。フリー層１１上には、非磁性体から構成されるトンネル絶縁層１２が形成される。トンネル絶縁層１２は、単層から構成されていてもよいし、また、複数層から構成されていてもよい。トンネル絶縁層１２上には、ピン層１３が形成される。ピン層１３は、強磁性体から構成され、書き込みデータの値によらず、常に一定の磁化状態を有する層となる。
ここで、本発明の例では、ＭＴＪ素子のフリー層１１及びトンネル絶縁層１２は、Ｙ方向の最大長がＬ１、Ｘ方向の最大長がＬ２である十字形状を有している。Ｌ１とＬ２は、同じであっても、又は、異なっていてもよい。
また、ＭＴＪ素子のピン層１３は、Ｙ方向の最大長がＬ３、Ｘ方向の最大長がＬ４である四角形状を有している。Ｌ３は、Ｌ１と同じ又はそれよりも小さく、Ｌ４は、Ｌ２よりも小さい。Ｌ３は、Ｌ４よりも大きいため、ＭＴＪ素子のピン層１３は、Ｙ方向に長い長方形を有している。
本発明の例に関わるＭＴＪ素子の形状は、一般的には、以下のように表現することができる。フリー層１１におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、ピン層１３におけるＹ方向の最大長Ｌ３とＸ方向の最大長Ｌ４との比（アスペクト比：Ｌ３／Ｌ４）よりも小さく、かつ、Ｌ２＞Ｌ４である。
なお、Ｙ方向は、ＭＴＪ素子の磁化容易軸に平行な方向であってもよいし、また、磁化困難軸に平行な方向であってもよい。
この構造によれば、ＭＴＪ素子のピン層１３からの漏れ磁場を少なくでき、ＭＴＪ素子間における磁界のばらつきをなくすことができる。しかも、磁性層の特性も向上できる。
(4) まとめ
トップピン構造のＭＴＪ素子の問題は、図６に示すように、ピン層も十字形状であったがために、ＭＴＪ素子の端部Ｂの磁場強度がその中心部Ａの磁場強度の３倍程度にもなるという点にあった。本発明の例では、図７に示すように、ピン層を四角形状（例えば、長方形）とすることにより、ＭＴＪ素子の端部Ｂの磁場強度をその中心部Ａの磁場強度の１／２程度にすることができる。つまり、ＭＴＪ素子内での磁界の均一化を実現でき、かつ、ＭＴＪ素子間における磁界のばらつきをなくすことができる。
２． デバイス構造
(1). 第１例
図８乃至図１０は、本発明の例に関わるメモリセルのデバイス構造を示している。図９は、図８のＩＸ−ＩＸ線に沿う断面、図１０は、図８のＸ−Ｘ線に沿う断面である。
第１例は、図２のＭＴＪ素子（ＭＴＪ［Ａ］）又は図３のＭＴＪ素子（ＭＴＪ［Ｂ］）を使用した場合のデバイス構造の例である。
Ｐ型シリコン基板の表面領域には、読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタが形成される。このトランジスタのゲートは、読み出しワード線ＲＷＬとなり、例えば、Ｘ方向に延びる。
読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタの２つのソース／ドレイン領域の一方は、読み出しビット線ＲＢＬに接続される。読み出しビット線ＲＢＬは、例えば、Ｙ方向に延び、読み出し回路（センスアンプを含む）に接続される。２つのソース／ドレイン領域の他方は、導電板１０に接続される。
導電板１０上には、十字型ＭＴＪ素子（ＭＴＪ［Ａ］又はＭＴＪ［Ｂ］）が配置される。ＭＴＪ素子の直下には、Ｘ方向に延びる書き込みワード線ＷＷＬが配置される。書き込みワード線ＷＷＬは、ＭＴＪ素子から一定距離だけ離れている。
ＭＴＪ素子上には、コンタクトピラー（導電体）１４が配置される。コンタクトピラー１４は、四角形状、例えば、Ｙ方向に長い長方形を有している。ここで、Ｙ方向は、例えば、ＭＴＪ素子の磁化容易軸に垂直となる。本例では、コンタクトピラー１４の長辺Ｄ１は、ＭＴＪ素子のＹ方向の最大長Ｌ１と同じであり、コンタクトピラー１４の短辺Ｄ２は、ＭＴＪ素子のＸ方向の最大長Ｌ２よりも短い。
本発明の例では、ＭＴＪ素子及びコンタクトピラー１４の形状を以下のように表現することができる。ＭＴＪ素子の少なくともフリー層におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、コンタクトピラー１４におけるＹ方向の最大長Ｄ１とＸ方向の最大長Ｄ２との比（アスペクト比：Ｄ１／Ｄ２）よりも小さく、かつ、Ｌ２＞Ｄ２である。
コンタクトピラー１４上には、Ｙ方向に延びる書き込みビット線ＷＢＬが配置される。書き込みビット線ＷＢＬは、コンタクトピラー１４を経由して、ＭＴＪ素子に電気的に接続される。
書き込みビット線ＷＢＬの上面及び側面には、ヨーク材１５が配置される。
ここで、本例では、ヨーク材１５の底面の位置が書き込みビット線ＷＢＬの底面の位置よりも低いため、ヨーク材１５とＭＴＪ素子のフリー層との距離が近く、書き込みビット線ＷＢＬに流す電流により発生する磁界を、効率よく、ＭＴＪ素子のフリー層に与えることができる。
このデバイス構造によれば、コンタクトピラー１４をハードマスクにしてＭＴＪ素子をエッチングでき、かつ、エッチング時にコンタクトピラーの高さを調整することができるため、その後の書き込みビット線ＷＢＬ及びヨーク材１５の形成を容易に行える。
(2). 第２例
図１１乃至図１３は、本発明の例に関わるメモリセルのデバイス構造を示している。図１２は、図１１のＸＩＩ−ＸＩＩ線に沿う断面、図１３は、図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面である。
第２例は、図５のＭＴＪ素子（ＭＴＪ［Ｃ］）を用いたデバイス構造の例である。
Ｐ型シリコン基板の表面領域には、読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタが形成される。このトランジスタのゲートは、読み出しワード線ＲＷＬとなり、例えば、Ｘ方向に延びる。
読み出し選択スイッチＲＳＷとしてのＮチャネルＭＯＳトランジスタの２つのソース／ドレイン領域の一方は、読み出しビット線ＲＢＬに接続される。読み出しビット線ＲＢＬは、例えば、Ｙ方向に延び、読み出し回路（センスアンプを含む）に接続される。２つのソース／ドレイン領域の他方は、導電板１０に接続される。
導電板１０上には、十字型ＭＴＪ素子（ＭＴＪ［Ｃ］）が配置される。ＭＴＪ素子の直下には、Ｙ方向に延びる書き込みビット線ＷＢＬが配置される。書き込みビット線ＷＢＬは、ＭＴＪ素子から一定距離だけ離れている。
ＭＴＪ素子上には、コンタクトピラー（導電体）１４が配置される。コンタクトピラー１４は、四角形状、例えば、Ｘ方向に長い長方形を有している。また、本例では、コンタクトピラー１４の形状とＭＴＪ素子のピン層の形状とが同じである。つまり、ピン層も、四角形状、例えば、Ｘ方向に長い長方形を有している。
ＭＴＪ素子の磁化容易軸は、例えば、Ｘ方向に平行となる。
コンタクトピラー１４及びピン層の長辺Ｄ１は、ＭＴＪ素子のＸ方向の最大長Ｌ１と同じであり、コンタクトピラー１４及びピン層の短辺Ｄ２は、ＭＴＪ素子のＹ方向の最大長Ｌ２よりも短い。
本発明の例では、ＭＴＪ素子及びコンタクトピラー１４の形状を以下のように表現することができる。ＭＴＪ素子の少なくともフリー層におけるＹ方向の最大長Ｌ１とＹ方向に直交するＸ方向の最大長Ｌ２との比（アスペクト比：Ｌ１／Ｌ２）は、ＭＴＪ素子のピン層及びコンタクトピラー１４におけるＹ方向の最大長Ｄ１とＸ方向の最大長Ｄ２との比（アスペクト比：Ｄ１／Ｄ２）よりも小さく、かつ、Ｌ２＞Ｄ２である。
コンタクトピラー１４上には、Ｘ方向に延びる書き込みワード線（読み出し線兼用）ＷＷＬが配置される。書き込みワード線ＷＷＬは、コンタクトピラー１４を経由して、ＭＴＪ素子に電気的に接続される。
書き込みワード線ＷＷＬの上面及び側面には、ヨーク材１５が配置される。
本例においては、ヨーク材１５の底面の位置は、書き込みワード線ＷＷＬの底面の位置よりも低く設定される。これにより、ヨーク材１５とＭＴＪ素子のフリー層との距離が近くなり、結果として、書き込みワード線ＷＷＬに流す電流により発生する磁界を、効率よく、ＭＴＪ素子のフリー層に与えることができる。
このデバイス構造においても、コンタクトピラー１４をハードマスクにしてＭＴＪ素子をエッチングでき、かつ、エッチング時にコンタクトピラーの高さを調整することができるため、その後の書き込みワード線ＷＷＬ及びヨーク材１５の形成を容易に行える。
３． 製造方法
以下、輪郭がぼやけることなく、かつ、素子間の形状のばらつきが少ない十字型ＭＴＪ素子の製造方法について説明する。いずれの製造方法も、互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成する点に特徴を有する。
(1) 製造方法１
まず、図１４に示すように、ＭＴＪ素子の元になる磁性層を含むラミネート層２０を形成する。続けて、ラミネート層２０上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、第１及び第２絶縁層２２，２３を形成する。
ここで、ラミネート層２０と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、ピン層（ＭＴＪ［Ａ］及びＭＴＪ［Ｃ］の場合）又はフリー層（ＭＴＪ［Ｂ］の場合）と同時に加工され、ピン層又はフリー層と同じ形となる。キャップ層は、加工時に、ピン層又はフリー層が劣化するのを防ぐために用いられる。
第１及び第２絶縁層２２，２３は、共に、例えば、酸化シリコンなどの酸化材料から構成されてもよいし、また、エッチング選択比を持つ互いに異なる材料（例えば、酸化シリコンと窒化シリコン）から構成されていてもよい。
そして、１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして第２絶縁層２３をエッチングし、Ｙ方向に延びるライン状の第２絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
ラインとスペースとが周期的に繰り返すライン＆スペースのパターンによれば、孤立ラインのみでＭＴＪ素子を形成する場合に比べて、リソグラフィ工程のプロセスマージンを拡大できる。
なお、図１５は、図１４の平面図のエリアをさらに拡大し、ライン＆スペースのパターンを分かり易く示している。
次に、図１６に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、第２絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
続けて、第２絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、第１絶縁層２２をエッチングする。その結果、第１絶縁層２２は、第２絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
次に、図１７に示すように、再び、アモルファスシリコン層２５を形成する。
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、第１及び第２絶縁層２２，２３並びにアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
ここでも、ライン＆スペースのパターンが採用されているが、これにより、孤立ラインのみでＭＴＪ素子を形成する場合に比べて、リソグラフィ工程のプロセスマージンを拡大できる。
なお、図１８は、図１７のプロセスを終えた時点での第２絶縁層２３のパターンを分かり易く示している。
ここで、一つ、変形例について説明する。
図１６の段階において、例えば、図４７に示すように、第１絶縁層２２のエッチングに引き続き、第２絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１及びラミネート層２０をエッチングしてもよい（A-A,B-B,C-C断面参照）。また、図１７の段階において、例えば、図４８に示すように、第１絶縁層２２のエッチングに引き続き、ＲＩＥにより、金属層２１及びラミネート層２０をエッチングしてもよい（D-D断面参照）。
この場合、例えば、ＭＴＪ素子［Ｂ］を形成すると、図４９に示すように、十字形状のフリー層１１のＸ方向及びＹ方向の側面と、四角形状のピン層１３のＸ方向及びＹ方向の側面とを一致させることができる。
このような変形例によれば、十字形状のフリー層１１と四角形状のピン層１３とを自己整合的に形成できるため、両者の合せずれによるＭＴＪ素子間での漏れ磁場のばらつき、という問題を解消することができ、歩留り向上を実現できる。
次に、図１９に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
なお、図２０は、図１９のプロセスを終えた時点での第２絶縁層２３及びアモルファスシリコン層２５のパターンを分かり易く示している。
次に、図２１に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、第１絶縁層２２をエッチングすると、十字形状の第１絶縁層２２が形成される。この時、同時に、第２絶縁層２３の一部及びアモルファスシリコン層２５の一部も、多少、エッチングされる。
ここで、第１絶縁層２２と第２絶縁層２３とのエッチング選択比を十分に確保すれば、第２絶縁層２３のエッチングは、最小限に抑えられる。
次に、図２２に示すように、アモルファスシリコン層２４，２５を除去すると、第１絶縁層２２及び第２絶縁層２３による「十字型」のマスクが形成される。
次に、図２３に示すように、例えば、アルゴンイオンミリングにより、金属層２１、第１絶縁層２２及び第２絶縁層２３をエッチングする。この時、第１絶縁層２２及び第２絶縁層２３がマスクの役割を果たすため、これら絶縁層の形状（十字型）が金属層２１に転写される。
また、このエッチングでは、例えば、エッチング時間などの調整により、第２絶縁層２３を除去し、四角形状（Ｙ方向に長い長方形状）の第１絶縁層２２を残存させる。
つまり、この時点では、ＭＴＪ素子となるラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２のみが残存する。
また、このプロセスを終えた時点において、 a. 十字形状の金属層２１及び第１絶縁層２２と四角形状の第２絶縁層２３とが残存するようにしてもよいし、 b. 十字形状の金属層２１と四角形状の第１絶縁層２２及び第２絶縁層２３とが残存するようにしてもよい。
四角形状の第１絶縁層２２又は第２絶縁層２３を残存させる理由は、この後のプロセスで、ピン層又はコンタクトピラーの形状を「四角形状」とするためである。
従って、後述するピン層又はコンタクトピラーの形状をＭＴＪ素子と同じ「十字型」にする場合には、 a. 十字形状の金属層２１のみ、 b. 十字型の金属層２１及び第１絶縁層２２、又は、 c. 十字型の金属層２１、第１絶縁層２２及び第２絶縁層２３を残存させるようにしてもよい。
なお、図２４は、図２３のプロセスを終えた時点での金属層２１及び第１絶縁層２２のパターンを分かり易く示している。
この後のプロセスは、図２又は図３に示すＭＴＪ素子（ＭＴＪ［Ａ］，ＭＴＪ［Ｂ］）を形成する場合と、図５に示すＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合とで異なる。
以下のプロセスにおいて、ラミネート層２０は、フリー層１１、トンネル絶縁層１２及びピン層１３から構成されているものとする。
1. ＭＴＪ素子（ＭＴＪ［Ａ］，ＭＴＪ［Ｂ］）を形成する場合
図２５又は図２６に示すように、図２３のプロセスを終えた時点において、ラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２とが残存しているものとする。
この場合、図２７又は図２８に示すように、例えば、アルゴンイオンミリングにより、ラミネート層２０、金属層２１及び第１絶縁層２２をエッチングすると、金属層２１及び第１絶縁層２２がマスクの役割を果たすため、十字形状のＭＴＪ素子が形成される。
つまり、このエッチングにより、十字形状のフリー層１１、トンネル絶縁層１２及びピン層１３が形成される。
ここで、十字形状のＭＴＪ素子（ラミネート層）２０上には、四角形状のコンタクトピラー（金属層）２１が同時に形成される。本例では、このコンタクトピラー２１は、Ｙ方向に長い長方形を有している。
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図８乃至図１０のデバイス構造を容易に形成できる。
2. ＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合
図２９に示すように、図２３のプロセスを終えた時点において、ラミネート層２０上には、十字形状の金属層２１と四角形状の第１絶縁層２２とが残存しているものとする。
この場合、図３０に示すように、例えば、アルゴンイオンミリングにより、ラミネート層２０、金属層２１及び第１絶縁層２２をエッチングすると、金属層２１及び第１絶縁層２２がマスクの役割を果たすため、十字形状のフリー層１１及びトンネル絶縁層１２と、四角形状のピン層１３とが形成される。
ここで、図３１に示すように、例えば、図２９における第１絶縁層２２の厚さなどを調整することにより、四角形状のピン層１３上に、ピン層１３と同じ形を持つ四角形状のコンタクトピラー（金属層）２１を残存させることも可能である。
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図１１乃至図１３のデバイス構造を容易に形成できる。
以上、説明したように、本発明の例に関わる製造方法１によれば、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
従って、本発明の例に関わる製造方法１によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法１は、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
(2) 製造方法２
製造方法２は、ボトムピン構造の十字型ＭＴＪ素子の製造方法に関する。
まず、図３２に示すように、ピン層１３となる強磁性層、トンネル絶縁層１２となる非磁性層及びフリー層１１となる強磁性層をそれぞれ形成する。続けて、フリー層１１となる強磁性層上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、絶縁層２３を形成する。
ここで、フリー層１１と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、フリー層１１と同時に加工され、フリー層１１と同じ形となる。キャップ層は、加工時に、フリー層１１が劣化するのを防ぐために用いられる。
１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして絶縁層２３をエッチングし、Ｙ方向に延びるライン状の絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
次に、図３３に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
続けて、絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１をエッチングする。その結果、金属層２１は、絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
次に、図３４に示すように、再び、アモルファスシリコン層２５を形成する。
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、金属層２１、絶縁層２３及びアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
次に、図３５に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
次に、図３６に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、金属層２１をエッチングすると、十字形状の金属層２１が形成される。
次に、図３７に示すように、アモルファスシリコン層２４，２５を除去すると、ＭＴＪ素子となるフリー層１１、トンネル絶縁層１２及びピン層１３の上部には、十字形状の金属層２１と四角形状の絶縁層２３とからなるマスクが形成される。
次に、図３８に示すように、例えば、アルゴンイオンミリングにより、フリー層１１、トンネル絶縁層１２、ピン層１３、金属層２１及び絶縁層２３をエッチングすると、金属層２１及び絶縁層２３がマスクの役割を果たすため、金属層２１の形状（十字型）がフリー層１１、トンネル絶縁層１２及びピン層１３に転写される。
ここで、このエッチングプロセスに関しては、ピン層１３がエッチングされないような条件で行うこともできる。つまり、ピン層１３については、このエッチングプロセス前後のプロセスで、独自にパターニングを行うことにより、四角形状のピン層１３を得ることが可能である。
また、このエッチングプロセスでは、十字型のＭＴＪ素子が得られると同時に、そのＭＴＪ素子上に、四角形状の金属層（コンタクトピラー）２１が得られる。つまり、金属層２１に関しては、絶縁層２３がマスクの役割を果たすため、絶縁層２３の形状（四角形）が金属層２１に転写される。
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、例えば、図８乃至図１０のデバイス構造を容易に形成できる。
以上、説明したように、本発明の例に関わる製造方法２においても、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
従って、本発明の例に関わる製造方法２によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法２についても、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
(3) 製造方法３
製造方法３は、トップピン構造の十字型ＭＴＪ素子の製造方法に関する。
まず、図３９に示すように、フリー層１１となる強磁性層、トンネル絶縁層１２となる非磁性層及びピン層１３となる強磁性層をそれぞれ形成する。続けて、ピン層１３となる強磁性層上に、例えば、アルミニウムから構成される金属層２１を形成し、さらに、金属層２１上に、絶縁層２３を形成する。
ここで、ピン層１３と金属層２１との間には、キャップ層（例えば、Ｒｕ）を介在させてもよい。キャップ層が配置される場合、このキャップ層は、ピン層１３と同時に加工され、ピン層１３と同じ形となる。キャップ層は、加工時に、ピン層１３が劣化するのを防ぐために用いられる。
１回目のフォトリソグラフィを行い、Ｙ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして絶縁層２３をエッチングし、Ｙ方向に延びるライン状の絶縁層２３を形成する。この後、例えば、アッシングにより、フォトマスクは除去される。
次に、図４０に示すように、アモルファスシリコン層２４を形成し、かつ、ＲＩＥにより、このアモルファスシリコン層２４をエッチングする。その結果、絶縁層２３の側壁には、アモルファスシリコン層２４からなるサイドウォールが形成される。
続けて、絶縁層２３及びアモルファスシリコン層２４をマスクにして、ＲＩＥにより、金属層２１をエッチングする。その結果、金属層２１は、絶縁層２３及びアモルファスシリコン層２４からなるサイドウォールの直下のみに残存する。
次に、図４１に示すように、再び、アモルファスシリコン層２５を形成する。
そして、２回目のフォトリソグラフィを行い、Ｘ方向に延びるライン＆スペースのフォトマスク（レジスト）を形成する。このフォトマスクをマスクにして、金属層２１、絶縁層２３及びアモルファスシリコン層２４，２５をエッチングする。その結果、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５が形成される。この後、例えば、アッシングにより、フォトマスクは除去される。
次に、図４２に示すように、ＣＤＥ (Chemical Dry Etching) により、アモルファスシリコン層２４，２５を等方的にエッチングし、Ｘ方向に延びるライン状のアモルファスシリコン層２４，２５の幅を狭くする（リセスエッチング）。
次に、図４３に示すように、アモルファスシリコン層２４，２５をマスクにして、ＲＩＥにより、金属層２１をエッチングすると、十字形状の金属層２１が形成される。
次に、図４４に示すように、アモルファスシリコン層２４，２５を除去すると、ＭＴＪ素子となるフリー層１１、トンネル絶縁層１２及びピン層１３の上部には、十字形状の金属層２１と四角形状の絶縁層２３とからなるマスクが形成される。
次に、図４５及び図４６に示すように、例えば、アルゴンイオンミリングにより、フリー層１１、トンネル絶縁層１２、ピン層１３、金属層２１及び絶縁層２３をエッチングすると、金属層２１及び絶縁層２３がマスクの役割を果たすため、金属層２１の形状（十字型）がフリー層１１、トンネル絶縁層１２及びピン層１３に転写される。
また、このエッチングプロセスでは、十字型のＭＴＪ素子が得られると同時に、そのＭＴＪ素子上に、四角形状の金属層（コンタクトピラー）２１が得られる。つまり、金属層２１に関しては、絶縁層２３がマスクの役割を果たすため、絶縁層２３の形状（四角形）が金属層２１に転写される。
ここで、このエッチングプロセスでは、ピン層１３の形状に関して、以下の２通りを選択することができる。
一つは、図２に示すＭＴＪ素子（ＭＴＪ［Ａ］）を形成する場合である。この場合、図４５に示すように、例えば、アルゴンイオンミリングにより、金属層２１の形状（十字型）をフリー層１１、トンネル絶縁層１２及びピン層１３に転写すると共に、絶縁層２３の形状（四角形）を金属層（コンタクトピラー）２１に転写する。
このプロセスによれば、ピン層１３は、十字型となり、コンタクトピラー２１は、四角形となる。このプロセスは、マスクとなる金属層２１及び絶縁層２３の厚さなどを調整することにより、容易に行うことができる。
他の一つは、図５に示すＭＴＪ素子（ＭＴＪ［Ｃ］）を形成する場合である。この場合、図４６に示すように、例えば、アルゴンイオンミリングにより、金属層２１の形状（十字型）をフリー層１１及びトンネル絶縁層１２に転写すると共に、絶縁層２３の形状（四角形）をピン層１３及び金属層（コンタクトピラー）２１に転写する。
このプロセスによれば、ピン層１３とコンタクトピラー２１は、共に、四角形となる。このプロセスに関しても、マスクとなる金属層２１及び絶縁層２３の厚さなどを調整することにより、容易に行うことができる。
従って、この後、コンタクトピラー２１上にヨーク付き書き込み線を形成するが、この時、図８乃至図１０のデバイス構造、又は、図１１乃至図１３のデバイス構造を容易に形成できる。
以上、説明したように、本発明の例に関わる製造方法３においても、２回のフォトリソグラフィにより互いに交差するライン＆スペースのマスクを形成し、その交差部にＭＴＪ素子を形成している。
また、２回のフォトリソグラフィでは、いずれも単純なライン＆スペースのパターンを形成するため、これらリソグラフィプロセスの間で生じる合せずれに関しても、大きな問題となることはない。
従って、本発明の例に関わる製造方法３によれば、フォトリソグラフィの高解像度技術を先取りすることなく、素子間の形状のばらつきが少ないシャープな輪郭の十字型ＭＴＪ素子を形成することができる。
特に、十字形状のフリー層１１のＹ方向の最大長Ｌ１とＸ方向の最大長Ｌ２とが、共に、リソグラフィ技術の最小加工寸法の２倍程度である場合において、本発明の例によれば、フリー層（十字形状）１１、ピン層（四角形状又は十字形状）１３及びコンタクトピラー（四角形状）２１の角部の輪郭を曲率１／Ｒの曲線で近似すると、「Ｒ」の値は、Ｌ１又はＬ２の２０％以下にすることができる。
この場合、ＭＴＪ素子のフリー層の磁気特性が改善され、ディスターブ耐性が大幅に向上する。なお、製造方法３についても、ＭＴＪ素子に限らず、幅広く、十字形状を有する素子に適用できる。
６． その他
本発明の例に関わるＭＴＪ素子及びデバイス構造に関しては、ＭＴＪ素子は、完全な十字型であることが理想であるが、輪郭が多少ぼやけて、例えば、角部に丸みが形成されるような場合にも適用できる。
本発明の例に関わる製造方法１，２，３に関しては、十字型ＭＴＪ素子を例にとって説明したが、これに限定されることはなく、これら製造方法１，２，３は、例えば、微細な十字形状の形成に応用することができる。
また、本発明の例に関わる製造方法１，２，３では、アモルファスシリコン層をハードマスクとしたが、例えば、アモルファスシリコン層をレジスト層に変え、このレジスト層をマスクにして、絶縁層などのエッチングを行ってもよい。
本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
本発明の例は、特に、微細化された十字型ＭＴＪ素子を有する磁気ランダムアクセスメモリに有効である。
参考例としてのＭＴＪ素子の形状を示す平面図。 参考例としてのＭＴＪ素子の形状を示す斜視図。 参考例としてのＭＴＪ素子の形状を示す斜視図。 本発明の例に関わるＭＴＪ素子の形状を示す平面図。 本発明の例に関わるＭＴＪ素子の形状を示す斜視図。 図２のＭＴＪ素子に発生する磁場を示す図。 図５のＭＴＪ素子に発生する磁場を示す図。 本発明の第１例に関わるデバイス構造を示す平面図。 図８のＩＸ−ＩＸ線に沿う断面図。 図８のＸ−Ｘ線に沿う断面図。 本発明の第２例に関わるデバイス構造を示す平面図。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図。 図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法１の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法２の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法３の一工程を示す図。 本発明の例に関わる製造方法１の変形例の一工程を示す図。 本発明の例に関わる製造方法１の変形例の一工程を示す図。 本発明の例に関わる製造方法１の変形例の一工程を示す図。
符号の説明
１０： 導電板、 １１： フリー層、 １２： トンネル絶縁層、 １３： ピン層、 １４： コンタクトピラー、 １５： ヨーク材、 ２０： ラミネート層、 ２１： 金属層、 ２２，２３： 絶縁層、 ２４，２５： アモルファスシリコン層、ＲＳＷ： 読み出し選択スイッチ、 ＲＷＬ： 読み出しワード線、 ＲＢＬ： 読み出しビット線、 ＷＷＬ： 書き込みワード線、 ＷＢＬ： 書き込みビット線。

Claims (5)

  1. データを記憶する磁気抵抗効果素子を具備し、前記磁気抵抗効果素子は、
    残留磁化の向きにより異なるデータを記憶する第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、磁化状態が固定される第２磁性層とから構成され、
    前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第２磁性層は、前記第１方向の最大長がＬ３（≦Ｌ１）、前記第２方向の最大長がＬ４（＜Ｌ２）である四角形状を有することを特徴とする磁気ランダムアクセスメモリ。
  2. 残留磁化の向きにより異なるデータを記憶する第１磁性層、磁化状態が固定される第２磁性層、及び、前記第１及び第２磁性層の間に配置される非磁性層から構成される磁気抵抗効果素子と、前記磁気抵抗効果素子の上部に配置される書き込み線と、前記磁気抵抗効果素子と前記書き込み線とを接続するコンタクトピラーとを具備し、前記磁気抵抗効果素子の少なくとも前記第１磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記コンタクトピラーは、前記第１方向の最大長がＤ１（≦Ｌ１）、前記第２方向の最大長がＤ２（＜Ｌ２）である四角形状を有していることを特徴とする磁気ランダムアクセスメモリ。
  3. 請求項２に記載の磁気ランダムアクセスメモリにおいて、さらに、前記書き込み線の側面に配置されるヨーク材を具備し、前記ヨーク材の底面の位置は、前記書き込み線の底面の位置よりも低いことを特徴とする磁気ランダムアクセスメモリ。
  4. 被エッチング層を形成する工程と、前記被エッチング層上に第１絶縁層を形成する工程と、前記第１絶縁層上に第１方向に延びる第１マスクを形成する工程と、前記第１マスクの側壁にサイドウォールを形成する工程と、前記第１マスク及び前記サイドウォールをマスクにして前記第１絶縁層をエッチングする工程と、前記被エッチング層上、前記第１マスク上及び前記サイドウォール上に、前記第１方向に交差する第２方向に延びる第２マスクを形成する工程と、前記第２マスクをマスクにして、前記第１マスク、前記サイドウォール及び前記第１絶縁層をエッチングする工程と、前記第２マスクを等方的にエッチングしてその幅を狭める工程と、前記第２マスクをマスクにして前記第１絶縁層をエッチングする工程と、前記第２マスク及び前記サイドウォールを除去する工程と、前記第１絶縁層及び前記第１マスク層をマスクにして前記被エッチング層を十字形にエッチングする工程とを具備することを特徴とする半導体装置の製造方法。
  5. 磁化状態が固定される第１磁性層と、前記第１磁性層上に配置される非磁性層と、前記非磁性層上に配置され、残留磁化の向きにより異なるデータを記憶する第２磁性層とを具備し、前記第２磁性層は、第１方向の最大長がＬ１、前記第１方向に直交する第２方向の最大長がＬ２である十字形状を有し、前記第１磁性層は、前記第１方向の最大長がＬ１である四角形状を有していることを特徴とする磁気抵抗効果素子。
JP2004071458A 2004-03-12 2004-03-12 磁気ランダムアクセスメモリ Expired - Fee Related JP3908746B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004071458A JP3908746B2 (ja) 2004-03-12 2004-03-12 磁気ランダムアクセスメモリ
US10/895,074 US7095071B2 (en) 2004-03-12 2004-07-21 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004071458A JP3908746B2 (ja) 2004-03-12 2004-03-12 磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JP2005260086A JP2005260086A (ja) 2005-09-22
JP3908746B2 true JP3908746B2 (ja) 2007-04-25

Family

ID=34918585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004071458A Expired - Fee Related JP3908746B2 (ja) 2004-03-12 2004-03-12 磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US7095071B2 (ja)
JP (1) JP3908746B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
JP3908746B2 (ja) 2004-03-12 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US20060101111A1 (en) * 2004-10-05 2006-05-11 Csi Technology, Inc. Method and apparatus transferring arbitrary binary data over a fieldbus network
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
JP4468258B2 (ja) * 2005-07-15 2010-05-26 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8482970B2 (en) 2008-08-08 2013-07-09 Seagate Technology Llc Multi-bit STRAM memory cells
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
JP5815986B2 (ja) * 2010-07-05 2015-11-17 セイコーインスツル株式会社 ホールセンサ
US8730719B1 (en) 2010-12-03 2014-05-20 Iii Holdings 1, Llc MRAM with metal gate write conductors
US8823117B2 (en) * 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6081445A (en) 1998-07-27 2000-06-27 Motorola, Inc. Method to write/read MRAM arrays
JP4656720B2 (ja) 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
KR100500450B1 (ko) * 2003-05-13 2005-07-12 삼성전자주식회사 분할된 서브 디지트 라인들을 갖는 자기 램 셀들
JP3908746B2 (ja) 2004-03-12 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
US20050199926A1 (en) 2005-09-15
US7095071B2 (en) 2006-08-22
JP2005260086A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
US8542526B2 (en) Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US6653703B2 (en) Semiconductor memory device using magneto resistive element and method of manufacturing the same
US8357982B2 (en) Magnetic memory
US7247506B2 (en) Method for producing magnetic memory device
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
JP3908746B2 (ja) 磁気ランダムアクセスメモリ
US7569401B2 (en) Magnetic random access memory cells having split subdigit lines having cladding layers thereon and methods of fabricating the same
US20080030906A1 (en) Magnetoresistive effect element and magnetic memory device
US20110076784A1 (en) Fabrication of Magnetic Element Arrays
US6764865B2 (en) Semiconductor memory device including magneto resistive element and method of fabricating the same
JP2007324269A (ja) 磁気記憶装置とその製造方法
JP2002280527A (ja) マグネチックラム
EP3123474B1 (en) A method for fabricating a 6f2 non-volatile memory bitcell
US7002195B2 (en) Magnetic random access memory (MRAM) cells having split sub-digit lines
US7977756B2 (en) Semiconductor storage device using magnetoresistive effect element and method of manufacturing the same
US7262449B2 (en) MTJ element for magnetic random access memory
JP2002246569A (ja) メモリ素子及びその製造方法
JP2004158578A (ja) 磁気記憶装置及びその製造方法
KR100541555B1 (ko) 도금층으로 둘러싸인 분할된 서브 디지트 라인들을 갖는자기 램 셀들 및 그 제조방법들
JP2005109201A (ja) 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
KR100570475B1 (ko) 도금층으로 둘러싸인 분할된 서브 디지트 라인들을 갖는자기 램 셀의 제조방법들

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees