JP3906233B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3906233B2
JP3906233B2 JP2005296433A JP2005296433A JP3906233B2 JP 3906233 B2 JP3906233 B2 JP 3906233B2 JP 2005296433 A JP2005296433 A JP 2005296433A JP 2005296433 A JP2005296433 A JP 2005296433A JP 3906233 B2 JP3906233 B2 JP 3906233B2
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
bonding
lead
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005296433A
Other languages
English (en)
Other versions
JP2006049929A (ja
Inventor
愛三 金田
正男 三谷
省三 中村
邦彦 西
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005296433A priority Critical patent/JP3906233B2/ja
Publication of JP2006049929A publication Critical patent/JP2006049929A/ja
Application granted granted Critical
Publication of JP3906233B2 publication Critical patent/JP3906233B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に係り、特にＬＳＩチップ上にリードを配置した、いわゆるＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体装置の生産効率向上に好適な樹脂封止形の半導体装置の製造方法に関する。
従来、ＬＳＩチップをプラスチックパッケージに搭載する方法としては、パッケージの中央部にチップを搭載するためのタブが配置され、４辺にボンディングパッド部が配置されたチップをこのタブ上に導電性ペーストで接着・搭載し、リードフレームのリード先端部をチップの４辺方向に配置して、パッド部とリード先端部とを金線で相互結線し、レジンモールドする構造をとってきた。
しかし、この構造では、チップとリード先端部との距離を、金線が結線できる距離にまでとる必要があり、チップの外端とパッケージの外端部までの距離が大きくなり、大きなチップを小さなパッケージに収納するには幾何学的な制約があった。さらに、リードとパッケージへの埋込み長さが小さくなり、外部リード成形時の機械的ストレスによる内部リードとレジンとの界面の剥離が経験され、特にチップの短辺長さに対し、パッケージの短辺長さを大きく設計する必要があった。
また、さらに、チップ寸法大のタブがパッケージの中央部に配置されているために、熱応力によるタブ下のレジンの界面剥離と、それにともなう、タブ下にむかうレジンのクラックがしばしば経験され、温度サイクルや耐リフロー試験の結果を満足させるための好適な構造とは云えなくなってきた。
上記、問題点に対処するために、例えば特許文献１に提案されているように、リードフレームのリード先端をすべてチップの短辺側に配置し、タブをなくして、そのリード上に有機絶縁フィルムを接着剤で張りつけ、そのフィルム上にチップをダイボンディングして、チップのボンディングパッド部とリード先端部とを金線で相互結線するワイヤボンディング構造、いわゆるタブレスパッケージが提案されている。
しかし、この構造では、剛性のない絶縁フィルムを剛性の小さいリード上に精度よく張りつける工程での難しさと歩留り確保上の不都合点があると共に、工数が従来より増えるという問題があった。さらに、上記、提案技術では、絶縁フィルム上のチップのボンディングパッド部と内部リード先端部とをワイヤボンディングする方式のため、リード先端部はチップ長辺よりもワイヤボンディングする距離分だけ長く設計する必要があり、レジンモールド時にボンディングワイヤが変形しチップ端部と接触しないように、チップ長辺の端部とパッケージ長辺の端部との距離を大きく設計する必要があり、真に大きなチップを小さなパッケージに搭載するのに適した構造とは云えなかった。
さらに重要なことは、上記した従来技術と提案技術と共に、ＬＳＩチップ上のボンディングパッドがチップの外端部に４辺あるいは２辺配置されており、チップとレジンとの線膨脹係数の違いによる熱応力が最も大きくかかる位置にあり、温度サイクル時にボンディングワイヤとの接続部に剪断応力がかかり、疲労破断し易いという心配があった。
また、例えば特許文献２の第２図に見られるように、ＬＳＩチップ３４の中央部に複数個の端子パッド（ボンディングパッド）５２が一列に配置され、このボンディングパッド５２と導体（リード）３８とを金線等のボンディングワイヤ５８で電気的に接続したものを樹脂封止した半導体パッケージの構造が知られている。この種のＬＳＩチップ３４においては、チップの長さ方向に、つまりボンディングパッド５２の列に近接して通常バスバーと呼ばれる母線６０が設けられている。この母線バスバー６０はＬＳＩチップ３４への多重接続が可能で、かつチップ３４の放熱効果も有している。
しかし、バスバーを有するＬＳＩチップにおいては、バスバーを飛び越すようにボンディングパッドとリードとをワイヤボンディングしなければならないので、バスバーとショートしないくらいのボンディングワイヤの高さが必要となり、パッケージの薄型化を困難にしている。また、バスバーとチップとを接着させた場合、バスバー部分でのチップとの界面剥離が生じる。また、接着剤に含まれる水分は、モールド時等に加熱することにより水蒸気となり、パッケージにクラックを発生させる恐れもある。
また、バスバーがＬＳＩチップ上に配置されるため、その分パッケージの小型化を困難にしている。
特開昭６０−１６７４５４号公報 特開昭６１−２４１９５９号公報
上記した従来技術は、チップ端とパッケージ端との距離は少なくとも１．０ｍｍ以上必要な構造であり、大きなＬＳＩチップを小さなパッケージに収納するには幾何学的な制約があった。さらに、大きなタブを使っていたために、熱応力に弱く、耐温度サイクルや耐リフロー性に弱い構造であった。
一方、上記したタブレスパッケージの提案技術は、絶縁フィルム張りつけ工程での精度確保および工程の増加などの不都合点があるとともに、長辺側の寸法の大きなチップに対して、さらにパッケージの長辺の寸法を大きく設計する必要があった。
さらにまた、従来技術と提案技術ともに、ボンディングパッドの位置は、チップ外端部にあり、温度サイクル時に最も剪断応力の大きくかかる領域であり、ボンディングワイヤとの接続部の疲労破断に対しての配慮がなされていなかった。
また、バスバーを有するＬＳＩチップにおいては、前述したように多重配線が可能であるとしてもボンディングワイヤのショートを防止するためパッド上のワイヤの高さ、すなわち、リードの高さをある程度確保せざるを得ずパッケージの薄型化を困難にしている。また、バスバーをチップに接着した場合、接着剤に基づく界面剥離及び水分等によるパッケージのクラック発生は、半導体装置の信頼性を低下させる要因となっている。また、バスバーがＬＳＩチップ上に配置されるため、その分パッケージの小型化を困難にしている。
また、従来のＬＳＩチップ上にリードを配置したＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体装置の製造方法においては、リードフレーム上に絶縁膜を貼り付ける工程を有し、その位置合わせ精度が必要なことは勿論のこと、ウエハから切り出したチップ毎に絶縁膜を位置合わせし、貼り付ける必要があるためトータルの生産効率が低いという問題があった。
したがって本発明の目的は、ＬＳＩチップ上にリードを配置したＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体装置の製造においては、リードフレーム上に絶縁膜を貼り付ける必要がなく、チップ毎に絶縁膜を位置合わせし貼り付ける必要もなく、生産効率を飛躍的に向上することのできる改良された半導体装置の製造方法を提供することにある。
上記目的は、複数個のボンディングパッドを中央部に一列に配置したＬＳＩチップと、前記チップ上に少なくとも配置され前記ボンディングパッドと電気的に接続した複数個のリードとを樹脂封止した半導体装置であって、前記リードを複数個のボンディングパッドにほぼ平行に配置するバスバーを形成しないバスバーレス構造としたことを特徴とする半導体装置によって達成される。
また、上記目的は、ＬＳＩチップを搭載するタブを形成しないタブレス構造とした半導体装置であって、複数個のボンディングパッドを中央部に配置したＬＳＩチップと、前記ボンディングパッドと電気的に接続されかつ前記複数個のボンディングパッドにほぼ平行に配置されるバスバーを形成しないバスバーレス構造とした複数個のリードとを樹脂封止したことを特徴とする半導体装置によっても達成される。
さらにまた、上記目的は、複数個のボンディングパッドを中央部に配置したＬＳＩチップと、前記ボンディングパッドと電気的に接続した複数個のリードとを樹脂封止した樹脂封止構造と、前記ＬＳＩチップを搭載するタブを形成しないタブレス構造と、前記複数個のボンディングパッドにほぼ平行に配置されるバスバーを形成しないバスバーレス構造とを備えたことを特徴とする半導体装置によっても達成される。
そして好ましくは、（１）リードとＬＳＩチップとの間に少なくとも絶縁材料層が形成されることであり、（２）リードを少なくともＬＳＩチップ上で傾斜させて形成することであり、（３）複数個のリードの全てを前記ＬＳＩチップの長辺から延出させて形成することであり、（４）複数個のリードの全てを複数個のボンディングパッドからなるボンディングパッド列にほぼ平行なＬＳＩチップの辺から延出させて形成することであり、（５）樹脂封止したパッケージから延出するリードを曲げてリードの先端がパッケージの下側に位置するように形成することであり、（６）ＬＳＩチップの長手方向の端部とパッケージの端部との距離が１ｍｍ以下であることである。
ボンディングパッド部は一般的には能動素子領域とオーバーラップしないように形成するがワイヤボンディング時の負荷圧力によるチップ表面の損傷を避けるために、特に多層膜プロセスを採用して、チップ表面に絶縁膜を設ければ能動素子領域上に形成してもよい。
ボンディングパッド部およびスクライブ領域以外の耐熱性有機絶縁膜の被覆は、例えばウェハ上にポリイミド樹脂をスピンコーティングして硬化させた後に通常のレジスト処理、ヒドラジン等でのエッチング工程を経て形成することができる。ワイヤボンディング時のパッシベーション膜の損傷を避けるために、２５μｍ膜厚以上のポリビフェニル系イミドフィルムに、弾性率１〜１００ｋｇｆ／ｍｍ２のエポキシ樹脂系接着剤をラミネートしたフィルムをウェハに張りつけ、上記したエッチング工程を経て被覆してもよい。
リードフレームのレイアウトは各種考えられるが、チップの中央の長辺方向に一直線に、例えば一列に配列されたボンディングパッド部と内部リード先端部とをワイヤボンディングにより結線できるように、内部リードの先端を各パッドの近辺に一定の傾斜角を持たせて放射状に配置する。このリードフレームのリード裏面と上記したＬＳＩチップとの表面を、弾性率が０．５〜４００ｋｇｆ／ｍｍ２の変性エポキシ樹脂系あるいはシリコーン樹脂系の液状熱硬化型接着剤で、ＬＳＩチップをフェイスアップの状態で接着固定する。
上記工程を経て、リードフレームのリード裏面に搭載されたＬＳＩチップのボンディングパッド部と、チップ表面上に接着された内部リードの先端部表面とをワイヤボンディングし、通常のトランスファモールド法、望ましくは、マルチポット方式のモールド法で成形する。モールドレジンとしては、球状の石英フィラーを配合して、フィラー含有量を７０〜８０Ｖｏｌ．％充填し、線膨脹係数が０．７×１０−５〜１．２×１０−５／℃のエポキシ樹脂系のモールディングコンパウンドであることが望ましい。
内部リードの好ましい構造例について述べると、図２に具体的に示したように、それぞれのリード先端部７には一定方向に傾斜した傾斜部分が形成されており、そしてこの傾斜角はＬＳＩチップ５の端部側（長手方向）に配置されるほど大きくなるように構成されている。また、内部リードの幅は、ボンディングパッド１に向かう方向にしたがって狭くなるように形成することが望ましい。
本発明の実施例によれば、後述するようにチップのボンディングパッド部をチップの中央部の長手方向に一直線に配列するので、従来のチップ外端部の４辺に配置する方式に比べてチップ短辺の長さを短く設計できる。そして、バスバーレス構造としているためパッケージの薄型化を可能とし、しかも信頼性の高いパッケージを実現することができる。
さらに、チップ表面に耐熱性絶縁膜、例えばポリイミドのごとき有機絶縁膜を被覆し、その上面にリードを接着固定して、チップの中央の長手方向に一列に配列されたボンディングパッド部とリードとのワイヤボンディングがチップ上面でできるため、チップの長辺の長さが大きいチップでも提案技術のタブレスパッケージに比べてパッケージ長辺の長さの短いパッケージに搭載できる。
また、さらに、ワイヤボンディングした接続部の位置は、レジンとチップの線膨脹係数差による剪断応力が最も少ないチップ中央部にもってきているために、製品の温度サイクルによる接続部の疲労破断の心配はなく、ボンディングパッド部とレジンとの界面で接着剥離することもないので、製品の耐湿信頼性が向上する。
さらに本発明の実施例によれば、耐熱性有機絶縁膜をウェハプロセスで形成するので、タブレスパッケージの提案技術のように、リードフレーム上に絶縁膜を張りつける工程がなく、α線対策を兼ねることができ、高信頼性・生産性効率向上に優れる。リードフレームはチップの絶縁膜上に接着固定されるので、リード先端をすべてチップ中央部に配置できて、リードのパッケージ内部への埋込み長さを長く設計できる。
その結果、リード曲げ時の機械的ストレスによるリード／レジンの界面剥離が低減でき、レジンクラックの起点をタブレスパッケージの提案技術に比べても作りにくく、温度サイクル時のレジンクラック不良が低減する。従来技術のようなチップ寸法大のタブをなくすことができるので、耐温度サイクル性を大幅に向上できる。
本発明によれば、ＬＳＩチップ上にリードを配置したＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の半導体装置の製造において、生産効率を向上することのできる改良された半導体装置の製造方法を提供することができる。
以下、本発明の一実施例を図１〜図５により説明する。
図１に示したように、通常のアルミ（Ａｌ）２層配線技術を用いて、ボンディングパッド１をチップ中央の長辺方向に一列の直線状に配列し、中央部にパッド領域２を設置した。能動素子領域３は、チップ中央部で４分割し、それぞれパッド領域２にオーバーラップしないようにレイアウトした。そして、このチップにはバスバーを形成せずバスバーレス構造としている。
このボンディングパッド１およびスクライブ領域４を除く、チップ表面全域に耐熱有機絶縁膜１０（図３、図４を参照）を被覆するために、無機パッシベーション膜１１の形成を終えたウェハに、ポリイミド樹脂（日立化成（株）製、ＰＩＱ（登録商標））をスピンコーティングし、通常のレジスト塗布、露光、ヒドラジンエッチング工程、ダイシング工程を経て、図１の上面図で示すＬＳＩチップ５を得た。
図２に示したように、リードフレーム６のレイアウトは、ＬＳＩチップ５の中央部に設置されたボンディングパッド１にすべての内部リード先端部７が向かうようにリードの先端部を傾斜させ、ほぼ放射状に設計した。すなわち、図示のように、これら内部リード先端部７の傾斜角度はＬＳＩチップ５の端部に配置されるほど大きくなるように形成した。
ＬＳＩチップ５の表面に、液状熱硬化性エポキシ樹脂（油化シェル（株）、商品名エピュート８０７／エピキュアＴ、弾性率３５０ｋｇｆ／ｍｍ２）１２（図４を参照）をマルチマイクロシュリンジで滴下し、リードフレーム６を精密に位置整合したのち、ＬＳＩチップ５をフェイスアップの状態で、ヒートブロックで押圧、接着、硬化させた（製造装置図省略）。
図３、図４に示すように、リードフレーム６の裏面６ａと、耐熱有機絶縁膜１０が被覆されたＬＳＩチップ５の表面１０ａとが、接着固定される。上記プロセスを経て組み立てられたリードフレーム６のリード先端部７を、通常の金線ワイヤボンディングによりＬＳＩチップ５上のボンディングパッド１と相互結線した。図中の８は、金線からなるボンディングワイヤを示している。
図４に、チップ中央部の詳細断面図を示す。１次側のボールボンディング部は、ＬＳＩチップ５上のボンディングパッド１に設け、２次側のボンディング部は、ＬＳＩチップ５の無機パッシベーション膜１１を保護するために被覆された有機絶縁膜１０上に接着剤１２で固定されたリード先端部７の表面上に設けた。図２の上面図で示したように、ボンディングの方向は各ボンディングパッド１とすべて一定方向（この場合はパッケージ長辺方向に直角）に設定した。
上記した各プロセスを経てリードフレーム６の下面に、組み立てられたＬＳＩチップ５を、通常のトランスファモールド法により樹脂封止、成形した。モールドレジン９としては、球状の石英フィラーを７５Ｖｏｌ．％配合した線膨脹係数が１．０×１０−５／℃のフェノール樹脂硬化型クレゾールノボラックエポキシ樹脂（エラストマー分散系、日立化成（株）、試作品）を用いた。
その後、図５の断面図に示したように、リード切断・曲げ工程を経て、外部リード６ｂがパッケージの下側、すなわち、チップ搭載方向に曲げられた製品を得た。
ボンディングパッド１をチップ中央の長手方向に一列に配列して無機パッシベーション膜１１の形成工程を終えたウェハに、25μｍ膜厚のポリビフェニル系イミドフィルム（宇部興産（株）製、商品名ユーピレックスＳ）の裏面に弾性率５０ｋｇｆ／ｍｍ２のシリコーン樹脂系接着剤（東レシリコーン（株）製、試作品）をラミネートしたフィルムをロールコーターにより、張りつけ接着し、以下、実施例１と同じレジスト塗布〜エッチング〜スクライブ工程を経て、ＬＳＩチップ５を得た。このＬＳＩチップ５を、実施例１と同じ、ワイヤボンディング、樹脂モールディング、リード切断曲げ工程を経て、製品を得た。
実施例１で得たワイヤボンディング後の組立て品について、２次側のボンディング部に相当する部分の無機パッシベーション膜の破損を調べたが、２．３μｍ膜厚の絶縁膜１０の存在および１０μｍの接着剤層１２の存在で充分、ダメージがないことを確認した。しかし、量産上の荷重負担のバラツキを考慮し、実施例２で２５μｍ膜厚の有機絶縁膜被覆法を検討した。ポリビフェニル系イミドフィルムは線膨脹係数が１．２×１０−５／℃と小さく、ラミネート接着剤の弾性率が１００ｋｇｆ／ｍｍ２以下であれば、ウェハをそらせず、界面剥離がないことを確認した。
上述した実施例１および実施例２で得たパッケージについて、−５５℃〜１５０℃の耐温度サイクル試験（各３０ｍｉｎ保持）を実施した結果、１０００サイクル後も金線断線やレジンクラック不良が認められなかった。
さらに６５℃９５％ＲＨの雰囲気に１９８ｈｒ吸湿させたパッケージを、２１５℃のベーパーリフロー炉に９０ｓ放置してレジンクラックの発生状況を調べたが、クラックの発生が認められなかった。さらに、６５℃９５％ＲＨ高温高湿放置試験、高温動作試験、ソフトエラー試験の各信頼性試験結果ともに、従来の大きなパッケージに実装したものと比較して、遜色がないことが確認できた。
以上のように、本発明の実施例によれば、ボンディングパッド部をチップ中央の長手方向に直線上に配列するので、従来のチップ外端に４辺あるいは２辺配置するものに比べてチップ自体の寸法を小さく設計できる。そして、バスバーレス構造としているためパッケージの薄型化を可能とし、しかも信頼性の高いパッケージを実現することができる。
さらに、パッケージ内部のリードをチップ表面の有機絶縁膜上に配置できるので、リード先端部７とパッド部１とのワイヤボンディングはチップ上でできるため、従来技術のようにパッド部とリード先端部との距離をとるためにチップ端とパッケージ端との距離を大きくする必要がなく、大きなチップを小さなパッケージに収納できる効果があり、パッケージの小型化を図ることができる。
さらにまた、有機絶縁膜をウェハ工程で形成し、ＬＳＩメモリのα線対策を兼ねることができるため、高信頼性と生産性効率向上に優れる。
さらに、ボンディングパッド部をチップ中央部に配したため、温度サイクル時のチップとレジンとの線膨脹係数の差による熱応力が最も小さい位置にあるため、ボンディング部の熱疲労がなく、耐温度サイクル性に優れる効果がある。
さらにまた、従来パッケージと違ってタブをなくし、リード埋込み長を長くし、しかも、リード曲げをチップ搭載方向に曲げたので、リード曲げ時の機械的ストレスの影響をタブレスパッケージの提案技術よりも受けにくく、温度サイクル時あるいは耐リフロー試験時のレジンクラック不良発生を低減する効果がある。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明の一実施例となるＬＳＩチップの上面図。 同じくパッケージのリード上面部を示した横断面図。 同じくパッケージの長手方向の断面図。 同じくチップとリード先端部とのワイヤボンディング状態を詳細に示すためのチップ中央部の拡大断面図。 同じくパッケージ短辺方向の断面図。
符号の説明
１ ボンディングパッド
３ 能動素子領域
５ ＬＳＩチップ
６ リードフレーム
７ 内部リード先端部
８ ボンディングワイヤ
９ モールドレジン
１０ 耐熱有機絶縁膜
１１ 無機パッシベーション膜
１２ 接着剤

Claims (11)

  1. 半導体素子と、
    前記半導体素子の能動素子領域を分断し該能動素子領域とオーバーラップしないように形成されたパッド領域に列状に配置された複数個のボンディングパッドと、
    前記ボンディングパッドの少なくとも一部を露出するように前記半導体素子上に形成された無機材料の第一の絶縁層と、
    前記ボンディングパッドが複数個配置されたパッド領域が少なくとも露出するように前記第一の絶縁層上に形成され、前記第一の絶縁層よりも厚い有機材料の第二の絶縁層と、
    前記第二の絶縁層の上部に接続されたリードと、
    前記ボンディングパッドと前記リードとを電気的に接続するボンディングワイヤと、
    前記半導体素子を封止する樹脂と、
    を有し、
    前記半導体素子の能動素子領域は、４分割されてレイアウトされており、
    前記半導体素子の複数のボンディングパッドは、分割された複数の能動素子領域の間にのみ配置されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記第一の絶縁層と前記第二の絶縁層とは、前記リードの前記ボンディングワイヤと接続された部分と前記半導体素子との間にあることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置であって、
    前記リードの前記ボンディングワイヤと接続された部分は、前記半導体素子の能動素子領域上にあること特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置であって、
    前記半導体素子は互いに対向する第一の辺と第二の辺と、前記第一の辺と前記第二の辺に隣接しかつ互いに対向する第三の辺と第四の辺とを有し、
    前記複数のボンディングパッドは、前記第一の辺と前記第二の辺とに挟まれた領域にあることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置であって、
    前記複数個のボンディングパッドは、前記第一の辺と前記第二の辺とからの距離が等しい前記半導体素子上の領域にあることを特徴とする半導体装置。
  6. 請求項４又は５記載の半導体装置であって、
    前記リードの前記ワイヤボンディングと接続された部分は、前記第一の辺と前記ボンディングパッドとの間、又は、前記第二の辺と前記ボンディングパッドとの間にあることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置であって、
    前記半導体素子は矩形であることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記複数個のボンディングパッドは、前記半導体素子の長辺方向に配列されていることを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置であって、
    前記複数個のボンディングパッドは、一列に配列されていることを特徴とする半導体装置。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置であって、
    前記第二の絶縁層はポリイミドであることを特徴とする半導体装置。
  11. 請求項１乃至１０のいずれか１項に記載の半導体装置であって、
    前記第二の絶縁層と前記リードとは、接着層を介して接続されていることを特徴とする半導体装置。
JP2005296433A 2005-10-11 2005-10-11 半導体装置 Expired - Lifetime JP3906233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005296433A JP3906233B2 (ja) 2005-10-11 2005-10-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296433A JP3906233B2 (ja) 2005-10-11 2005-10-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002305279A Division JP2003124424A (ja) 2002-10-21 2002-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049929A JP2006049929A (ja) 2006-02-16
JP3906233B2 true JP3906233B2 (ja) 2007-04-18

Family

ID=36028030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296433A Expired - Lifetime JP3906233B2 (ja) 2005-10-11 2005-10-11 半導体装置

Country Status (1)

Country Link
JP (1) JP3906233B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071935A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置
US9261530B2 (en) 2009-11-24 2016-02-16 Panasonic Intellectual Property Management Co., Ltd. Acceleration sensor
JP2011112389A (ja) * 2009-11-24 2011-06-09 Panasonic Electric Works Co Ltd 加速度センサ

Also Published As

Publication number Publication date
JP2006049929A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
CN100380612C (zh) 半导体装置及其制造方法
KR100461220B1 (ko) 반도체 장치 및 그의 제조방법
JPH06105721B2 (ja) 半導体装置
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
US5184208A (en) Semiconductor device
US7714415B2 (en) Leadframe structures for semiconductor packages
US5514905A (en) Semiconductor device
US20080067667A1 (en) Semiconductor device with a semiconductor chip stack and plastic housing, and methods for producing the same
JP3906233B2 (ja) 半導体装置
JPH06204285A (ja) 半導体装置及びその製造方法
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
JP2501953B2 (ja) 半導体装置
KR101458954B1 (ko) 재배선층을 갖는 반도체 패키지 장치
JPH0777226B2 (ja) 半導体装置およびその製造方法
JP3305308B2 (ja) 半導体素子の製造方法
JP3223449B2 (ja) 半導体装置の製造方法
JPH0724274B2 (ja) 半導体装置及びその製造方法
JP2002270749A (ja) 半導体素子の製造方法
JP2911409B2 (ja) 半導体装置
JP2003124424A (ja) 半導体装置の製造方法
US10847449B2 (en) Lead frame with selective patterned plating
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
JP2585738B2 (ja) 半導体記憶装置
JP3555790B2 (ja) 半導体装置
JPH10116848A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 1