JP3905108B2 - マルチキャリア受信装置 - Google Patents
マルチキャリア受信装置 Download PDFInfo
- Publication number
- JP3905108B2 JP3905108B2 JP2004567525A JP2004567525A JP3905108B2 JP 3905108 B2 JP3905108 B2 JP 3905108B2 JP 2004567525 A JP2004567525 A JP 2004567525A JP 2004567525 A JP2004567525 A JP 2004567525A JP 3905108 B2 JP3905108 B2 JP 3905108B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- correction
- carrier
- multicarrier
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明はマルチキャリア受信装置に関し、特にマルチキャリア信号に含まれる各キャリア信号を検出するマルチキャリア受信装置に関するものである。
近年、通信技術の進歩に伴い、伝送される情報は、文字情報、音声情報、音楽情報、靜動画像情報等多岐に渡っている。これらの情報を伝送する方式の１つであるマルチキャリア方式においては、受信側でマルチキャリア信号に含まれる各キャリアを確実に分離することが重要である。
近年、通信技術の進歩に伴い、伝送される情報は、文字情報、音声情報、音楽情報、靜動画像情報等多岐に渡っている。これらの情報を伝送する方式の１つであるマルチキャリア方式においては、受信側でマルチキャリア信号に含まれる各キャリアを確実に分離することが重要である。
一般的にマルチキャリア受信装置は、信号のレベルを調整する増幅器、各キャリアを分離するフィルタ等で構成されている。そして、マルチキャリア受信装置には、確実にキャリアを分離するために、増幅器及びフィルタの配置や、増幅器として自動利得調整器や、フィルタとしてアナログフィルタ又はディジタルフィルタを用いる等の工夫がなされている。
図２は、従来のマルチキャリア受信装置の構成例（その１）を示している。この場合の受信装置１１０ｘは、マルチキャリア（周波数ｆ１〜ｆ３）を含んだ受信信号ｘ（ｔ）をその入力レベルに依らず所定のレベルに保つ自動利得調整部１０ｚと、この調整部１０ｚの出力信号をディジタルマルチキャリア信号ｘＡ（ｔ）に変換するＡＤ変換器１４ｚと、信号ｘＡ（ｔ）から、それぞれ、各キャリアの周波数ｆ１〜ｆ３帯域のディジタルバンドパスフィルタ１５ｚａ〜１５ｚｃを備えている。
自動利得調整部１０ｚは、増幅器１１ｚと、信号ｘＡ（ｔ）に基づき増幅器１１ｚの利得Ｇを決める自動利得制御回路（ＡＧＣ）１２ｚと、利得Ｇをアナログ信号に変換して増幅器１１ｚに与えるＤＡ変換器１３ｚと、を備えている。
自動利得調整部１０ｚは、全キャリアの合計電力に対し各キャリア信号のレベルを最適化する。
図３は、従来のマルチキャリア受信装置の構成例（その２）を示している。この場合の受信装置１１０ｙは、それぞれ、マルチキャリア信号ｘ（ｔ）に含まれる各キャリア信号の周波数ｆ１〜ｆ３と周波数差ｆ０の周波数ｆ１’〜ｆ３’の信号を出力するシンセサイザ３１ａ〜３１ｃ（以下、符号３１で総称することがある。）と、シンセサイザ３１の出力信号とマルチキャリア信号ｘ（ｔ）を混合検波して中間周波数ｆ０のキャリア信号を出力するミキサ３２＿１〜３２＿３とを備えている。
さらに、受信装置１１０ｙは、それぞれ、ミキサ３２＿１〜３２＿３の出力信号を入力する周波数帯域ｆ０のアナログバンドパスフィルタ３３ｚ＿１〜３３ｚ＿３（以下、符号３３ｚで総称することがある。）と、このフィルタ３３ｚの出力信号を入力して所定のレベルに保つ自動利得調整部３４ｚ＿１〜３４ｚ＿３と、これらの調整部３４ｚ＿１〜３４ｚ＿３の出力信号をディジタル信号に変換するＡＤ変換器３８ｚ＿１〜３８ｚ＿３（以下、符号３８ｚで総称することがある。）を備えている。
自動利得調整部３４ｚ＿１〜３４ｚ＿３は、図２に示した自動利得調整部１０ｚと同様に、それぞれ、増幅器３５ｚ＿１〜３５ｚ＿３（以下、符号３５ｚで総称することがある。）、ＡＤ変換器３８ｚの出力信号に基づき各増幅器３５ｚの利得Ｇ１〜Ｇ３を制御する自動利得制御回路（ＡＧＣ）３６ｚ＿１〜３６ｚ＿３、及びＤＡ変換器３７ｚ＿１〜３７ｚ＿３で構成されている。
図４は、従来のマルチキャリア受信装置の構成例（その３）を示している。この場合の受信装置１１０ｚは、それぞれ、マルチキャリア信号ｘ（ｔ）を入力する各キャリア信号の周波数ｆ１〜ｆ３を帯域とするアナログバンドパスフィルタ４１ｚ＿１〜４１ｚ＿３（以下、符号４１ｚで総称することがある。）と、このフィルタ４１ｚの出力信号のレベルを所定のレベルに調整する自動利得調整部４２ｚ＿１〜４２ｚ＿３（以下、符号４２ｚで総称することがある。）を備えている。
さらに、受信装置１１０ｚは、調整部４２ｚ＿１〜４２ｚ＿３の出力信号を再合成する合成器４６ｚと、この合成器４６ｚの出力信号をディジタル信号に変換するＡＤ変換器４７ｚと、ＡＤ変換器４７ｚの出力信号を、それぞれ、キャリア信号の周波数帯域ｆ１〜ｆ３のディジタルバンドパスフィルタ４８ｚ＿１〜４８ｚ＿３を備えている。
自動利得調整部４２ｚ＿１〜４２ｚ＿３は、図２に示した自動利得調整部１０ｚと同様に、それぞれ、増幅器４３ｚ＿１〜４３ｚ＿３、フィルタ４８ｚ＿１〜４８ｚ＿３の出力信号に基づき増幅器４３ｚ＿１〜４３ｚ＿３の利得Ｇ１〜Ｇ３を制御する自動利得制御回路４４ｚ＿１〜４４ｚ＿３、及びＤＡ変換器４５ｚ＿１〜４５ｚ＿３で構成されている。
以上の従来技術に鑑み本発明の課題を以下に説明する。
図２に示したマルチキャリア受信装置１１０ｘの方式では、ディジタルバンドパスフィルタを採用しているため、微妙な受信周波数の変更が容易であり、アナログバンドパスフィルタを採用した場合と比較して、開発及び製作コストが安い。
しかしながら、マルチキャリア信号ｘ（ｔ）の各キャリア信号間のレベル差が大きい場合、出力信号ｘＡ（ｔ）に含まれるレベルの小さいキャリア信号の情報は、量子化により極めて大きな誤差を持つ。この誤差の影響を無くすようにＡＤ変換器のビット数を増やすことは、実用上極めて困難である。
図３に示したマルチキャリア受信装置１１０ｙの方式では、アナログバンドパスフィルタ３３ｚで各キャリア信号を検波した後、自動利得調整を行うため、図２の従来例（その１）のようなＡＤ変換器３８ｚの所要ビット数不足の問題は解消する。
しかしながら、この従来例の場合には、キャリア信号数分のシンセサイザ３１及びＲＦ伝送路を必要とする。シンセサイザ３１の数の増加は、すなわち、周波数の異なる発振源数の増加は、回路規模へ影響すると共に、ミキシングによりスプリアス不用輻射により発生する周波数が指数関数的に増加するため、アナログフィルタ等による無線特性への対策が極めて困難になる。
図４に示したマルチキャリア受信装置１１０ｚの方式では、アナログバンドパスフィルタ４１ｚがキャリア信号を分離し、調整部４２ｚがキャリア信号毎に自動利得調整を行っている。このようにレベルを上げることにより、ＡＤ変換器４７ｚの所要ビット数不足の問題は解消する。
さらに、合成器４６ｚが、各キャリア信号を再度合成したアナログ信号をＡＤ変換した後にベースバンドへディジタルバンドパスフィルタ４８ｚで周波数変換を行うため、図３に示したマルチキャリア受信装置１１０ｙのようなスプリアス問題も発生しない。
しかしながら、マルチキャリア受信装置１１０ｙの方式では、アナログバンドパスフィルタ４１ｚ＿１〜４１ｚ＿３は、それぞれ、周波数ｆ１〜ｆ３が固定されているため、微妙な受信周波数の変更や流用に対してもアナログフィルタを再度開発する必要があり、製作コストの問題がある。
また、受信する周波数に対応した中心周波数の異なるアナログフィルタを開発しなければならないため、量産効果は１／キャリア数となり、この面でも製作コストへの影響が大きい。
なお、従来から開示されているマルチキャリア受信方法（図示せず。）としては、マルチキャリアを含んだ受信信号が入力レベルを自動利得調整してから周波数変換し前記周波数変換された受信信号をキャリア毎に分配する共通部と、前記分配された受信信号を復調しマスターチャネルに対応するキャリアを受信するためのマスタチャネル部と、前記分配された受信信号を復調しスレーブチャネルに対応するキャリアを受信するための複数のスレーブチャネル部とを備え、前記復調されたキャリアのレベルと所定の基準電圧との差分を所定範囲内に保つことにより、前記共通部、前記マスターチャネル部、及び前記スレーブチャネル部における自動利得調整を実施する無線通信装置において、前記マスターチャネル部及び前記スレーブチャネル部の何れにおいてもキャリアを受信しない状態では、前記マスターチャネル部で求められた自動利得調整量を使って前記共通部の自動利得調整を実施し、前記マスターチャネル部又は前記スレーブチャネル部の何れかがキャリアを受信した状態では、前記マスターチャネル部及び前記スレーブチャネル部のうちキャリアを受信した全てのチャネル部で求められた自動利得調整量の平均値を使って前記共通部の自動利得調整を実施しているものもある（例えば、特許文献１参照）。
特許公報第２９９１１９４号（第１頁、図１）
図２は、従来のマルチキャリア受信装置の構成例（その１）を示している。この場合の受信装置１１０ｘは、マルチキャリア（周波数ｆ１〜ｆ３）を含んだ受信信号ｘ（ｔ）をその入力レベルに依らず所定のレベルに保つ自動利得調整部１０ｚと、この調整部１０ｚの出力信号をディジタルマルチキャリア信号ｘＡ（ｔ）に変換するＡＤ変換器１４ｚと、信号ｘＡ（ｔ）から、それぞれ、各キャリアの周波数ｆ１〜ｆ３帯域のディジタルバンドパスフィルタ１５ｚａ〜１５ｚｃを備えている。
自動利得調整部１０ｚは、増幅器１１ｚと、信号ｘＡ（ｔ）に基づき増幅器１１ｚの利得Ｇを決める自動利得制御回路（ＡＧＣ）１２ｚと、利得Ｇをアナログ信号に変換して増幅器１１ｚに与えるＤＡ変換器１３ｚと、を備えている。
自動利得調整部１０ｚは、全キャリアの合計電力に対し各キャリア信号のレベルを最適化する。
図３は、従来のマルチキャリア受信装置の構成例（その２）を示している。この場合の受信装置１１０ｙは、それぞれ、マルチキャリア信号ｘ（ｔ）に含まれる各キャリア信号の周波数ｆ１〜ｆ３と周波数差ｆ０の周波数ｆ１’〜ｆ３’の信号を出力するシンセサイザ３１ａ〜３１ｃ（以下、符号３１で総称することがある。）と、シンセサイザ３１の出力信号とマルチキャリア信号ｘ（ｔ）を混合検波して中間周波数ｆ０のキャリア信号を出力するミキサ３２＿１〜３２＿３とを備えている。
さらに、受信装置１１０ｙは、それぞれ、ミキサ３２＿１〜３２＿３の出力信号を入力する周波数帯域ｆ０のアナログバンドパスフィルタ３３ｚ＿１〜３３ｚ＿３（以下、符号３３ｚで総称することがある。）と、このフィルタ３３ｚの出力信号を入力して所定のレベルに保つ自動利得調整部３４ｚ＿１〜３４ｚ＿３と、これらの調整部３４ｚ＿１〜３４ｚ＿３の出力信号をディジタル信号に変換するＡＤ変換器３８ｚ＿１〜３８ｚ＿３（以下、符号３８ｚで総称することがある。）を備えている。
自動利得調整部３４ｚ＿１〜３４ｚ＿３は、図２に示した自動利得調整部１０ｚと同様に、それぞれ、増幅器３５ｚ＿１〜３５ｚ＿３（以下、符号３５ｚで総称することがある。）、ＡＤ変換器３８ｚの出力信号に基づき各増幅器３５ｚの利得Ｇ１〜Ｇ３を制御する自動利得制御回路（ＡＧＣ）３６ｚ＿１〜３６ｚ＿３、及びＤＡ変換器３７ｚ＿１〜３７ｚ＿３で構成されている。
図４は、従来のマルチキャリア受信装置の構成例（その３）を示している。この場合の受信装置１１０ｚは、それぞれ、マルチキャリア信号ｘ（ｔ）を入力する各キャリア信号の周波数ｆ１〜ｆ３を帯域とするアナログバンドパスフィルタ４１ｚ＿１〜４１ｚ＿３（以下、符号４１ｚで総称することがある。）と、このフィルタ４１ｚの出力信号のレベルを所定のレベルに調整する自動利得調整部４２ｚ＿１〜４２ｚ＿３（以下、符号４２ｚで総称することがある。）を備えている。
さらに、受信装置１１０ｚは、調整部４２ｚ＿１〜４２ｚ＿３の出力信号を再合成する合成器４６ｚと、この合成器４６ｚの出力信号をディジタル信号に変換するＡＤ変換器４７ｚと、ＡＤ変換器４７ｚの出力信号を、それぞれ、キャリア信号の周波数帯域ｆ１〜ｆ３のディジタルバンドパスフィルタ４８ｚ＿１〜４８ｚ＿３を備えている。
自動利得調整部４２ｚ＿１〜４２ｚ＿３は、図２に示した自動利得調整部１０ｚと同様に、それぞれ、増幅器４３ｚ＿１〜４３ｚ＿３、フィルタ４８ｚ＿１〜４８ｚ＿３の出力信号に基づき増幅器４３ｚ＿１〜４３ｚ＿３の利得Ｇ１〜Ｇ３を制御する自動利得制御回路４４ｚ＿１〜４４ｚ＿３、及びＤＡ変換器４５ｚ＿１〜４５ｚ＿３で構成されている。
以上の従来技術に鑑み本発明の課題を以下に説明する。
図２に示したマルチキャリア受信装置１１０ｘの方式では、ディジタルバンドパスフィルタを採用しているため、微妙な受信周波数の変更が容易であり、アナログバンドパスフィルタを採用した場合と比較して、開発及び製作コストが安い。
しかしながら、マルチキャリア信号ｘ（ｔ）の各キャリア信号間のレベル差が大きい場合、出力信号ｘＡ（ｔ）に含まれるレベルの小さいキャリア信号の情報は、量子化により極めて大きな誤差を持つ。この誤差の影響を無くすようにＡＤ変換器のビット数を増やすことは、実用上極めて困難である。
図３に示したマルチキャリア受信装置１１０ｙの方式では、アナログバンドパスフィルタ３３ｚで各キャリア信号を検波した後、自動利得調整を行うため、図２の従来例（その１）のようなＡＤ変換器３８ｚの所要ビット数不足の問題は解消する。
しかしながら、この従来例の場合には、キャリア信号数分のシンセサイザ３１及びＲＦ伝送路を必要とする。シンセサイザ３１の数の増加は、すなわち、周波数の異なる発振源数の増加は、回路規模へ影響すると共に、ミキシングによりスプリアス不用輻射により発生する周波数が指数関数的に増加するため、アナログフィルタ等による無線特性への対策が極めて困難になる。
図４に示したマルチキャリア受信装置１１０ｚの方式では、アナログバンドパスフィルタ４１ｚがキャリア信号を分離し、調整部４２ｚがキャリア信号毎に自動利得調整を行っている。このようにレベルを上げることにより、ＡＤ変換器４７ｚの所要ビット数不足の問題は解消する。
さらに、合成器４６ｚが、各キャリア信号を再度合成したアナログ信号をＡＤ変換した後にベースバンドへディジタルバンドパスフィルタ４８ｚで周波数変換を行うため、図３に示したマルチキャリア受信装置１１０ｙのようなスプリアス問題も発生しない。
しかしながら、マルチキャリア受信装置１１０ｙの方式では、アナログバンドパスフィルタ４１ｚ＿１〜４１ｚ＿３は、それぞれ、周波数ｆ１〜ｆ３が固定されているため、微妙な受信周波数の変更や流用に対してもアナログフィルタを再度開発する必要があり、製作コストの問題がある。
また、受信する周波数に対応した中心周波数の異なるアナログフィルタを開発しなければならないため、量産効果は１／キャリア数となり、この面でも製作コストへの影響が大きい。
なお、従来から開示されているマルチキャリア受信方法（図示せず。）としては、マルチキャリアを含んだ受信信号が入力レベルを自動利得調整してから周波数変換し前記周波数変換された受信信号をキャリア毎に分配する共通部と、前記分配された受信信号を復調しマスターチャネルに対応するキャリアを受信するためのマスタチャネル部と、前記分配された受信信号を復調しスレーブチャネルに対応するキャリアを受信するための複数のスレーブチャネル部とを備え、前記復調されたキャリアのレベルと所定の基準電圧との差分を所定範囲内に保つことにより、前記共通部、前記マスターチャネル部、及び前記スレーブチャネル部における自動利得調整を実施する無線通信装置において、前記マスターチャネル部及び前記スレーブチャネル部の何れにおいてもキャリアを受信しない状態では、前記マスターチャネル部で求められた自動利得調整量を使って前記共通部の自動利得調整を実施し、前記マスターチャネル部又は前記スレーブチャネル部の何れかがキャリアを受信した状態では、前記マスターチャネル部及び前記スレーブチャネル部のうちキャリアを受信した全てのチャネル部で求められた自動利得調整量の平均値を使って前記共通部の自動利得調整を実施しているものもある（例えば、特許文献１参照）。
このようなマルチキャリア受信方法は、共通部、すなわち、図２〜図４で示したマルチキャリア受信装置１１０ｘ〜１１０ｚの自動利得調整部に与える制御電圧を、複数のマスタチャネル部及び複数のスレーブチャネル部（すなわち、ベースバンド部）の自動利得調整量に基づき演算しなければならず、共通部は独立していない。
従って本発明は、マルチキャリア信号に含まれる各キャリア信号を検出するマルチキャリア受信装置において、量子化誤差が少なく、不用な輻射が少なく、また開発、製作、及び調整コストの安価なマルチキャリア受信装置を提供することを課題とする。
従って本発明は、マルチキャリア信号に含まれる各キャリア信号を検出するマルチキャリア受信装置において、量子化誤差が少なく、不用な輻射が少なく、また開発、製作、及び調整コストの安価なマルチキャリア受信装置を提供することを課題とする。
上記の課題を解決するため、本発明のマルチキャリア受信装置は、マルチキャリア信号を構成する各キャリア信号を抽出するための複数の補正信号を、該マルチキャリア信号からディジタルフィルタリングで生成する補正信号生成部と、該マルチキャリア信号から該補正信号の内の少なくとも１つを減算する減算器と、該減算器の出力信号のレベルを所定レベルに調整して出力するシングルキャリア用自動利得調整部と、該シングルキャリア用自動利得調整部の出力信号をディジタル信号に変換するシングルキャリア用ＡＤ変換器と、該シングルキャリア用ＡＤ変換器の出力信号から各キャリア信号を抽出するディジタルフィルタとを備えたことを特徴としている。
すなわち、補正信号生成部は、マルチキャリア信号を構成する各キャリア信号を抽出するための複数の補正信号をデジタルフィルタリングで生成する。減算器は、マルチキャリア信号から補正信号の内の少なくとも１つを減算して、各キャリア信号を出力する。
シングルキャリア用自動利得調整部は、各減算器の出力信号のレベルを所定レベルに、例えば、シングルキャリア用ＡＤ変換器のフルスケールを利用するようなレベルに調整して出力し、この出力信号をＡＤ変換器はディジタル信号に変換し、このディジタル信号からディジタルフィルタは各キャリア信号を抽出する。
これにより、マルチキャリア間のレベル差が大きい場合の量子化誤差を減少させることが可能になる。定性的な説明は後述する。
また、ディジタルフィルタを採用することにより、スプリアス輻射が少なくなるとともに、フィルタの開発、製作、及び調整コストを安価にすることが可能になる。
また、本発明は、上記の発明において、該補正信号生成部で生成された各補正信号を各キャリア信号に対応させることができる。
すなわち、補正信号生成部は、各キャリア信号に対応した信号、例えば、各キャリア信号の周波数帯域のバンドパスフィルタでマルチキャリア信号をフィルタリングした信号を、各補正信号とする。
これにより、例えば、減算器は、マルチキャリア信号から特定キャリア信号以外の他のキャリア信号に対応した補正信号を減算することで、特定キャリア信号を出力することが可能になる。
また、本発明は、上記の発明において、該補正信号生成部で生成された各補正信号を、該マルチキャリア信号から各キャリア信号を除いた信号にすることができる。
すなわち、補正信号生成部は、マルチキャリア信号から各キャリア信号を除いた信号、例えば、特定キャリア信号の周波数帯域のノッチフィルタでマルチキャリア信号をフィルタリングした信号を、１つの補正信号として、各キャリア信号に対応した補正信号を生成する。
これにより、例えば、減算器は、それぞれ、マルチキャリア信号から各補正信号を減算することで、各キャリア信号を出力することが可能になる。
また、本発明は、上記の発明において、該補正信号生成部を、該マルチキャリア信号をディジタル信号に変換する補正用ＡＤ変換器と、該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出する補正用ディジタルフィルタとで構成することができる。
すなわち、補正信号生成部は、補正用ＡＤ変換器及び補正用ディジタルフィルタで構成されている。補正用ＡＤ変換器は、マルチキャリア信号をディジタル信号に変換する。補正用ディジタルフィルタは、補正用ＡＤ変換器のディジタル出力信号から複数の補正信号を抽出する。
これにより、補正信号生成部は、補正用ＡＤ変換器のフルスケールを利用可能な安定したレベルで入力されるマルチキャリア信号に対応することが可能である。
また、本発明は、上記の発明において、該補正信号生成部を、該マルチキャリア信号を所定レベルに利得調整して出力する補正用自動利得調整部と、該補正用自動利得調整部の出力信号をディジタル信号に変換する補正用ＡＤ変換器と、該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出するディジタルフィルタと、該複数の補正信号を補正用自動利得調整部の利得で除算する利得キャンセラとで構成することが可能である。
すなわち、補正信号生成部は、補正用自動利得調整部、補正用ＡＤ変換器、ディジタルフィルタ、及び利得キャンセラで構成されている。
補正用自動利得調整部は、該マルチキャリア信号を所定レベル、例えば、補正用ＡＤ変換器のフルスケールを利用できるようなレベルに利得調整して出力する。補正用ＡＤ変換器は、補正用自動利得調整部のアナログ出力信号をディジタル信号に変換する。
ディジタルフィルタは、補正用ＡＤ変換器のディジタル出力信号から複数の補正信号を抽出する。利得キャンセラは、補正信号を補正用自動利得調整部の利得で除算する。
このように補正用自動利得調整部を用いることにより、ディジタルフィルタのフルスケールを利用することが可能になり、マルチキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
また、本発明は、上記の発明において、該補正用自動利得調整部を、該マルチキャリア信号を所定レベルに、所定の利得で増幅する増幅器と、該補正用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器とで構成することが可能である。
すなわち、補正用自動利得調整部は、増幅器、自動利得制御回路、及びＤＡ変換器で構成されている。自動利得制御回路は、補正用ＡＤ変換器のディジタル出力信号に基づき増幅器の利得（利得は１以下の場合もある。）を、例えば、補正用ＡＤ変換器のフルスケールを有効に用いるように決定してＤＡ変換器に与える。
ＤＡ変換器は、利得をアナログ信号に変換して増幅器に与える。増幅器は、マルチキャリア信号を該利得で所定のレベルのマルチキャリア信号にする。
このように、補正用ＡＤ変換器のフルスケールを利用することが可能になり、マルチキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
なお、増幅器の出力信号（アナログ信号）に基づき、ディジタルのＡＧＣ１２及びＤＡ変換器１３の代わりにアナログＡＧＣで増幅器の利得を調整することも可能である。
また、本発明は、上記の発明において、該シングルキャリア用自動利得調整部を、該減算器の出力信号を所定レベルに、所定の利得で増幅する増幅器と、該シングルキャリア用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器とで構成することが可能である。
このように、シングルキャリア用ＡＤ変換器のフルスケールを利用することが可能になり、シングルキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
また、本発明は、上記の発明において、該減算器の前段に該マルチキャリア信号を該補正信号生成部の処理時間だけ遅延させる遅延器を、さらに備えることができる。
これにより、補正信号生成部の処理時間に起因する遅延を補正することが可能になる。
さらに、本発明の無線通信装置は、無線マルチキャリア信号を受信するアンテナと、受信したマルチキャリア信号を入力する上記の本発明のマルチキャリア受信装置とを備えたことを特徴とする。
すなわち、マルチキャリア受信装置は、無線通信装置に適用することができる。
すなわち、補正信号生成部は、マルチキャリア信号を構成する各キャリア信号を抽出するための複数の補正信号をデジタルフィルタリングで生成する。減算器は、マルチキャリア信号から補正信号の内の少なくとも１つを減算して、各キャリア信号を出力する。
シングルキャリア用自動利得調整部は、各減算器の出力信号のレベルを所定レベルに、例えば、シングルキャリア用ＡＤ変換器のフルスケールを利用するようなレベルに調整して出力し、この出力信号をＡＤ変換器はディジタル信号に変換し、このディジタル信号からディジタルフィルタは各キャリア信号を抽出する。
これにより、マルチキャリア間のレベル差が大きい場合の量子化誤差を減少させることが可能になる。定性的な説明は後述する。
また、ディジタルフィルタを採用することにより、スプリアス輻射が少なくなるとともに、フィルタの開発、製作、及び調整コストを安価にすることが可能になる。
また、本発明は、上記の発明において、該補正信号生成部で生成された各補正信号を各キャリア信号に対応させることができる。
すなわち、補正信号生成部は、各キャリア信号に対応した信号、例えば、各キャリア信号の周波数帯域のバンドパスフィルタでマルチキャリア信号をフィルタリングした信号を、各補正信号とする。
これにより、例えば、減算器は、マルチキャリア信号から特定キャリア信号以外の他のキャリア信号に対応した補正信号を減算することで、特定キャリア信号を出力することが可能になる。
また、本発明は、上記の発明において、該補正信号生成部で生成された各補正信号を、該マルチキャリア信号から各キャリア信号を除いた信号にすることができる。
すなわち、補正信号生成部は、マルチキャリア信号から各キャリア信号を除いた信号、例えば、特定キャリア信号の周波数帯域のノッチフィルタでマルチキャリア信号をフィルタリングした信号を、１つの補正信号として、各キャリア信号に対応した補正信号を生成する。
これにより、例えば、減算器は、それぞれ、マルチキャリア信号から各補正信号を減算することで、各キャリア信号を出力することが可能になる。
また、本発明は、上記の発明において、該補正信号生成部を、該マルチキャリア信号をディジタル信号に変換する補正用ＡＤ変換器と、該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出する補正用ディジタルフィルタとで構成することができる。
すなわち、補正信号生成部は、補正用ＡＤ変換器及び補正用ディジタルフィルタで構成されている。補正用ＡＤ変換器は、マルチキャリア信号をディジタル信号に変換する。補正用ディジタルフィルタは、補正用ＡＤ変換器のディジタル出力信号から複数の補正信号を抽出する。
これにより、補正信号生成部は、補正用ＡＤ変換器のフルスケールを利用可能な安定したレベルで入力されるマルチキャリア信号に対応することが可能である。
また、本発明は、上記の発明において、該補正信号生成部を、該マルチキャリア信号を所定レベルに利得調整して出力する補正用自動利得調整部と、該補正用自動利得調整部の出力信号をディジタル信号に変換する補正用ＡＤ変換器と、該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出するディジタルフィルタと、該複数の補正信号を補正用自動利得調整部の利得で除算する利得キャンセラとで構成することが可能である。
すなわち、補正信号生成部は、補正用自動利得調整部、補正用ＡＤ変換器、ディジタルフィルタ、及び利得キャンセラで構成されている。
補正用自動利得調整部は、該マルチキャリア信号を所定レベル、例えば、補正用ＡＤ変換器のフルスケールを利用できるようなレベルに利得調整して出力する。補正用ＡＤ変換器は、補正用自動利得調整部のアナログ出力信号をディジタル信号に変換する。
ディジタルフィルタは、補正用ＡＤ変換器のディジタル出力信号から複数の補正信号を抽出する。利得キャンセラは、補正信号を補正用自動利得調整部の利得で除算する。
このように補正用自動利得調整部を用いることにより、ディジタルフィルタのフルスケールを利用することが可能になり、マルチキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
また、本発明は、上記の発明において、該補正用自動利得調整部を、該マルチキャリア信号を所定レベルに、所定の利得で増幅する増幅器と、該補正用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器とで構成することが可能である。
すなわち、補正用自動利得調整部は、増幅器、自動利得制御回路、及びＤＡ変換器で構成されている。自動利得制御回路は、補正用ＡＤ変換器のディジタル出力信号に基づき増幅器の利得（利得は１以下の場合もある。）を、例えば、補正用ＡＤ変換器のフルスケールを有効に用いるように決定してＤＡ変換器に与える。
ＤＡ変換器は、利得をアナログ信号に変換して増幅器に与える。増幅器は、マルチキャリア信号を該利得で所定のレベルのマルチキャリア信号にする。
このように、補正用ＡＤ変換器のフルスケールを利用することが可能になり、マルチキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
なお、増幅器の出力信号（アナログ信号）に基づき、ディジタルのＡＧＣ１２及びＤＡ変換器１３の代わりにアナログＡＧＣで増幅器の利得を調整することも可能である。
また、本発明は、上記の発明において、該シングルキャリア用自動利得調整部を、該減算器の出力信号を所定レベルに、所定の利得で増幅する増幅器と、該シングルキャリア用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器とで構成することが可能である。
このように、シングルキャリア用ＡＤ変換器のフルスケールを利用することが可能になり、シングルキャリア信号のレベルが変動する場合においても精度のＡＤ変換が可能になる。
また、本発明は、上記の発明において、該減算器の前段に該マルチキャリア信号を該補正信号生成部の処理時間だけ遅延させる遅延器を、さらに備えることができる。
これにより、補正信号生成部の処理時間に起因する遅延を補正することが可能になる。
さらに、本発明の無線通信装置は、無線マルチキャリア信号を受信するアンテナと、受信したマルチキャリア信号を入力する上記の本発明のマルチキャリア受信装置とを備えたことを特徴とする。
すなわち、マルチキャリア受信装置は、無線通信装置に適用することができる。
図１は、本発明に係るマルチキャリア受信装置の実施例を示したブロック図である。
図２は、従来のマルチキャリア受信装置の構成例（その１）を示したブロック図である。
図３は、従来のマルチキャリア受信装置の構成例（その２）を示したブロック図である。
図４は、従来のマルチキャリア受信装置の構成例（その３）を示したブロック図である。
図２は、従来のマルチキャリア受信装置の構成例（その１）を示したブロック図である。
図３は、従来のマルチキャリア受信装置の構成例（その２）を示したブロック図である。
図４は、従来のマルチキャリア受信装置の構成例（その３）を示したブロック図である。
図１は、本発明に係るマルチキャリア受信装置１００の実施例を示している。このマルチキャリア受信装置１００は、補正信号生成部１０１とシングルキャリア検出部１０２とで構成されている。
補正信号生成部１０１は、図２に示したマルチキャリア受信装置１１０ｘと同様に構成され、マルチキャリア信号ｘ（ｔ）を受信する自動利得調整部１０、ＡＤ変換器１４、及びディジタルバンドパスフィルタ１５ａ〜１５ｃ（以下、符号１５で総称することがある。）とを備えている。
さらに、補正信号生成部１０１は、フィルタ１５の出力信号を、それぞれ、自動利得調整部１０の利得Ｇで割った補正信号ｙ１〜ｙ３を出力する利得キャンセラ１６＿１〜１６＿３（以下、符号１６で総称することがある。）を備えている。
シングルキャリア検出部１０２は、マルチキャリア信号ｘ（ｔ）を、上述したＡＤ変換器１４、フィルタ１５、及び利得キャンセラ１６の演算時間だけ遅延させる遅延器２１と、この遅延器２１の出力信号から、それぞれ、所定のキャリア信号以外の補正信号を減算する減算器２２＿１〜２２＿３（以下、符号２２で総称することがある。）とを備えている。
例えば、マルチキャリア信号ｘ（ｔ）に含まれるキャリア信号ｘ１（ｔ）〜ｘ３（ｔ）に対応する補正信号が、それぞれ、信号ｙ１〜ｙ３である場合、減算器２２＿１は、キャリア信号ｘ１（ｔ）から信号ｙ２＋信号ｙ３を減算する。
なお、利得キャンセラ１６が、フィルタ１５の出力信号に−１／Ｇを掛けて補正信号ｙ１〜ｙ３を出力しているため、減算器２２＿１では、キャリア信号ｘ１（ｔ）に信号ｙ２＋信号ｙ３を加算している。
さらに、シングルキャリア検出部１０２は、それぞれ、減算器２２＿１〜２２＿３の出力信号のレベルを所定のレベルに調整する自動利得調整部２４＿１〜２４＿３（以下、符号２４で総称することがある。）と、これらの調整部２４の出力信号をディジタル信号に変換するＡＤ変換器２８＿１〜２８＿３（以下、符号２８で総称することがある。）と、これらのＡＤ変換器２８の出力信号からキャリア信号を検出するディジタルバンドパスフィルタ２９＿１〜２９＿３（以下、符号２９で総称することがある。）を備えている。
シングルキャリア検出部１０２は、自動利得調整部２４に入力するキャリア信号の検出を、図３に示したミキサ３２を用いた周波数変換や、図４に示したアナログバンドパスフィルタ４１ｚを用いた周波数検出では行わない。
その代わりに、検出部１０２は、マルチキャリア信号ｘ（ｔ）から、所定のキャリア信号以外の補正信号ｙ１〜ｙ３を減算することにより、所定のキャリア信号を検出する。
そして、自動利得調整部２４は、キャリア信号毎に、検出したキャリア信号のレベルを後段のＡＤ変換器２８の全ビットを有効に用いるようなレベルに調整している。すなわち、自動利得調整部２４が各キャリア毎に自動利得調整を行っている。
補正信号生成部１０１においても、図２に示したマルチキャリア受信装置１１０ｘと同様に、キャリア信号間で受信レベルに大きな差が有ると、レベルの小さなキャリア信号に対する補正信号はやはり大きな誤差を持つ。
しかしながら、シングルキャリア検出部１０２は誤差の大きな補正信号はもともとレベルが小さな信号を打消す為に用いるため、この誤差はキャリア検出に対しては問題にならない。
逆に、シングルキャリア検出部１０２は精度の高い補正信号を用いて、レベルが大きなキャリア信号を打消すため、キャリア検出が有効に行われる。
また、フィルタ１５及びフィルタ２９はディジタルフィルタであるため、製作コスト及び調整コストが安く、図３の従来例（その２）のようなスプリアス問題は発生しない。
なお、ディジタルバンドパスフィルタ１５ａ〜１５ｃの代わりにノッチフィルタを用いることも可能である。この場合、ノッチフィルタの出力信号を、例えば、補正信号ｙ２＋補正信号ｙ３のようにすることができる。
本発明を以下に定性的に説明する。
図１において、アンテナ２００を経由して、マルチキャリア受信装置１００に入力される複数のキャリア信号の総和である次式（１）で示すことができる。
ここで、ｎ：キャリア数、ｋ：キャリア番号である。
本来ａｋは、フェージング等により時間関数となるが、本発明の効果を示すためには、各キャリア毎に定数として扱ってもよい。
この信号ｘ（ｔ）に対して、自動利得調整部１０において自動利得制御（ＡＧＣ）を掛けた後、ＡＤ変換器１４でディジタル変換した信号の時刻ｔ＝ｔ０におけるサンプルは、次式（２）で示される。
すなわち、サンプルは、最大振幅±１／Ｌの量子化誤差を持つ。
ここで、Ｌは、ＡＤ変換器１４のフルスケールレンジであり、Ｇは、自動利得制御回路１２が決定するＡＧＣ利得あり、次式（３）で示される。
任意に発生する最大振幅±１／Ｌの量子化誤差は、任意の周波数成分を持つ。この量子化誤差のキャリア番号ｋのチャネル幅に存在する成分の振幅をαｋとし、最悪条件として量子化誤差の電力が受信帯域に集約しているものとすると、次式（４）が成り立つ。
規格化のため、Ｇ＝１とすると、補正信号の各キャリア成分ｙｋ（ｔ０）は、次式（５）で示すことができる。
ここで、Ｃは、補正信号生成用ディジタルフィルタの演算ビット数とＡＤ変換器のビット数との差分である。
このキャリア成分ｙｋ（ｔ０）は、図２に示したマルチキャリア受信装置１１０ｘによるシングルキャリア信号と等価であり、この信号の量子化による誤差率は次式（６）で示すことができる。
アンテナ２００に入力されたマルチキャリア信号ｘ（ｔ）から補正信号を減算した、各キャリアのアナログシングルキャリア信号は、次式（７）で示すことができる。
式（７）は、次式（８）のように示すことができる。
シングルキャリア検出部１０２において、補正信号生成部１０１と同一の回路構成の自動利得調整部２４、ＡＤ変換器２８、及びディジタルバンドパスフィルタ２９によって処理されたディジタルシングルキャリア信号は、次式（９）で示すことができる。
ここで、Ｇｋ、は、次式（１０）の時間平均であるａｋに対し、Ｇｋａｋ＝ＬとなるようにＡＧＣ回路２６によって決定される利得である。
最悪条件を考慮して、補正信号生成部１０１によって発生する量子化誤差と、シングルキャリア検出部１０２で発生する量子化誤差が同符号すると次式（１１）が成立する。
したがって、シングルキャリア信号の量子化による誤差率は、次式（１２）で示すことができる。
図２に示した従来のマルチキャリア受信装置１１０ｘの誤差率（式（６）参照）との比は、次式（１３）で示される。
ここで、希望波帯域内の誤差成分であるαｋに対し、さらに最悪条件として次式（１４）を適用すると、式（１３）は、式（１５）のようになる。
図２に示したマルチキャリア受信装置１１０ｘ、及び本発明の補正信号生成部１０１の入力信号を考慮すると、全てのキャリアの振幅が最大である時も、ＡＤ変換器１４により波形を表現できなければならないため、次式（１６）が成り立たなければならない。
この式（１６）と、ａｋ，Ｇｋ＝Ｌとから次式（１７）が導かれる。
式（１７）を式（１５）に代入すると次式（１８）が成立する。
すなわち、システムに要求されるキャリア数ｎに対して次式（１９）が成り立つ。
すなわち、差分Ｃとキャリア数ｎと間には、次式（２０）が成立する。
すなわち、差分Ｃ（＝（補正信号用ディジタルバンドパスフィルタ１５の演算ビット数）−（ＡＤ変換器１４のビット数））が大きければ、キャリア数ｎを大きくすることができる。
一般的に、ＡＤ変換器１４のビット精度と、ＤＡ変換器２３のビット精度とを比較すると、同一の変換速度の場合は約２〜４ビット程度ＤＡ変換器の方が有効ビット数が高い。ディジタルバンドパスフィルタ１５のビット精度は、ＤＡ変換器２３のビット精度と同程度にすることが必要であるが、フィルタ１５は、ＬＳＩ化等により十分大きなビット精度とすることが可能である。
所要のＳＮ比を満足することが可能なキャリア数ｎは、差分Ｃ＝４である場合、上式（２０）から“２５６”以下である。したがって、本発明の装置は、実用上常に効果が有ると考えることができる。
図１に示した実施例の場合、キャリア数ｎ＝３を上式（２０）に代入すると次式（２１）になる。
したがって、それぞれ、Ｃ＝１及びＣ＝２になるように受信装置１００を構成した場合、次式（２２）及び（２３）が成り立つ。
すなわち、Ｃ＝１の場合、−１．６ｄＢ、Ｃ＝２の場合、−６．８ｄＢだけマルチキャリア信号のＡＧＣダイナミックレンジが拡大する。
補正信号生成部１０１は、図２に示したマルチキャリア受信装置１１０ｘと同様に構成され、マルチキャリア信号ｘ（ｔ）を受信する自動利得調整部１０、ＡＤ変換器１４、及びディジタルバンドパスフィルタ１５ａ〜１５ｃ（以下、符号１５で総称することがある。）とを備えている。
さらに、補正信号生成部１０１は、フィルタ１５の出力信号を、それぞれ、自動利得調整部１０の利得Ｇで割った補正信号ｙ１〜ｙ３を出力する利得キャンセラ１６＿１〜１６＿３（以下、符号１６で総称することがある。）を備えている。
シングルキャリア検出部１０２は、マルチキャリア信号ｘ（ｔ）を、上述したＡＤ変換器１４、フィルタ１５、及び利得キャンセラ１６の演算時間だけ遅延させる遅延器２１と、この遅延器２１の出力信号から、それぞれ、所定のキャリア信号以外の補正信号を減算する減算器２２＿１〜２２＿３（以下、符号２２で総称することがある。）とを備えている。
例えば、マルチキャリア信号ｘ（ｔ）に含まれるキャリア信号ｘ１（ｔ）〜ｘ３（ｔ）に対応する補正信号が、それぞれ、信号ｙ１〜ｙ３である場合、減算器２２＿１は、キャリア信号ｘ１（ｔ）から信号ｙ２＋信号ｙ３を減算する。
なお、利得キャンセラ１６が、フィルタ１５の出力信号に−１／Ｇを掛けて補正信号ｙ１〜ｙ３を出力しているため、減算器２２＿１では、キャリア信号ｘ１（ｔ）に信号ｙ２＋信号ｙ３を加算している。
さらに、シングルキャリア検出部１０２は、それぞれ、減算器２２＿１〜２２＿３の出力信号のレベルを所定のレベルに調整する自動利得調整部２４＿１〜２４＿３（以下、符号２４で総称することがある。）と、これらの調整部２４の出力信号をディジタル信号に変換するＡＤ変換器２８＿１〜２８＿３（以下、符号２８で総称することがある。）と、これらのＡＤ変換器２８の出力信号からキャリア信号を検出するディジタルバンドパスフィルタ２９＿１〜２９＿３（以下、符号２９で総称することがある。）を備えている。
シングルキャリア検出部１０２は、自動利得調整部２４に入力するキャリア信号の検出を、図３に示したミキサ３２を用いた周波数変換や、図４に示したアナログバンドパスフィルタ４１ｚを用いた周波数検出では行わない。
その代わりに、検出部１０２は、マルチキャリア信号ｘ（ｔ）から、所定のキャリア信号以外の補正信号ｙ１〜ｙ３を減算することにより、所定のキャリア信号を検出する。
そして、自動利得調整部２４は、キャリア信号毎に、検出したキャリア信号のレベルを後段のＡＤ変換器２８の全ビットを有効に用いるようなレベルに調整している。すなわち、自動利得調整部２４が各キャリア毎に自動利得調整を行っている。
補正信号生成部１０１においても、図２に示したマルチキャリア受信装置１１０ｘと同様に、キャリア信号間で受信レベルに大きな差が有ると、レベルの小さなキャリア信号に対する補正信号はやはり大きな誤差を持つ。
しかしながら、シングルキャリア検出部１０２は誤差の大きな補正信号はもともとレベルが小さな信号を打消す為に用いるため、この誤差はキャリア検出に対しては問題にならない。
逆に、シングルキャリア検出部１０２は精度の高い補正信号を用いて、レベルが大きなキャリア信号を打消すため、キャリア検出が有効に行われる。
また、フィルタ１５及びフィルタ２９はディジタルフィルタであるため、製作コスト及び調整コストが安く、図３の従来例（その２）のようなスプリアス問題は発生しない。
なお、ディジタルバンドパスフィルタ１５ａ〜１５ｃの代わりにノッチフィルタを用いることも可能である。この場合、ノッチフィルタの出力信号を、例えば、補正信号ｙ２＋補正信号ｙ３のようにすることができる。
本発明を以下に定性的に説明する。
図１において、アンテナ２００を経由して、マルチキャリア受信装置１００に入力される複数のキャリア信号の総和である次式（１）で示すことができる。
本来ａｋは、フェージング等により時間関数となるが、本発明の効果を示すためには、各キャリア毎に定数として扱ってもよい。
この信号ｘ（ｔ）に対して、自動利得調整部１０において自動利得制御（ＡＧＣ）を掛けた後、ＡＤ変換器１４でディジタル変換した信号の時刻ｔ＝ｔ０におけるサンプルは、次式（２）で示される。
ここで、Ｌは、ＡＤ変換器１４のフルスケールレンジであり、Ｇは、自動利得制御回路１２が決定するＡＧＣ利得あり、次式（３）で示される。
このキャリア成分ｙｋ（ｔ０）は、図２に示したマルチキャリア受信装置１１０ｘによるシングルキャリア信号と等価であり、この信号の量子化による誤差率は次式（６）で示すことができる。
一般的に、ＡＤ変換器１４のビット精度と、ＤＡ変換器２３のビット精度とを比較すると、同一の変換速度の場合は約２〜４ビット程度ＤＡ変換器の方が有効ビット数が高い。ディジタルバンドパスフィルタ１５のビット精度は、ＤＡ変換器２３のビット精度と同程度にすることが必要であるが、フィルタ１５は、ＬＳＩ化等により十分大きなビット精度とすることが可能である。
所要のＳＮ比を満足することが可能なキャリア数ｎは、差分Ｃ＝４である場合、上式（２０）から“２５６”以下である。したがって、本発明の装置は、実用上常に効果が有ると考えることができる。
図１に示した実施例の場合、キャリア数ｎ＝３を上式（２０）に代入すると次式（２１）になる。
Claims (9)
- マルチキャリア信号を構成する各キャリア信号を抽出するための複数の補正信号を、該マルチキャリア信号からディジタルフィルタリングで生成する補正信号生成部と、
該マルチキャリア信号から該補正信号の内の少なくとも１つを減算する減算器と、
該減算器の出力信号のレベルを所定レベルに調整して出力するシングルキャリア用自動利得調整部と、
該シングルキャリア用自動利得調整部の出力信号をディジタル信号に変換するシングルキャリア用ＡＤ変換器と、
該シングルキャリア用ＡＤ変換器の出力信号から各キャリア信号を抽出するシングルキャリア用ディジタルフィルタと、
を備えたことを特徴とするマルチキャリア受信装置。 - 請求の範囲１において、
該補正信号生成部で生成された各補正信号が、各キャリア信号に対応していることを特徴としたマルチキャリア受信装置。 - 請求の範囲１において、
該補正信号生成部で生成された各補正信号が、該マルチキャリア信号から各キャリア信号を除いた信号であることを特徴としたマルチキャリア受信装置。 - 請求の範囲１において、
該補正信号生成部は、
該マルチキャリア信号をディジタル信号に変換する補正用ＡＤ変換器と、
該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出する補正用ディジタルフィルタと、
で構成されていることを特徴としたマルチキャリア受信装置。 - 請求の範囲１において、
該補正信号生成部は、
該マルチキャリア信号を所定レベルに利得調整して出力する補正用自動利得調整部と、
該補正用自動利得調整部の出力信号をディジタル信号に変換する補正用ＡＤ変換器と、
該補正用ＡＤ変換器のディジタル出力信号から該複数の補正信号を抽出するディジタルフィルタと、
該複数の補正信号を補正用自動利得調整部の利得で除算する利得キャンセラと、
で構成されていることを特徴としたマルチキャリア受信装置。 - 請求の範囲５において、
該補正用自動利得調整部は、
該マルチキャリア信号を所定レベルに、所定の利得で増幅する増幅器と、
該補正用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、
該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器と、
で構成されていることを特徴としたマルチキャリア受信装置。 - 請求の範囲１において、
該シングルキャリア用自動利得調整部は、
該減算器の出力信号を所定レベルに、所定の利得で増幅する増幅器と、
該シングルキャリア用ＡＤ変換器のディジタル出力信号に基づき該所定の利得を決定する自動利得制御回路と、
該利得をアナログ信号に変換して該増幅器に与えるＤＡ変換器と、
で構成されていることを特徴としたマルチキャリア受信装置。 - 請求の範囲１において、
該減算器の前段に該マルチキャリア信号を該補正信号生成部の処理時間だけ遅延させる遅延器を、さらに備えたことを特徴とするマルチキャリア受信装置。 - 無線マルチキャリア信号を受信するアンテナと、
受信したマルチキャリア信号を入力する請求の範囲１から３、並びに４から８のいずれか１つに記載のマルチキャリア受信装置と、
を備えたことを特徴とする無線通信装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/000864 WO2004068754A1 (ja) | 2003-01-30 | 2003-01-30 | マルチキャリア受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004068754A1 JPWO2004068754A1 (ja) | 2006-05-25 |
| JP3905108B2 true JP3905108B2 (ja) | 2007-04-18 |
Family
ID=32800811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004567525A Expired - Fee Related JP3905108B2 (ja) | 2003-01-30 | 2003-01-30 | マルチキャリア受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3905108B2 (ja) |
| WO (1) | WO2004068754A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1944871A4 (en) * | 2005-09-14 | 2011-01-05 | Nec Corp | CIRCUIT AND METHOD FOR CORRECTING THE RECEPTION SAMPLITUDE AND RECEIVER THEREWITH |
| JP2007081922A (ja) * | 2005-09-15 | 2007-03-29 | D & M Holdings Inc | 信号受信装置 |
| US9338668B2 (en) * | 2012-11-07 | 2016-05-10 | Qualcomm Incorporated | Gain control for intra-band carrier aggregation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2526609A1 (fr) * | 1982-05-04 | 1983-11-10 | Thomson Csf | Recepteur de signaux multiporteuses protege des signaux perturbateurs |
| JP2819860B2 (ja) * | 1991-05-30 | 1998-11-05 | 日本電気株式会社 | 送信電力制御方式 |
| JP2679445B2 (ja) * | 1991-06-03 | 1997-11-19 | 日本電気株式会社 | 送信電力制御方式 |
| JP2991194B1 (ja) * | 1998-08-19 | 1999-12-20 | 日本電気株式会社 | マルチキャリアの受信方法および無線通信装置 |
| JP2001086085A (ja) * | 1999-09-14 | 2001-03-30 | Matsushita Electric Ind Co Ltd | マルチキャリア送信装置、このマルチキャリア送信装置を使用した無線基地局装置及び無線通信システム |
| JP2002101062A (ja) * | 2000-09-26 | 2002-04-05 | Yrp Kokino Idotai Tsushin Kenkyusho:Kk | マルチキャリア通信システム及び無線受信装置 |
-
2003
- 2003-01-30 WO PCT/JP2003/000864 patent/WO2004068754A1/ja active Application Filing
- 2003-01-30 JP JP2004567525A patent/JP3905108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004068754A1 (ja) | 2006-05-25 |
| WO2004068754A1 (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006121146A (ja) | 無線受信機のフィルタ制御方法および装置およびそれを用いた無線受信機用集積回路 | |
| US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| CN100563224C (zh) | 多频带跳跃通信***的接收机的直流偏移校正装置和方法 | |
| JP2006148854A (ja) | マルチキャリア受信機及び遅延補正機能付き送信機 | |
| JPH09199961A (ja) | Ａｇｃ装置 | |
| JP2008533877A (ja) | 受信機ｄｃオフセット訂正 | |
| JPWO2007148753A1 (ja) | 送信回路及び通信機器 | |
| US7170952B2 (en) | System and method for post filtering peak power reduction in communications systems | |
| JP3905108B2 (ja) | マルチキャリア受信装置 | |
| JP2000349640A (ja) | 符号分割多重化送信装置 | |
| JP3764662B2 (ja) | Ｏｆｄｍ信号受信回路及びｏｆｄｍ信号送受信回路 | |
| JP2009010469A (ja) | 高周波受信装置及び高周波受信方法と高周波信号用ｌｓｉ及びベースバンド信号用ｌｓｉ | |
| JP4802763B2 (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号受信方法及び地上波デジタル放送受信装置 | |
| JP2773524B2 (ja) | ディジタル移動無線受信機 | |
| JP2009017046A (ja) | 端末装置、基地局および通信方法 | |
| EP1436900A1 (en) | Analog baseband signal processing system and method | |
| JP2005176186A (ja) | 無線受信装置 | |
| US6459397B1 (en) | Saturation compensating analog to digital converter | |
| US20030142768A1 (en) | Interference dependent ADC headroom adjustment | |
| CA2315583C (en) | Alternating gain and phase control system and method | |
| JP4870730B2 (ja) | 無線基地局 | |
| US8300732B1 (en) | DC offset removal using digital feedback | |
| JP2004194355A (ja) | 自動利得制御回路 | |
| EP3966980B1 (en) | Apparatus and method for digitally characterizing communication channel noise and interference | |
| EP3477866A1 (en) | Wireless communication device, wireless communication system, wireless communication method, and storage medium having wireless communication program stored therein |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |