JP3902899B2 - 自動利得調整装置、自動利得調整方法及び記録媒体 - Google Patents
自動利得調整装置、自動利得調整方法及び記録媒体 Download PDFInfo
- Publication number
- JP3902899B2 JP3902899B2 JP36829299A JP36829299A JP3902899B2 JP 3902899 B2 JP3902899 B2 JP 3902899B2 JP 36829299 A JP36829299 A JP 36829299A JP 36829299 A JP36829299 A JP 36829299A JP 3902899 B2 JP3902899 B2 JP 3902899B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- output
- amplification
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
この発明は、自動利得調整装置及び自動利得調整方法に関する。
【0002】
【従来の技術】
レベルが変化しやすい信号を、レベルが一定になるようにして処理するための自動利得制御装置が知られている。自動利得制御装置は、例えば図3に示すように、利得制御増幅器101及び103と、信号処理部102と、検波平滑回路104とを備えている。
【0003】
外部から利得制御増幅器101へと供給された入力信号は、利得制御増幅器101に供給されている制御信号が指定する増幅率で増幅されて信号処理部102へと供給される。信号処理部102に供給された信号は信号処理部102により所定の処理を施された上で、利得制御増幅器103に供給される。利得制御増幅器103へと供給された信号は、利得制御増幅器103に供給されている制御信号が指定する増幅率で増幅され、この自動利得制御装置の出力信号として出力される。
【0004】
一方、利得制御増幅器103により増幅された信号は、検波平滑回路104にも供給され、検波平滑回路104は、自己に供給された信号を検波して平滑化し、平滑化により得られた信号を、制御信号として、利得制御増幅器101及び103に供給する。
そして、利得制御増幅器101及び103は、各自に供給された制御信号のレベルが大きいほど小さい増幅率で増幅するものであるものとする。
【0005】
図3の自動利得制御装置においては、入力信号のレベルが増大すると利得制御増幅器101及び103の増幅率が低下し、入力信号のレベルが減少すると利得制御増幅器101及び103の増幅率が増大する。従って、利得制御増幅器101及び103の利得に負帰還が加えられ、出力信号のレベルが一定に保たれる。
【0006】
そして、入力信号のレベルが変動してから出力信号のレベルが一定レベルに収束するまでの時間は、検波平滑回路104が平滑化を行う時定数が小さいほど(すなわち、検波平滑回路104に一定レベルの信号の供給が開始されてから、検波平滑回路104が出力する制御信号が一定レベルに収束するまでの時間が小さいほど)、短くなる。
【0007】
【発明が解決しようとする課題】
しかし、信号処理部102が、信号を遅延させる場合、出力信号のレベル変動に対する利得制御増幅器101の増幅率の変化が直ちには出力信号のレベルに反映されないので、検波平滑回路104による平滑化の時定数が小さいと、過制御が生じ易くなる。このため、出力信号のレベルが一定レベルに収束しなくなって出力信号に歪みが生じたり、出力信号が発振したりする、等の問題が発生する。
【0008】
一方、検波平滑回路104による平滑化の時定数を大きくするほど、過制御の問題は起きにくい。しかし、検波平滑回路104による平滑化の時定数を大きくするほど、出力信号が一定レベルに収束するまでの時間が長くなるので、入力信号のレベルの速い変化に追随できず、出力信号のレベルを一定レベルに保つという目的を達成できなくなる。
【0009】
出力信号に歪みが生じたり、出力信号を一定レベルに保てなくなるという上述の問題を解決する手法としては、特開平9−64672号公報に開示されている手法が考えられる。
特開平9−64672号公報の手法にかかる構成の自動利得制御装置は、例えば、図4に示すように、可変利得増幅器201と、乗算器202及び203と、制御電圧生成回路204及び205と、変換制御回路206と、スイッチ207及び208と、信号処理部209とより構成される。
【0010】
図4に示す構成において、入力端に供給された信号は、可変利得増幅器201により増幅され、遅延的成分を含む信号処理部209を経て、乗算器202及び203に供給される。乗算器202は、可変利得増幅器201より供給された信号の電圧と制御電圧生成回路204より供給される制御電圧との乗算結果を表す出力信号を出力する。乗算器203は、可変利得増幅器201より供給された信号の電圧レベルとスイッチ207より供給される制御電圧のレベルとの乗算結果を表す出力信号を出力する。
【0011】
制御電圧生成回路204は、乗算器202が出力する乗算結果を整流し、整流した結果を積分して、積分の結果を表す信号を、制御電圧として出力し、この制御電圧を乗算器202に供給する。制御電圧生成回路205は、乗算器202が出力する乗算結果を整流し、整流した結果を積分して、積分の結果を表す信号を、制御電圧として出力する。
【0012】
スイッチ207は、変換制御回路206の指示に従って、制御電圧生成回路204及び205が出力する各制御電圧のいずれか一方を乗算器203に供給する。
スイッチ208は、変換制御回路206の指示に従って、乗算器202及び203が出力する各信号のいずれか一方を出力信号として出力端より出力させる。
【0013】
変換制御回路206は、制御電圧生成回路204が行う積分の結果が所定のしきい値レベルを超えたか否かを判別する。そして、超えたと判別したとき、制御電圧生成回路205が出力する制御電圧が乗算器203に供給されるようスイッチ207を制御し、また、乗算器203が出力する信号が出力信号となるようスイッチ208を制御する。一方、超えていないと判別したとき、制御電圧生成回路204が出力する制御電圧が乗算器203に供給されるようスイッチ207を制御し、また、乗算器202が出力する信号が出力信号となるようスイッチ208を制御する。
【0014】
しかし、図4の構成は複雑であって、構成の大型化を招き、保守や調整が容易でない。また、図4の構成においては、スイッチ208の切替時に出力信号が途切れるという問題が生じる。また、図4の構成では、出力信号のレベルが急激に増大した場合、制御電圧生成回路204が乗算器202の出力信号を積分した結果が直ちにしきい値レベルに達しないために、出力信号のレベルを速やかに一定レベルに収束させることができない場合がある。
【0015】
この発明は上記実状に鑑みてなされたもので、簡単な構成で、制御ループ内に遅延要素が含まれていても高速に安定して出力信号のレベルを一定にするための自動利得調整(制御)装置及び自動利得調整(制御)方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するため、この発明の第1の観点にかかる自動利得調整装置は、
自己に供給された入力信号を、自己に供給された第1の制御信号が指定する増幅率で増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を取得し、取得した信号を、自己に供給された第2の制御信号が指定する増幅率で増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、
前記第2の利得制御増幅手段が出力した出力信号を取得し、取得した前記出力信号を検波して所定の第1の時定数を有する回路により平滑化したものを表す第1の検波信号を出力する第1の検波平滑手段と、
前記第2の利得制御増幅手段が出力した前記出力信号を取得し、取得した前記出力信号を検波して前記第1の時定数より長い第2の時定数を有する回路により平滑化したものを表す第2の検波信号を出力し、前記第2の検波信号を、前記第1の制御信号として前記第1の利得制御増幅手段へと供給する第2の検波平滑手段と、
前記第1及び第2の検波信号を取得し、取得した前記第1及び第2の検波信号のうち、レベルが大きい方を、前記第2の制御信号として前記第2の利得制御増幅手段へと供給する比較手段と、を備える、
ことを特徴とする。
【0017】
このような自動利得調整装置の構成は簡単であり、また、出力信号が途切れるという問題が生じない。また、出力信号のレベルが急激な増大を開始した場合、第2の利得制御増幅手段の増幅率は、直ちに第1の検波信号により指定される値となる。従って、このような自動利得調整装置によれば、所定の処理が信号の遅延を招くものであっても、出力信号のレベルを高速に且つ安定して一定のレベルへと収束させる。
【0018】
また、この発明の第2の観点にかかる自動利得調整装置は、
自己に供給された入力信号を、自己に供給された第1の制御信号が示す増幅率で増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を取得し、取得した信号を、自己に供給された第2の制御信号が示す増幅率で増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、
前記第1の利得制御増幅手段に前記第1の制御信号を供給し、前記第2の利得制御増幅手段に前記第2の制御信号を供給する制御手段と、を備え、
前記制御手段は、
前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき、自己が供給する前記第1及び第2の制御信号が示す各増幅率を、前記第2の制御信号が示す増幅率が、前記第1の制御信号が示す増幅率より速く一定値に収束するようにして共に減少させる手段と、
前記第2の利得制御増幅手段が出力した出力信号のレベルが減少したとき、自己が供給する前記第1及び第2の制御信号が示す各増幅率を実質的に等しい速さで一定値に収束するように増大させる手段と、を備える、
ことを特徴とする。
【0019】
このような自動利得調整装置の構成は簡単であり、また、出力信号が途切れるという問題が生じない。また、出力信号のレベルが急激な増大を開始した場合、第2の利得制御増幅手段の増幅率は、直ちに第2の制御信号により示される値となる。従って、このような自動利得調整装置によれば、所定の処理が信号の遅延を招くものであっても、出力信号のレベルが高速に且つ安定して一定のレベルへと収束する。
【0020】
また、この発明の第3の観点にかかる自動利得調整装置は、
自己に供給された入力信号を増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、より構成されており、
前記第1の利得制御増幅手段は、前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき自己の増幅率を減少させ、前記出力信号のレベルが減少したとき自己の増幅率を増大させる手段を備え、
前記第2の利得制御増幅手段は、自己が出力した前記出力信号のレベルが増大したとき、前記第1の利得制御増幅手段の増幅率より速く自己の増幅率を減少させ、前記出力信号のレベルが減少したとき、前記第1の利得制御増幅手段の増幅率と実質的に等しい速さで自己の増幅率を増大させる手段を備える、
ことを特徴とする。
【0021】
このような自動利得調整装置の構成は簡単であり、また、出力信号が途切れるという問題が生じない。また、出力信号のレベルが急激な増大を開始した場合、第2の利得制御増幅手段の増幅率は、第1の利得制御増幅手段の増幅率より速く減少する。従って、このような自動利得調整装置によれば、所定の処理が信号の遅延を招くものであっても、出力信号のレベルが高速に且つ安定して一定のレベルへと収束する。
【0022】
また、この発明の第4の観点にかかる自動利得調整方法は、
供給された入力信号を増幅して出力する第1の利得制御増幅ステップと、
前記第1の利得制御増幅ステップで出力された信号に所定の処理を施して得られる中間信号を増幅し、増幅した中間信号を、処理結果を表す出力信号として出力する第2の利得制御増幅ステップと、を含んでおり、
前記第1の利得制御増幅ステップは、前記第2の利得制御増幅ステップで出力された信号のレベルが増大したとき前記入力信号を増幅する増幅率を減少させ、前記第2の利得制御増幅ステップで出力された前記出力信号のレベルが減少したとき前記入力信号を増幅する増幅率を増大させ、
前記第2の利得制御増幅ステップは、前記出力信号のレベルが増大したとき、前記中間信号を増幅する増幅率を、前記入力信号を増幅する増幅率より速く減少させ、前記出力信号のレベルが減少したとき、前記中間信号を増幅する増幅率を、前記入力信号を増幅する増幅率と実質的に等しい速さで増大させる、
ことを特徴とする。
【0023】
このような自動利得調整方法によれば、出力信号が途切れるという問題が生じない。また、出力信号のレベルが急激な増大を開始した場合、第2の利得制御増幅ステップにおける増幅率は、第1の利得制御増幅ステップにおける増幅率より速く減少する。従って、このような自動利得調整方法によれば、所定の処理が信号の遅延を招くものであっても、出力信号のレベルが高速に且つ安定して一定のレベルへと収束する。
【0024】
また、この発明の第5の観点にかかるコンピュータ読み取り可能な記録媒体は、
コンピュータを、
自己に供給された入力信号を増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、して機能させ、
前記第1の利得制御増幅手段を、前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき自己の増幅率を減少させ、前記出力信号のレベルが減少したとき自己の増幅率を増大させる手段として機能させ、
前記第2の利得制御増幅手段を、自己が出力した前記出力信号のレベルが増大したとき、前記第1の利得制御増幅手段の増幅率より速く自己の増幅率を減少させ、前記出力信号のレベルが減少したとき、前記第1の利得制御増幅手段の増幅率と実質的に等しい速さで自己の増幅率を増大させる手段として機能させる、
ためのプログラムを記録したことを特徴とする。
【0025】
このような記録媒体に記録されたプログラムを実行するコンピュータは、出力信号を途切れさせることなく出力する。また、出力信号のレベルが急激な増大を開始した場合、第2の利得制御増幅手段の増幅率を、第1の利得制御増幅手段の増幅率より速く減少させる。従って、このような記録媒体に記録されたプログラムを実行するコンピュータは、所定の処理が信号の遅延を招くものであっても、出力信号のレベルを高速に且つ安定して一定のレベルへと収束させる。
【0026】
【発明の実施の形態】
以下、この発明の実施の形態にかかる自動利得調整(制御)装置及び自動利得調整(制御)方法を、信号処理装置を例として説明する。
図1は、この発明の実施の形態にかかる信号処理装置の構成の一例を示す。
図示するように、この信号処理装置は、利得制御増幅部1及び3と、信号処理部2と、検波平滑部4及び5と、比較部6とより構成される。
【0027】
利得制御増幅部1及び3は、それぞれ、入力端、出力端及び利得制御端を備え、各自の入力端に供給された信号を、各自の利得制御端に供給された制御信号により特定される増幅率で増幅し、増幅された信号を、各自の出力端より出力する。
ただし、利得制御増幅部1及び3が各自の入力端に供給された信号を増幅する増幅率は、各自の利得制御端に供給されている制御信号のレベル(電圧レベル)が大きいほど小さいものとする。また、各自の利得制御端に制御信号が供給されていない状態では、所定の最大増幅率で増幅を行うものとする。なお、利得制御増幅部1及び3の最大増幅率の値は、必ずしも同一の値ではない。
【0028】
利得制御増幅部1の入力端は、この信号処理装置の入力端をなしており、利得制御増幅部1の出力端は、信号処理部2の後述する入力端に接続されており、利得制御増幅部1の利得制御端は、検波平滑部5の後述する検波出力端に接続されている。
利得制御増幅部3の入力端は、信号処理部2の後述する出力端に接続されており、利得制御増幅部3の出力端は、この信号処理装置の出力端をなしており、利得制御増幅部3の利得制御端は、比較部6の後述する出力端に接続されている。
【0029】
信号処理部2は、入力端及び出力端を備え、自己の入力端に印加された信号に所定の処理を施し、この処理の結果得られる信号を、自己の出力端より出力する。信号処理部2が施す処理は、信号処理部2に印加される信号のレベルの増加に従って、信号処理部2が出力する信号のレベルが単調増加するような任意の処理(例えば、入力信号の復調や等化)であってよい。
信号処理部2の入力端は、利得制御増幅部1の出力端に接続されており、信号処理部2の出力端は、利得制御増幅部3の入力端に接続されている。
【0030】
検波平滑部4及び5は、それぞれ、入力端及び検波出力端を備え、各自の入力端に印加された信号を検波して平滑化し、平滑化により得られた信号を、各自の検波出力端より出力する。
ただし、検波平滑部4は、検波平滑部5より短い時定数で平滑化を行う。すなわち、検波平滑部4の入力端にレベル(この場合、例えば、振幅)が一定レベルである信号(以下、当該レベルをXとする)の供給が開始されてから、検波平滑部4の検波出力端より出力される信号のレベルが実質的に一定レベルに収束する(以下、収束する対象のレベルをYとする)までの時間は、検波平滑部5の入力端にレベルXの信号の供給が開始されてから、検波平滑部5の検波出力端より出力される信号のレベルが実質的にレベルYに収束するまでの時間より短い。
【0031】
検波平滑部4の入力端は、利得制御増幅部3の出力端に接続されており、検波平滑部4の検波出力端は、比較部6の後述する第1の入力端に接続されている。検波平滑部5の入力端は、利得制御増幅部3の出力端に接続されており、検波平滑部5の検波出力端は、比較部6の後述する第2の入力端と、利得制御増幅部1の利得制御端に接続されている。
【0032】
比較部6は、第1の入力端と、第2の入力端と、出力端とを備え、自己の第1及び第2の入力端に印加された信号のうちレベルが大きい方の信号を、自己の出力端より出力する。
比較部6の第1の入力端は、検波平滑部4の検波出力端に接続されており、比較部6の第2の入力端は、検波平滑部5の検波出力端に接続されており、比較部6の出力端は、利得制御増幅部3の利得制御端に接続されている。
【0033】
この信号処理装置の入力端(すなわち、利得制御増幅部1の入力端)に、外部から信号を供給すると、利得制御増幅部1は、自己の入力端に供給されたこの信号(入力信号)を増幅して信号処理部2に供給する。なお、この信号処理装置の入力端への信号の供給が開始された瞬間は、利得制御増幅部1の利得制御端には制御信号が供給されていないので、利得制御増幅部1は自己の最大増幅率で増幅を行う。
【0034】
利得制御増幅部1の出力端から信号処理部2の入力端へと供給された信号は、信号処理部2において所定の処理を施され、信号処理部2の出力端から利得制御増幅部3の入力端へと供給される。
【0035】
信号処理部2の出力端から利得制御増幅部3の入力端へと信号が供給されると、利得制御増幅部3は、この信号を増幅して、自己の出力端(すなわち、この信号処理装置の出力端)より、出力信号として出力する。また、利得制御増幅部3が出力した出力信号は、検波平滑部4及び5に供給される。なお、利得制御増幅部3の入力端への信号の供給が開始された瞬間は、利得制御増幅部3の利得制御端には制御信号が供給されていないので、利得制御増幅部3は自己の最大増幅率で増幅を行う。
【0036】
検波平滑部4は、利得制御増幅部3が出力した出力信号を検波及び平滑化して、比較部6の第1の入力端に供給する。また、検波平滑部5は、出力信号を検波及び平滑化して、比較部6の第2の入力端に供給する。
更に、検波平滑部5は、比較部6の第2の入力端に供給した信号と実質的に同一の信号を、制御信号として、利得制御増幅部1の利得制御端に供給する。この結果、利得制御増幅部1は、検波平滑部5より供給される制御信号により特定される増幅率で増幅を行うようになる。
【0037】
一方、検波平滑部4及び5より信号を供給された比較部6は、検波平滑部4より供給された信号及び検波平滑部5より供給された信号のうち、レベルが大きいの方の信号を、制御信号として、利得制御増幅部3の利得制御端に供給する。この結果、利得制御増幅部3は、比較部6より供給される制御信号により特定される増幅率で増幅を行うようになる。
【0038】
そして、この信号処理装置の入力端に供給される入力信号のレベルが大きくなると、利得制御増幅部1の出力端より出力される信号のレベルも大きくなり、従って、信号処理部2の出力端及び利得制御増幅部3の出力端より出力される信号のレベルも大きくなる。この結果、検波平滑部4及び5の各検波出力端から出力される各信号のレベルも大きくなる。
このため、この信号処理装置の入力端に供給される信号のレベルが大きくなると、利得制御増幅部1及び3の各増幅率は、いずれも低下する。これにより、この信号処理装置が出力する出力信号のレベルが低下し、一定のレベルへと収束する。すなわち、この信号処理装置が出力する出力信号は、負帰還制御を受ける。
【0039】
ただし、検波平滑部4は、検波平滑部5より短い時定数で平滑化を行うため、検波平滑部4が出力する信号のレベルは、検波平滑部5が出力する信号のレベルより早く増大する。従って、比較部6が出力する制御信号のレベルは検波平滑部4が出力する信号のレベルに等しくなり、比較部6が出力する制御信号のレベルは、検波平滑部5が出力する制御信号のレベルより速く増大する。このため、利得制御増幅部3の増幅率は、利得制御増幅部1の増幅率より速く低下する。
【0040】
一方、入力信号のレベルが小さくなると、利得制御増幅部1の出力端、信号処理部2の出力端、及び利得制御増幅部3の出力端より出力される各信号のレベルも小さくなり、検波平滑部4及び5の各検波出力端から出力される各信号のレベルも小さくなる。この結果、利得制御増幅部1及び3の各増幅率はいずれも増大し、この信号処理装置が出力する出力信号のレベルが増大し、一定のレベルへと収束する。すなわち、出力信号は負帰還制御を受ける。
【0041】
ただし、検波平滑部4が出力する信号のレベルは、検波平滑部5が出力する信号のレベルより早く減少する。従って、比較部6が出力する制御信号のレベルは検波平滑部5が出力する制御信号のレベルに等しくなる。このため、利得制御増幅部1及び3の増幅率は、互いに等しい速さで増大する。
【0042】
以上説明したように、この信号処理装置の利得制御増幅部3の増幅率は、この信号処理装置に供給された入力信号のレベルが増大したとき利得制御増幅部1の増幅率より速く低下する。一方、入力信号のレベルが減少したとき、利得制御増幅部1及び3の増幅率は、互いに実質的に等しい速さで増大する。
従って、この信号処理装置全体の利得(すなわち、入力信号のレベルの絶対値に対する出力信号のレベルの絶対値の比)が減少する速さは、この信号処理装置全体の利得が増大する速さより速くなる。
【0043】
また、信号処理部2が、自己の入力端に供給された信号に所定の処理を施す間に信号の遅延を発生させるものであったとする。この場合は、検波平滑部4による平滑化の時定数を、出力信号のレベルが一定レベルに収束するまでの時間が所望の範囲に収まるように選び、一方で、検波平滑部5による平滑化の時定数を、過制御が起きない程度にすることにより、出力信号の歪みや発振を防止しつつ、出力信号のレベルを所望の時間以内に一定レベルに収束させることが可能となる。
【0044】
なお、この信号処理装置の構成は、上述のものに限られない。
例えば、図2に示すように、信号処理部2や、利得制御増幅部3や、検波平滑部4及び5や、比較部6の一部又は全部は、DSP(Digital Signal Processor)やCPU(Central Processing Unit)から構成されていてもよい。利得制御増幅部1が出力する信号がアナログ形式の信号である場合、信号処理部2は、利得制御増幅部1が出力するアナログ形式の信号をディジタル形式に変換するためのA/D(Analog-to-Digital)変換器を更に備えていればよい。
【0045】
更に、利得制御増幅部1は、アナログ形式の入力信号をディジタル形式に変換するためのA/D変換器と、DSPあるいはCPUにより構成されていてもよい。ただし、この信号処理装置に供給する対象の入力信号がディジタル形式の信号である場合、利得制御増幅部1は、A/D変換器を備える必要はない。
また、利得制御増幅部3がDSPやCPUから構成されている場合、利得制御増幅部3は、更に、D/A(Digital-to-Analog)変換器を備え、アナログ形式の出力信号を出力するものとしてもよい。
【0046】
また、この信号処理装置は、利得制御増幅部1に供給する対象の入力信号に任意の処理を施し、処理を施された入力信号を利得制御増幅部1の入力端へと供給する装置を備えていてもよい。
また、この信号処理装置は、利得制御増幅部1を複数備えてもよい。この信号処理装置がn個(nは正の整数)の利得制御増幅部1を備える場合は、例えば、k番目(kは1以上n未満の整数)の利得制御増幅部1の出力端より出力された信号(又は、当該信号に所定の処理を施して得られた信号)が(k+1)番目の利得制御増幅部1の入力端に供給されるようにし、n番目の利得制御増幅部1の出力端が信号処理部2の入力端に接続されるようにし、入力信号は1番目の利得制御増幅部1に供給されるようにする。そして、これらn個の利得制御増幅部1の各利得制御端は、いずれも検波平滑部5の制御出力端に接続されるものとする。
【0047】
この発明の自動利得調整装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、パーソナルコンピュータに、上述の動作を実行するためのプログラムを格納した媒体(フロッピーディスク、CD−ROM等)から該プログラムをインストールすることにより、上述の処理を実行する自動利得調整装置を構成することができる。
【0048】
また、例えば、通信ネットワークの掲示板(BBS)に該プログラムを掲示し、これをネットワークを介して配信してもよく、また、該プログラムを表す信号により搬送波を変調し、得られた変調波を伝送し、この変調波を受信した装置が変調波を復調して該プログラムを復元するようにしてもよい。
そして、このプログラムを起動し、OSの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
【0049】
なお、OSが処理の一部を分担する場合、あるいは、OSが本願発明の1つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。
【0050】
【発明の効果】
以上説明したように、この発明によれば、簡単な構成で、制御ループ内に遅延要素が含まれていても高速に安定して出力信号のレベルを一定にするための自動利得調整装置及び自動利得調整方法が実現される。
【図面の簡単な説明】
【図1】この発明の実施の形態にかかる信号処理装置の基本構成を示すブロック図である。
【図2】図1の信号処理装置の変形例の基本構成を示すブロック図である。
【図3】従来の自動利得制御装置の構成の一例を示すブロック図である。
【図4】従来の自動利得制御装置の構成の一例を示すブロック図である。
【符号の説明】
1、3 利得制御増幅部
2 信号処理部
4、5 検波平滑部
6 比較部
Claims (5)
- 自己に供給された入力信号を、自己に供給された第1の制御信号が指定する増幅率で増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を取得し、取得した信号を、自己に供給された第2の制御信号が指定する増幅率で増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、
前記第2の利得制御増幅手段が出力した出力信号を取得し、取得した前記出力信号を検波して所定の第1の時定数を有する回路により平滑化したものを表す第1の検波信号を出力する第1の検波平滑手段と、
前記第2の利得制御増幅手段が出力した前記出力信号を取得し、取得した前記出力信号を検波して前記第1の時定数より長い第2の時定数を有する回路により平滑化したものを表す第2の検波信号を出力し、前記第2の検波信号を、前記第1の制御信号として前記第1の利得制御増幅手段へと供給する第2の検波平滑手段と、
前記第1及び第2の検波信号を取得し、取得した前記第1及び第2の検波信号のうち、レベルが大きい方を、前記第2の制御信号として前記第2の利得制御増幅手段へと供給する比較手段と、を備える、
ことを特徴とする自動利得調整装置。 - 自己に供給された入力信号を、自己に供給された第1の制御信号が示す増幅率で増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を取得し、取得した信号を、自己に供給された第2の制御信号が示す増幅率で増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、
前記第1の利得制御増幅手段に前記第1の制御信号を供給し、前記第2の利得制御増幅手段に前記第2の制御信号を供給する制御手段と、を備え、
前記制御手段は、
前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき、自己が供給する前記第1及び第2の制御信号が示す各増幅率を、前記第2の制御信号が示す増幅率が、前記第1の制御信号が示す増幅率より速く一定値に収束するようにして共に減少させる手段と、
前記第2の利得制御増幅手段が出力した出力信号のレベルが減少したとき、自己が供給する前記第1及び第2の制御信号が示す各増幅率を実質的に等しい速さで一定値に収束するように増大させる手段と、を備える、
ことを特徴とする自動利得調整装置。 - 自己に供給された入力信号を増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、より構成されており、
前記第1の利得制御増幅手段は、前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき自己の増幅率を減少させ、前記出力信号のレベルが減少したとき自己の増幅率を増大させる手段を備え、
前記第2の利得制御増幅手段は、自己が出力した前記出力信号のレベルが増大したとき、前記第1の利得制御増幅手段の増幅率より速く自己の増幅率を減少させ、前記出力信号のレベルが減少したとき、前記第1の利得制御増幅手段の増幅率と実質的に等しい速さで自己の増幅率を増大させる手段を備える、
ことを特徴とする自動利得調整装置。 - 供給された入力信号を増幅して出力する第1の利得制御増幅ステップと、
前記第1の利得制御増幅ステップで出力された信号に所定の処理を施して得られる中間信号を増幅し、増幅した中間信号を、処理結果を表す出力信号として出力する第2の利得制御増幅ステップと、を含んでおり、
前記第1の利得制御増幅ステップは、前記第2の利得制御増幅ステップで出力された信号のレベルが増大したとき前記入力信号を増幅する増幅率を減少させ、前記第2の利得制御増幅ステップで出力された前記出力信号のレベルが減少したとき前記入力信号を増幅する増幅率を増大させ、
前記第2の利得制御増幅ステップは、前記出力信号のレベルが増大したとき、前記中間信号を増幅する増幅率を、前記入力信号を増幅する増幅率より速く減少させ、前記出力信号のレベルが減少したとき、前記中間信号を増幅する増幅率を、前記入力信号を増幅する増幅率と実質的に等しい速さで増大させる、
ことを特徴とする自動利得調整方法。 - コンピュータを、
自己に供給された入力信号を増幅して出力する第1の利得制御増幅手段と、
前記第1の利得制御増幅手段が出力した信号に所定の処理を施して得られる信号を増幅し、処理結果を表す出力信号として出力する第2の利得制御増幅手段と、して機能させ、
前記第1の利得制御増幅手段を、前記第2の利得制御増幅手段が出力した出力信号のレベルが増大したとき自己の増幅率を減少させ、前記出力信号のレベルが減少したとき自己の増幅率を増大させる手段として機能させ、
前記第2の利得制御増幅手段を、自己が出力した前記出力信号のレベルが増大したとき、前記第1の利得制御増幅手段の増幅率より速く自己の増幅率を減少させ、前記出力信号のレベルが減少したとき、前記第1の利得制御増幅手段の増幅率と実質的に等しい速さで自己の増幅率を増大させる手段として機能させる、
ためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36829299A JP3902899B2 (ja) | 1999-12-24 | 1999-12-24 | 自動利得調整装置、自動利得調整方法及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36829299A JP3902899B2 (ja) | 1999-12-24 | 1999-12-24 | 自動利得調整装置、自動利得調整方法及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001185969A JP2001185969A (ja) | 2001-07-06 |
JP3902899B2 true JP3902899B2 (ja) | 2007-04-11 |
Family
ID=18491456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36829299A Expired - Lifetime JP3902899B2 (ja) | 1999-12-24 | 1999-12-24 | 自動利得調整装置、自動利得調整方法及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3902899B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224996B2 (ja) * | 2002-07-25 | 2009-02-18 | パナソニック株式会社 | 撮像装置 |
JP5554624B2 (ja) * | 2010-04-27 | 2014-07-23 | 富士通テン株式会社 | 音響装置および信号制御方法 |
JP5702666B2 (ja) * | 2011-05-16 | 2015-04-15 | 富士通テン株式会社 | 音響装置および音量補正方法 |
-
1999
- 1999-12-24 JP JP36829299A patent/JP3902899B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001185969A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5677962A (en) | Hybrid analog and digital amplifier with a delayed step change in the digital gain | |
US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
KR102260032B1 (ko) | 입력 신호 충실도 및 출력 요건들에 기초한 다중 경로 지상 분열 | |
JP2001292189A (ja) | 利得調整装置 | |
US20020141517A1 (en) | Automatic gain control method, automatic gain control processor, and demodulator | |
EP4064570A1 (en) | Multi-path analog front end with adaptive path | |
JP3902899B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
JPH10233628A (ja) | フィードフォワード増幅器 | |
US3496481A (en) | Automatic gain control system with noise variable threshold | |
JP3902901B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
JP4274408B2 (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
JP3289590B2 (ja) | D級電力増幅器 | |
JP2005117282A (ja) | 利得制御回路 | |
JP3259667B2 (ja) | 高速agc回路 | |
JPH06338746A (ja) | オーディオ機器のagc回路 | |
JPH10126182A (ja) | 増幅器におけるクリップ防止装置 | |
JP2922524B2 (ja) | 電力増幅装置 | |
JP4617276B2 (ja) | 送信機 | |
JP2000286654A (ja) | 自動利得制御回路 | |
JP2003152540A (ja) | 信号レベル制御装置 | |
JP2006217098A (ja) | 自動レベル制御装置及びその方法 | |
JPH09266422A (ja) | 自動利得制御回路 | |
JP4619825B2 (ja) | フィードフォワード歪補償増幅器 | |
JP2005210357A (ja) | ソフトウェア無線機 | |
JP2000151312A (ja) | 自動利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3902899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |