JP3902169B2 - 配線回路基板の製造方法および製造装置 - Google Patents

配線回路基板の製造方法および製造装置 Download PDF

Info

Publication number
JP3902169B2
JP3902169B2 JP2003315634A JP2003315634A JP3902169B2 JP 3902169 B2 JP3902169 B2 JP 3902169B2 JP 2003315634 A JP2003315634 A JP 2003315634A JP 2003315634 A JP2003315634 A JP 2003315634A JP 3902169 B2 JP3902169 B2 JP 3902169B2
Authority
JP
Japan
Prior art keywords
solder resist
layer
protective film
photosensitive solder
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003315634A
Other languages
English (en)
Other versions
JP2005085944A (ja
Inventor
俊樹 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003315634A priority Critical patent/JP3902169B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to KR1020040071346A priority patent/KR100933394B1/ko
Priority to TW093126940A priority patent/TWI361642B/zh
Priority to EP04021213A priority patent/EP1513381B1/en
Priority to US10/934,703 priority patent/US7354697B2/en
Priority to CNB2004100768722A priority patent/CN100499965C/zh
Publication of JP2005085944A publication Critical patent/JP2005085944A/ja
Application granted granted Critical
Publication of JP3902169B2 publication Critical patent/JP3902169B2/ja
Priority to US11/748,784 priority patent/US7572351B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/162—Protective or antiabrasion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y10T156/1095—Opposed laminae are running length webs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1097—Lamina is running length web
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1097—Lamina is running length web
    • Y10T156/1098—Feeding of discrete laminae from separate sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

ソルダレジストを備える配線回路基板の製造方法および製造装置に関する。
フレキシブル配線回路基板等の配線回路基板の製造工程では、配線パターン（導体層）を保護し、各接続端子間に生じるはんだブリッジを防止するために、ソルダレジスト層（カバー絶縁層）が形成される。
従来、ソルダレジスト層の形成は、スクリーン印刷法により行われてきた。近年、配線パターンの高密度化等にともない、スクリーン印刷法に替わってより細かい配線ピッチ（配線パターン間隔）に対応できる写真法が一般に用いられている。
図４は、従来の配線回路基板の製造手順の一例を示す模式的断面図である。
初めに、図４（ａ）に示すように、絶縁層９０ａ上に所定のパターンを有する導体層９０ｂが形成される。その後、導体層９０ｂを含む絶縁層９０ａ上に感光性ソルダレジストの溶液が塗布される。そして、図４（ｂ）に示すように、絶縁層９０ａ上の感光性ソルダレジストの溶液が熱風循環炉により乾燥され、感光性ソルダレジスト層ＳＲが形成される。
続いて、図４（ｃ）に示すように、感光性ソルダレジスト層ＳＲに所定のパターンを有するマスクＭＫを介して紫外線（ＵＶ）が照射される。これにより、感光性ソルダレジスト層ＳＲの部分的な露光が行われる。
その後、図４（ｄ）に示すように、感光性ソルダレジスト層ＳＲが現像され、所定のパターンを有する感光性ソルダレジスト層ＳＲが形成される。感光性ソルダレジスト層ＳＲが硬化処理されることにより、配線回路基板９００が完成する。
なお、図４（ｄ）においては、例えば、中央の１つの導体層９０ｂが配線部に相当し、他の２つの導体層９０ｂが接続端子に相当する。
上記の感光性ソルダレジストは、感光性を付加する目的で、一般に重合開始剤および増感剤等の低分子成分を含む。しかしながら、このような重合開始剤および増感剤等の低分子成分により、感光性ソルダレジスト層ＳＲの感光されていない表面は、熱風循環炉による乾燥後であっても、常温において粘着性を有している。
したがって、従来の配線回路基板９００の製造時においては、熱風循環炉で感光性ソルダレジスト層ＳＲを乾燥した後の中間品を枚様式で重ね合わせたり、ロール状に巻き取ったりすることができない。上記の中間品を重ね合わせたり、ロール状に巻き取ったりすると、粘着性を有する感光性ソルダレジスト層ＳＲがその上に重なる絶縁層９０ａと密着してしまうからである。
ところで、柔軟性を有するフレキシブル配線回路基板の製造工程においては、一般にロールトゥロール工程が多く導入されている。
ロールトゥロール工程では、ロールに巻かれた長尺状シート（長尺状基板）がローラから繰り出され、所定の処理が施工された後、ローラに巻き取られる。それにより、フレキシブル配線回路基板の生産効率が向上し、生産コストの低減化を実現することができる。
しかしながら、上述のように感光性ソルダレジスト層ＳＲの表面が常温において粘着性を有しているため、中間品がロール状に巻き取られると、感光性ソルダレジスト層ＳＲと絶縁層９０ａとが重なりあうことにより密着してしまう。そのため、上記の感光性ソルダレジスト層ＳＲを用いる場合、ロールトゥロール工程の実施ができない。
これに対し、感光性ソルダレジスト層ＳＲの粘着性をなくすために感光性ソルダレジスト層ＳＲ上にシリコン樹脂等の離型剤を塗膜する方法が提案されている（例えば、特許文献１参照）。
この場合、感光性ソルダレジスト層ＳＲと絶縁層１０ａとが重なりあった場合であっても、離型剤により双方が容易に分離される。
特開平５−２４３７１５号公報
しかしながら、感光性ソルダレジスト層ＳＲ上にシリコン樹脂等の離型剤を塗膜する方法では、離型剤を感光性ソルダレジスト層ＳＲ上に塗布する際に塗布ムラを生じる場合がある。この場合、図４（ｃ）に示される露光処理時に、感光性ソルダレジスト層ＳＲが離型剤を介して露光されるため、感光性ソルダレジスト層ＳＲの露光ムラが発生する。その結果、感光性ソルダレジスト層ＳＲの現像処理時に現像液への溶解速度差等が生じ、感光性ソルダレジスト層ＳＲの厚さにばらつきが発生することがある。
その他、離型剤の塗布ムラによる離型剤自体の乾燥不足により、中間品の重ね合せ時に貼り付きが生じる場合がある。
また、塗布処理および乾燥処理を２回繰り返す必要があるため、皮膜塗布機および乾燥機等を備えた塗工機を用いた連続処理を想定した場合、装置が大型化するとともに高価なものとなる。そのため、製造コストが上がり好ましくない。
本発明の目的は、高い信頼性を有する配線回路基板を低コストで製造することができる配線回路基板の製造方法および製造装置を提供することである。
第１の発明に係る配線回路基板の製造方法は、絶縁層上に所定パターンの導体層を有する長尺状基材を搬送しつつ絶縁層および導体層上に感光性ソルダレジスト層を形成する工程と、長尺状の透明保護フィルムが巻回された保護フィルムロールから透明保護フィルムを引き出しつつ、感光性ソルダレジスト層が形成された長尺状基材と保護フィルムロールから引き出された透明保護フィルムとを一対のローラ間を通過させることにより感光性ソルダレジスト層上に透明保護フィルムを形成する工程と、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備えるものである。
この配線回路基板の製造方法においては、絶縁層上に所定パターンの導体層を有する長尺状基材が搬送されつつ、絶縁層および導体層上に感光性ソルダレジスト層が形成される。そして、保護フィルムロールから引き出された透明保護フィルムと感光性ソルダレジスト層の形成された長尺状基板とが、一対のローラ間を通過することにより感光性ソルダレジスト層上に透明保護フィルムが形成される。
この場合、感光性ソルダレジスト層が透明保護フィルムにより覆われるので、感光性ソルダレジスト層の硬化処理前における中間体を重ね合わせた場合でも、下の中間体の感光性ソルダレジスト層が上の中間体の絶縁層に張り付くことが防止される。この場合の中間体とは、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む積層体をいう。
絶縁層の厚みは、５〜３０μｍであることが好ましい。また、感光性ソルダレジスト層の厚みは、３〜２０μｍであることが好ましい。
透明保護フィルムを通して感光性ソルダレジスト層を露光する工程と、透明保護フィルムを感光性ソルダレジスト層から剥離する工程と、感光性ソルダレジスト層を現像する工程とをさらに備えてもよい。
この場合、透明保護フィルムを通して感光性ソルダレジスト層が露光され、透明保護フィルムが感光性ソルダレジスト層から剥離され、感光性ソルダレジスト層が現像される。これにより、所定のパターンを有する感光性ソルダレジスト層を形成することができる。
また、透明保護フィルムが感光性ソルダレジスト層上で均一に形成されるので、感光性ソルダレジスト層の露光時に透明保護フィルムによる露光ムラが起きない。したがって、導体層のパターンが微細化した場合であっても、精度よく感光性ソルダレジスト層の露光を行うことができる。その結果、高い信頼性を有する配線回路基板を製造することが可能となる。
長尺状の積層体をロール状に巻き取る工程は、透明保護フィルムを形成する工程の後または感光性ソルダレジスト層を露光する工程の後に行われてもよい。
この場合、長尺状シートからなる絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む長尺状の積層体が、透明保護フィルムを形成する工程の後または感光性ソルダレジスト層を露光する工程の後、ロール状に巻き取られる。
これにより、配線回路基板の生産効率が向上するとともに、配線回路基板の低コスト化が実現される。
第２の発明に係る配線回路基板の製造方法は、絶縁層上に所定パターンを有する導体層を形成する工程と、絶縁層および導体層上に感光性ソルダレジスト層を形成する工程と、感光性ソルダレジスト層上に透明保護フィルムを形成する工程と、透明保護フィルムを通して感光性ソルダレジスト層を露光する工程と、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備え、絶縁層の厚みは、５〜３０μｍであるものである。
この配線回路基板の製造方法においては、感光性ソルダレジスト層上に透明保護フィルムが形成される。この場合、感光性ソルダレジスト層が透明保護フィルムにより覆われるので、感光性ソルダレジスト層の硬化処理前における中間体を重ね合わせた場合でも、下の中間体の感光性ソルダレジスト層が上の中間体の絶縁層に張り付くことが防止される。この場合の中間体とは、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む積層体をいう。
また、透明保護フィルムが感光性ソルダレジスト層上で均一に形成されるので、感光性ソルダレジスト層の露光時に透明保護フィルムによる露光ムラが起きない。したがって、導体層のパターンが微細化した場合であっても、精度よく感光性ソルダレジスト層の露光を行うことができる。その結果、高い信頼性を有する配線回路基板を製造することが可能となる。
第３の発明に係る配線回路基板の製造方法は、絶縁層上に所定パターンを有する導体層を形成する工程と、絶縁層および導体層上に感光性ソルダレジスト層を形成する工程と、感光性ソルダレジスト層上に透明保護フィルムを形成する工程と、透明保護フィルムを通して感光性ソルダレジスト層を露光する工程と、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備え、感光性ソルダレジスト層の厚みは、３〜２０μｍであるものである。
この配線回路基板の製造方法においては、感光性ソルダレジスト層上に透明保護フィルムが形成される。この場合、感光性ソルダレジスト層が透明保護フィルムにより覆われるので、感光性ソルダレジスト層の硬化処理前における中間体を重ね合わせた場合でも、下の中間体の感光性ソルダレジスト層が上の中間体の絶縁層に張り付くことが防止される。この場合の中間体とは、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む積層体をいう。
また、透明保護フィルムが感光性ソルダレジスト層上で均一に形成されるので、感光性ソルダレジスト層の露光時に透明保護フィルムによる露光ムラが起きない。したがって、導体層のパターンが微細化した場合であっても、精度よく感光性ソルダレジスト層の露光を行うことができる。その結果、高い信頼性を有する配線回路基板を製造することが可能となる。
第４の発明に係る配線回路基板の製造装置は、絶縁層上に所定パターンの導体層を有する長尺状基材を搬送しつつ絶縁層および導体層上に感光性ソルダレジスト層を形成するソルダレジスト層形成部と、保護フィルムロールから引き出された長尺状の透明保護フィルムと感光性ソルダレジスト層が形成された長尺状基材とを挟持することにより、感光性ソルダレジスト層上に透明保護フィルムを形成する一対のローラと、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムからなる長尺状の積層体をロール状に巻き取る巻き取り手段とを備えたものである。
この配線回路基板の製造装置においては、絶縁層上に所定パターンの導体層を有する長尺状基材が搬送されつつ、絶縁層および導体層上に感光性ソルダレジスト層が形成される。そして、保護フィルムロールから引き出された透明保護フィルムと感光性ソルダレジスト層の形成された長尺状基板とが、一対のローラにより挟持され、感光性ソルダレジスト層上に透明保護フィルムが形成される。
この場合、感光性ソルダレジスト層が透明保護フィルムにより覆われるので、感光性ソルダレジスト層の硬化処理前における中間体を重ね合わせた場合でも、下の中間体の感光性ソルダレジスト層が上の中間体の絶縁層に張り付くことが防止される。この場合の中間体とは、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む積層体をいう。
本発明に係る配線回路基板の製造方法においては、絶縁層上に所定パターンの導体層を有する長尺状基材が搬送されつつ、絶縁層および導体層上に感光性ソルダレジスト層が形成される。そして、保護フィルムロールから引き出された透明保護フィルムと感光性ソルダレジスト層の形成された長尺状基板とが、一対のローラ間を通過することにより感光性ソルダレジスト層上に透明保護フィルムが形成される。
この場合、感光性ソルダレジスト層が透明保護フィルムにより覆われるので、感光性ソルダレジスト層の硬化処理前における中間体を重ね合わせた場合でも、下の中間体の感光性ソルダレジスト層が上の中間体の絶縁層に張り付くことが防止される。この場合の中間体とは、絶縁層、導体層、感光性ソルダレジスト層および透明保護フィルムを含む積層体をいう。
以下、本発明の一実施の形態に係るフレキシブル配線回路基板の製造方法について図１〜図３に基づき説明する。
図１および図２は、本発明の一実施の形態に係るフレキシブル配線回路基板の製造手順の一例を示す模式的断面図である。
初めに、図１（ａ）に示すように、絶縁層１０ａ上に所定のパターンを有する導体層１０ｂを形成する（導体層形成処理）。それにより、導体層１０ｂからなる配線パターンが形成される。導体層１０ｂの形成方法は、サブトラクティブ法、セミアディティブ法またはアディティブ法のうちいずれであってもよい。
サブトラクティブ法は、予め設けられた導体層のうち不要な導体部分をエッチングすることにより所定のパターンを有する導体層１０ｂを形成する方法である。アディティブ法は、所定のパターンを有する導体層１０ｂをめっき法等により析出させて形成する方法である。また、セミアディティブ法は、サブトラクティブ法およびアディティブ法を併せて用いる方法である。
絶縁層１０ａは、可撓性および電気的な絶縁性を有するものであれば特に限定されないが、耐薬品性および耐熱性を有するポリイミド等が好ましい。また、絶縁層１０ａの厚さは５〜１００μｍの範囲内であることが好ましく、１０〜３０μｍの範囲内であることがより好ましい。
絶縁層１０ａは長尺状シート（長尺状基板）であることが好ましい。絶縁層１０ａが長尺状シートである場合、ロールトゥロール工程が好適に行われる。ロールトゥロール工程では、ロールに巻かれた長尺状シートがローラから繰り出され、所定の処理が施された後、ローラに巻き取られる。ロールトゥロールの詳細については後述する。
導体層１０ｂは、電気伝導性を有するものであれば特に限定されないが、銅が好ましい。また、導体層１０ｂの厚さは３〜５０μｍの範囲内であることが好ましく、５〜２０μｍの範囲内であることがより好ましい。
次に、導体層１０ｂを含む絶縁層１０ａ上に感光性ソルダレジストの溶液を塗布する（ソルダレジスト塗布処理）。そして、塗布した感光性ソルダレジストの溶液を熱風循環炉等により乾燥する。これにより、図１（ｂ）に示すように、絶縁層１０ａ上に感光性ソルダレジスト層ＳＲが形成される。感光性ソルダレジスト層ＳＲの表面は、上記の乾燥後であっても、粘着性を有している。
感光性ソルダレジストの材料は特に限定されない。代表的なものとして、アクリル、ウレタン、エポキシまたはポリイミド系等の材料があるが、いずれであってもよい。なお、感光性ソルダレジストは、溶媒に溶かすことにより溶液とする。
絶縁層１０ａ上に塗布した感光性ソルダレジストの溶液を乾燥させるときの乾燥温度は６０〜１００℃の範囲内であることが好ましい。
感光性ソルダレジスト層ＳＲの厚さは３〜５０μｍの範囲内であることが好ましく、５〜３０μｍの範囲内であることがより好ましく、８〜２０μｍの範囲内であることがさらに好ましい。
その後、図１（ｃ）に示すように、上記の感光性ソルダレジスト層ＳＲ上にシート状の透明保護フィルムＦｉを積層する（透明保護フィルム積層処理）。それにより、絶縁層１０ａ、導体層１０ｂ、感光性ソルダレジスト層ＳＲおよび透明保護フィルムＦｉからなる中間体シートＴＵが作製される。本実施の形態において、感光性ソルダレジスト層ＳＲ上への透明保護フィルムＦｉの積層は、例えば、後述のロールトゥロール工程により行うが、特にこれに限定されない。
透明保護フィルムＦｉは、感光性ソルダレジスト層ＳＲが感光する波長の光を透過できるものであれば特に限定されない。透明保護フィルムＦｉの光透過率は、波長が１００〜８００ｎｍの範囲内の光を８０％以上透過するものであることが好ましい。また、透明保護フィルムＦｉの光透過率は、波長が３５０〜４５０ｎｍの範囲内の光を８０％以上透過するものであることがより好ましい。
さらに、透明保護フィルムＦｉは、特にｉ線（３６５ｎｍ）、ｈ線（４０５ｎｍ）およびｇ線（４３６ｎｍ）の波長の光に対する光透過率が高いものであることがより好ましい。
これにより、感光性ソルダレジスト層ＳＲを感光させるために必要な紫外線（波長約１〜４００ｎｍ）等の光が透明保護フィルムＦｉを透過するので、容易に感光性ソルダレジスト層ＳＲを感光させることができ、露光処理が好適に行われる。
透明保護フィルムＦｉの具体的な材料としては、ポリエチレンまたはポリエステル等がある。透明保護フィルムＦｉにポリエステルを用いる場合、ポリエステルが安価であるので、低コスト化が実現する。
また、透明保護フィルムＦｉにポリエチレンを用いる場合、ポリエチレンは可撓性があり、所定のパターンを有する導体層１０ｂによる凹凸形状に対する追従性がよいので、感光性ソルダレジスト層ＳＲ上への積層時に空気を巻き込みにくく、露光処理が好適に行われる。
透明保護フィルムＦｉの厚さは、５〜５０μｍの範囲内であることが好ましく、１０〜３０μｍの範囲内であることがより好ましい。
本実施の形態においては、上記透明保護フィルムＦｉを粘着性を有する感光性ソルダレジスト層ＳＲ上に積層することにより、後述の感光性ソルダレジスト層ＳＲの硬化処理前における中間体シートＴＵの積層時に、絶縁層１０ａと感光性ソルダレジスト層ＳＲとが貼り付くことが防止される。
続いて、図２（ｄ）に示すように、紫外線ＵＶを感光性ソルダレジスト層ＳＲに所定パターンを有するマスクＭＫを介して照射する（ソルダレジスト露光処理）。これにより、紫外線ＵＶが透明保護フィルムＦｉを通して部分的に感光性ソルダレジスト層ＳＲに入射する。
この場合の露光条件として、露光量（単位面積あたりの照射エネルギー）は１００〜８００ｍＪ／ｃｍ2であることが好ましい。露光時間は、温度、感光性ソルダレジスト層ＳＲの特性および照射される紫外線ＵＶの波長等に応じて適宜調整する。これにより、感光性ソルダレジスト層ＳＲがマスクＭＫに応じた所定のパターンで感光される。
その後、感光性ソルダレジスト層ＳＲ上の透明保護フィルムＦｉを剥離する（透明保護フィルム剥離処理）。
そして、露光された感光性ソルダレジスト層ＳＲを現像液に浸漬することにより、感光性ソルダレジスト層ＳＲがマスクＭＫに応じた所定のパターンで現像される（ソルダレジスト現像処理）。
現像液には、炭酸ナトリウム、水酸化ナトリウムまたは水酸化カリウム等の一般的なアルカリ水溶液が用いられる。この場合の現像液の濃度は、例えば、０．３〜５％の範囲内であることが好ましい。また、現像温度は２０〜６０℃の範囲内であることが好ましい。
最後に、現像された感光性ソルダレジスト層ＳＲを加熱する（ソルダレジスト硬化処理）。それにより、感光性ソルダレジスト層ＳＲが硬化反応し、感光性ソルダレジスト層ＳＲ自体の粘着性が消失する。これにより、図２（ｅ）に示すように、本実施の形態に係るフレキシブル配線回路基板１００が完成する。上記の感光性ソルダレジスト層ＳＲの加熱温度は、１２０〜２００℃の範囲内であることが好ましい。
なお、図２（ｅ）においては、例えば、中央の１つの導体層１０ｂが配線部に相当し、他の２つの導体層１０ｂが接続端子に相当する。
ここで、ロールトゥロール工程について説明する。図３は、本実施の形態に係るフレキシブル配線回路基板１００をロールトゥロール工程により製造する装置の一例を示す模式図である。以下、図３の装置をロールトゥロール装置と呼ぶ。
図３のロールトゥロール装置３００においては、上述の導体層形成処理、ソルダレジスト塗布処理および透明保護フィルム積層処理が行われる。必要に応じてソルダレジスト露光処理を行ってもよい。
ロールトゥロール装置３００は、導体層形成機３２１、ソルダレジスト塗工機３２２、巻き出しロール３１０、フィルム供給ロール３３０、一対のラミネートロール３３１および巻き取りロール３４０を備える。なお、ロールトゥロール装置３００において、ソルダレジスト露光処理が行われる場合、露光機３２３もその構成に含まれる（図３破線）。
図３の巻き出しロール３１０には、予め図１の長尺状シートからなる絶縁層１０ａが巻回されている。巻き出しロール３１０は矢印Ｒ１の方向（絶縁層１０ａの巻回される方向と逆の方向）に回転する。これにより、絶縁層１０ａが繰り出され、絶縁層１０ａは導体層形成機３２１、ソルダレジスト塗工機３２２および一対のラミネートロール３３１を通じて巻き取りロール３４０に送られる。巻き取りロール３４０は矢印Ｒ２の方向（矢印Ｒ１と同一の方向）に回転する。これにより、各種層が形成された絶縁層１０ａが巻き取りロール３４０に巻き取られる。
導体層形成機３２１においては、導体層形成処理が行われる。これにより、絶縁層１０ａ上に所定のパターンを有する導体層１０ｂが形成される。所定のパターンを有する導体層１０ｂが形成された絶縁層１０ａはソルダレジスト塗工機３２２に送られる。
ソルダレジスト塗工機３２２においては、ソルダレジスト塗布処理が行われる。ここで、導体層１０ｂを含む絶縁層１０ａ上に感光性ソルダレジストの溶液が塗布され、塗布された感光性ソルダレジストが乾燥処理される。これにより、感光性ソルダレジスト層ＳＲが形成される。感光性ソルダレジスト層ＳＲが形成された絶縁層１０ａは一対のラミネートロール３３１に送られる。
フィルム供給ロール３３０には予め透明保護フィルムＦｉが巻回されており、矢印Ｒ３の方向に回転することにより透明保護フィルムＦｉが一対のラミネートロール３３１のうちの一方に送られる。
一対のラミネートロール３３１においては、透明保護フィルム積層処理が行われる。この場合、ソルダレジスト塗工機３２２により形成された感光性ソルダレジスト層ＳＲ上に、透明保護フィルムＦｉが積層される。それにより、図１（ｃ）に示したように、絶縁層１０ａ、導体層１０ｂ、感光性ソルダレジスト層ＳＲおよび透明保護フィルムＦｉからなる中間体シートＴＵが形成される。この中間体シートＴＵは巻き取りロール３４０に巻き取られる。
なお、ロールトゥロール装置３００において、ソルダレジスト露光処理が行われる場合、中間体シートＴＵは、ラミネートロール３３１から露光機３２３に送られる。露光機３２３に送られた中間体シートＴＵにはソルダレジスト露光処理が行われる。ソルダレジスト露光処理が行われた中間体シートＴＵは、巻き取りロール３４０に送られ、巻き取りロール３４０により巻き取られる。
以上のように、ロールトゥロール装置３００では、長尺状シートからなる絶縁層１０ａが巻き出しロール３１０から巻き取りロール３４０へ送られる際に、連続的に各種処理が行われる。したがって、ロールトゥロール工程によれば、配線回路基板の生産効率が向上するとともに、配線回路基板の低コスト化が可能となる。
なお、本実施の形態では、図３のロールトゥロール装置３００を用いたロールトゥロール工程により導体層形成処理、ソルダレジスト塗布処理および透明保護フィルム積層処理が行われるが、さらに他のロールトゥロール装置を用いることにより、巻き取りロール３４０に巻き取られた中間体シートＴＵに対して、ソルダレジスト露光処理、透明保護フィルム剥離処理、ソルダレジスト現像処理およびソルダレジスト硬化処理をロールトゥロール工程により行ってもよい。これにより、さらに配線回路基板の生産効率が向上するとともに、配線回路基板の低コスト化が可能となる。
本実施の形態では、透明保護フィルムＦｉが粘着性を有する感光性ソルダレジスト層ＳＲ上に積層されるので、ロールトゥロール工程が実現可能となっている。したがって、本実施の形態に係るフレキシブル配線回路基板１００の製造方法によれば、生産効率が高くかつ低コスト化が可能となる。
また、シート状の透明保護フィルムＦｉを用いることにより、透明保護フィルムＦｉを感光性ソルダレジスト層ＳＲ上に均一となるように積層することができる。これにより、ソルダレジスト露光処理時に透明保護フィルムＦｉによる露光ムラが生じず、ソルダレジスト現像処理時に現像ムラが起きない。したがって、配線パターンが微細化した場合であっても、精度よく感光性ソルダレジスト層ＳＲを形成することができる。
本実施の形態においては、絶縁層１０ａが絶縁層に相当し、導体層１０ｂが導体層に相当し、感光性ソルダレジスト層ＳＲが感光性ソルダレジスト層に相当する。
また、透明保護フィルムＦｉが透明保護フィルムに相当し、中間体シートＴＵが長尺状の積層体に相当し、絶縁層１０ａと導体層１０ｂとの積層体が長尺状基材に相当する。
さらに、フィルム供給ロール３３０は保護フィルムロールに相当し、ラミネートロール３３１は一対のローラに相当し、ロールトゥロール装置３００は配線回路基板の製造装置に相当する。
上記実施の形態に係るフレキシブル配線回路基板１００の製造方法に基づいてフレキシブル配線回路基板１００を作製した。製造手順は、以下の通りである。
初めに、厚み１２μｍの銅箔が厚み２５μｍのポリイミドに直接形成された長尺状の二層シート基材（新日鐵化学株式会社製：エスパネックス）を用意した。なお、この二層シート基材はロール状に巻回されている。
本例では、ポリイミドが図１の絶縁層１０ａに相当し、銅箔が図１の導体層１０ｂに相当する。
以下の製造手順は、ロールトゥロール工程による連続的な処理である。
所定のパターンを有する導体層１０ｂを得るために、二層シート基材の銅箔を所定のパターンにエッチングした（サブトラクティブ法）。これにより、所定のパターンを有する導体層１０ｂが形成された。
次に、銅箔（導体層１０ｂ）を含むポリイミド（絶縁層１０ａ）上に感光性ソルダレジストの溶液（日本ポリテック株式会社製：ＮＰＲ−８０）を、厚みが２０μｍとなるように塗布した。この溶液の塗布は塗工機３２２により行い、その後、乾燥炉により連続的に乾燥処理を行った。乾燥処理は８０℃の雰囲気中で行った。これにより、粘着性を有する感光性ソルダレジスト層ＳＲが形成された。なお、乾燥炉は、図３の塗工機３２２の下流側に設けられる。
ラミネートロール３３１を用いて、感光性ソルダレジスト層ＳＲ上に厚み１６μｍのポリエステルフィルム（帝人株式会社製：ＨＴＦ０１，厚み１６μｍ）を積層した。このポリエステルフィルムは図１の透明保護フィルムＦｉに相当する。なお、ポリエステルフィルムの光透過率は、波長４０８ｎｍで約８７％であった。
以上により形成された二層基材、感光性ソルダレジスト層ＳＲおよびポリエステルフィルムからなる中間体シートＴＵを巻き取りロール巻取りロール３４０により巻き取った。
続いて、巻き取られた中間体シートＴＵのポリエステルフィルムおよび感光性ソルダレジスト層ＳＲに対して、所定のパターンを有するマスクを介して波長３６５ｎｍの光を照射した。これにより、一連の連続処理が完了した。
その後、巻き取られた中間体シートＴＵからポリエステルフィルムを剥離し、現像液により感光性ソルダレジスト層ＳＲの現像処理を行った。なお、この現像処理は、２５℃の０．７％の炭酸ナトリウム水溶液を用いて行った。
最後に、感光性ソルダレジスト層ＳＲの硬化処理を行った。この硬化処理は、１５０℃の雰囲気中で６０分間加熱することにより行った。これにより、実施例に係るフレキシブル配線回路基板１００が得られた。
以上のように、本実施例では、粘着性を有する感光性ソルダレジスト層ＳＲ上にポリエステルフィルム（透明保護フィルムＦｉ）が積層されることにより、その中間体シートＴＵをロール状に巻き取った場合に、硬化処理されていない感光性ソルダレジスト層ＳＲがポリイミド（絶縁層１０ａ）に密着することがなかった。その結果、感光性ソルダレジスト層ＳＲの形成後のソルダレジスト露光処理、現像処理および硬化処理を円滑に行うことができた。
本発明は、ソルダレジストを備える配線回路基板を製造する場合に有用である。
本発明の一実施の形態に係るフレキシブル配線回路基板の製造手順の一例を示す模式的断面図である。 本発明の一実施の形態に係るフレキシブル配線回路基板の製造手順の一例を示す模式的断面図である。 本実施の形態に係るフレキシブル配線回路基板をロールトゥロール工程により製造する装置の一例を示す模式図である。 従来の配線回路基板の製造手順の一例を示す模式的断面図である。
符号の説明
１０ａ 絶縁層
１０ｂ 導体層
３００ ロールトゥロール装置
３１０ 巻き出しロール
３２１ 導体層形成機
３２２ ソルダレジスト塗工機
３２３ 露光機
３３０ フィルム供給ロール
３３１ ラミネートロール
３４０ 巻き取りロール
ＳＲ 感光性ソルダレジスト層
Ｆｉ 透明保護フィルム
ＴＵ 中間体シート

Claims (8)

  1. 絶縁層上に所定パターンの導体層を有する長尺状基材を搬送しつつ前記絶縁層および前記導体層上に感光性ソルダレジスト層を形成する工程と、
    長尺状の透明保護フィルムが巻回された保護フィルムロールから前記透明保護フィルムを引き出しつつ、前記感光性ソルダレジスト層が形成された前記長尺状基材と前記保護フィルムロールから引き出された前記透明保護フィルムとを一対のローラ間を通過させることにより前記感光性ソルダレジスト層上に前記透明保護フィルムを形成する工程と、
    前記絶縁層、前記導体層、前記感光性ソルダレジスト層および前記透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備えることを特徴とする配線回路基板の製造方法。
  2. 前記絶縁層の厚みは、５〜３０μｍであることを特徴とする請求項１記載の配線回路基板の製造方法。
  3. 前記感光性ソルダレジスト層の厚みは、３〜２０μｍであることを特徴とする請求項１または２記載の配線回路基板の製造方法。
  4. 前記透明保護フィルムを通して前記感光性ソルダレジスト層を露光する工程と、
    前記透明保護フィルムを前記感光性ソルダレジスト層から剥離する工程と、
    前記感光性ソルダレジスト層を現像する工程とをさらに備えることを特徴とする請求項１〜３のいずれかに記載の配線回路基板の製造方法。
  5. 前記長尺状の積層体をロール状に巻き取る工程は、
    前記透明保護フィルムを形成する工程の後または前記感光性ソルダレジスト層を露光する工程の後に行われることを特徴とする請求項４記載の配線回路基板の製造方法。
  6. 絶縁層上に所定パターンを有する導体層を形成する工程と、
    前記絶縁層および前記導体層上に感光性ソルダレジスト層を形成する工程と、
    前記感光性ソルダレジスト層上に透明保護フィルムを形成する工程と、
    前記透明保護フィルムを通して前記感光性ソルダレジスト層を露光する工程と、
    前記絶縁層、前記導体層、前記感光性ソルダレジスト層および前記透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備え、
    前記絶縁層の厚みは、５〜３０μｍであることを特徴とする配線回路基板の製造方法。
  7. 絶縁層上に所定パターンを有する導体層を形成する工程と、
    前記絶縁層および前記導体層上に感光性ソルダレジスト層を形成する工程と、
    前記感光性ソルダレジスト層上に透明保護フィルムを形成する工程と、
    前記透明保護フィルムを通して前記感光性ソルダレジスト層を露光する工程と、
    前記絶縁層、前記導体層、前記感光性ソルダレジスト層および前記透明保護フィルムからなる長尺状の積層体をロール状に巻き取る工程とを備え、
    前記感光性ソルダレジスト層の厚みは、３〜２０μｍであることを特徴とする配線回路基板の製造方法。
  8. 絶縁層上に所定パターンの導体層を有する長尺状基材を搬送しつつ前記絶縁層および前記導体層上に感光性ソルダレジスト層を形成するソルダレジスト層形成部と、
    保護フィルムロールから引き出された長尺状の透明保護フィルムと前記感光性ソルダレジスト層が形成された前記長尺状基材とを挟持することにより、前記感光性ソルダレジスト層上に前記透明保護フィルムを形成する一対のローラと、
    前記絶縁層、前記導体層、前記感光性ソルダレジスト層および前記透明保護フィルムからなる長尺状の積層体をロール状に巻き取る巻き取り手段とを備えたことを特徴とする配線回路基板の製造装置。
JP2003315634A 2003-09-08 2003-09-08 配線回路基板の製造方法および製造装置 Expired - Fee Related JP3902169B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003315634A JP3902169B2 (ja) 2003-09-08 2003-09-08 配線回路基板の製造方法および製造装置
TW093126940A TWI361642B (en) 2003-09-08 2004-09-07 Process for producing wiring circuit board
EP04021213A EP1513381B1 (en) 2003-09-08 2004-09-07 Process for producing wiring circuit board
US10/934,703 US7354697B2 (en) 2003-09-08 2004-09-07 Process for producing wiring circuit board
KR1020040071346A KR100933394B1 (ko) 2003-09-08 2004-09-07 배선 회로 기판의 제조 방법
CNB2004100768722A CN100499965C (zh) 2003-09-08 2004-09-08 生产布线电路板的方法
US11/748,784 US7572351B2 (en) 2003-09-08 2007-05-15 Process for producing wiring circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003315634A JP3902169B2 (ja) 2003-09-08 2003-09-08 配線回路基板の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JP2005085944A JP2005085944A (ja) 2005-03-31
JP3902169B2 true JP3902169B2 (ja) 2007-04-04

Family

ID=34131937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003315634A Expired - Fee Related JP3902169B2 (ja) 2003-09-08 2003-09-08 配線回路基板の製造方法および製造装置

Country Status (6)

Country Link
US (2) US7354697B2 (ja)
EP (1) EP1513381B1 (ja)
JP (1) JP3902169B2 (ja)
KR (1) KR100933394B1 (ja)
CN (1) CN100499965C (ja)
TW (1) TWI361642B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
JP4403049B2 (ja) * 2004-10-13 2010-01-20 日東電工株式会社 配線回路基板の製造方法
KR100734234B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
KR100862008B1 (ko) * 2007-06-04 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
JP5178089B2 (ja) * 2007-08-20 2013-04-10 電気化学工業株式会社 発光素子パッケージ用基板の製造方法および発光素子パッケージ
JP4960194B2 (ja) * 2007-10-22 2012-06-27 電気化学工業株式会社 発光素子パッケージ用基板の製造方法および発光素子パッケージ
TWI402012B (zh) 2010-09-01 2013-07-11 Ind Tech Res Inst 圖案化可撓式基板的方法
TW201304640A (zh) * 2011-07-08 2013-01-16 Kinsus Interconnect Tech Corp 電路載板導電凸塊的製作方法
CN102905474B (zh) * 2011-07-28 2015-09-30 景硕科技股份有限公司 电路载板导电凸块的制作方法
CN104869764B (zh) * 2015-05-15 2018-02-02 江门崇达电路技术有限公司 一种大尺寸精密线路板的制作方法
CN104965390A (zh) * 2015-05-29 2015-10-07 王氏港建经销有限公司 一种运送多个基板依次通过曝光机的方法和***
KR102110818B1 (ko) * 2016-06-10 2020-05-14 후지필름 가부시키가이샤 패턴이 형성된 기재의 제조 방법, 및 회로 기판의 제조 방법
JP6259045B2 (ja) * 2016-10-31 2018-01-10 京セラ株式会社 配線基板の製造方法
CN112740107A (zh) * 2018-09-28 2021-04-30 富士胶片株式会社 带图案的基材的制造方法、电路基板的制造方法及触摸面板的制造方法
JP6966526B2 (ja) * 2019-12-04 2021-11-17 日東電工株式会社 配線回路基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883352A (en) * 1973-04-05 1975-05-13 Grace W R & Co Process for forming a photocured solder resist
JPS566498A (en) 1979-06-26 1981-01-23 Hitachi Chemical Co Ltd Method of manufacturing flexible printed circuit board
JPS5648198A (en) * 1979-09-26 1981-05-01 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
DE3127674A1 (de) * 1981-07-14 1983-02-24 Rheinmetall GmbH, 4000 Düsseldorf Verfahren und vorrichtung zum belegen einer zielflaeche mit munition
US4618567A (en) * 1985-01-14 1986-10-21 Sullivan Donald F High resolution liquid photopolymer coating patterns over irregular printed wiring board surface conductors
DE3276342D1 (en) 1982-07-19 1987-06-19 Asahi Chemical Ind A process for coating a liquid photopolymerizable composition and a process for producing a printed circuit board thereby
JPS6265046A (ja) 1985-09-18 1987-03-24 Nitto Electric Ind Co Ltd 長尺基材用露光現像装置
JP2710512B2 (ja) 1992-03-03 1998-02-10 富山日本電気株式会社 印刷配線板の製造方法
JPH05283838A (ja) 1992-03-05 1993-10-29 Asahi Optical Co Ltd プリント基板のパターン形成方法
JPH0653642A (ja) 1992-07-30 1994-02-25 Elna Co Ltd プリント配線板
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
JP2912114B2 (ja) * 1993-04-23 1999-06-28 富山日本電気株式会社 印刷配線板の製造方法
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
US6007966A (en) * 1998-09-09 1999-12-28 Industrial Technology Research Institute Negative-type photosensitive composition
JP2000275861A (ja) 1999-01-21 2000-10-06 Hitachi Chem Co Ltd 感光性樹脂組成物層、これを用いた感光性エレメント、レジストパターンの製造法、プリント配線板の製造法及びリードフレームの製造法
JP2003149804A (ja) 2001-11-16 2003-05-21 Kanegafuchi Chem Ind Co Ltd 感光性ドライフィルムレジスト及びそれを用いたフレキシブルプリント配線板
JP3738834B2 (ja) 2001-12-28 2006-01-25 セイコーエプソン株式会社 配線基板の製造方法及び製造装置

Also Published As

Publication number Publication date
TWI361642B (en) 2012-04-01
EP1513381A3 (en) 2007-05-16
KR20050025924A (ko) 2005-03-14
US20070207415A1 (en) 2007-09-06
EP1513381B1 (en) 2013-03-13
US20050053868A1 (en) 2005-03-10
JP2005085944A (ja) 2005-03-31
US7572351B2 (en) 2009-08-11
CN100499965C (zh) 2009-06-10
EP1513381A2 (en) 2005-03-09
US7354697B2 (en) 2008-04-08
CN1596062A (zh) 2005-03-16
TW200514486A (en) 2005-04-16
KR100933394B1 (ko) 2009-12-22

Similar Documents

Publication Publication Date Title
US7572351B2 (en) Process for producing wiring circuit board
JPH0426464B2 (ja)
JP2004186324A (ja) フレキシブル配線回路基板の製造方法
US7396635B2 (en) Producing method of wired circuit board
TW200526103A (en) Printed circuit board, method and apparatus for fabricating the same, wiring circuit pattern, and printed wiring board
JP4577526B2 (ja) フレキシブル配線回路基板の製造方法
JP3031042B2 (ja) 表面実装用プリント配線板
JP2003037352A (ja) 配線回路基板の製造方法
JP6832522B2 (ja) 多層プリント配線板用ロール材の製造方法
JP2001144414A (ja) プリントサーキットボードの製造方法
JP2877110B2 (ja) 印刷配線板の製造方法
JP6966526B2 (ja) 配線回路基板の製造方法
KR20020049218A (ko) 드라이 필름 레지스트를 이용한 인쇄회로기판의 제조방법
JP2005197443A (ja) プリント配線板の製造方法
JPH04312996A (ja) 多層銅張積層板の製造方法
JPH05243715A (ja) 印刷配線板の製造方法
JP3755193B2 (ja) プリント配線板の製造方法とその製造装置
JP2004079844A (ja) ソルダーレジストの形成方法
JPH0738236A (ja) プリント配線板の製造方法
JPH04277695A (ja) プリント配線板
JPH1154671A (ja) 半導体チップ接続用プリント配線板の製造方法
JP2004281694A (ja) リードフレーム、回路基板及びそれらの製造方法
JPH09205268A (ja) プリント配線板の製造方法
JPH01314144A (ja) 感光性フィルムの積層方法
JPH04199691A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160112

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees