JP3898412B2 - 銅メッキ溶液を用いた銅多層配線構造体の形成方法 - Google Patents

銅メッキ溶液を用いた銅多層配線構造体の形成方法 Download PDF

Info

Publication number
JP3898412B2
JP3898412B2 JP2000084514A JP2000084514A JP3898412B2 JP 3898412 B2 JP3898412 B2 JP 3898412B2 JP 2000084514 A JP2000084514 A JP 2000084514A JP 2000084514 A JP2000084514 A JP 2000084514A JP 3898412 B2 JP3898412 B2 JP 3898412B2
Authority
JP
Japan
Prior art keywords
copper
thin film
forming
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000084514A
Other languages
English (en)
Other versions
JP2001274116A (ja
Inventor
間 哲 哉 本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Morita Kagaku Kogyo Co Ltd
Original Assignee
Morita Kagaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morita Kagaku Kogyo Co Ltd filed Critical Morita Kagaku Kogyo Co Ltd
Priority to JP2000084514A priority Critical patent/JP3898412B2/ja
Publication of JP2001274116A publication Critical patent/JP2001274116A/ja
Application granted granted Critical
Publication of JP3898412B2 publication Critical patent/JP3898412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術】
本発明は、銅薄膜形成のための銅メッキ溶液を用いて、半導体集積回路又は多層プリント配線基板に用いる銅多層配線を形成する方法に関する。
【0002】
【従来の技術】
従来、銅メッキ溶液としては、アルカリ性のシアン化銅,ピロリン酸銅や、酸性のホウフッ化銅,硫酸銅を主成分とする水溶液が用いられているが、半導体集積回路用あるいはプリント配線基板用の銅薄膜形成に用いるメッキ溶液としては、硫酸銅五水和物にエチレンジアミン四酢酸を加えて形成した銅錯体に還元剤としてホルムアルデヒドを添加した溶液が広く用いられている(「Cu配線技術の最新の展開」,pp.23〜44,発行:株式会社 リアライズ社,1998年5月30日)。これらの溶液を用いる無電解銅メッキ法,電解銅メッキ法における堆積速度は、それぞれ35〜75nm/分,500〜1000nm/分程度である(「Cu配線技術の最新の展開」,p.34)。添加剤を含有する銅メッキ溶液は、無電解メッキ法により、半導体集積回路の銅多層配線形成に利用されている。例えば、シンソリッド フィルムズ(Thin Solid Films),1995年(第262巻),pp.93-103で述べられている。この方法では、図1に示す工程で銅多層配線を形成している。まず、図1(a)に示すように半導体基板1上に絶縁膜2を公知の方法で形成する。次に、接着及び拡散防止を目的として、チタンなどの高融点金属薄膜4を全面に形成する。続いて無電解メッキのための触媒金属薄膜5を形成する。この触媒金属としては、金あるいはパラジウムが使用される。次に、所望の配線パターンの反転パターンを有するフォトレジスト膜7を形成する。次に、図1(b)に示すように、無電解メッキ法により、フォトレジスト膜7のない部分に所望の厚さの銅メッキ薄膜8を形成する。続いて、図1(c)に示すように、フォトレジスト膜7を除去し、銅メッキ薄膜8の無い部分の触媒金属薄膜5び高融点金属薄膜4を反応性イオンエッチングにより除去することによって、図1(d)に示すように銅配線を形成している。この従来技術を開示している論文には、層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。
【0003】
また、図2には、絶縁膜に銅配線を埋設する方法が、上記と同じシン ソリッド フィルムズ(Thin Solid Films),1995年(第262巻),pp.93-103で述べられている。まず、図2(a)に示すように半導体基板1上に絶縁膜2を公知の方法で形成する。次に、その絶縁膜2上に所望のパターンで溝を形成するためのフォトレジスト膜(図示せず)を形成する。次に、反応性イオンエッチングにより絶縁膜2を配線の厚さと同じ深さまでエッチングし、溝3を形成した後、不要となったフォトレジスト膜を除去する。次に、図2(b)に示すように、接着及び拡散防止を目的として、チタンなどの高融点金属薄膜4を全面に形成し、続いて無電解メッキのための触媒金属薄膜5を形成する。この触媒金属としては、金あるいはパラジウムが使用される。続いて、図2(c)に示すように、銅メッキ薄膜8を全面に形成した後、図2(d)に示すように、絶縁膜2の表面が出るまで、化学機械研磨により、銅メッキ薄膜8,触媒金属薄膜5,及び高融点金属薄膜4を研磨する。以上の工程により、絶縁膜に銅配線を埋設している。この従来技術を開示している論文には、銅配線上部に層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。以上の方法によって、従来の銅多層配線構造体が形成されている。
【0004】
還元剤添加なしの硫酸銅五水和物と硫酸からなる水溶液をメッキ溶液として用いて、電解メッキによって銅薄膜を形成する方法もある(公開特許公報,特開平11-097391)。この方法では、硫酸銅五水和物と硫酸からなる水溶液をメッキ溶液として電解メッキを行う際に、電解電流にパルス電流(デューティー比:0.009〜0.999)を用いている。この方法を用いることにより、幅1mm以下,アスペクト比0.1〜50の微細な配線溝や配線穴(ビアホール)への銅メッキが可能となる。また、還元剤を含有しない銅メッキ溶液を用いて半導体集積回路の銅多層配線を形成する方法としては、例えば、ジャーナル オブ ザ エレクトロケミカル ソサエティー(Journal of The Electrochemical Society),1994年(第141巻),pp.2503-2510にあるように、電解メッキ法で銅配線を形成している。本方法は、図3に示す工程で絶縁膜に銅配線を埋設する方法である。まず、図3(a)に示すように半導体基板1上に絶縁膜2を公知の方法で形成する。次に、その絶縁膜2上に所望のパターンで溝3を公知のフォトリソグラフィー技術により形成する。次に、図3(b)に示すように、接着及び拡散防止を目的として、チタンタングステン合金などの高融点金属薄膜4をスパッタリング法により全面に形成し、続いて電解メッキのための種層として銅薄膜6をスパッタリング法により形成する。続いて、図3(c)に示すように、銅メッキ薄膜8を全面に形成した後、図3(d)に示すように、高融点金属薄膜4が露出するまで、電解研磨により銅メッキ薄膜8および種層銅薄膜6を研磨する。最後に、図3(e)に示すように、絶縁膜2の表面が露出するまで高融点金属薄膜4を除去する。以上の工程により、絶縁膜に銅配線を埋設している。この従来技術を開示している論文には、銅配線上部に層間絶縁膜及びビアホールの形成については詳述されていないが、一般的には、層間絶縁膜は化学気相成長法で全面に形成し、公知のフォトリソグラフィー技術でビアホールを形成し、上述した銅配線形成と同様にビアホールを銅薄膜で埋設している。以上の方法によって、従来の銅多層配線構造体が形成されている。
【0005】
一方、公開特許公報 特開昭62-20876,特開昭61-281047,あるいは、1988年8月(第136巻,8号,ページ2013-2016)に発行されているジャーナル オブ エレクトロケミカルソサエティー(Journal of Electrochemical Society,Vol.135,No.8,pp.2013-2016)にあるように、ケイフッ化水素酸(H2SiF6)水溶液をホウ酸(H3BO3) 水溶液やアルミニウム(Al)などを添加することによって過飽和状態を保持しながら酸化シリコン薄膜を形成する方法がある。この方法は、以下の式(1)から式(3)で示される化学反応式によって説明されている。
【0006】
H3BO3 + 4HF → BF4 - + H3O+ + 2H2O (1)
Al + 6HF → H3AlF6 + (3/2)H2 (2)
H2SiF6 + 2H2O + Q(発熱)⇔ SiO2 + 6HF (3)
式(1)と式(2)は、ケイフッ化水素酸水溶液中に残留しているフッ化水素酸(HF)を消費させ、その結果、ケイフッ化水素酸水溶液を過飽和状態にするための反応式であり、それぞれ、ホウ酸,アルミニウムを添加したときの反応を示している。式(3)は、ケイフッ化水素酸の水溶液中での化学平衡式であるが、ホウ酸やアルミニウムの添加により、フッ化水素 (HF) が消費されることによって、式(3)の化学平衡が右に移行し、その結果、酸化シリコン(SiO2) が析出する。あるいは、水の添加により化学平衡を右に移行させることができ、その結果、同様に酸化シリコン(SiO2) が析出する。このSiO2は数%のフッ素を含有しており、比誘電率は約3.7(周波数:1MHz)であり、SiO2薄膜の比誘電率(約4.0,周波数:1MHz)よりも小さいので、集積回路の多層配線層間絶縁膜としての利用が考えられている。
【0007】
【発明が解決しようとする課題】
半導体集積回路の高集積化による寸法の縮小が進み、多層配線構造の寸法も縮小の一途をたどっている。従来の銅薄膜を用いる多層配線構造においては、銅の拡散防止,酸化防止あるいは、接着層として銅薄膜と層間絶縁膜との間に窒化タンタルなどから成る薄膜(以下、バリア層という)が必要である。さらに、従来の無電解銅メッキ法では、銅イオンを還元せしめて銅原子を析出させるための触媒として、金,白金,パラジウムなどの金属薄膜(以下、触媒層という)を形成する必要がある。また、従来の無電解銅メッキ法では、その堆積速度は35〜75nm/分であり、電解銅メッキ法での堆積速度(500〜1000nm/分)に比べて1桁程度小さいために、集積回路用の多層配線に用いる銅薄膜(厚さ1mm程度)を形成するためには、電解銅メッキ法に比べて10倍程度の処理時間が必要である。一方、電解銅メッキ法では、バリア層の他にメッキのための種層として銅薄膜を形成する必要があり、かつ、電解電流の均一性を保つためにある程度の厚さが必要となる。
【0008】
しかしながら、近年、配線寸法やビアホールの寸法が縮小される結果、バリア層や触媒層,あるいは種層として用いる金属薄膜の厚さを更に薄くし、配線抵抗の増加を防ぐ必要がある。その結果、これらの金属薄膜をビアホール内部に均一に形成できず、最終的に、銅薄膜をビアホール内部に均一に形成することが難しく、更に銅原子の拡散防止の効果が低下してくる。バリア層材料としては、一般的に抵抗率が銅よりも高い高融点金属やそれらの化合物を用いることや、バリア層,触媒層あるいは種層は薄くなるほど酸化されやすくなることから、ビアホール底部での電気的接続性も悪くなってくるという問題が発生する。この金属酸化物層を除去するための前処理も検討する必要がある。
【0009】
さらに、配線寸法やビアホール寸法の縮小化が進むと、従来のように配線金属膜か絶縁膜のどちらかを先に加工する方法には、加工後の強度の点から限界がある。
以上の理由から、従来の銅メッキ溶液を用いる銅薄膜形成法を将来の微細な多層配線構造の形成に用いることが難しくなっている。
【0010】
【課題を解決するための手段】
本発明で使用する銅メッキ溶液は、銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる。銅イオン源としては、酸化銅及び/又は水酸化銅が好ましく用いられる。また、該銅メッキ溶液には、添加物として酸化ジルコニウム,酸化錫,酸化マグネシウム,酸化クロム,酸化ニッケル,酸化カドミウム,酸化マンガン,酸化シリコン,酸化アルミニウムなどの銅以外の金属酸化物及び/又は、水酸化ジルコニウム,水酸化錫,水酸化マグネシウム,水酸化クロム,水酸化ニッケル,水酸化カドミウム,水酸化マンガン,水酸化シリコン,水酸化アルミニウムなどの銅以外の金属水酸化物が含有されていてもよい。
【0011】
本発明に係る銅多層配線構造体の第1の形成方法は、表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜を形成する工程と、第二の高融点金属化合物薄膜を形成する工程と、所望のパターンの第一のフォトレジスト膜を形成し、ドライエッチング技術により所望のパターンの配線に加工する工程と、前記第一のフォトレジスト膜を剥離する工程と、第一の層間絶縁膜を形成する工程と、ビアホール形成のための第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、第二のフォトレジスト膜を剥離する工程とを有し、以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【0012】
また、本発明に係る銅多層配線構造体の第2の形成方法は、表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、所望のパターンの第一のフォトレジスト膜を形成する工程と、銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜をフォトレジスト膜の無い部分に選択的に形成する工程と、前記第一のフォトレジスト膜を剥離する工程と、前記の選択的に形成した第一の銅薄膜をマスクとして前記第一の高融点金属化合物薄膜を選択的にドライエッチングにより除去する工程と、第一の層間絶縁膜を形成する工程と、ビアホール形成のために第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、前記第一のビアホール内部に前記の銅メッキ溶液を用いて銅薄膜を選択的に形成する工程と、第二のフォトレジスト膜を剥離する工程とを有し、以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【0013】
さらにまた、本発明に係る銅多層配線構造体の第3の形成方法は、
半導体集積回路基板上又は、多層プリント配線基板上に、第一の絶縁膜を形成する工程と、
所望のパターンを有する第一のフォトレジスト膜を形成し、反応性イオンエッチングにより第一の配線を形成するための溝を形成した後に第一のフォトレジスト膜を剥離する工程と、
続いて、第一の高融点金属化合物薄膜を形成する工程と、
銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅配線となる銅薄膜を全面に形成する工程と、
続いて、化学機械研磨により銅薄膜及び第一の高融点金属化合物薄膜を研磨して第一の絶縁膜に埋設する第一の銅配線を形成する工程と、
第一の銅配線が形成された第一の絶縁層の表面に第二の絶縁膜を形成し、第二の絶縁膜の表面に後の工程で第二の銅配線を形成するための所望のパターンを有する第二のフォトレジスト膜を形成し、後の工程で第二の銅配線を形成する部分の第二の絶縁膜を該後の工程で形成する第二の銅配線の厚さと同じ深さまで反応性イオンエッチングにより除去し、第二のフォトレジスト膜を剥離する工程と、
続いて、第一の銅配線後の工程で形成する第二の銅配線を電気的に接続する部分となる第一のビアホールを所望の位置に形成するための第三のフォトレジスト膜を形成し、該第三のフォトレジスト膜の無い部分の第二の絶縁膜を第一の銅配線表面に達するまで反応性イオンエッチングにより除去し、第三のフォトレジスト膜を剥離した後、第二の高融点金属化合物薄膜を形成する工程と、
前記の銅メッキ溶液を用いて第一のビアホール内部,第二の銅配線部分に連続的に銅薄膜を形成する工程と、
化学機械研磨により銅薄膜及び第二の高融点金属化合物薄膜を研磨して第二の銅配線を形成する工程とを有し、
以上の工程を繰り返すことにより多層化せしめることを特徴とする。
【0014】
さらに、本発明に係る銅多層配線構造体の第4の形成方法は、
表面に酸化シリコンからなる絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜,薄い第一の銅薄膜を順次形成する工程と、
所望のパターンの第一のフォトレジスト膜を形成する工程と、
第一のフォトレジスト膜の無い部分の第一の銅薄膜と第一の高融点金属薄膜をエッチング除去する工程と、
第一のフォトレジスト膜を剥離する工程と、
銅イオンと、ケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液にホウ酸水溶液、あるいはアルミニウム片を添加し、過飽和のケイフッ化水素酸水溶液を用いて、前記の酸化シリコンからなる絶縁膜上に第一のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記の薄い第一の銅薄膜上に第一の銅メッキ薄膜を選択的に堆積させて成長せしめる、第一のフッ素添加酸化シリコン薄膜および第一の銅メッキ薄膜を選択的かつ同時に成長せしめる工程と、
続いて、酸化シリコンからなる薄い第一の層間絶縁薄膜を形成する工程と、
ビアホール形成のために第二のフォトレジスト膜パターンを形成し、該酸化シリコンからなる第一の層間絶縁薄膜の所望の位置に第一のビアホールを形成する工程と、
前記の銅メッキ溶液を用いて、同様に該酸化シリコンからなる薄い第一の層間絶縁薄膜上に第二のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記第一のビアホール部上に第二の銅メッキ薄膜を選択的に堆積させて成長せしめる、第二のフッ素添加酸化シリコン薄膜および第二の銅メッキ薄膜を選択的かつ同時に成長せしめる工程とを有し、
以上の工程を繰り返すことにより、多層化せしめることを特徴とする。
【0015】
また、本発明において、銅多層配線構造体は、上記方法により得られる。
【0016】
【発明の実施の形態】
本発明で使用する銅メッキ溶液は、銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる。ここで、銅イオン源としては、種々の銅化合物が用いられうるが、溶解性、入手の容易性等の観点から、酸化銅及び/又は水酸化銅が好ましく用いられる。
【0017】
銅メッキ溶液が、銅イオンと、フッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは0.0001〜2モル/リットル、さらに好ましく0.0002〜0.01モル/リットルの範囲にあり、また、フッ化水素酸の濃度(重量%)は、好ましくは0.01〜50%、さらに好ましくは0.1〜10%の範囲にある。
【0018】
銅メッキ溶液が、銅イオンと、ケイフッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは0.00001〜2モル/リットル、さらに好ましく0.00002〜0.01モル/リットルの範囲にあり、また、ケイフッ化水素酸の濃度(重量%)は、好ましくは25〜50%、さらに好ましくは30〜40%の範囲にある。
【0019】
銅メッキ溶液が、銅イオンと、フッ化水素酸およびケイフッ化水素酸とを主成分とする場合、銅イオン濃度は、好ましくは0.00001〜2モル/リットル、さらに好ましく0.00002〜0.01モル/リットルの範囲にあり、また、フッ化水素酸の濃度(重量%)は、好ましくは0.01〜10%、さらに好ましくは0.1〜5%の範囲にあり、さらにケイ素(Si)濃度は、SiO2換算(重量%)で、好ましくは10〜80%、さらに好ましくは50〜70%の範囲にある。
【0020】
このような銅メッキ溶液は、銅イオンを生成する銅化合物を、フッ化水素酸及び/又はケイフッ化水素酸に溶解せしめることで調製できる。
また、本発明の銅メッキ溶液には、必要に応じて、添加物として微量の酸化ジルコニウム,酸化錫,酸化マグネシウム,酸化クロム,酸化ニッケル,酸化カドミウム,酸化マンガン,酸化シリコン,酸化アルミニウムなどの銅以外の金属酸化物及び/又は、水酸化ジルコニウム,水酸化錫,水酸化マグネシウム,水酸化クロム,水酸化ニッケル,水酸化カドミウム,水酸化マンガン,水酸化シリコン,水酸化アルミニウムなどの銅以外の金属水酸化物が含有されていてもよい。
【0021】
これらの中でも特に、酸化マグネシウム,酸化クロム,酸化ニッケル,酸化シリコン,水酸化マグネシウム,水酸化クロム,水酸化ニッ ケル,水酸化シリコンを用いることが好ましい。このような銅メッキ溶液を用いれば従来の銅メッキ法において必要とされていた還元剤や触媒金属 薄膜および種層等を必要としないで、銅薄膜を形成できる。また、堆積速度は250nm/分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも1桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られるという効果があり、十分実用に供することができる。
【0022】
さらに、本発明の銅メッキ溶液に、ケイフッ化水素酸が含まれている場合には、銅メッキ薄膜と酸化シリコン膜を互いに選択的かつ同時に形成できる。すなわち、銅薄膜と酸化シリコン膜がともに存在する基板上で、該銅メッキ溶液を用いてメッキを行うと、銅薄膜上にのみ新たな銅メッキ薄膜が堆積し、また酸化シリコン膜上にのみ新たに酸化シリコンを主成分とする膜が堆積する。このため、従来の微細加工の精度に比較して、十分微細かつ高精度の多層配線構造の形成が容易となる。
【0023】
したがって、本発明の銅メッキ溶液は、上述した第1〜第4の銅多層配線構造体の形成方法に好ましく使用できる。以下、本発明の銅多層配線構造体の形成方法について、図面を参照しながらさらに具体的に説明する。
第1の銅多層配線構造体の形成方法
図10は、本発明に係る第1の銅多層配線構造体の形成方法のための工程断面図である。まず、図10(a)に示すように、シリコン基板1上に熱酸化法により酸化シリコン膜2を形成し、続いてスパッタ法により、第一の窒化タンタル薄膜4を形成する。次に、本発明に基づく銅薄膜8を形成する。その後、純水により洗浄する。次に、水素ガス雰囲気の電気炉内で熱処理を行った後、再びスパッタ法により、第二の窒化タンタル薄膜9を形成する。次に、図10(b)に示すように、フォトリソグラフィー技術により、所望のパターンの第一のフォトレジスト膜10を形成する。フォトレジスト膜10は、窒素ガス雰囲気,加熱オーブン内で熱処理を施される。次に、前記の第二の窒化タンタル薄膜9,第一の銅薄膜8,第一の窒化タンタル薄膜4の不要な部分を順次反応性イオンエッチングにより除去し、続いてフォトレジスト膜10を酸素ガスプラズマ中で灰化除去し、剥離溶液で洗浄すると、図10(c)に示すように、上層と下層に窒化タンタル薄膜を有する第一の配線層が形成される。続いて、図10(d)に示すように、層間絶縁膜として酸化シリコン膜11をプラズマ化学気相成長法により形成した後、フォトリソグラフィー技術により第二のフォトレジスト膜14を形成し、反応性イオンエッチングにより所望の位置にビアホール15を形成する。次に、図10(e)に示すように、第二のフォトレジスト膜14を酸素ガスプラズマ中で灰化除去し、剥離溶液により洗浄する。続いて、第三の窒化タンタル薄膜,本発明による第二の銅薄膜を順次形成し、水素ガス雰囲気の電気炉内で熱処理した後、第四の窒化タンタル薄膜を形成する。第一の銅配線形成と同様に加工すると、図10(f)に示すように、上層と下層にそれぞれ窒化タンタル薄膜17,19を有する第二の銅薄膜18からなる第二の銅配線が形成される。以上の工程で、2層銅配線構造体を形成できる。さらに、以上の工程を繰り返すことによって3層以上の銅多層配線構造体が形成できる。
【0024】
第2の銅多層配線構造体の形成方法
図11は、本発明に係る第2の銅多層配線構造体の形成方法のための工程断面図である。まず、図11(a)に示すように、シリコン基板1上に熱酸化法により酸化シリコン膜2を形成し、続いてスパッタ法により、窒化タンタル薄膜4を形成する。次に、フォトリソグラフィー技術により、第一のフォトレジスト膜7を形成する。フォトレジスト膜7は、窒素ガス雰囲気,オーブン内で熱処理を施される。次に、本発明に基づく銅薄膜8を形成する。その後、純水により洗浄する。次に、図11(c)に示すように、第一のフォトレジスト膜7を剥離溶液により除去し、水素ガス雰囲気の電気炉内で熱処理を行う。続いて、図11(d)に示すように、第一の銅薄膜8の無い部分の窒化タンタル薄膜4を反応性イオンエッチングにより除去すると、下層に窒化タンタル薄膜を有する第一の配線層が形成される。続いて、図11(e)に示すように、層間絶縁膜として酸化シリコン膜11をプラズマ化学気相成長法により形成し、フォトリソグラフィー技術により第二のフォトレジスト膜14を形成し、反応性イオンエッチングによりビアホール15を形成する。次に、図11(f)に示すように、第一の銅薄膜の形成条件と同条件で第二の銅薄膜16をビアホール15の内部に形成する。純水で洗浄した後、第二のフォトレジスト膜14を酸素ガスプラズマ中で灰化除去し、剥離溶液により洗浄した後、水素ガス雰囲気の電気炉内で熱処理を行う。続いて、第二の窒化タンタル薄膜を形成した後、第一の銅薄膜の形成と同様に、本発明による第三の銅薄膜18をフォトレジスト膜をマスクとして選択的に形成する。フォトレジスト膜を剥離した後、水素ガス雰囲気の電気炉内で熱処理を行う。第一の配線層と同様に加工すると、図11(g)に示すように、下層に窒化タンタル薄膜17を有する第三の銅薄膜18からなる第二の銅配線層が形成される。以上の工程で、2層銅配線構造体を形成した。さらに、以上の工程を繰り返すことによって3層以上の銅多層配線構造体が形成できる。
【0025】
第3の銅多層配線構造体の形成方法
図12は、本発明に係る第3の銅多層配線構造体の形成方法のための工程断面図である。まず、図12(a)に示すようにシリコン基板1上に第一の酸化シリコン膜2を公知の方法で形成する。次に、その第一の酸化シリコン膜2上に所望のパターンで溝を形成するための第一のフォトレジスト膜(図示せず)を形成する。次に、反応性イオンエッチングにより第一の酸化シリコン膜2を所定の深さまでエッチングし、溝3を形成した後、第一のフォトレジスト膜を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図12(b)に示すように、接着及び拡散防止を目的として、第一の窒化タンタル薄膜4を全面に形成する。次に、図12 (c) に示すように、本発明に基づく銅薄膜8を形成する。その後、純水により洗浄する。続いて、図12(d)に示すように、第一の酸化シリコン膜2の表面が出るまで、化学機械研磨により、第一の銅薄膜8,第一の窒化タンタル薄膜4を研磨する。以上の工程により、第一の銅配線を埋設する。次に図12(e)に示すように、第二の酸化シリコン膜11をプラズマ化学気相成長法により形成し、フォトリソグラフィー技術により所望の第二の配線パターンを有する第二のフォトレジスト膜12を形成し、反応性イオンエッチングにより第二の酸化シリコン膜11を後の工程で形成する第二の銅の銅配線の厚さと同じ深さまでエッチングして、図12 (e) に示すように、第二の銅配線を形成する溝13を形成する。続いて、第二のフォトレジスト膜を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図12(f)に示すようにビアホール形成のために第三のフォトレジスト膜14を形成し、第三のフォトレジストのない部分を、反応性イオンエッチングにより第二の酸化シリコン膜11をエッチングし、第一の銅薄膜表面に達するビアホール15を形成し、第三のフォトレジスト膜14を酸素プラズマ中で灰化除去し、剥離溶液で洗浄する。次に、図12(g)に示すように、接着及び拡散防止を目的として、第二の窒化タンタル薄膜17を全面に形成する。次に、本発明に基づく第二の銅薄膜18を第一の銅薄膜形成と 同じ条件で形成し、第二の酸化シリコン膜11の表面が出るまで、化学機械研磨により第二の銅薄膜18,第二の窒化タンタル薄膜17を研磨する。以上の工程により、ビアホール埋設と第二の銅配線埋設を行い2層銅配線構造体を形成した。さらに、以上の工程を繰り返すことによって3層以上の銅多層配線構造体が形成できる。
【0026】
第4の銅多層配線構造体の形成方法
図13は、本発明に係る第4の銅多層配線構造体の形成方法のための工程断面図である。まず、第4の銅多層配線構造体の形成方法では、ケイフッ化水素酸水溶液に水酸化銅(II)を溶解せしめて形成した銅メッキ溶液を用いて、フッ素添加酸化シリコン膜と銅メッキ膜を選択的かつ、同時に形成する方法により、2層銅配線構造体を形成する。
【0027】
まず図13(a)に示すように、シリコン基板1上に第一の酸化シリコン膜2を公知の方
法で形成する。続いてスパッタ法により、第一の窒化タンタル薄膜4と第一の銅薄膜を順次形成する。次に、フォトリソグラフィー技術により、第一のフォトレジスト膜7を形成する。次に、図13(b)に示すように、ドライエッチング技術を用いてフォトレジスト膜の無い部分の銅薄膜と窒化タンタル薄膜を順次除去した後、フォトレジスト膜を剥離除去する。次に、ケイフッ化水素酸水溶液に水酸化銅(II)を添加して形成した銅メッキ溶液を用いて、図13(c)に示すように、第一の銅メッキ膜8と第一のフッ素添加酸化シリコン膜20とを、選択的かつ同時に形成する。次に、図13(d)に示すように、酸化シリコン薄膜21をフッ素添加シリコン膜および第一の銅メッキ層8の表面にプラズマ化学気相成長法により形成する。続いて第二のフォトレジスト膜(図示せず)を形成し、ドライエッチングにより第一の銅メッキ膜表面に到達するビアホールを形成する。次に、再び、本実施例の銅メッキ溶液を用いて第二の銅メッキ膜22と第二のフッ素添加酸化シリコン膜23を選択的かつ同時に形成する。続いて、スパッタ法により、再び第二の窒化タンタル薄膜24と第二の銅薄膜25を順次形成し、フォトリソグラフィー技術により第三のフォトレジスト膜(図示せず)を形成し、ドライエッチング技術を用いてフォトレジスト膜の無い部分の銅薄膜と窒化タンタル薄膜を順次除去 した後、フォトレジスト膜を剥離除去する。さらに、再び第三の銅メッキ膜26と第三のフッ素添加酸化シリコン膜27を、選択的かつ同時に形成することにより、図13(g)に示すように、2層銅配線構造体が形成できる。3層以上の多層配線構造体を形成するには、以上の工程を繰り返せばよい。
【0028】
以上で述べた第1〜第4の銅多層配線構造体の形成方法においては銅メッキ溶液に添加物を添加しない場合について述べているが、本発明の銅メッキ溶液に酸化ジルコニウム,酸化錫,酸化マグネシウム,酸化クロム,酸化ニッケル,酸化カドミウム,酸化マンガン,酸化シリコン,酸化アルミニウムなどの銅以外の金属酸化物及び/又は、水酸化ジルコニウム,水酸化錫,水酸化マグネシウム,水酸化クロム,水酸化ニッケル,水酸化カドミウム,水酸化マンガン,水酸化シリコン,水酸化アルミニウムなどの銅以外の金属水酸化物のうちの少なくても一つを添加してもよい。また、本発明の銅メッキ溶液のpH調整のために、水酸化カリウム,水酸化カルシウム,水酸化ナトリウムなどアルカリ金属を含有する水溶液,あるいは、アンモニア,有機アンモニウムなどのアルカリ溶液を添加してもよい。
【0029】
本発明の銅メッキ溶液のフッ化水素酸濃度,溶液温度,フォトレジスト膜の熱処理温度などの条件は適当な範囲で適宜に設定される。
本発明に基づく銅薄膜の形成後,あるいは、多層配線構造形成後に不活性ガスや水素ガス,あるいはこれらの混合ガスの雰囲気中で熱処理することも、必要に応じて行ってもよい。以上で述べた例において、本発明に基づく銅薄膜の熱処理には電気炉を用いているが、これは、ヒータ加熱法,赤外線加熱法,高周波加熱法,レーザー加熱法などにより直接的,あるいは間接的に加熱せしめることができる方法であればよく、温度は、50℃から400℃の範囲、かつ一定温度が望ましい。
【0030】
さらに、銅薄膜上下に形成する金属膜として窒化タンタル薄膜を用いているが、これは、チタン,タンタル,タングステン,白金,パラジウムのうちの少なくても一つから成る薄膜,及び/又は、これらの窒化物のうちの少なくても一つから成る薄膜,及び/又は、これらの金属シリサイド薄膜のうちの少なくても一つから成る薄膜であればよい。
【0031】
第4の銅多層配線構造体の形成方法以外では、種層としての銅薄膜を用いていないが、これを用いても何らさしつかえないものである。
上記の説明では、銅メッキの際に電界を印加していないが、場合によっては電解を印加してもよい。
第1〜第3の銅多層配線構造体の形成方法では、フッ化水素酸水溶液に水酸化銅(II)を溶解して形成した銅メッキ溶液を用いているが、フッ化水素酸水溶液の代わりにケイフッ化水素酸水溶液を用いても同様な効果が得られる。
【0032】
【実施例】
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれら実施例に限定されるものではない。
【0033】
【実施例1】
本実施例では、フッ化水素酸水溶液に水酸化銅を溶解せしめて銅メッキ溶液を作製し、この銅メッキ溶液を用いてシリコン基板上に銅薄膜を形成した。一般に無電解銅メッキを行う際に水素ガスが発生するが、本発明の銅メッキ溶液を用いた場合には、このようなガスの発生はみられなかった。
【0034】
本実施例では、形成した銅薄膜の特性を測定した結果について述べる。まず、濃度49重量%の半導体用高純度フッ化水素酸(HF)水溶液100ccに約1gの水酸化銅(II)[Cu(OH)2]を20℃の温度で溶解し、純水35ccで希釈して溶液を作製し、これを原液とした。この溶液のフッ化水素酸濃度は約37重量%である。この原液を純水で希釈し、フッ化水素酸濃度が0.1重量%,1重量%,5重量%,10重量%の銅メッキ溶液を作製した。
【0035】
図4に、形成した溶液のpH値を測定した結果を示す。フッ化水素酸濃度が0.1〜10重量%の範囲ではフッ化水素酸濃度の増加に伴ってpH値は減少する傾向があり、フッ化水素酸濃度10重量%以上で飽和する。フッ化水素酸濃度37重量%でのpH値は2.12であった。作製した溶液を銅メッキ溶液として用いて液温20℃でシリコン基板上に銅薄膜を形成した。
【0036】
図5に、フッ化水素酸濃度を変化させて形成した銅メッキ溶液を用いたときの銅薄膜の堆積速度の変化を示す。堆積速度は、フッ化水素酸濃度の増加に伴って直線的に増加する傾向がある。堆積速度は250nm/分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも1桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られた。十分実用に供することができるものである。
【0037】
図6には、フッ化水素酸濃度を変化させたときの抵抗率の変化を示す。フッ化水素酸濃度が0.1重量%のとき、約60μΩ・cmであり、1重量%では、約26μΩ・cmに減少し、5重量%以上では再び増加した。1重量%での抵抗率は、真空蒸着法によって基板温度20℃で形成した銅薄膜の抵抗率(約43μΩ・cm)よりも小さな値であった。これらの値は、銅の固有抵抗率(約1.7μΩ・cm)に比べて1桁程度大きいものであるが、熱処理を行うことによって抵抗率の低減が可能である。
【0038】
図7には、結晶構造を調べるためにX線回折を行った結果を、真空蒸着法で形成した銅薄膜のX線回折チャートと比較して示す。真空蒸着法によって形成した銅薄膜では、面方位(111)の回折ピークが強くみられ、この面方位に配向していることがわかる。本発明の銅メッキ溶液を用いて形成した銅薄膜においては、回折角(2θ)43.4度,50.6度,90.1度付近にそれぞれ銅結晶(面心立方格子)の面方位(111),(200),(311)に対応する回折ピークがみられることから、微結晶がランダムに配向していると考えられる。回折ピーク強度は、フッ化水素濃度0.1重量%では比較的小さいが、フッ化水素濃度の増加に伴って大きくなっている。フッ化水素濃度37重量%では、面方位(200)における回折ピーク強度が小さく、面方位(111)における回折ピーク強度が大きくなっている。このことは、面方位(111)に配向性があることを示している。なお、同図の回折角70度付近にみられる強い回折ピークは、基板に用いているシリコン結晶の面方位(400)に対応する回折ピークである。
【0039】
図8は、X線回折の回折ピーク位置から求めた格子定数の変化を示す。フッ化水素濃度0.1重量%では格子定数は大きいが、1重量%以上では安定しており、0.3612nm程度である。この値は、真空蒸着法により形成した銅薄膜の格子定数(0.3610nm)、また、一般的な銅結晶の格子定数(0.3610nm)よりもわずかに大きい値であるが、誤差範囲である。銅メッキ溶液の液温が20℃と低いこともその原因の一つと考えられる。
【0040】
図9は、形成した銅薄膜の深さ方向の銅(Cu)原子,炭素(C)原子,酸素(O)原子の分布をオージェ電子分光法によって調べた結果である。各図の縦軸は原子の相対濃度,横軸は、アルゴンイオンエッチングを行った回数を示しており、表面からの深さに対応する。表面から10サイクルくらいまでに観られる炭素(C)原子,酸素(O)原子は、銅薄膜形成後に大気に曝されたことによる汚染である。これは、真空蒸着法で形成した場合にも観られるものであり、除外して考えてよい。真空蒸着法で形成した銅薄膜では、銅(Cu)原子が100%である。本発明の銅メッキ溶液を用いて形成した銅薄膜では、フッ化水素酸濃度0.1重量%の場合のみ、10%程度の酸素(O)原子の混入がある。これは、銅メッキを行う際に同時に酸化が起こっていることが考えられる。
【0041】
また、本発明の銅メッキ溶液を用いて形成した銅薄膜の接着力をテープテストによって調べた。用いたテープは、ポリエステルフィルム製のスコッチ電気テープ(型番:56,接着力:558 g/cm)である。厚さ約1 mmの銅基板上にフッ化水素濃度0.1重量%,1重量%,5重量%,10重量%,37重量%の銅メッキ溶液を用いて銅薄膜を形成し、銅薄膜を2mm角で100個になるようにカッターで切った後、テープを貼り、銅薄膜表面に垂直方向に引っ張りながらテープを剥がした。本発明の銅薄膜では、フッ化水素濃度0.1〜37重量%の範囲で全く剥がれは観られなかったが、比較として同様に剥がれ試験を行った蒸着銅薄膜の場合には、100%剥がれた。これは、本発明のメッキ溶液に含まれるフッ化水素が、銅基板表面に存在する酸化銅を溶解してから銅が析出するためと考えられる。
【0042】
本発明の銅メッキ溶液を用いて銅薄膜を形成するときの化学反応を推定した。まず、水酸化第銅(II)をフッ化水素酸、又はケイフッ化水素酸を主成分とする水溶液に溶解する際に起こる化学反応は、式 (1)および式 (2)のように推定される。ケイフッ化水素酸水溶液の場合でも、主として残留フッ化水素酸との反応であるので、フッ化水素酸との反応を考えればよい。
【0043】
Cu (OH)2 + 4HF → H2CuF4 + 2 H2O (1)
H2CuF4 → 2H+ + [ CuF4 ] 2- (2)
ここで、基板表面で四フッ化銅錯イオンが還元されて銅が析出するが、このときの化学反応は、式 (3)のように推定される。
Figure 0003898412
この推定した化学反応では、フッ素ガスが発生するが、実際の銅メッキ時には目視ではガスの発生は観察されなかった。これは、フッ素ガスの高い水溶性のために、水に溶け込んでしまうためと考えられる。
【0044】
次に、濃度40重量%(3.8mol/リットル )のケイフッ化水素酸[H2SiF6]水溶液100ccに約1gの水酸化銅(II)を20℃の温度で溶解し、銅メッキ溶液を形成した。このケイフッ化水素酸水溶液を用いて形成した銅メッキ溶液から形成した銅薄膜の特性を同様に調べた結果、フッ化水素酸水溶液を用いて形成した銅薄膜とほぼ同じ結果が得られた。堆積速度が約0.5μm/分であり、抵抗率は約40μΩ・cm,格子定数約0.3612nmであった。オージェ電子分光により調べた結果、銅薄膜中にはフッ素の含有は認められなかった。また、銅基板上での接着性を調べた結果、全く剥がれは認められなかった。
【0045】
さらに、濃度40重量%(約3.8mol/リットル)のケイフッ化水素酸水溶液に水酸化銅(II)を溶解せしめて形成した銅メッキ溶液に、アルミニウム片を添加して過飽和状態とし、フッ素添加酸化シリコン薄膜と銅メッキ薄膜の同時成長を行った。水酸化銅(II)の添加量の増加に伴って、銅薄膜の堆積速度も増加する。この銅メッキ溶液を用いてフッ素添加酸化シリコン薄膜を形成したときの堆積速度は約2nm/分と小さいが、水酸化銅(II)の添加量を最適化すれば、この堆積速度と同じ堆積速度で銅薄膜を形成できる。また、銅メッキ膜はSiO2膜上には成長せず、銅基板上のみに成長すること、また、フッ素添加酸化シリコン膜は、銅基板上には成長せず、SiO2膜上には成長することを確認した。
【0046】
以上、本発明の銅メッキ溶液を用いて形成した銅薄膜の特性を調べた結果、フッ化水素濃度1重量%以上では、真空蒸着法で形成した銅薄膜と同等以上の特性を有していることがわかった。また、フッ化水素酸水溶液の代わりにケイフッ化水素酸水溶液を用いた場合でも、同様な結果が得られた。さらに、ケイフッ化水素酸水溶液から形成した銅メッキ溶液を用いることにより、フッ素添加酸化シリコン薄膜と銅メッキ薄膜を選択的かつ同時に堆積できる可能性が示された。
【0047】
【発明の効果】
本発明の銅メッキ溶液は、従来の銅メッキ溶液のように特別な還元剤を必要としないことから、高純度の銅メッキ薄膜の形成が可能となる。
本発明の銅メッキ溶液を用いて銅薄膜を形成する場合には、従来の銅メッキ溶液を用いる場合に必要な、触媒金属薄膜あるいは種層としての銅薄膜が不要となるという利点があり、ビアホール部分あるいは配線層部分の埋設性が向上するという効果がある。また、堆積速度は250nm/分以上であり、従来の無電解銅メッキ法で得られる堆積速度よりも1桁大きく、電解銅メッキ法で得られる堆積速度に近い値が得られるという効果があり、十分実用に供することができる。さらにまた、本発明の銅メッキ溶液に含まれるフッ化水素酸の濃度の低い銅メッキ溶液を用いれば、薄いバリア層,触媒層あるいは種層のエッチング量を少なく抑えることができ、表面に形成された金属酸化物層のみを除去して銅メッキを行えるため、この金属酸化物層を除去するための特別な前処理が不要であるという利点を有する。また、これらのバリア層,触媒層あるいは種層を用いずに銅薄膜上に本発明の銅メッキ薄膜を直接形成する際にも、銅薄膜表面の酸化物層を除去して銅メッキ薄膜の形成が可能となる。その結果、下層の銅薄膜との接着が強固なものとなり、ビアホール底部での電気的接続性の改善が可能となるという効果を有するようになる。さらに、本発明の第一および第五の実施例で述べたように、ケイフッ化水素酸を主成分とする水溶液に水酸化銅(II)を溶解して形成した銅メッキ溶液を用いることにより、銅メッキ薄膜とフッ素添加酸化シリコン膜を互いに選択的かつ同時に形成できるため、従来の微細加工の精度に比較して、十分微細かつ高精度の多層配線構造の形成が容易となる。
【0048】
以上のことから、本発明を用いることにより、将来の超微細・高性能な銅多層配線構造体が形成できる。
【図面の簡単な説明】
【図1】従来の無電解銅メッキ法を用いる銅多層配線形成のための工程断面図。
【図2】従来の無電解銅メッキ法を用いる銅配線埋設形成のための工程断面図。
【図3】従来の電解銅メッキ法を用いる銅配線埋設形成のための工程断面図。
【図4】本発明の第一の実施例である銅メッキ溶液のpH値のフッ化水素酸濃度依存性。
【図5】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の堆積速度のフッ化水素酸濃度依存性。
【図6】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の抵抗率のフッ化水素酸濃度依存性。
【図7】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜のX線回折チャートのフッ化水素酸濃度依存性。
【図8】本発明の実施例である銅メッキ溶液を用いて形成した銅薄膜の格子定数のフッ化水素酸濃度依存性。
【図9】本発明の実施例である銅メッキ溶液のフッ化水素酸濃度を変化させて形成した銅薄膜の深さ方向の原子濃度分布(オージェ電子分光法による)。
【図10】本発明に係る2層銅配線形成のための第1の工程断面図。
【図11】本発明に係る2層銅配線形成のための第2の工程断面図。
【図12】本発明に係る2層銅配線形成のための第3の工程断面図。
【図13】本発明に係る2層銅配線形成のための第4の工程断面図。
【符号の説明】
1… 半導体基板(シリコン基板),2… 絶縁膜(酸化シリコン膜),
3,13… 溝,
4,9,17,19,24… 高融点金属薄膜(窒化タンタル薄膜),
5… 触媒金属薄膜,6,25… 銅薄膜(種層),
7,10,12,14… フォトレジスト膜,
8,16,18,22,26… 本発明に基づく銅薄膜,
11,21… 酸化シリコン膜(層間絶縁膜),15… ビアホール
20,23,27… フッ素添加酸化シリコン膜

Claims (4)

  1. 表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、
    銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜を形成する工程と、
    第二の高融点金属化合物薄膜を形成する工程と、
    所望のパターンの第一のフォトレジスト膜を形成し、ドライエッチング技術により所望のパターンの配線に加工する工程と、
    前記第一のフォトレジスト膜を剥離する工程と、
    第一の層間絶縁膜を形成する工程と、
    ビアホール形成のための第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、
    第二のフォトレジスト膜を剥離する工程とを有し、
    以上の工程を繰り返すことにより多層化せしめることを特徴とする銅多層配線構造体の形成方法。
  2. 表面に絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜を形成する工程と、
    所望のパターンの第一のフォトレジスト膜を形成する工程と、
    銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅薄膜をフォトレジスト膜の無い部分に選択的に形成する工程と、
    前記第一のフォトレジスト膜を剥離する工程と、
    前記の選択的に形成した第一の銅薄膜をマスクとして前記第一の高融点金属化合物薄膜を選択的にドライエッチングにより除去する工程と、
    第一の層間絶縁膜を形成する工程と、
    ビアホール形成のために第二のフォトレジスト膜パターンを形成し、第一の層間絶縁膜の所望の位置に第一のビアホールを形成する工程と、
    前記第一のビアホール内部に前記の銅メッキ溶液を用いて銅薄膜を選択的に形成する工程と、
    第二のフォトレジスト膜を剥離する工程とを有し、 以上の工程を繰り返すことにより
    多層化せしめることを特徴とする銅多層配線構造体の形成方法。
  3. 半導体集積回路基板上又は、多層プリント配線基板上に、第一の絶縁膜を形成する工程と、
    所望のパターンを有する第一のフォトレジスト膜を形成し、反応性イオンエッチングにより第一の配線を形成するための溝を形成した後に第一のフォトレジスト膜を剥離する工程と、
    続いて、第一の高融点金属化合物薄膜を形成する工程と、
    銅イオンと、フッ化水素酸及び/又はケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液を用いて第一の銅配線となる銅薄膜を全面に形成する工程と、
    続いて、化学機械研磨により銅薄膜及び第一の高融点金属化合物薄膜を研磨して第一の絶縁膜に埋設する第一の銅配線を形成する工程と、
    第一の銅配線が形成された第一の絶縁層の表面に第二の絶縁膜を形成し、第二の絶縁膜の表面に後の工程で第二の銅配線を形成するための所望のパターンを有する第二のフォトレジスト膜を形成し、後の工程で第二の銅配線を形成する部分の第二の絶縁膜を該後の工程で形成する第二の銅配線の厚さと同じ深さまで反応性イオンエッチングにより除去し、第二のフォトレジスト膜を剥離する工程と、
    続いて、第一の銅配線後の工程で形成する第二の銅配線を電気的に接続する部分となる第一のビアホールを所望の位置に形成するための第三のフォトレジスト膜を形成し、該第三のフォトレジスト膜の無い部分の第二の絶縁膜を第一の銅配線表面に達するまで反応性イオンエッチングにより除去し、第三のフォトレジスト膜を剥離した後、第二の高融点金属化合物薄膜を形成する工程と、
    前記の銅メッキ溶液を用いて第一のビアホール内部,第二の銅配線部分に連続的に銅薄膜を形成する工程と、
    化学機械研磨により銅薄膜及び第二の高融点金属化合物薄膜を研磨して第二の銅配線を形成する工程とを有し、
    以上の工程を繰り返すことにより多層化せしめることを特徴とする銅多層配線構造体の形成方法。
  4. 表面に酸化シリコンからなる絶縁膜を有する半導体集積回路基板上又は、多層プリント配線基板上に、第一の高融点金属化合物薄膜,薄い第一の銅薄膜を順次形成する工程と、
    所望のパターンの第一のフォトレジスト膜を形成する工程と、
    第一のフォトレジスト膜の無い部分の第一の銅薄膜と第一の高融点金属薄膜をエッチング除去する工程と、
    第一のフォトレジスト膜を剥離する工程と、
    銅イオンと、ケイフッ化水素酸とを主成分とする水溶液からなる銅メッキ溶液にホウ酸水溶液、あるいはアルミニウム片を添加し、過飽和のケイフッ化水素酸水溶液を用いて、前記の酸化シリコンからなる絶縁膜上に第一のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記の薄い第一の銅薄膜上に第一の銅メッキ薄膜を選択的に堆積させて成長せしめる、第一のフッ素添加酸化シリコン薄膜および第一の銅メッキ薄膜を選択的かつ同時に成長せしめる工程と、
    続いて、酸化シリコンからなる薄い第一の層間絶縁薄膜を形成する工程と、
    ビアホール形成のために第二のフォトレジスト膜パターンを形成し、該酸化シリコンからなる第一の層間絶縁薄膜の所望の位置に第一のビアホールを形成する工程と、
    前記の銅メッキ溶液を用いて、同様に該酸化シリコンからなる薄い第一の層間絶縁薄膜上に第二のフッ素添加酸化シリコン薄膜を選択的に堆積させて成長せしめ、また、前記第一のビアホール部上に第二の銅メッキ薄膜を選択的に堆積させて成長せしめる、第二のフッ素添加酸化シリコン薄膜および第二の銅メッキ薄膜を選択的かつ同時に成長せしめる工程とを有し、
    以上の工程を繰り返すことにより、多層化せしめることを特徴とする銅多層配線構造体の形成方法。
JP2000084514A 2000-03-24 2000-03-24 銅メッキ溶液を用いた銅多層配線構造体の形成方法 Expired - Fee Related JP3898412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000084514A JP3898412B2 (ja) 2000-03-24 2000-03-24 銅メッキ溶液を用いた銅多層配線構造体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000084514A JP3898412B2 (ja) 2000-03-24 2000-03-24 銅メッキ溶液を用いた銅多層配線構造体の形成方法

Publications (2)

Publication Number Publication Date
JP2001274116A JP2001274116A (ja) 2001-10-05
JP3898412B2 true JP3898412B2 (ja) 2007-03-28

Family

ID=18600982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000084514A Expired - Fee Related JP3898412B2 (ja) 2000-03-24 2000-03-24 銅メッキ溶液を用いた銅多層配線構造体の形成方法

Country Status (1)

Country Link
JP (1) JP3898412B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142427A (ja) 2001-11-06 2003-05-16 Ebara Corp めっき液、半導体装置及びその製造方法
JP2006041029A (ja) * 2004-07-23 2006-02-09 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに電子装置
KR100797708B1 (ko) 2006-10-24 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
CN101909770B (zh) * 2008-01-10 2014-05-07 学校法人芝浦工业大学 有用金属的再循环方法
WO2017090161A1 (ja) * 2015-11-26 2017-06-01 近藤 和夫 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP2001274116A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
US6054172A (en) Copper electroless deposition on a titanium-containing surface
JP3979791B2 (ja) 半導体装置およびその製造方法
US6046108A (en) Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US6899816B2 (en) Electroless deposition method
KR100434946B1 (ko) 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
US20030190426A1 (en) Electroless deposition method
JP3116897B2 (ja) 微細配線形成方法
WO2003023848A2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
TW200403768A (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
EP0382298B1 (en) Method of manufacturing a semiconductor device using electroless metallisation
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
TW200537576A (en) Method of fabricate interconnect structures
JP3898412B2 (ja) 銅メッキ溶液を用いた銅多層配線構造体の形成方法
US7759053B2 (en) Methods of fabricating integrated circuitry
JP4637989B2 (ja) 半導体配線膜の形成方法
US6727138B2 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP3959044B2 (ja) アルミニウムおよびアルミニウム合金のめっき前処理方法
Jing et al. Electroless gold deposition on silicon (100) wafer based on a seed layer of silver
WO2001046494A1 (fr) Solution de plaquage non electrique et procede de formation d'un cablage avec cette solution
JP2006294797A (ja) エッチング方法
JP3715975B2 (ja) 多層配線構造の製造方法
JP3032503B2 (ja) 半導体装置の製造方法
JP3944437B2 (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
TW447043B (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060913

A521 Written amendment

Effective date: 20061110

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061206

A61 First payment of annual fees (during grant procedure)

Effective date: 20061221

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees