JP3897671B2 - ステータス方式信号処理回路 - Google Patents

ステータス方式信号処理回路 Download PDF

Info

Publication number
JP3897671B2
JP3897671B2 JP2002286063A JP2002286063A JP3897671B2 JP 3897671 B2 JP3897671 B2 JP 3897671B2 JP 2002286063 A JP2002286063 A JP 2002286063A JP 2002286063 A JP2002286063 A JP 2002286063A JP 3897671 B2 JP3897671 B2 JP 3897671B2
Authority
JP
Japan
Prior art keywords
signal
circuit
signal processing
status
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002286063A
Other languages
English (en)
Other versions
JP2004128586A (ja
Inventor
憲治 堺
良和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002286063A priority Critical patent/JP3897671B2/ja
Priority to US10/388,497 priority patent/US6856166B2/en
Publication of JP2004128586A publication Critical patent/JP2004128586A/ja
Application granted granted Critical
Publication of JP3897671B2 publication Critical patent/JP3897671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、入力信号に対応した信号を出力する信号処理回路で特に、ステータス方式による信号処理回路に関するものである。
【０００２】
【従来の技術】
入力信号に対応した波形の出力信号を得るために、ステータス方式の信号処理回路が使用されている。これは、入力信号の信号立ち上がり、立ち下がりに、ワンショットパルス回路から出力されるオン信号とオフ信号と、一定周期のパルス信号であるステータス信号とのＯＲ信号に基づき所望の出力信号を得ている。
【０００３】
【発明が解決しようとする課題】
このような回路では、入力信号の入力タイミングとステータス信号とが同期していないため、入力信号が入った時のステータス信号の位相によって、出力信号の出力タイミングが変動した。その出力信号を受けて動作する回路では信号の位相変動によるジッタを生じさせる要因となった。
【０００４】
この発明は、入力信号に同期して出力されるマスク信号を用いることにより、入力信号から一定のタイミング後に出力信号を出力するステータス方式信号処理回路を提供するものである。
【０００５】
【課題を解決するための手段】
本発明は、入力信号の信号立ち上がり、立ち下がりに、ワンショットパルス回路から出力されるオン信号とオフ信号と、一定周期のパルス信号であるステータス信号とのＯＲ信号に基づき所望の出力信号を得るステータス方式信号処理回路において、
入力信号の信号立ち上がり、立ち下がりに呼応して所定幅のマスク信号を出力するマスク回路を備え、そのマスク信号で前記ＯＲ信号をマスクすることを特徴とする。
【０００６】
【発明の実施の形態】
実施の形態１．
図１に本発明の１実施形態を示したステータス方式信号処理回路１０を示す。入力回路１１に入力された信号INは、インバータＩ１で反転された信号と共にワンショットパルス回路１２に入力され、このワンショットパルス回路１２からは、それぞれの信号に対応してONEON、ONEOFFが出力される。また、前記入力信号INは、マスク回路１３とＮＡＮＤ回路Ａ１に入力され、ＮＡＮＤ回路Ａ２へはインバータＩ２で反転されてから入力される。
【０００７】
ステータス回路１４よりのステータス信号OSCは、前記ＮＡＮＤ回路Ａ１、Ａ２の他方の入力部に入力される。それらのＮＡＮＤ回路Ａ１、Ａ２の出力は、それぞれインバータI3、I4を介してＮＯＲ回路Ｏ１、Ｏ２の一方の入力部に入力され、それぞれの他方の入力部には前記ONEON、ONEOFF信号が入力される。
【０００８】
前記ＮＯＲ回路Ｏ１、Ｏ２の出力は、それぞれインバータＩ５、Ｉ６を介してＮＡＮＤ回路Ａ３、Ａ４の一方の入力部に入力され、それぞれの他方の入力部にはマスク回路３よりのマスク信号MSKが入力される。そして、前記ＮＡＮＤ回路Ａ３、Ａ４の出力は、それぞれインバータＩ７、Ｉ８を介してフリップフロップ回路１５のＳ端子、Ｒ端子に入力され、Ｏ端子から所望の信号OUTが出力される。
【０００９】
図２にマスク回路１３の回路例を示す。ＥＸＯＲの入力部Ａには入力信号INが直接印加され、他方の入力部Ｂには、２個のインバータ及びコンデンサＣからなる遅延回路Ｑを介して入力される。これより、入力信号INにレベル変化があった時、入力部Ｂでは瞬間的に時間遅れが生じて、ＥＸＯＲの両入力部への入力レベルが異なるため、ＥＸＯＲからパルスが出力される。この回路では回路構成が簡単にために小型に形成できる。
【００１０】
図３は、このステータス方式信号処理回路１０の動作を示したタイムチャートである。OSCON信号およびOSCOFF信号は、入力信号INがハイレベルの間、およびローレベルの間にのみ出力されたステータス信号である。MON信号は、OSCON信号とONEON信号とのＯＲ信号であり、MOFF信号は、OSCOFF信号とONEOFF信号とのＯＲ信号である。
【００１１】
DON信号は、MON信号とマスク信号MSKとのＡＮＤ信号であり、DOFF信号は、MOFF信号とマスク信号MSKとのＡＮＤ信号である。マスク信号MSKは、入力信号INの信号立ち上がり及び、信号立下りの両時点t1、t3からそれぞれＴ1期間だけローレベルとなる信号である。従って、DON信号は、時点t1後のＴ1期間は常にローレベルとなり、また、DOFF信号は、時点t3後のＴ1期間は常にローレベルとなる。
【００１２】
その結果、出力信号OUTは、時点t1からＴ1後の時点t2でローからハイとなり、また、時点t3からＴ1後の時点t4でハイからローとなる。
【００１３】
図３は、入力信号INの信号立ち上がり(t1)および信号立下り(t3)は、ステータス信号OSCがハイレベルの間に生じた場合であったが、次に図４に示すように、t1、t3が共にステータス信号OSCのローレベルの時に生じた場合について説明する。
【００１４】
この場合、時点t1の直後では、OSCON信号はローになっているが、少なくともＴ2(ワンショットパルス回路１２の応答時間)後には、ONEON信号がハイとなるため、MON信号も時点t1からＴ2後にはハイとなる。このMON信号に対してマスクMSKが適用される。ここでＴ1をＴ2より長くしておけば、DON信号は、必ず、時点t2でハイとなり、出力信号OUTも時点t2でハイとなる。
【００１５】
入力信号INがハイからローに変化する時も、時点t1での動作と同じように、時点t3からＴ1後の時点t4でハイからローに変化する。このように、入力信号INが時点t1でローからハイに変化した時、ステータス信号OSCが、ハイであってもローであっても時点t1からＴ1後の時点t2で出力信号OUTがローからハイに変化し、又、入力信号INが時点t3でハイからローに変化した時も常に時点t3からＴ1後の時点t4で出力信号OUTがローからハイに変化する。
【００１６】
実施の形態２．
図５にマスク回路１３の別の回路例を示す。これは、ワンショットパルス回路１２と同じ回路に遅延回路Ｑを付加したものであり、この回路によれば、入力信号がハイに変化した時は、上半分の回路でパルス(図１のONEONに相当)を出力し、ローに変化した時は下半分の回路でパルス(図１のONEOFFに相当)を出力する。このように個別の回路でそれぞれパルスを出力するため、両パルスの幅を同一にすることができる。また、ワンショットパルス回路１２と同じ回路構成とすることにより、相対精度を上げることができる。
【００１７】
実施の形態３．
図２および図５の破線領域で示した遅延回路Ｑは、二つのインバータと一つのコンデンサで形成したが、それに限定されることはなく種々の回路を採用することができる。遅延回路Ｑとして図６では、抵抗ＲおよびコンデンサＣによる簡単な回路を採用しており、全体の回路構成をより簡略化できる。
【００１８】
実施の形態４．
遅延回路Ｑとして図７では、ＮＰＮトランジスタNNPと定電流源Ｘを直列に接続し、そのトランジスタNPNのコレクタ・エミッタ間にコンデンサＣを接続している。この回路では、電源電圧による依存度を小さくできる。
【００１９】
実施の形態５．
遅延回路Ｑとして図８では、図７のＮＰＮトランジスタNPNに替えてＮＭＯＳトランジスタNMOSを使用している。この回路は、図７のものと比較してパターン面積を小さくでき、応答速度も速くなる。
【００２０】
実施の形態６．
遅延回路Ｑとして図９では、ＰＮＰトランジスタPNPと定電流源Ｘを直列に接続し、そのトランジスタのコレクタ・エミッタ間にコンデンサＣを接続している。この回路は、コンデンサＣの一端をグランドに接続できない場合に用いられる。
【００２１】
実施の形態７．
遅延回路Ｑとして図１０では、図９のＰＮＰトランジスタに替えてＰＭＯＳトランジスタPMOSを使用している。この回路は、図９のものと比較してパターン面積を小さくでき、応答速度も速くなる。
【００２２】
実施の形態８．
遅延回路Ｑとして図１１では、図７と同様にＮＰＮトランジスタNPNとコンデンサＣとの組み合わせであるが、定電流源に替えて、定電流源およびカレントミラー回路からなる定電流回路を用いている。この回路によれば、電流の変更が容易なのでパルスデューティの制御も容易となる。
【００２３】
実施の形態９．
遅延回路Ｑとして図１２では、図１１のＮＰＮトランジスタに替えＮＭＯＳトランジスタNMOSを使用している。この回路は、図１１のものと比較してパターン面積を小さくでき、応答速度も速くなる。
【００２４】
【発明の効果】
この発明は、入力信号のエッジでワンショットパルス回路から出力されるパルスと、ステータス信号とのＯＲ信号に基づき所望の出力信号を得るステータス方式の信号処理回路において、入力信号のエッジに呼応して所定幅のマスク信号を出力するマスク回路を備え、そのマスク信号で前記ＯＲ信号をマスクするようにしたので、入力信号の入力タイミングから常に一定の期間後に出力信号が得られる。
【図面の簡単な説明】
【図１】 本発明の実施形態１によるステータス方式信号処理回路の図
【図２】 図１におけるマスク回路の詳細図
【図３】 図１の回路の動作を示したタイムチャート
【図４】 図１の回路の動作を示したタイムチャート
【図５】 １におけるマスク回路の別の実施形態による詳細図
【図６】 マスク回路内の遅延回路の第１の構成図
【図７】 マスク回路内の遅延回路の第２の構成図
【図８】 マスク回路内の遅延回路の第３の構成図
【図９】 マスク回路内の遅延回路の第４の構成図
【図１０】 マスク回路内の遅延回路の第５の構成図
【図１１】 マスク回路内の遅延回路の第６の構成図
【図１２】 マスク回路内の遅延回路の第７の構成図
【符号の説明】
１０ ステータス方式信号処理回路、１１ 入力回路、１２ ワンショットパルス回路、１３ マスク回路、１４ ステータス回路、１５ フリップフロップ回路

Claims (8)

  1. 入力信号の信号立ち上がり、立ち下がりに、ワンショットパルス回路から出力されるオン信号とオフ信号と、一定周期のパルス信号であるステータス信号とのＯＲ信号に基づき所望の出力信号を得るステータス方式信号処理回路において、
    入力信号の信号立ち上がり、立ち下がりに呼応して所定幅のマスク信号を出力するマスク回路を備え、そのマスク信号で前記ＯＲ信号をマスクすることを特徴とするステータス方式信号処理回路。
  2. 上記マスク回路に、遅延回路及びＥＸＯＲを用いた請求項１記載のステータス方式信号処理回路。
  3. 上記マスク回路に、遅延回路及びワンショットパルス回路を用いた請求項１記載のステータス方式信号処理回路。
  4. 上記遅延回路を、抵抗およびコンデンサで構成した請求項２もしくは３記載のステータス方式信号処理回路。
  5. 上記遅延回路を、定電流源と、これに直列に接続したＮＰＮトランジスタもしくはＰＮＰトランジスタと、前記トランジスタのコレクタ・エミッタ間に接続したコンデンサとで構成した請求項２もしくは３記載のステータス方式信号処理回路。
  6. 上記遅延回路を、定電流源と、これに直列に接続したＮＭＯＳトランジスタもしくはＰＭＯＳトランジスタと、前記トランジスタのソース・ドレイン間に接続したコンデンサとで構成した請求項２もしくは３記載のステータス方式信号処理回路。
  7. 上記遅延回路を、ＮＰＮトランジスタと、前記トランジスタのコレクタ・エミッタ間に接続したコンデンサと、定電流源及びカレントミラー回路からなる定電流回路とで構成した請求項２もしくは３記載のステータス方式信号処理回路。
  8. 上記遅延回路を、ＮＭＯＳトランジスタと、前記トランジスタのソース・ドレイン間に接続したコンデンサと、定電流源及びカレントミラー回路からなる定電流回路とで構成した請求項２もしくは３記載のステータス方式信号処理回路。
JP2002286063A 2002-09-30 2002-09-30 ステータス方式信号処理回路 Expired - Lifetime JP3897671B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002286063A JP3897671B2 (ja) 2002-09-30 2002-09-30 ステータス方式信号処理回路
US10/388,497 US6856166B2 (en) 2002-09-30 2003-03-17 Status scheme signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002286063A JP3897671B2 (ja) 2002-09-30 2002-09-30 ステータス方式信号処理回路

Publications (2)

Publication Number Publication Date
JP2004128586A JP2004128586A (ja) 2004-04-22
JP3897671B2 true JP3897671B2 (ja) 2007-03-28

Family

ID=32025357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002286063A Expired - Lifetime JP3897671B2 (ja) 2002-09-30 2002-09-30 ステータス方式信号処理回路

Country Status (2)

Country Link
US (1) US6856166B2 (ja)
JP (1) JP3897671B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000512487A (ja) * 1996-05-14 2000-09-26 スミスクライン・ビーチャム・コーポレイション 新規化合物
CN100483944C (zh) * 2004-03-06 2009-04-29 鸿富锦精密工业（深圳）有限公司 混合锁存触发器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579249A (en) * 1969-08-08 1971-05-18 Reynolds Metals Co Feature counter having between limits amplitude and/or width discrimination
US3578904A (en) * 1968-10-15 1971-05-18 Reynolds Metals Co Feature counter with feature discrimination and/or masking
US3838422A (en) * 1973-09-20 1974-09-24 Us Navy Radar adaptive video processor
US4433300A (en) * 1981-07-27 1984-02-21 Ingle Frank W FM Demodulator including automatic threshold control circuit
US4477803A (en) * 1981-11-02 1984-10-16 Hewlett-Packard Company Stripchart recorder intensity enhancement
US4686693A (en) * 1985-05-17 1987-08-11 Sound Mist, Inc. Remotely controlled sound mask
JPH08213901A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置
DE69830774T2 (de) * 1997-04-25 2006-05-18 Koninklijke Philips Electronics N.V. Gerät und detektoreinheit zur wiedergabe eines optisch lesbaren aufzeichnungsträgers
US5923197A (en) * 1997-07-31 1999-07-13 Credence Systems Corporation Pulse stuffing circuit for programmable delay line
US6400613B1 (en) * 2001-03-05 2002-06-04 Micron Technology, Inc. Positive write masking method and apparatus

Also Published As

Publication number Publication date
US20040061529A1 (en) 2004-04-01
JP2004128586A (ja) 2004-04-22
US6856166B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
JP3553988B2 (ja) 同期ディジタル論理回路
CN107681994B (zh) 一种振荡器电路
US5619170A (en) PLL timing generator with voltage controlled oscillator
JP3141816B2 (ja) 発振回路
JP2008541690A (ja) 複数のパワーレギュレータのスイッチング周波数を同期化させる装置及び方法
JP3784326B2 (ja) Ｄｃ／ｄｃスイッチングコンバータ
JP3897671B2 (ja) ステータス方式信号処理回路
JP2830847B2 (ja) 半導体集積回路
JP3028023B2 (ja) 集積化ディジタル回路
CN111049504A (zh) 一种脉冲产生电路
US8344782B2 (en) Method and apparatus to limit circuit delay dependence on voltage for single phase transition
JPH10107620A (ja) クロック信号発生回路
JP2813202B2 (ja) 入力装置
JPH06132807A (ja) 出力バッファ能力制御回路
KR100223740B1 (ko) 반도체장치의 클럭동기회로
JP4134958B2 (ja) 同時双方向回路
JP2586712B2 (ja) 非同期信号選択回路
JP5801502B1 (ja) ラッチ回路及び絶縁インタフェース回路
JP3937686B2 (ja) リップルカウンタ、及びリップルカウンタにおけるカウンタ補整方法
JPH1115553A (ja) クロックジェネレータ
KR200296046Y1 (ko) 주파수분주장치
JP2598417B2 (ja) ディジタル情報処理装置
JPH0832421A (ja) 遅延論理回路素子
JPH0851350A (ja) 負荷急変防止回路
KR200156832Y1 (ko) 클램프신호 발생회로.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3897671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term