JP3895147B2 - 絶縁ゲート型バイポーラトランジスタ及びその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3895147B2 JP3895147B2 JP2001329541A JP2001329541A JP3895147B2 JP 3895147 B2 JP3895147 B2 JP 3895147B2 JP 2001329541 A JP2001329541 A JP 2001329541A JP 2001329541 A JP2001329541 A JP 2001329541A JP 3895147 B2 JP3895147 B2 JP 3895147B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulated gate
- forming
- layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 239000000758 substrate Substances 0.000 claims description 327
- 239000004065 semiconductor Substances 0.000 claims description 325
- 229910052751 metal Inorganic materials 0.000 claims description 95
- 239000002184 metal Substances 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 66
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 22
- 238000005275 alloying Methods 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000007788 roughening Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 111
- 239000010408 film Substances 0.000 description 87
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 35
- 238000010586 diagram Methods 0.000 description 31
- 238000000227 grinding Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 229910052697 platinum Inorganic materials 0.000 description 19
- 238000004904 shortening Methods 0.000 description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明が属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor、以下「IGBT」という。)及びその製造方法に関する。さらに詳細には、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されたIGBT及びその製造方法に関する。
【0002】
【従来の技術】
IGBTは、パワーMOSFETの高速スイッチング特性とバイポーラトランジスタの低いオン抵抗特性を併せもつパワートランジスタである。図23は、IGBTの部分断面図である。図23に示されるように、IGBTは、上部にMOSFET構造、下部にバイポーラトランジスタ構造を備えている。図24はIGBTの表面構造を示す図である。図24では、3行×3列の合計9個のユニットセルが示されているが、通常は数百個〜数百万個のユニットセルが並列に接続されている。ユニットセルとしては、図24に示されるような島状のものの他に、図25に示されるようなストライプ状のものなどがある。図23は、図24又は図25におけるA−A線における部分断面図である。
【0003】
図23を参照しながらこのIGBTの構造及び動作を説明する。このIGBT810は、P+コレクタ層812上に、N+バッファ層814A及びN-ドリフト層814Bが形成されている(これらを総称して「Nベース層」814という。)。そして、このN-ドリフト層814Bの表面にはDSA(Double Diffusion Self Align)法により、その表面が露出するようにPウェル領域816が形成されている。さらに、このPウェル領域816中にはその表面が露出するようにN+エミッタ領域818が形成されている。そして、Pウェル領域816の表面にはSiO2などの薄いゲート絶縁膜822を介して、ポリシリコンなどからなるゲート電極824が形成されている。このゲート電極824は、Pウェル領域816をまたぎ、N+エミッタ領域818からN-ドリフト層814Bに達するように配置されている。このゲート電極824直下のPウェル領域表面をチャネル形成領域820という。N+エミッタ領域818とPウェル領域816とを表面で短絡するようにエミッタ電極828が形成され、このエミッタ電極828はエミッタ端子Eに接続されている。このエミッタ電極828はゲート電極824とは層間絶縁膜826で絶縁されている。ゲート電極824はゲート端子Gに接続されている。P+コレクタ層812の表面にはコレクタ電極830が形成され、このコレクタ電極830はコレクタ端子Cに接続されている。
【0004】
このIGBT810は、エミッタ電極Eに対してコレクタ端子Cに正電圧を印加した状態で、エミッタ端子Eに対してゲート端子Gに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Gに閾値以上の正電圧が印加されると、MOSFET同様に、Pウェル領域816のチャネル形成領域820の表面に反転チャネルが形成され、N+エミッタ領域818から反転チャネルを通ってN-ベース層814内に電子が流入する。すると、これに対応して、P+コレクタ層812からNベース層814内に正孔(以下、「ホール」ということもある。)の注入が起こり、P+コレクタ層812とN+バッファ層814A(N-ベース層814)のPN接合は順バイアス状態となり、N-ベース層814が伝導度変調を起こす。このため、IGBT810は、本来は高抵抗に設定されているN-ドリフト層814Bが伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【0005】
一方、このIGBT810は、エミッタ端子Eに対してゲート端子Gに印加される電圧を閾値以下とすることによりターンオフする。すなわち、ゲート端子Gに印加される電圧を閾値以下とすると、チャネル形成領域820において反転チャネルは消滅し、N+エミッタ領域818からの電子の流入が止まる。しかし、N-ベース層814内には依然として電子が存在する。N-ベース層814内に蓄積したホールの大部分はPウェル領域816を通り、エミッタ電極826へ流入するが、一部はN-ベース層814内に存在する電子と再結合して消滅する。N-ベース層814内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
【0006】
しかしながら、ホールは少数キャリアであるため、消滅させるのに時間がかかり、ターンオフ時間を短縮するのは容易ではない。すなわち、このIGBTは、ターンオン時には伝導度変調が起こるためオン電圧が低いという優れた特性を示す反面、ターンオフ時にはホールを消滅させるのに時間がかかるため、ターンオフ時間が長くなり高速スイッチング特性が劣るという欠点があるのである。
【0007】
ターンオフ時間を短縮化させる方法として、半導体基体に金などのライフタイムキラーをドープしたり、電子線や中性子を照射するなどして、キャリアのライフタイムを短くする方法が提案されている。しかしながら、これらの方法は、ターンオン時の伝導度変調の度合を大きく低下させたり、導通時の電圧降下が大きくなったり、高温時にライフタイムが長くなったりして好ましくない。
【0008】
そこで、IGBTのもつ上述した欠点を解消するために、上述したIGBTとは異なる構造をもつ「他のIGBT」(以下、「ショットキーコンタクト型IGBT」ということがある。)が提案されている(特開昭61−150280号)。図26はこのショットキーコンタクト型IGBTの部分断面図である。ショットキーコンタクト型IGBTの表面構造は、基本的には上述したIGBTの表面構造と同じである(例えば、図24や図25)。
【0009】
図26を参照しながらショットキーコンタクト型IGBTの構造及び動作を説明する。ショットキーコンタクト型IGBT910は、N-層914の表面にDSA法により、その表面が露出するようにPウェル領域916が形成されている。さらに、このPウェル領域916中にはその表面が露出するようにN+ソース領域(N+エミッタ領域ということもある。)918が形成されている。そして、Pウェル領域916の表面にはSiO2などの薄いゲート絶縁膜922を介して、ポリシリコンなどからなるゲート電極924が形成されている。このゲート電極924は、Pウェル領域916をまたぎ、N+ソース領域918からN-層914に達するように配置されている。このゲート電極924直下のPウェル領域表面をチャネル形成領域920という。N+ソース領域918とPウェル領域916とを表面で短絡するようにソース電極(エミッタ電極ということもある。)928が形成され、このソース電極928はソース端子Sに接続されている。このソース電極928はゲート電極924とは層間絶縁膜926で絶縁されている。ゲート電極924はゲート端子Gに接続されている。N-層914の他方の表面には、「N-層914と接触することによりショットキーコンタクトを形成する金属」の膜からなるドレイン電極(コレクタ電極ということもある。)930が形成され、このドレイン電極930はドレイン端子Dに接続されている。
【0010】
このショットキーコンタクト型IGBT910の動作は、上述したIGBT810の動作と基本的に同じであるが、上述したIGBT810ではPN接合を介してホールが注入されているのに対して、このショットキーコンタクト型IGBT910では、ショットキー接合を介してホールが注入されるところが異なっている。このため、、上述したIGBT810と比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、従来のIGBT810よりもさらにターンオフ時間が短縮され、高速スイッチングが特性が改善されている。
【0011】
【発明が解決しようとする課題】
しかしながら、このショットキーコンタクト型IGBTにおいても、IGBTの応用製品のインバーター特性の向上などのため、さらなる高速スイッチング特性の改善が求められている。そこで、本発明の目的は、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善されたIGBTを提供することにある。
【0012】
【課題を解決するための手段】
(1)本発明の絶縁ゲート型バイポーラトランジスタは、半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面には、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くためのオーミックコンタクトと、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くとともに少数キャリアの注入によってこの半導体基体の厚さ方向に流れる電流に伝導度変調を起こさせてオン抵抗を低下させるためのショットキーコンタクトと、が並列に形成されてなることを特徴とする。
【0013】
本発明のIGBTでは、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが並列に形成されているため、ホールの注入量がさらに抑制されることになる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、本発明のIGBTは、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている優れたIGBTである。
【0014】
(2)上記(1)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型の半導体基体であって、
前記オーミックコンタクトは、前記半導体基体の他方の表面に形成されたN+層と、「このN+層と接触することによりオーミックコンタクトを形成する金属」とを接触することにより形成されてなり、
前記ショットキーコンタクトは、前記半導体基体と、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」とを接触することにより形成されてなることが好ましい。
【0015】
このように構成すれば、半導体基板の他方の表面には、オーミックコンタクトと、ショットキーコンタクトと、が並列に形成されることになる。
【0016】
(3)上記(1)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、N+層が形成されているとともに、このN+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、
この前記半導体基体の他方の表面には、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されることにより、前記凹部が形成されていない領域には前記オーミックコンタクトが形成されており、前記凹部が形成されている領域には前記ショットキーコンタクトが形成されていることが好ましい。
【0017】
このように構成すれば、N+層が形成された半導体基体の他方の面に凹部が形成されたその半導体基体の他方の面に、さらに「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成するだけの簡単な構造で、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTとなる。
【0018】
上記(3)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型のシリコンからなり、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【0019】
このような金属を用いれば、シリコンのN+層と接触することによりオーミックコンタクトを形成しかつN-型のシリコン半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0020】
(4)上記(1)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、N+層と、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜とが形成されているとともに、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」と、前記N+層と、前記半導体基体とが合金化された領域が部分的に形成されることにより、
合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域には前記ショットキーコンタクトが形成されていることが好ましい。
【0021】
このように構成すれば、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前にN+層を形成して、金属膜形成工程の後に半導体基体の裏面を部分的に加熱する工程を加えるだけでオーミックコンタクトとショットキーコンタクトの並列構造が得られる。このため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0022】
上記(4)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型のシリコンからなり、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜が、白金、金、バナジウム、アルミニウム若しくはモリブデンからなる膜又はこれらの膜と他の金属との積層膜であることが好ましい。
【0023】
このような金属の膜を用いれば、シリコンのN+層と接触することによりオーミックコンタクトを形成しかつ半導体材料と合金化するとN-型のシリコン半導体基体とショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0024】
(5)上記(1)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、部分的にN+領域が形成され、
この半導体基体の他方の表面には、「前記N+領域と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されていることにより、
前記N+領域が形成されている領域には前記オーミックコンタクトが形成されており、前記N+領域が形成されていない領域には前記ショットキーコンタクトが形成されていることが好ましい。
【0025】
このように構成すれば、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前に部分的にN+領域を形成する工程を加えるだけでオーミックコンタクトとショットキーコンタクトの並列構造が得られる。このため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0026】
上記(5)に記載の絶縁ゲート型バイポーラトランジスタにおいては、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【0027】
このような金属を用いれば、シリコンのN+層と接触することによりオーミックコンタクトを形成しかつN-型のシリコン半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0028】
(6)本発明の絶縁ゲート型バイポーラトランジスタは、半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜が形成されてなることを特徴とする。
【0029】
このように構成すれば、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけでショットキーコンタクトの近傍に不純物準位を付与することができる。そして、この不純物準位がいわゆるライフタイムキラーとして働くため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0030】
上記(6)に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はN-型のシリコンからなり、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【0031】
このような金属を用いれば、半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTが得られる。
【0032】
(7)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(3)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入法によってN+層を形成するN+層形成工程と、
(e)前記半導体基体の他方の表面に、前記N+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
(f)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【0033】
このため、本発明のIGBTの製造方法は、通常のショットキーコンタクト型IGBTの製造工程における金属膜形成工程の前に、N+層を形成して、半導体基体の裏面に孔を開けて凹部を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0034】
上記(7)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びCMP、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【0035】
上記(7)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、(a)〜(f)の順序で工程を実施するのが好ましいが、必ずしも(a)〜(f)の順序で工程を実施する必要はない。例えば、(b)の絶縁ゲートトランジスタ形成工程のうちの一工程(例:ソース電極形成工程)又は二工程以上を(c)工程以降に実施することもできる。
【0036】
(8)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(3)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、(a)N+型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成するN-層形成工程と、
(c)このN-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(d)前記半導体基板の他方の表面側を表面加工することによって、前記N+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
(e)前記半導体基体の他方の表面に前記N+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
(f)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【0037】
このため、本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、N+型の半導体基板を出発基板として用いることができる。
【0038】
上記(8)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びCMP、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【0039】
上記(8)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、(a)〜(f)の順序で工程を実施するのが好ましいが、必ずしも(a)〜(f)の順序で工程を実施する必要はない。例えば、(c)の絶縁ゲートトランジスタ形成工程のうちの一工程(例:ソース電極形成工程)又は二工程以上を(d)工程以降に実施することもできる。
【0040】
(9)上記(7)又は(8)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、等方性エッチングによって前記凹部形成工程を行うことが好ましい。等方性エッチングによれば精度良く凹部を形成することができる。
【0041】
(10)上記(7)又は(8)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、異方性エッチングによって前記凹部形成工程を行うことも好ましい。異方性エッチングによれば、深い凹部でも精度良く形成することができる。
【0042】
(11)上記(7)又は(8)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー加工によって前記凹部形成工程を行うことも好ましい。レーザー加工によれば、生産性良く凹部を形成することができる。
【0043】
(12)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(4)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入によってN+層を形成するN+層形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
(f)前記金属膜を部分的に加熱することによって、前記金属膜と前記N+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする。
【0044】
このため、本発明のIGBTの製造方法は、通常のショットキーコンタクト型IGBTの製造工程における金属膜形成工程の前に、N+層を形成して、金属膜形成工程の後に、半導体基体の裏面からレーザ照射等によって金属膜と半導体基体を合金化するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0045】
上記(12)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びCMP、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【0046】
上記(12)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、(a)〜(f)の順序で工程を実施するのが好ましいが、必ずしも(a)〜(f)の順序で工程を実施する必要はない。例えば、(b)の絶縁ゲートトランジスタ形成工程のうちの一工程(例:ソース電極形成工程)又は二工程以上を(c)工程以降に実施することもできる。
【0047】
(13)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(4)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N+型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成するN-層形成工程と、
(c)このN-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(d)前記半導体基板の他方の表面側を表面加工することによって、前記N+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
(f)前記金属膜を部分的に加熱することによって、前記金属膜と前記N+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする。
【0048】
このため、本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、N+型の半導体基板を出発基板として用いることができる。
【0049】
上記(13)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びCMP、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【0050】
上記(13)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、(a)〜(f)の順序で工程を実施するのが好ましいが、必ずしも(a)〜(f)の順序で工程を実施する必要はない。例えば、(c)の絶縁ゲートトランジスタ形成工程のうちの一工程(例:ソース電極形成工程)又は二工程以上を(d)工程以降に実施することもできる。
【0051】
(14)上記(12)又は(13)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー照射によって前記合金化工程を行うことが好ましい。レーザー照射によれば、生産性良く、合金化工程を行うことができる。
【0052】
(15)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(5)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入法によって部分的にN+領域を形成するN+領域形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+領域と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【0053】
このため、本発明のIGBTの製造方法は、通常のショットキーコンタクト型IGBTの製造工程における金属膜形成工程の前に、N+領域を部分的に形成する工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0054】
上記(15)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びCMP、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【0055】
上記(15)に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、(a)〜(e)の順序で工程を実施するのが好ましいが、必ずしも(a)〜(e)の順序で工程を実施する必要はない。例えば、(b)の絶縁ゲートトランジスタ形成工程のうちの一工程(例:ソース電極形成工程)又は二工程以上を(c)工程以降に実施することもできる。
【0056】
(16)本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記(6)に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くするとともに他方の表面を粗面化して、他方の表面が粗面化されたN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他の表面をエッチングするエッチング工程と、
(e)前記半導体基体の他方の表面に、「前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【0057】
このため、本発明のIGBTの製造方法は、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、ショットキーコンタクトの近傍に不純物準位を付与することができ、そしてこの不純物準位がライフタイムキラーとして働くため、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0058】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【0059】
(実施形態1)
図1は、本発明の実施形態1に係る絶縁ゲート型バイポーラトランジスタ(IGBT)の部分断面図を示す図である。図1を参照しながら、本発明のIGBTを説明する。実施形態1に係るIGBT110は、N-型シリコンからなるN-層114の表面にDSA法により、その表面が露出するようにPウェル領域116が形成されている。さらに、このPウェル領域116中にはその表面が露出するようにN+ソース領域118が形成されている。そして、Pウェル領域116の表面にはSiO2の薄いゲート絶縁膜122を介して、ポリシリコンからなるゲート電極124が形成されている。このゲート電極124は、Pウェル領域116をまたぎ、N+ソース領域118からN-層114に達するように配置されている。このゲート電極124直下のPウェル領域表面をチャネル形成領域120という。N+ソース領域118とPウェル領域116とを表面で短絡するようにソース電極128が形成され、このソース電極128はソース端子Sに接続されている。このソース電極128はゲート電極124とは層間絶縁膜126で絶縁されている。ゲート電極124はゲート端子Gに接続されている。
【0060】
一方、N-層114の他方の表面には、N+層132が形成されているとともに、このN+層132の厚さより深い孔を開けることによって下地の半導体基体(N-層)114が露出した凹部134が部分的に形成されている。そして、この表面には、「前記N+層132と接触することによりオーミックコンタクトを形成しかつ前記N-層114と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されている。この結果、凹部134が形成されていない領域にはオーミックコンタクトが形成され、凹部134が形成されている領域にはショットキーコンタクトが形成されることになる。これを電気的に見れば、オーミックコンタクトとショットキーコンタクトが並列に接続されていることになる。
【0061】
「前記N+層132と接触することによりオーミックコンタクトを形成しかつ前記N-層114と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極130が形成され、このドレイン電極130はドレイン端子Dに接続されている。
【0062】
図2は、実施形態1に係るIGBT110のターンオフ時における電流波形を示す図である。破線Aが従来のショットキーコンタクト型IGBT910(図20)の電流波形であり、実線Bが実施形態1に係るIGBT110の電流波形である。図2にも示されているように、実施形態1に係るIGBT110は、従来のショットキーコンタクト型IGBT910と比較すると、テール電流が低いレベルに保たれており、ターンオフ時間が短縮されていることがわかる。一方、実施形態1に係るIGBT110のターンオン時におけるオン抵抗は低い値を示した。
【0063】
この理由は、従来の図20に係るショットキーコンタクト型のIGBT910では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態1に係るIGBT110では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが並列に形成されているためであると思料される。すなわち、実施形態1に係るIGBTでは、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態1に係るIGBT110は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【0064】
図3は、実施形態1に係るIGBT110の他方の表面の第1の構造例を示す図である。図3中、破線は、IGBT110の一方の表面(以下、「素子面」という。)におけるユニットセルを示している。図3に示されるように、第1の構造例では、凹部134が、隣接するPウェル領域116間に、離散して設けられている。
【0065】
図4及び図5は、実施形態1に係るIGBT110の製造工程を示す図である。図4及び図5を参照しながら、実施形態1に係るIGBTの製造方法を説明する。
(a)半導体基板準備工程
まず、N-型の半導体基板108を準備する。
(b)絶縁ゲートトランジスタ形成工程
次に、DSA法などを用いて、半導体基板108の素子面に絶縁ゲートトランジスタを形成する。
(c)半導体基体形成工程
次に、半導体基板108の裏面側を研削及び研磨することによって半導体基板108を薄くしてN-型の半導体基体(図1のN-層に対応)114を形成する。
(d)N+層形成工程
次に、半導体基体114の裏面にイオン注入法によって砒素などのN型不純物を高濃度で打ち込み、その後高速熱アニール(RTA)によって不純物を活性化させ、N+層132を形成する。
(e)凹部形成工程
次に、等方性エッチング等により、半導体基体114の裏面に、N+層132の厚みより深い孔を部分的に開けて、部分的に凹部134を形成する。
(f)金属膜形成工程
次に、半導体基体114の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極130を形成する。
【0066】
上記製造工程を経て、図1に示したような実施形態1に係るIGBT110が得られた。このように、この製造方法は、通常のショットキーコンタクト型IGBTの製造における金属膜形成工程の前に、N+層を形成するとともに半導体基体の裏面に孔を開けて凹部を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0067】
なお、図4及び図5においては、N-型の半導体基板を出発基板として実施形態1に係るIGBTを製造する製造工程を示したが、N+型の半導体基体を出発基板として実施形態1に係るIGBTを製造することもできる。この場合、以下のような製造工程とするのが好ましい。
(a)半導体基板準備工程
まず、N+層の半導体基板を準備する。
(b)N-層形成工程
次に、この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成する。
(c)絶縁ゲートトランジスタ形成工程
次に、このN-層の表面に絶縁ゲートトランジスタを形成する。
(d)半導体基体形成工程
次に、前記半導体基板の他方の表面側を研削及び研磨することによって、前記N+の層を薄く残して半導体基体を形成する。
(e)凹部形成工程
次に、前記半導体基体の他方の表面に前記N+層の厚みより深い孔を部分的に開けて、凹部を形成する。
(f)金属膜形成工程
次に、半導体基体114の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極130を形成する。
【0068】
図6は、実施形態1に係るIGBT110の他方の表面の第2の構造例を示す図である。また、図7は第2の構造例に係るIGBTの部分断面図を示す図である。図6中、破線は、第2の構造例に係るIGBTの素子面におけるユニットセルを示している。図6に示されるように、第2の構造例では、凹部134が、第1の構造例とは逆に、凹部同士が互いに連続するように設けられている。
第2の構造例に係るIGBTの特性を評価したところ、第1の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0069】
図8は、実施形態1に係るIGBT110の他方の表面の第3の構造例を示す図である。図8中、破線は、第3の構造例に係るIGBTの素子面におけるユニットセルを示している。図8に示されるように、第3の構造例では、凹部134が、第1の構造例とは逆に、Pウェル領域の真裏に相当する部分に、互いに離散して設けられている。
第3の構造例に係るIGBTの特性を評価したところ、第1の構造例や第2の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0070】
図9は、実施形態1に係るIGBT110の他方の表面の第4の構造例を示す図である。図9中、破線は、第4の構造例に係るIGBTの素子面におけるユニットセルを示している。図9に示されるように、第4の構造例では、凹部134が、隣接するPウェル領域116間に、ストライプ状に離散して設けられている。
第4の構造例に係るIGBTの特性を評価したところ、第1の構造例〜第3の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0071】
図10は、実施形態1に係るIGBT110の他方の表面の第5の構造例を示す図である。また、図11は第5の構造例に係るIGBTの部分断面図を示す図である。図10中、破線は、第5の構造例に係るIGBTの素子面におけるユニットセルを示している。図10に示されるように、第5の構造例では、Pウェル領域の形成ピッチよりも小さいピッチで形成された凹部134が裏面に多数設けられている。
第5の構造例に係るIGBTの特性を評価したところ、第1の構造例〜第4の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0072】
図12は、実施形態1に係るIGBT110の他方の表面の第6の構造例を示す図である。図12中、破線は、第6の構造例に係るIGBTの素子面におけるユニットセルを示している。図12に示されるように、凹部134は、ストライプ状に形成されたPウェル領域116の間にストライプ状に離散して設けられている。
第6の構造例に係るIGBTの特性を評価したところ、第1の構造例〜第5の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0073】
図13は、実施形態1に係るIGBT110の他方の表面の第7の構造例を示す図である。図13中、破線は、第7の構造例に係るIGBTの素子面におけるユニットセルを示している。図13に示されるように、ストライプ状に形成されたPウェル領域116形成のピッチより小さいピッチで、凹部134が裏面に多数設けられている。
第7の構造例に係るIGBTの特性を評価したところ、第1の構造例〜第6の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0074】
(実施形態2)
図14は、本発明の実施形態2に係るIGBTの部分断面図を示す図である。図14を参照しながら、実施形態2に係るIGBTを説明する。実施形態2のIGBT210は、N-型シリコンからなるN-層114の表面にDSA法により、その表面が露出するようにPウェル領域216が形成されている。さらに、このPウェル領域216中にはその表面が露出するようにN+ソース領域218が形成されている。そして、Pウェル領域216の表面にはSiO2の薄いゲート絶縁膜222を介して、ポリシリコンからなるゲート電極224が形成されている。このゲート電極224は、Pウェル領域216をまたぎ、N+ソース領域218からN-層214に達するように配置されている。このゲート電極224直下のPウェル領域表面をチャネル形成領域220という。N+ソース領域218とPウェル領域216とを表面で短絡するようにソース電極228が形成され、このソース電極228はソース端子Sに接続されている。このソース電極228はゲート電極224とは層間絶縁膜226で絶縁されている。ゲート電極224はゲート端子Gに接続されている。
【0075】
一方、N-層214の他方の表面には、N+層232と、「前記N+層232と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体(N-層)214とショットキーコンタクトを形成する金属」の膜が形成されているとともに、この「前記N+層232と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」と、前記N+層と、前記半導体基体とが合金化された領域(合金部234)が部分的に形成されており、合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域(合金部234)には前記ショットキーコンタクトが形成されている。これを電気的に見れば、このオーミックコンタクト部分とショットキーコンタクト部分が、並列に接続されていることになる。
【0076】
「前記N+層232と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型半導体基体(N-層214)とショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極230が形成され、このドレイン電極230はドレイン端子Dに接続されている。
【0077】
実施形態2に係るIGBTの特性を評価したところ、実施形態1の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、従来のショットキーコンタクト型のIGBT910では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態2に係るIGBT210では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが分布して並列に形成されているためである。すなわち、実施形態2に係るIGBTにおいては、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態2に係るIGBT210も、実施形態1の場合と同様に、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【0078】
図15は、実施形態2に係るIGBTの他方の表面の構造例を示す図である。図15中、破線は、この構造例に係るIGBTの素子面におけるユニットセルを示している。図15に示されるように、この構造例では、合金部234が、隣接する各Pウェル領域216間に、離散して設けられている。
この構造例に係るIGBT210の特性を評価したところ、実施形態1の各構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0079】
図16は、実施形態2に係るIGBT210の製造工程を示す図である。図16を参照しながら、実施形態2に係るIGBTの製造方法を説明する。なお、以下の(a)半導体基板準備工程から(c)半導体基体形成工程までは、実施形態1のIGBT110の製造方法と同じである。
(a)半導体基板準備工程
まず、N-型の半導体基板を準備する。
(b)絶縁ゲートトランジスタ形成工程
次に、DSA法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
(c)半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてN-型の半導体基体(N-層)を形成する。
(d)N+層形成工程
次に、半導体基体214の裏面にイオン注入法によって砒素などのN型不純物を高濃度で打ち込み、その後高速熱アニール(RTA)によって不純物を活性化させ、N+層232を形成する。
(e)金属膜形成工程
次に、半導体基体214の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させて金属膜130を形成する。
(f)合金化工程
金属膜130を部分的に加熱することによって、前記金属膜130と前記N+層232と前記半導体基体214とを部分的に合金化させる。
【0080】
上記製造工程を経て、図14に示したような実施形態2に係るIGBT210が得られた。このように、この製造方法は、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前にN+層を形成するとともに、金属膜形成工程の後に半導体基体の裏面を部分的に加熱する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0081】
なお、上記においては、N-型の半導体基板を出発基板として実施形態2に係るIGBTを製造する製造工程を示したが、N+型の半導体基体を出発基板として実施形態2に係るIGBTを製造することもできる。この場合、以下のような製造工程とする。
(a)半導体基板準備工程
まず、N+層の半導体基板を準備する。
(b)N-層形成工程
次に、この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成する。
(c)絶縁ゲートトランジスタ形成工程
次に、このN-層の表面に絶縁ゲートトランジスタを形成する。
(d)半導体基体形成工程
次に、前記半導体基板の他方の表面側を研削及び研磨することによって、前記N+の層を薄く残して半導体基体を形成する。
(e)金属膜形成工程
次に、半導体基体214の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させて金属膜130を形成する。
(f)合金化工程
金属膜130を部分的に加熱することによって、前記金属膜130と前記N+層232と前記半導体基体214とを部分的に合金化させる。
【0082】
(実施形態3)
図17は、本発明の実施形態3に係るIGBTの部分断面図を示す図である。実施形態3のIGBTの基本構造は、実施形態1や実施形態2のIGBTとほぼ同じであるが、ドレイン電極の近傍の構造が異なっている。すなわち、N-層414の他方の表面には部分的にN+領域332が形成されている。そして、この表面には、「前記N+領域332と接触することによりオーミックコンタクトを形成しかつ前記N-層314と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されている。この結果、N+領域332が形成されていない領域にはオーミックコンタクトが形成され、N+領域332が形成されている領域にはショットキーコンタクトが形成されることになる。これを電気的に見れば、オーミックコンタクトとショットキーコンタクトが並列に接続されていることになる。
【0083】
「前記N+領域332と接触することによりオーミックコンタクトを形成しかつN+領域332と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極330が形成され、このドレイン電極330はドレイン端子Dに接続されている。
【0084】
実施形態3に係るIGBTの特性を評価したところ、実施形態1や実施形態2の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、従来のショットキーコンタクト型のIGBT910では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態3に係るIGBT310では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが分布して並列に形成されているためである。すなわち、実施形態3に係るIGBTにおいては、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態3に係るIGBT310は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【0085】
図18は、実施形態3に係るIGBTの他方の表面の構造例を示す図である。図18中、破線は、この構造例に係るIGBTの素子面におけるユニットセルを示している。図18に示されるように、この構造例では、N+領域332が、隣接する各Pウェル領域216間に、離散して設けられている。
実施形態3に係るIGBT310の特性を評価したところ、実施形態1や実施形態2の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【0086】
図19は、実施形態3に係るIGBT310の製造工程を示す図である。図19を参照しながら、実施形態3に係るIGBT310の製造方法を説明する。なお、以下の(a)半導体基板準備工程から(c)半導体基体形成工程までは、実施形態1のIGBT110の製造方法と同じである。
(a)半導体基板準備工程
まず、N-型の半導体基板を準備する。
(b)絶縁ゲートトランジスタ形成工程
次に、DSA法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
(c)半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてN-型の半導体基体(N-層)を形成する。
(d)N+領域形成工程
次に、半導体基体214の裏面に、イオン注入法によって砒素などのN型不純物を部分的に高濃度で打ち込み、その後高速熱アニール(RTA)によって不純物を活性化させ、N+領域332を形成する。
(e)金属膜形成工程
次に、半導体基体314の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極330を形成する。
【0087】
上記製造工程を経て、図17に示したような実施形態3に係るIGBT310が得られた。このように、この製造方法は、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前に部分的にN+領域を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0088】
(実施形態4)
図20は、本発明の実施形態4に係るIGBTの部分断面図を示す図である。実施形態4のIGBTの基本構造は、実施形態1〜実施形態3のIGBTとほぼ同じであるが、ドレイン電極の近傍の構造が異なっている。すなわち、N-層414の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、この半導体基体と接触することによりショットキーコンタクトを形成する金属の膜が形成されている。
【0089】
「前記N-型の半導体基体414と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極330が形成され、このドレイン電極330はドレイン端子Dに接続されている。
【0090】
実施形態4に係るIGBTの特性を評価したところ、実施形態1、実施形態2、実施形態3の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、半導体基体の他方の表面を粗面化すれば、半導体基体と金属との界面に形成されるショットキーコンタクトの近傍に不純物準位を付与することができ、この不純物準位がいわゆるライフタイムキラーとして働くため、ホールを速く消滅させることができるためであると思料される。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態4に係るIGBT410は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【0091】
図21、図22は、実施形態4に係るIGBT410の製造工程を示す図である。図21、図22を参照しながら、実施形態4に係るIGBT410の製造方法を説明する。なお、以下の(a)半導体基板準備工程から(b)半導体基体形成工程までは、実施形態1のIGBT110の製造方法と同じである。
(a)半導体基板準備工程
まず、N-型の半導体基板を準備する。
(b)絶縁ゲートトランジスタ形成工程
次に、DSA法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
(c)半導体基体形成工程
次に、半導体基板の他方の表面側を研削することによって前記半導体基板を薄くするとともに、N-型の半導体基体の他方の表面が粗面化されたN-型の半導体基体を形成する。
(d)エッチング工程
次に、半導体基体の他の表面をエッチングする。
(e)金属膜形成工程
次に、半導体基体414の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極430を形成する。
【0092】
上記製造工程を経て、図20に示したような実施形態4に係るIGBT410が得られた。このように、この製造方法は、通常のショットキーコンタクト型のIGBTの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけでショットキーコンタクトの近傍に不純物準位を付与することができ、この不純物準位がいわゆるライフタイムキラーとして働く。このため、ホールを速く消滅させることができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたIGBTを製造することができる。
【0093】
【発明の効果】
以上説明したように、本発明のIGBTは、半導体基体の他方の表面にオーミックコンタクトとショットキーコンタクトとが並列に形成されているため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたIGBTとなっている。また、本発明のIGBTは、半導体基体の他方の表面が粗面化されておりこの粗面化された半導体基体の表面に「白金などのショットキーコンタクトを形成する金属」の膜が形成されているため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたIGBTとなっている。さらに、本発明のIGBTの製造方法によれば、以上のように優れたIGBTを簡単に製造することができる。
【図面の簡単な説明】
【図1】実施形態1に係るIGBTの部分断面図である。
【図2】実施形態1に係るIGBTのターンオフ時における電流波形図である。
【図3】実施形態1に係るIGBTの他方の表面の第1の構造例を示す図である。
【図4】実施形態1に係るIGBTの製造工程を示す図である。
【図5】実施形態1に係るIGBTの製造工程を示す図である。
【図6】実施形態1に係るIGBTの他方の表面の第2の構造例を示す図である。
【図7】第2の構造例に係るIGBTの部分断面図である。
【図8】実施形態1に係るIGBTの他方の表面の第3の構造例を示す図である。
【図9】実施形態1に係るIGBTの他方の表面の第4の構造例を示す図である。
【図10】実施形態1に係るIGBTの他方の表面の第5の構造例を示す図である。
【図11】第5の構造例に係るIGBTの部分断面図である。
【図12】実施形態1に係るIGBTの他方の表面の第6の構造例を示す図である。
【図13】実施形態1に係るIGBTの他方の表面の第7の構造例を示す図である。
【図14】実施形態2に係るIGBTの部分断面図である。
【図15】実施形態2に係るIGBTの他方の表面の構造例を示す図である。
【図16】実施形態2に係るIGBTの製造工程を示す図である。
【図17】実施形態3に係るIGBTの部分断面図である。
【図18】実施形態3に係るIGBTの他方の表面の構造例を示す図である。
【図19】実施形態3に係るIGBTの製造工程を示す図である。
【図20】実施形態4に係るIGBTの部分断面図である。
【図21】実施形態4に係るIGBTの製造工程を示す図である。
【図22】実施形態4に係るIGBTの製造工程を示す図である。
【図23】従来のIGBTの部分断面図である。
【図24】従来のIGBTの表面構造例を示す図である。
【図25】従来のIGBTの他の表面構造例を示す図である。
【図26】従来のIGBTの部分断面図である。
【符号の説明】
108 N-型半導体基板
110、210、310、410 IGBT
114、214、314、414 N-層
116、216、316、416 Pウェル領域
118、218、318、418 N+ソース領域
120、220、320、420 チャネル形成領域
122、222、322、422 ゲート絶縁膜
124、224、324、424 ゲート電極
126、226、326、426 層間絶縁膜
128、228、328、428 ソース電極
130、230、330、430 ドレイン電極
132、232、 N+層
134 凹部
234 合金部
331 レジスト
332 N+領域
434 粗面
Claims (16)
- 半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面には、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くためのオーミックコンタクトと、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くとともに少数キャリアの注入によってこの半導体基体の厚さ方向に流れる電流に伝導度変調を起こさせてオン抵抗を低下させるためのショットキーコンタクトと、が並列に形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項1に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はN-型の半導体基体であって、
前記オーミックコンタクトは、前記半導体基体の他方の表面に形成されたN+層と、「このN+層と接触することによりオーミックコンタクトを形成する金属」とを接触することにより形成されてなり、
前記ショットキーコンタクトは、前記半導体基体と、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」とを接触することにより形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項1に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、N+層が形成されているとともに、このN+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、
この前記半導体基体の他方の表面には、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されることにより、前記凹部が形成されていない領域には前記オーミックコンタクトが形成されており、前記凹部が形成されている領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項1に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、N+層と、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜が形成されているとともに、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」と、前記N+層と、前記半導体基体とが合金化された領域が部分的に形成されることにより、
合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項1に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はN-型の半導体基体であって、
前記半導体基体の他方の表面には、部分的にN+領域が形成され、
この半導体基体の他方の表面には、「前記N+領域と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されていることにより、
前記N+領域が形成されている領域には前記オーミックコンタクトが形成されており、前記N+領域が形成されていない領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 請求項3に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入法によってN+層を形成するN+層形成工程と、
(e)前記半導体基体の他方の表面に、前記N+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
(f)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項3に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N+層の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成するN-層形成工程と、
(c)このN-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(d)前記半導体基板の他方の表面側を表面加工することによって、前記N+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
(e)前記半導体基体の他方の表面に前記N+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
(f)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項7又は8に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、等方性エッチングによって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
- 請求項7又は8に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、異方性エッチングによって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
- 請求項7又は8に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、レーザー加工によって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
- 請求項4に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入によってN+層を形成するN+層形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
(f)前記金属膜を部分的に加熱することによって、前記金属膜と前記N+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項4に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N+層の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面にエピタキシャル成長法によりN-層を形成するN-層形成工程と、
(c)このN-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(d)前記半導体基板の他方の表面側を表面加工することによって、前記N+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+層と接触することによってオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記N-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
(f)前記金属膜を部分的に加熱することによって、前記金属膜と前記N+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項12又は13に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、レーザー照射によって前記合金化工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
- 請求項5に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他方の表面にイオン注入法によって部分的にN+領域を形成するN+領域形成工程と、
(e)前記半導体基体の他方の表面に、「前記N+領域と接触することによりオーミックコンタクトを形成しかつ前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 - 請求項6に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
(a)N-型の半導体基板を準備する半導体基板準備工程と、
(b)この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
(c)前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くするとともに半導体基体の他方の表面を粗面化して、他方の表面が粗面化されたN-型の半導体基体を形成する半導体基体形成工程と、
(d)前記半導体基体の他の表面をエッチングするエッチング工程と、
(e)前記半導体基体の他方の表面に、「前記N-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001329541A JP3895147B2 (ja) | 2001-10-26 | 2001-10-26 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001329541A JP3895147B2 (ja) | 2001-10-26 | 2001-10-26 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133553A JP2003133553A (ja) | 2003-05-09 |
JP3895147B2 true JP3895147B2 (ja) | 2007-03-22 |
Family
ID=19145430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001329541A Expired - Lifetime JP3895147B2 (ja) | 2001-10-26 | 2001-10-26 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3895147B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4989795B2 (ja) * | 2006-03-30 | 2012-08-01 | 新電元工業株式会社 | Igbtの製造方法 |
JP2010045123A (ja) * | 2008-08-11 | 2010-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5995435B2 (ja) | 2011-08-02 | 2016-09-21 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6284565B2 (ja) * | 2011-08-02 | 2018-02-28 | ローム株式会社 | 半導体装置およびその製造方法 |
WO2013031212A1 (ja) * | 2011-08-29 | 2013-03-07 | 次世代パワーデバイス技術研究組合 | 双方向素子、双方向素子回路および電力変換装置 |
-
2001
- 2001-10-26 JP JP2001329541A patent/JP3895147B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003133553A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11094810B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10418441B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
US7952143B2 (en) | Semiconductor device having IGBT and diode | |
CN108039360B (zh) | 采用用于边缘终端元件的凹处的边缘终端结构 | |
CN105210187A (zh) | 半导体装置 | |
KR20190063483A (ko) | 쇼트키 다이오드 | |
JP2002305305A (ja) | 半導体装置 | |
JP4904625B2 (ja) | 半導体装置 | |
JP2024045595A (ja) | 半導体素子、半導体装置 | |
US11322604B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4123913B2 (ja) | 半導体装置の製造方法 | |
US20220310829A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2017126724A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP7403401B2 (ja) | 半導体装置 | |
JP3895147B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
US20220190146A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4097416B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
JP2008053610A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US11621321B2 (en) | Semiconductor device | |
US20240243166A1 (en) | Semiconductor device | |
JPH0982955A (ja) | 半導体装置の製法 | |
US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3895147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |