JP3894293B2 - パワーアンプ装置 - Google Patents
パワーアンプ装置 Download PDFInfo
- Publication number
- JP3894293B2 JP3894293B2 JP2001352650A JP2001352650A JP3894293B2 JP 3894293 B2 JP3894293 B2 JP 3894293B2 JP 2001352650 A JP2001352650 A JP 2001352650A JP 2001352650 A JP2001352650 A JP 2001352650A JP 3894293 B2 JP3894293 B2 JP 3894293B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- push
- pull
- power amplifier
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、パワーアンプ装置に関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプとして、いわゆるＤ級アンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであるが、例えば図８に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１に供給されるとともに、クロック形成回路１２から所定の周波数のクロックがＰＷＭ変調回路１１に供給され、オーディオ信号Ｐinは、１対のＰＷＭ信号ＰA、ＰBに変換される。
【０００４】
この場合、図１０に示すように、ＰＷＭ信号ＰA、ＰBのパルス幅は、デジタルオーディオ信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換したときの瞬時レベル。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号ＰAのパルス幅は、デジタルオーディオ信号Ｐinの示すレベルの大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、デジタルオーディオ信号Ｐinの示すレベルの２の補数の大きさとされる。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号Ｐinの示すレベルに対応して変化するものとされる。
【０００５】
さらに、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【０００６】
そして、このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰAがドライブ回路１３に供給されて図９Ａに示すように、信号ＰAと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰA、−ＰAが形成され、これらパルス電圧＋ＰA、−ＰAが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。
【０００７】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【０００８】
そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続される。
【０００９】
また、ＰＷＭ変調回路１１からの他方のＰＷＭ信号ＰBに対しても、ＰＷＭ信号ＰAに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図９Ｂに示すように、信号ＰBと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰB、−ＰBが形成され、これらパルス電圧＋ＰB、−ＰBが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。
【００１０】
そして、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００１１】
したがって、＋ＰA＝“Ｈ”のときには、−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図９Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”のときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００１２】
同様に、＋ＰB＝“Ｈ”のときには、−ＰB＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図９Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときには、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００１３】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図８および図９Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００１４】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００１５】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００１６】
こうして、図８の回路はパワーアンプとして動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入力されたデジタルオーディオ信号Ｐinに対応して電源電圧＋ＶDDをスイッチングして電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００１７】
【発明が解決しようとする課題】
ところで、図９Ｃ、Ｄにも示すように、電源電圧＋ＶDDを高速にスイッチングして出力電圧ＶA、ＶBを形成しているので、出力電圧ＶA、ＶBの立ち上がりエッジ（図９Ｃ、Ｄの↑印）により輻射を生じてしまう。しかも、そのスイッチング時、電源電圧＋ＶDDは、例えば20Ｖ〜50Ｖと高い電圧なので、その輻射もかなりの大きさとなってしまう。そして、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆcは、上記のように例えば768ｋHzであり、これは中波放送の放送帯に含まれる。
【００１８】
このため、上述のようなＤ級パワーアンプが、カーオーディオなどのように、受信機と一体化されていたり、受信機に近接して配置されると、出力電圧ＶA、ＶBの立ち上がりエッジによる輻射が、放送の受信に妨害を与えてしまう。また、出力電圧ＶA、ＶBの立ち上がりエッジは急峻であって高調波成分を多く含み、その高調波成分も輻射されるので、ＦＭ受信機やテレビ受像機などの受信に妨害を与えることもある。
【００１９】
この発明は、そのような輻射を低減させたパワーアンプ装置を提供しようとするものである。
【００２０】
【課題を解決するための手段】
この発明においては、
第１および第２のパワーアンプを有し、
これら第１および第２のパワーアンプのそれぞれは、
入力信号を、その量子化レベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、その量子化レベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路から出力される上記第１のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第１のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と、
上記第２のパルス変調回路から出力される上記第２のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第２のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と
を有し、
上記第１および第２のパワーアンプのそれぞれにおいて、上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち上がる極性であり、
上記第２のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち下がる極性である
ようにしたパワーアンプ装置
とするものである。
したがって、第１のパワーアンプにおいて生じる輻射と、第２のパワーアンプにおいて生じる輻射とが打ち消し合い、全体としての輻射が低減する。
【００２１】
【発明の実施の形態】
ところで、一般の２チャンネルステレオにおいては、左チャンネルと右チャンネルとが対になっている。また、サラウンド音場を形成できるようにしたマルチチャンネルステレオにおいても、前方や後方のチャンネルは、左チャンネルと右チャンネルとが対になっている。つまり、多くのオーディオ装置は、チャンネル数が偶数であり、したがって、必要とするパワーアンプの数も偶数である。
【００２２】
この発明は、このような点に着目してＤ級アンプにおける輻射を低減させるようにしたものである。以下、この発明によるパワーアンプ装置の一形態について、図１により説明する。
【００２３】
図１において、符号１０Ｌ、１０Ｒは、左および右チャンネルのＤ級パワーアンプをそれぞれ示し、左および右チャンネルのデジタルオーディオ信号ＰL、ＰRがパワーアンプ１０Ｌ、１０Ｒの入力端子ＴL、ＴRにそれぞれ供給される。
【００２４】
そして、パワーアンプ１０Ｌにおいては、入力端子ＴLに供給されたデジタルオーディオ信号ＰLがＰＷＭ変調回路１１Ｌに供給されるとともに、クロック形成回路１２から所定の周波数のクロック（キャリア信号）がＰＷＭ変調回路１１Ｌに供給され、オーディオ信号ＰLは、１対のＰＷＭ信号ＰAL、ＰBLに変換される。
【００２５】
この場合、図３に示すように、ＰＷＭ信号ＰAL、ＰBLのパルス幅は、オーディオ信号ＰLの示すレベルに対応して変化するものであるが、一方のＰＷＭ信号ＰALのパルス幅は、デジタルオーディオ信号ＰLの示すレベルの大きさとされ、ＰＷＭ信号ＰBのパルス幅は、デジタルオーディオ信号ＰLの示すレベルの２の補数の大きさとされる。また、ＰＷＭ信号ＰAL、ＰBLは、その立ち上がり時点が、ＰＷＭ信号ＰAL、ＰBLの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号ＰLの示すレベルに対応して変化するものとされる。
【００２６】
さらに、ＰＷＭ信号ＰAL、ＰBLのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号ＰLのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【００２７】
そして、このＰＷＭ変調回路１１Ｌからの一方のＰＷＭ信号ＰALがドライブ回路１３Ｌに供給されて図２Ａに示すように、信号ＰALと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰAL、−ＰALが形成される。この場合、パルス電圧＋ＰALは、信号ＰALと同レベルのドライブ電圧であるから、立ち上がり時点がＰＷＭ信号ＰALの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号ＰLの示すレベルに対応して変化する。また、パルス電圧−ＰALは、信号ＰALのレベルを反転したドライブ電圧であるから、立ち上がり時点がオーディオ信号ＰLの示すレベルに対応して変化し、立ち下がり時点が１サイクル期間Ｔcの終了時点に固定される。
【００２８】
そして、これらのパルス電圧＋ＰAL、−ＰALが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５Ｌを構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【００２９】
さらに、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例えばコイルおよびコンデンサにより構成されたローパスフィルタ１７Ｌを通じてスピーカ１９Ｌの一端に接続される。
【００３０】
また、ＰＷＭ変調回路１１Ｌからの他方のＰＷＭ信号ＰBLに対しても、ＰＷＭ信号ＰALに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBLがドライブ回路１４Ｌに供給されて図２Ｂに示すように、信号ＰBLと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰBL、−ＰBLが形成される。
【００３１】
この場合、パルス電圧＋ＰBLは、信号ＰBLと同レベルのドライブ電圧であるから、立ち上がり時点がＰＷＭ信号ＰALの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号ＰLの示すレベルに対応して変化する。また、パルス電圧−ＰBLは、信号ＰBLのレベルを反転したドライブ電圧であるから、立ち上がり時点がオーディオ信号ＰLの示すレベルに対応して変化し、立ち下がり時点が１サイクル期間Ｔcの終了時点に固定される。
【００３２】
そして、これらパルス電圧＋ＰBL、−ＰBLが、プッシュプル回路１６Ｌを構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。また、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８Ｌを通じてスピーカ１９Ｌの他端に接続される。
【００３３】
さらに、右チャンネルのパワーアンプ１０Ｒも左チャンネルのパワーアンプ１０Ｌと同様に構成されるもので、パワーアンプ１０Ｌの回路および信号に対応する部分には、同一符号のサフィックスＬをサフィックスＲに代えて説明は省略する。
【００３４】
ただし、この場合、右チャンネルのパワーアンプ１０Ｒにおいては、ＰＷＭ変調回路１１Ｒから出力されるＰＷＭ信号ＰAR、ＰBRは、図３Ｂにも示すように、ＰＷＭ信号ＰAL、ＰBLと同様、その立ち上がり時点が、ＰＷＭ信号ＰAR、ＰBRの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号ＰRの示すレベルに対応して変化するものとされるが、ドライブ回路１３Ｒ、１４Ｒと、プッシュプル回路１５Ｒ、１６Ｒとの結線が、左チャンネルのパワーアンプ１０Ｌにおけるそれとは違えられる。
【００３５】
すなわち、ドライブ回路１３Ｒから出力されるドライブ用のパルス電圧＋ＰAR、−ＰARが、プッシュプル回路１６ＲのＦＥＴ（Ｑ14、Ｑ13）のゲートにそれぞれ供給され、ドライブ回路１４Ｒから出力されるドライブ用のパルス電圧＋ＰBR、−ＰBRが、プッシュプル回路１５ＲのＦＥＴ（Ｑ12、Ｑ11）のゲートにそれぞれ供給される。
【００３６】
このような構成によれば、左チャンネルのパワーアンプ１０Ｌにおいて、以下のような動作が行われる。すなわち、＋ＰAL＝“Ｈ”のときには、−ＰAL＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶALは、図２Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰAL＝“Ｌ”のときには、−ＰAL＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶAL＝０となる。
【００３７】
同様に、＋ＰBL＝“Ｈ”のときには、−ＰBL＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBLは、図２Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰBL＝“Ｌ”のときには、−ＰBL＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶBL＝０となる。つまり、出力電圧ＶAL、ＶBLは、１サイクル期間Ｔcの開始時点ごとに立ち上がり、ＰＷＭ信号ＰAL、ＰBLに対応した時点に立ち下がる。
【００３８】
そして、ＶAL＝＋ＶDD、かつ、ＶBL＝０の期間には、図１および図２Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７Ｌ→スピーカ１９Ｌ→ローパスフィルタ１８Ｌのラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉLが流れる。
【００３９】
また、ＶAL＝０、かつ、ＶBL＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８Ｌ→スピーカ１９Ｌ→ローパスフィルタ１７Ｌのラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉLが流れる。さらに、ＶAL＝ＶBL＝＋ＶDDの期間、およびＶAL＝ＶBL＝０の期間には、電流ｉLは流れない。つまり、プッシュプル回路１５Ｌ、１６ＬがＢＴＬ回路を構成していることになる。
【００４０】
そして、電流ｉLの流れる期間は、もとのＰＷＭ信号ＰAL、ＰBLが立ち上がっている期間に対応して変化するとともに、電流ｉLがスピーカ１９Ｌを流れるとき、電流ｉLはローパスフィルタ１７Ｌ、１８Ｌにより積分されるので、結果として、スピーカ１９Ｌを流れる電流ｉLは、デジタルオーディオ信号ＰLの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、回路１０Ｌは、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９Ｌに供給されることになる。
【００４１】
さらに、右チャンネルのパワーアンプ１０Ｒにおいても、同様の動作が行われる。しかし、右チャンネルのパワーアンプ１０Ｒにおいては、ドライブ回路１３Ｒ、１４Ｒと、プッシュプル回路１５Ｒ、１６Ｒとの結線が、左チャンネルのパワーアンプ１０Ｌにおけるそれとは違えられているので、プッシュプル回路１５５、１６の出力電圧ＶAR、ＶBRは、例えば図Ｈ、Ｉに示すように変化する。
【００４２】
すなわち、簡単のため、入力オーディオ信号ＰL、ＰRがモノラル信号であるとすれば、ドライブ回路１３Ｒ、１４Ｒから出力されるドライブ用のパルス電圧＋ＰAR、−ＰAR、＋ＰBR、−ＰBRは、図２Ｆ、Ｇに示すように、パルス電圧＋ＰAL、−ＰAL、＋ＰBL、−ＰBLと等しい波形となるる。
【００４３】
しかし、＋ＰAR＝“Ｈ”のときには、−ＰAR＝“Ｌ”であり、ＦＥＴ（Ｑ14）がオンになるとともに、ＦＥＴ（Ｑ13）がオフになるので、ＶBR＝０となる。また、逆に、＋ＰAR＝“Ｌ”のときには、−ＰAR＝“Ｈ”であり、ＦＥＴ（Ｑ14）がオフになるとともに、ＦＥＴ（Ｑ13）がオンになるので、ＶBR＝＋ＶDDとなる。
【００４４】
同様に、＋ＰBR＝“Ｈ”のときには、−ＰBR＝“Ｌ”であり、ＦＥＴ（Ｑ12）がオンになるとともに、ＦＥＴ（Ｑ11）がオフになるので、ＶBR＝０となる。また、逆に、＋ＰBR＝“Ｌ”のときには、−ＰBR＝“Ｈ”であり、ＦＥＴ（Ｑ12）がオフになるとともに、ＦＥＴ（Ｑ11）がオンになるので、ＶBR＝＋ＶDDとなる。つまり、出力電圧ＶAR、ＶBRは、ＰＷＭ信号ＰAL、ＰBLに対応した時点ごとに立ち上がり、１サイクル期間Ｔcの開始時点に立ち下がる。
【００４５】
したがって、スピーカ１９Ｒには、図２Ｊに示すように、電流ｉRが流れるとともに、電流ｉRがスピーカ１９Ｒを流れるとき、電流ｉRはローパスフィルタ１７Ｒ、１８Ｒにより積分されるので、結果として、スピーカ１９Ｒを流れる電流ｉRは、デジタルオーディオ信号ＰRの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、回路１０Ｒも、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９Ｒに供給されることになる。
【００４６】
こうして、アンプ１０Ｌ、１０Ｒは、スイッチングにより電力増幅を行うが、図２Ｃ、ＤおよびＨ、Ｉにも示すように、１サイクル期間Ｔcの開始時点においては、出力電圧ＶAL、ＶBLの変化方向（矢印↑）と、出力電圧ＶAR、ＶBRの変化方向（矢印↓）とが逆になるので、これら出力電圧ＶAL、ＶBLの変化により生じる輻射と、出力電圧ＶAR、ＶBRの変化により生じる輻射とが打ち消し合うことになり、パワーアンプ装置全体としての輻射が低減される。
【００４７】
特に、パワーアンプ装置は、所定のケースないしキャビネットに内蔵されるので、輻射の低減の効果が大きく、カーオーディオなどのように、パワーアンプ装置に受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。
【００４８】
また、このように輻射が放送の受信に与える妨害を低減することができるので、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減できる。さらに、受信機をパワーアンプ装置により近接させることができるので、省スペースとすることもできる。
【００４９】
図４は、ＰＷＭ変調回路１１Ｌ（および１１Ｒ）の具体例を示す。すなわち、入力端子ＴLのデジタルオーディオ信号ＰLが、ΔΣ変調回路１１１に供給されて可聴帯域内の量子化ノイズを抑えつつビット数を少なくしたデジタルオーディオ信号、例えば、量子化周波数（＝ｆc）が16ｆsで量子化ビット数が６ビットのデジタルオーディオ信号に変換される。
【００５０】
そして、このデジタルオーディオ信号がＲＯＭ１１２に供給されてその量子化レベルを示す並列デジタルデータとに変換されるとともに、ＲＯＭ１１３に供給されてその量子化レベルの２の補数を示す並列デジタルデータに変換され、これらデジタルデータが並列／直列シフトレジスタ１１４、１１５に供給されて直列信号、すなわち、ＰＷＭ信号ＰAL、ＰBLに変換される。
【００５１】
そして、一方のＰＷＭ信号ＰALがフリップフロップ回路１３１、１３２およびインバータ１３５により整形されてＰＷＭ波形のドライブ電圧＋ＰAL、−ＰALが出力されるとともに、他方のＰＷＭ信号ＰBLがフリップフロップ回路１３３、１３４およびインバータ１３６により整形されてＰＷＭ波形のドライブ電圧＋ＰBL、−ＰBLが出力される。
【００５２】
上述においては、パワーアンプ１０Ｌ、１０Ｒの出力段がＢＴＬ回路とされている場合であるが、シングル回路とすることもできる。図５は、そのようなパワーアンプ装置の一形態を示す。
【００５３】
すなわち、図５に示すパワーアンプ装置は、その左チャンネルのパワーアンプ１０Ｌにおいては、ＰＷＭ変調回路１１Ｌからドライブ回路１３ＬにＰＷＭ信号ＰALが供給されてドライブ用のパルス電圧＋ＰAL、−ＰALが形成され、これらパルス電圧＋ＰAL、−ＰALがプッシュプル回路１５Ｌに供給される。そして、このプッシュプル回路１５Ｌの出力端が、コンデンサ２１Ｌを通じ、さらに、ローパスフィルタ１７Ｌを通じてスピーカ１９Ｌの一端に接続されるとともに、その他端は接地される。
【００５４】
また、右チャンネルのパワーアンプ１０Ｒも左チャンネルのパワーアンプ１０Ｌと同様に構成される。ただし、この場合、図１のパワーアンプ装置と同様、パワーアンプ１０Ｒは、ＰＷＭ変調回路１１Ｒ、ドライブ回路１４Ｒおよびプッシュプル回路１６Ｒから構成され、ドライブ用のパルス電圧＋ＰBR、−ＰBRがＦＥＴ（Ｑ12、Ｑ11）に供給される。
【００５５】
したがって、このパワーアンプ装置においても、スピーカ１９Ｌにはデジタルオーディオ信号ＰLに対応した極性および大きさの電流ｉLが流れ、スピーカ１９Ｒにはデジタルオーディオ信号ＰRに対応した極性および大きさの電流ｉRが流れることになり、電力増幅が行われる。
【００５６】
そして、その場合、プッシュプル回路１５Ｌ、１５Ｒの出力電圧ＶAL、ＶARは、図２Ｃ、Ｈに示すように、１サイクル期間Ｔcの開始時点に互いに逆方向に変化するパルス電圧となるので、この開始時点に発生する輻射は打ち消し合うことになり、パワーアンプ装置全体としての輻射が低減される。
【００５７】
図６に示すパワーアンプ装置は、図５に示すパワーアンプ装置と同様、パワーアンプ１０Ｌ、１０Ｒの出力段がシングル回路とされるとともに、さらに、プッシュプル回路１５Ｌ、１５Ｒには、電源端子ＴPWR+、ＴPWR-から１対の正負の直流電圧＋ＶDD、−ＶDDが供給される場合である。したがって、図５におけるコンデンサ２１Ｌ、２１Ｒを省略することができる。
【００５８】
さらに、図１に示すパワーアンプ装置においては、図３にも示すように、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRは、その立ち下がりエッジだけがデジタル信号ＰL、ＰRに対応して変化する、いわゆる片側変調方式のＰＷＭ信号であるが、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRの立ち上がりエッジおよび立ち下がりエッジの両方が同時に変化する、いわゆる両側変調方式とすることもできる。
【００５９】
図７は、その両側変調方式とした場合のドライブパルス電圧＋ＰAL〜−ＰBL、＋ＰAR〜−ＰBR、出力電圧ＶAL、ＶBL、ＶAR、ＶBR、出力電流ｉL、ｉRの波形を示す。なお、図７は、入力されたデジタルオーディオ信号ＰL、ＰRがモノラル信号の場合である。そして、この場合には、ドライブ用のパルス電圧＋ＰAL〜−ＰBL、＋ＰAR〜−ＰBRおよび出力電圧ＶAL、ＶBL、ＶAR、ＶBRは、各サイクル期間Ｔcの中央の時点を中心にして立ち上がりエッジおよび立ち下がりエッジの位置が変化する。したがって、この両側変調方式の場合も、電力増幅された出力をスピーカに供給することができる。
【００６０】
なお、上述においては、入力信号ＰL、ＰRがデジタルオーディオ信号の場合であるが、アナログオーディオ信号であってもよい。また、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRはＰＮＭ信号などとすることもできる。さらに、ＰＷＭ変調回路１１Ｌおよびドライブ回路１３Ｌ、１４Ｌを一体化し、ＰＷＭ変調回路１１Ｒおよびドライブ回路１３Ｒ、１４Ｒを一体化することもできる。
【００６１】
また、上述においては、パワーアンプ１０Ｌ、１０Ｒがオーディオ用のアンプの場合であるが、モータなどの電力機器をドライブするためのアンプとして使用することもできる。また、スピーカ１９Ｌ、１９Ｒに代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができるとともに、入力信号ＰL、ＰRを変更することにより負荷に供給される電圧の大きさを変更することができ、したがって、可変電源回路として使用することもできる。
【００６２】
〔この明細書で使用している略語の一覧〕
ＢＴＬ ：Bridged-Tied Load
Ｄ／Ａ ：Digital to Analog
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＦＥＴ ：Field Effect Transistor
ＰＮＭ ：Pulse Number Modulation
ＰＷＭ ：Pulse Width Modulation
【００６３】
【発明の効果】
この発明によれば、一方のチャンネルのパワーアンプにおいて生じる輻射と、他方のチャンネルのパワーアンプにおいて生じる輻射とが打ち消し合うので、パワーアンプ装置全体としての輻射を低減することができる。したがって、カーオーディオなどのように、パワーアンプ装置が受信機に一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。
【００６４】
また、このことから、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減することができる。さらに、受信機をパワーアンプ装置により近接させることができるので、省スペースとすることもできる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】図１の回路を説明するための波形図である。
【図３】図１の回路を説明するための波形図である。
【図４】図１の回路の一部の一形態を示す系統図である。
【図５】この発明の他の形態を示す系統図である。
【図６】この発明の他の形態を示す系統図である。
【図７】この発明を説明するための波形図である。
【図８】この発明を説明するための系統図である。
【図９】図８の回路を説明するための波形図である。
【図１０】図８の回路を説明するための波形図である。
【符号の説明】
１０Ｌおよび１０Ｒ…パワーアンプ、１１Ｌおよび１１Ｒ…ＰＷＭ変調回路、１２…クロック形成回路、１３Ｌ、１３Ｒ、１４Ｌおよび１４Ｒ…ドライブ回路、１５Ｌ、１５Ｒ、１６Ｌおよび１６Ｒ…プッシュプル回路、１７Ｌ、１７Ｒ、１８Ｌおよび１８Ｒ…ローパスフィルタ、１９Ｌおよび１９Ｒ…スピーカ
【発明の属する技術分野】
この発明は、パワーアンプ装置に関する。
【０００２】
【従来の技術】
オーディオ用のパワーアンプとして、いわゆるＤ級アンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであるが、例えば図８に示すように構成される。
【０００３】
すなわち、デジタルオーディオ信号Ｐinが、入力端子Ｔinを通じてＰＷＭ変調回路１１に供給されるとともに、クロック形成回路１２から所定の周波数のクロックがＰＷＭ変調回路１１に供給され、オーディオ信号Ｐinは、１対のＰＷＭ信号ＰA、ＰBに変換される。
【０００４】
この場合、図１０に示すように、ＰＷＭ信号ＰA、ＰBのパルス幅は、デジタルオーディオ信号Ｐinの示すレベル（信号ＰinをＤ／Ａ変換したときの瞬時レベル。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号ＰAのパルス幅は、デジタルオーディオ信号Ｐinの示すレベルの大きさとされ、他方のＰＷＭ信号ＰBのパルス幅は、デジタルオーディオ信号Ｐinの示すレベルの２の補数の大きさとされる。また、ＰＷＭ信号ＰA、ＰBは、その立ち上がり時点が、ＰＷＭ信号ＰA、ＰBの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号Ｐinの示すレベルに対応して変化するものとされる。
【０００５】
さらに、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号Ｐinのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【０００６】
そして、このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰAがドライブ回路１３に供給されて図９Ａに示すように、信号ＰAと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰA、−ＰAが形成され、これらパルス電圧＋ＰA、−ＰAが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。
【０００７】
この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５を構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【０００８】
そして、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１７を通じてスピーカ１９の一端に接続される。
【０００９】
また、ＰＷＭ変調回路１１からの他方のＰＷＭ信号ＰBに対しても、ＰＷＭ信号ＰAに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBがドライブ回路１４に供給されて図９Ｂに示すように、信号ＰBと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰB、−ＰBが形成され、これらパルス電圧＋ＰB、−ＰBが、プッシュプル回路１６を構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。
【００１０】
そして、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端に接続される。
【００１１】
したがって、＋ＰA＝“Ｈ”のときには、−ＰA＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶAは、図９Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰA＝“Ｌ”のときには、−ＰA＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶA＝０となる。
【００１２】
同様に、＋ＰB＝“Ｈ”のときには、−ＰB＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBは、図９Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰB＝“Ｌ”のときには、−ＰB＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶB＝０となる。
【００１３】
そして、ＶA＝＋ＶDD、かつ、ＶB＝０の期間には、図８および図９Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７→スピーカ１９→ローパスフィルタ１８のラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉが流れる。
【００１４】
また、ＶA＝０、かつ、ＶB＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８→スピーカ１９→ローパスフィルタ１７のラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉが流れる。さらに、ＶA＝ＶB＝＋ＶDDの期間、およびＶA＝ＶB＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ回路を構成していることになる。
【００１５】
そして、電流ｉの流れる期間は、もとのＰＷＭ信号ＰA、ＰBが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐinの示すレベルに対応したアナログ電流であって電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００１６】
こうして、図８の回路はパワーアンプとして動作するが、このとき、ＦＥＴ（Ｑ11〜Ｑ14）は、入力されたデジタルオーディオ信号Ｐinに対応して電源電圧＋ＶDDをスイッチングして電力増幅をするので、効率が高く、また、大出力を得ることができる。
【００１７】
【発明が解決しようとする課題】
ところで、図９Ｃ、Ｄにも示すように、電源電圧＋ＶDDを高速にスイッチングして出力電圧ＶA、ＶBを形成しているので、出力電圧ＶA、ＶBの立ち上がりエッジ（図９Ｃ、Ｄの↑印）により輻射を生じてしまう。しかも、そのスイッチング時、電源電圧＋ＶDDは、例えば20Ｖ〜50Ｖと高い電圧なので、その輻射もかなりの大きさとなってしまう。そして、ＰＷＭ信号ＰA、ＰBのキャリア周波数ｆcは、上記のように例えば768ｋHzであり、これは中波放送の放送帯に含まれる。
【００１８】
このため、上述のようなＤ級パワーアンプが、カーオーディオなどのように、受信機と一体化されていたり、受信機に近接して配置されると、出力電圧ＶA、ＶBの立ち上がりエッジによる輻射が、放送の受信に妨害を与えてしまう。また、出力電圧ＶA、ＶBの立ち上がりエッジは急峻であって高調波成分を多く含み、その高調波成分も輻射されるので、ＦＭ受信機やテレビ受像機などの受信に妨害を与えることもある。
【００１９】
この発明は、そのような輻射を低減させたパワーアンプ装置を提供しようとするものである。
【００２０】
【課題を解決するための手段】
この発明においては、
第１および第２のパワーアンプを有し、
これら第１および第２のパワーアンプのそれぞれは、
入力信号を、その量子化レベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、その量子化レベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路から出力される上記第１のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第１のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と、
上記第２のパルス変調回路から出力される上記第２のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第２のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と
を有し、
上記第１および第２のパワーアンプのそれぞれにおいて、上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち上がる極性であり、
上記第２のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち下がる極性である
ようにしたパワーアンプ装置
とするものである。
したがって、第１のパワーアンプにおいて生じる輻射と、第２のパワーアンプにおいて生じる輻射とが打ち消し合い、全体としての輻射が低減する。
【００２１】
【発明の実施の形態】
ところで、一般の２チャンネルステレオにおいては、左チャンネルと右チャンネルとが対になっている。また、サラウンド音場を形成できるようにしたマルチチャンネルステレオにおいても、前方や後方のチャンネルは、左チャンネルと右チャンネルとが対になっている。つまり、多くのオーディオ装置は、チャンネル数が偶数であり、したがって、必要とするパワーアンプの数も偶数である。
【００２２】
この発明は、このような点に着目してＤ級アンプにおける輻射を低減させるようにしたものである。以下、この発明によるパワーアンプ装置の一形態について、図１により説明する。
【００２３】
図１において、符号１０Ｌ、１０Ｒは、左および右チャンネルのＤ級パワーアンプをそれぞれ示し、左および右チャンネルのデジタルオーディオ信号ＰL、ＰRがパワーアンプ１０Ｌ、１０Ｒの入力端子ＴL、ＴRにそれぞれ供給される。
【００２４】
そして、パワーアンプ１０Ｌにおいては、入力端子ＴLに供給されたデジタルオーディオ信号ＰLがＰＷＭ変調回路１１Ｌに供給されるとともに、クロック形成回路１２から所定の周波数のクロック（キャリア信号）がＰＷＭ変調回路１１Ｌに供給され、オーディオ信号ＰLは、１対のＰＷＭ信号ＰAL、ＰBLに変換される。
【００２５】
この場合、図３に示すように、ＰＷＭ信号ＰAL、ＰBLのパルス幅は、オーディオ信号ＰLの示すレベルに対応して変化するものであるが、一方のＰＷＭ信号ＰALのパルス幅は、デジタルオーディオ信号ＰLの示すレベルの大きさとされ、ＰＷＭ信号ＰBのパルス幅は、デジタルオーディオ信号ＰLの示すレベルの２の補数の大きさとされる。また、ＰＷＭ信号ＰAL、ＰBLは、その立ち上がり時点が、ＰＷＭ信号ＰAL、ＰBLの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号ＰLの示すレベルに対応して変化するものとされる。
【００２６】
さらに、ＰＷＭ信号ＰAL、ＰBLのキャリア周波数ｆc（＝１／Ｔc）は、デジタルオーディオ信号ＰLのサンプリング周波数ｆsの例えば16倍とされ、ｆs＝48ｋHzとすれば、
ｆc＝16ｆs＝16×48ｋHz＝768ｋHz
とされる。
【００２７】
そして、このＰＷＭ変調回路１１Ｌからの一方のＰＷＭ信号ＰALがドライブ回路１３Ｌに供給されて図２Ａに示すように、信号ＰALと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰAL、−ＰALが形成される。この場合、パルス電圧＋ＰALは、信号ＰALと同レベルのドライブ電圧であるから、立ち上がり時点がＰＷＭ信号ＰALの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号ＰLの示すレベルに対応して変化する。また、パルス電圧−ＰALは、信号ＰALのレベルを反転したドライブ電圧であるから、立ち上がり時点がオーディオ信号ＰLの示すレベルに対応して変化し、立ち下がり時点が１サイクル期間Ｔcの終了時点に固定される。
【００２８】
そして、これらのパルス電圧＋ＰAL、−ＰALが、１対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。この場合、ＦＥＴ（Ｑ11、Ｑ12）はプッシュプル回路１５Ｌを構成するものであり、ＦＥＴ（Ｑ11）のドレインが電源端子ＴPWRに接続され、そのソースがＦＥＴ（Ｑ12）のドレインに接続され、このＦＥＴ（Ｑ12）のソースが接地に接続される。また、電源端子ＴPWRには、安定した直流電圧＋ＶDDが電源電圧として供給される。なお、電圧＋ＶDDは、例えば20Ｖ〜50Ｖである。
【００２９】
さらに、ＦＥＴ（Ｑ11）のソースおよびＦＥＴ（Ｑ12）のドレインが、例えばコイルおよびコンデンサにより構成されたローパスフィルタ１７Ｌを通じてスピーカ１９Ｌの一端に接続される。
【００３０】
また、ＰＷＭ変調回路１１Ｌからの他方のＰＷＭ信号ＰBLに対しても、ＰＷＭ信号ＰALに対してと同様に構成される。すなわち、ＰＷＭ信号ＰBLがドライブ回路１４Ｌに供給されて図２Ｂに示すように、信号ＰBLと同レベルおよびレベル反転した１対のドライブ用のパルス電圧＋ＰBL、−ＰBLが形成される。
【００３１】
この場合、パルス電圧＋ＰBLは、信号ＰBLと同レベルのドライブ電圧であるから、立ち上がり時点がＰＷＭ信号ＰALの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点がオーディオ信号ＰLの示すレベルに対応して変化する。また、パルス電圧−ＰBLは、信号ＰBLのレベルを反転したドライブ電圧であるから、立ち上がり時点がオーディオ信号ＰLの示すレベルに対応して変化し、立ち下がり時点が１サイクル期間Ｔcの終了時点に固定される。
【００３２】
そして、これらパルス電圧＋ＰBL、−ＰBLが、プッシュプル回路１６Ｌを構成する１対のｎチャンネルのＭＯＳ−ＦＥＴ（Ｑ13、Ｑ14）のゲートにそれぞれ供給される。また、ＦＥＴ（Ｑ13）のソースおよびＦＥＴ（Ｑ14）のドレインが、コイルおよびコンデンサを有するローパスフィルタ１８Ｌを通じてスピーカ１９Ｌの他端に接続される。
【００３３】
さらに、右チャンネルのパワーアンプ１０Ｒも左チャンネルのパワーアンプ１０Ｌと同様に構成されるもので、パワーアンプ１０Ｌの回路および信号に対応する部分には、同一符号のサフィックスＬをサフィックスＲに代えて説明は省略する。
【００３４】
ただし、この場合、右チャンネルのパワーアンプ１０Ｒにおいては、ＰＷＭ変調回路１１Ｒから出力されるＰＷＭ信号ＰAR、ＰBRは、図３Ｂにも示すように、ＰＷＭ信号ＰAL、ＰBLと同様、その立ち上がり時点が、ＰＷＭ信号ＰAR、ＰBRの１サイクル期間Ｔcの開始時点に固定され、その立ち下がり時点はオーディオ信号ＰRの示すレベルに対応して変化するものとされるが、ドライブ回路１３Ｒ、１４Ｒと、プッシュプル回路１５Ｒ、１６Ｒとの結線が、左チャンネルのパワーアンプ１０Ｌにおけるそれとは違えられる。
【００３５】
すなわち、ドライブ回路１３Ｒから出力されるドライブ用のパルス電圧＋ＰAR、−ＰARが、プッシュプル回路１６ＲのＦＥＴ（Ｑ14、Ｑ13）のゲートにそれぞれ供給され、ドライブ回路１４Ｒから出力されるドライブ用のパルス電圧＋ＰBR、−ＰBRが、プッシュプル回路１５ＲのＦＥＴ（Ｑ12、Ｑ11）のゲートにそれぞれ供給される。
【００３６】
このような構成によれば、左チャンネルのパワーアンプ１０Ｌにおいて、以下のような動作が行われる。すなわち、＋ＰAL＝“Ｈ”のときには、−ＰAL＝“Ｌ”であり、ＦＥＴ（Ｑ11）がオンになるとともに、ＦＥＴ（Ｑ12）がオフになるので、ＦＥＴ（Ｑ11、Ｑ12）の接続点の電圧ＶALは、図２Ｃに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰAL＝“Ｌ”のときには、−ＰAL＝“Ｈ”であり、ＦＥＴ（Ｑ11）がオフになるとともに、ＦＥＴ（Ｑ12）がオンになるので、ＶAL＝０となる。
【００３７】
同様に、＋ＰBL＝“Ｈ”のときには、−ＰBL＝“Ｌ”であり、ＦＥＴ（Ｑ13）がオンになるとともに、ＦＥＴ（Ｑ14）がオフになるので、ＦＥＴ（Ｑ13、Ｑ14）の接続点の電圧ＶBLは、図２Ｄに示すように、電圧＋ＶDDとなる。また、逆に、＋ＰBL＝“Ｌ”のときには、−ＰBL＝“Ｈ”であり、ＦＥＴ（Ｑ13）がオフになるとともに、ＦＥＴ（Ｑ14）がオンになるので、ＶBL＝０となる。つまり、出力電圧ＶAL、ＶBLは、１サイクル期間Ｔcの開始時点ごとに立ち上がり、ＰＷＭ信号ＰAL、ＰBLに対応した時点に立ち下がる。
【００３８】
そして、ＶAL＝＋ＶDD、かつ、ＶBL＝０の期間には、図１および図２Ｅに示すように、ＦＥＴ（Ｑ11、Ｑ12）の接続点から、ローパスフィルタ１７Ｌ→スピーカ１９Ｌ→ローパスフィルタ１８Ｌのラインを通じて、ＦＥＴ（Ｑ13、Ｑ14）の接続点へと、電流ｉLが流れる。
【００３９】
また、ＶAL＝０、かつ、ＶBL＝＋ＶDDの期間には、ＦＥＴ（Ｑ13、Ｑ14）の接続点から、ローパスフィルタ１８Ｌ→スピーカ１９Ｌ→ローパスフィルタ１７Ｌのラインを通じて、ＦＥＴ（Ｑ11、Ｑ12）の接続点へと、逆向きに電流ｉLが流れる。さらに、ＶAL＝ＶBL＝＋ＶDDの期間、およびＶAL＝ＶBL＝０の期間には、電流ｉLは流れない。つまり、プッシュプル回路１５Ｌ、１６ＬがＢＴＬ回路を構成していることになる。
【００４０】
そして、電流ｉLの流れる期間は、もとのＰＷＭ信号ＰAL、ＰBLが立ち上がっている期間に対応して変化するとともに、電流ｉLがスピーカ１９Ｌを流れるとき、電流ｉLはローパスフィルタ１７Ｌ、１８Ｌにより積分されるので、結果として、スピーカ１９Ｌを流れる電流ｉLは、デジタルオーディオ信号ＰLの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、回路１０Ｌは、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９Ｌに供給されることになる。
【００４１】
さらに、右チャンネルのパワーアンプ１０Ｒにおいても、同様の動作が行われる。しかし、右チャンネルのパワーアンプ１０Ｒにおいては、ドライブ回路１３Ｒ、１４Ｒと、プッシュプル回路１５Ｒ、１６Ｒとの結線が、左チャンネルのパワーアンプ１０Ｌにおけるそれとは違えられているので、プッシュプル回路１５５、１６の出力電圧ＶAR、ＶBRは、例えば図Ｈ、Ｉに示すように変化する。
【００４２】
すなわち、簡単のため、入力オーディオ信号ＰL、ＰRがモノラル信号であるとすれば、ドライブ回路１３Ｒ、１４Ｒから出力されるドライブ用のパルス電圧＋ＰAR、−ＰAR、＋ＰBR、−ＰBRは、図２Ｆ、Ｇに示すように、パルス電圧＋ＰAL、−ＰAL、＋ＰBL、−ＰBLと等しい波形となるる。
【００４３】
しかし、＋ＰAR＝“Ｈ”のときには、−ＰAR＝“Ｌ”であり、ＦＥＴ（Ｑ14）がオンになるとともに、ＦＥＴ（Ｑ13）がオフになるので、ＶBR＝０となる。また、逆に、＋ＰAR＝“Ｌ”のときには、−ＰAR＝“Ｈ”であり、ＦＥＴ（Ｑ14）がオフになるとともに、ＦＥＴ（Ｑ13）がオンになるので、ＶBR＝＋ＶDDとなる。
【００４４】
同様に、＋ＰBR＝“Ｈ”のときには、−ＰBR＝“Ｌ”であり、ＦＥＴ（Ｑ12）がオンになるとともに、ＦＥＴ（Ｑ11）がオフになるので、ＶBR＝０となる。また、逆に、＋ＰBR＝“Ｌ”のときには、−ＰBR＝“Ｈ”であり、ＦＥＴ（Ｑ12）がオフになるとともに、ＦＥＴ（Ｑ11）がオンになるので、ＶBR＝＋ＶDDとなる。つまり、出力電圧ＶAR、ＶBRは、ＰＷＭ信号ＰAL、ＰBLに対応した時点ごとに立ち上がり、１サイクル期間Ｔcの開始時点に立ち下がる。
【００４５】
したがって、スピーカ１９Ｒには、図２Ｊに示すように、電流ｉRが流れるとともに、電流ｉRがスピーカ１９Ｒを流れるとき、電流ｉRはローパスフィルタ１７Ｒ、１８Ｒにより積分されるので、結果として、スピーカ１９Ｒを流れる電流ｉRは、デジタルオーディオ信号ＰRの示すレベルに対応したアナログ電流であって電力増幅された電流となる。したがって、回路１０Ｒも、Ｄ級パワーアンプとして動作していることになり、電力増幅された出力がスピーカ１９Ｒに供給されることになる。
【００４６】
こうして、アンプ１０Ｌ、１０Ｒは、スイッチングにより電力増幅を行うが、図２Ｃ、ＤおよびＨ、Ｉにも示すように、１サイクル期間Ｔcの開始時点においては、出力電圧ＶAL、ＶBLの変化方向（矢印↑）と、出力電圧ＶAR、ＶBRの変化方向（矢印↓）とが逆になるので、これら出力電圧ＶAL、ＶBLの変化により生じる輻射と、出力電圧ＶAR、ＶBRの変化により生じる輻射とが打ち消し合うことになり、パワーアンプ装置全体としての輻射が低減される。
【００４７】
特に、パワーアンプ装置は、所定のケースないしキャビネットに内蔵されるので、輻射の低減の効果が大きく、カーオーディオなどのように、パワーアンプ装置に受信機と一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。
【００４８】
また、このように輻射が放送の受信に与える妨害を低減することができるので、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減できる。さらに、受信機をパワーアンプ装置により近接させることができるので、省スペースとすることもできる。
【００４９】
図４は、ＰＷＭ変調回路１１Ｌ（および１１Ｒ）の具体例を示す。すなわち、入力端子ＴLのデジタルオーディオ信号ＰLが、ΔΣ変調回路１１１に供給されて可聴帯域内の量子化ノイズを抑えつつビット数を少なくしたデジタルオーディオ信号、例えば、量子化周波数（＝ｆc）が16ｆsで量子化ビット数が６ビットのデジタルオーディオ信号に変換される。
【００５０】
そして、このデジタルオーディオ信号がＲＯＭ１１２に供給されてその量子化レベルを示す並列デジタルデータとに変換されるとともに、ＲＯＭ１１３に供給されてその量子化レベルの２の補数を示す並列デジタルデータに変換され、これらデジタルデータが並列／直列シフトレジスタ１１４、１１５に供給されて直列信号、すなわち、ＰＷＭ信号ＰAL、ＰBLに変換される。
【００５１】
そして、一方のＰＷＭ信号ＰALがフリップフロップ回路１３１、１３２およびインバータ１３５により整形されてＰＷＭ波形のドライブ電圧＋ＰAL、−ＰALが出力されるとともに、他方のＰＷＭ信号ＰBLがフリップフロップ回路１３３、１３４およびインバータ１３６により整形されてＰＷＭ波形のドライブ電圧＋ＰBL、−ＰBLが出力される。
【００５２】
上述においては、パワーアンプ１０Ｌ、１０Ｒの出力段がＢＴＬ回路とされている場合であるが、シングル回路とすることもできる。図５は、そのようなパワーアンプ装置の一形態を示す。
【００５３】
すなわち、図５に示すパワーアンプ装置は、その左チャンネルのパワーアンプ１０Ｌにおいては、ＰＷＭ変調回路１１Ｌからドライブ回路１３ＬにＰＷＭ信号ＰALが供給されてドライブ用のパルス電圧＋ＰAL、−ＰALが形成され、これらパルス電圧＋ＰAL、−ＰALがプッシュプル回路１５Ｌに供給される。そして、このプッシュプル回路１５Ｌの出力端が、コンデンサ２１Ｌを通じ、さらに、ローパスフィルタ１７Ｌを通じてスピーカ１９Ｌの一端に接続されるとともに、その他端は接地される。
【００５４】
また、右チャンネルのパワーアンプ１０Ｒも左チャンネルのパワーアンプ１０Ｌと同様に構成される。ただし、この場合、図１のパワーアンプ装置と同様、パワーアンプ１０Ｒは、ＰＷＭ変調回路１１Ｒ、ドライブ回路１４Ｒおよびプッシュプル回路１６Ｒから構成され、ドライブ用のパルス電圧＋ＰBR、−ＰBRがＦＥＴ（Ｑ12、Ｑ11）に供給される。
【００５５】
したがって、このパワーアンプ装置においても、スピーカ１９Ｌにはデジタルオーディオ信号ＰLに対応した極性および大きさの電流ｉLが流れ、スピーカ１９Ｒにはデジタルオーディオ信号ＰRに対応した極性および大きさの電流ｉRが流れることになり、電力増幅が行われる。
【００５６】
そして、その場合、プッシュプル回路１５Ｌ、１５Ｒの出力電圧ＶAL、ＶARは、図２Ｃ、Ｈに示すように、１サイクル期間Ｔcの開始時点に互いに逆方向に変化するパルス電圧となるので、この開始時点に発生する輻射は打ち消し合うことになり、パワーアンプ装置全体としての輻射が低減される。
【００５７】
図６に示すパワーアンプ装置は、図５に示すパワーアンプ装置と同様、パワーアンプ１０Ｌ、１０Ｒの出力段がシングル回路とされるとともに、さらに、プッシュプル回路１５Ｌ、１５Ｒには、電源端子ＴPWR+、ＴPWR-から１対の正負の直流電圧＋ＶDD、−ＶDDが供給される場合である。したがって、図５におけるコンデンサ２１Ｌ、２１Ｒを省略することができる。
【００５８】
さらに、図１に示すパワーアンプ装置においては、図３にも示すように、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRは、その立ち下がりエッジだけがデジタル信号ＰL、ＰRに対応して変化する、いわゆる片側変調方式のＰＷＭ信号であるが、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRの立ち上がりエッジおよび立ち下がりエッジの両方が同時に変化する、いわゆる両側変調方式とすることもできる。
【００５９】
図７は、その両側変調方式とした場合のドライブパルス電圧＋ＰAL〜−ＰBL、＋ＰAR〜−ＰBR、出力電圧ＶAL、ＶBL、ＶAR、ＶBR、出力電流ｉL、ｉRの波形を示す。なお、図７は、入力されたデジタルオーディオ信号ＰL、ＰRがモノラル信号の場合である。そして、この場合には、ドライブ用のパルス電圧＋ＰAL〜−ＰBL、＋ＰAR〜−ＰBRおよび出力電圧ＶAL、ＶBL、ＶAR、ＶBRは、各サイクル期間Ｔcの中央の時点を中心にして立ち上がりエッジおよび立ち下がりエッジの位置が変化する。したがって、この両側変調方式の場合も、電力増幅された出力をスピーカに供給することができる。
【００６０】
なお、上述においては、入力信号ＰL、ＰRがデジタルオーディオ信号の場合であるが、アナログオーディオ信号であってもよい。また、ＰＷＭ信号ＰAL、ＰBL、ＰAR、ＰBRはＰＮＭ信号などとすることもできる。さらに、ＰＷＭ変調回路１１Ｌおよびドライブ回路１３Ｌ、１４Ｌを一体化し、ＰＷＭ変調回路１１Ｒおよびドライブ回路１３Ｒ、１４Ｒを一体化することもできる。
【００６１】
また、上述においては、パワーアンプ１０Ｌ、１０Ｒがオーディオ用のアンプの場合であるが、モータなどの電力機器をドライブするためのアンプとして使用することもできる。また、スピーカ１９Ｌ、１９Ｒに代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができるとともに、入力信号ＰL、ＰRを変更することにより負荷に供給される電圧の大きさを変更することができ、したがって、可変電源回路として使用することもできる。
【００６２】
〔この明細書で使用している略語の一覧〕
ＢＴＬ ：Bridged-Tied Load
Ｄ／Ａ ：Digital to Analog
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＦＥＴ ：Field Effect Transistor
ＰＮＭ ：Pulse Number Modulation
ＰＷＭ ：Pulse Width Modulation
【００６３】
【発明の効果】
この発明によれば、一方のチャンネルのパワーアンプにおいて生じる輻射と、他方のチャンネルのパワーアンプにおいて生じる輻射とが打ち消し合うので、パワーアンプ装置全体としての輻射を低減することができる。したがって、カーオーディオなどのように、パワーアンプ装置が受信機に一体化されていたり、受信機に近接して配置されていても、輻射が放送の受信に与える妨害を低減することができる。
【００６４】
また、このことから、輻射に対して受信機をシールドするための部材を削減することができ、コストを低減することができる。さらに、受信機をパワーアンプ装置により近接させることができるので、省スペースとすることもできる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】図１の回路を説明するための波形図である。
【図３】図１の回路を説明するための波形図である。
【図４】図１の回路の一部の一形態を示す系統図である。
【図５】この発明の他の形態を示す系統図である。
【図６】この発明の他の形態を示す系統図である。
【図７】この発明を説明するための波形図である。
【図８】この発明を説明するための系統図である。
【図９】図８の回路を説明するための波形図である。
【図１０】図８の回路を説明するための波形図である。
【符号の説明】
１０Ｌおよび１０Ｒ…パワーアンプ、１１Ｌおよび１１Ｒ…ＰＷＭ変調回路、１２…クロック形成回路、１３Ｌ、１３Ｒ、１４Ｌおよび１４Ｒ…ドライブ回路、１５Ｌ、１５Ｒ、１６Ｌおよび１６Ｒ…プッシュプル回路、１７Ｌ、１７Ｒ、１８Ｌおよび１８Ｒ…ローパスフィルタ、１９Ｌおよび１９Ｒ…スピーカ
Claims (4)
- 第１および第２のパワーアンプを有し、
これら第１および第２のパワーアンプのそれぞれは、
入力信号を、その量子化レベルを示す第１のパルス変調信号に変換して出力する第１のパルス変調回路と、
上記入力信号を、その量子化レベルの２の補数を示す第２のパルス変調信号に変換して出力する第２のパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のパルス変調回路から出力される上記第１のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第１のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と、
上記第２のパルス変調回路から出力される上記第２のパルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記第２のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と
を有し、
上記第１および第２のパワーアンプのそれぞれにおいて、上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち上がる極性であり、
上記第２のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち下がる極性である
ようにしたパワーアンプ装置。 - 第１および第２のパワーアンプを有し、
これら第１および第２のパワーアンプのそれぞれは、
入力信号をパルス変調信号に変換して出力するパルス変調回路と、
１対のスイッチング素子がプッシュプル接続されたプッシュプル回路と、
上記パルス変調回路から出力される上記パルス変調信号を互いに逆レベルの１対のドライブパルスに変換して上記プッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と
を有し、
上記第１のパワーアンプにおける上記プッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち上がる極性であり、
上記第２のパワーアンプにおける上記プッシュプル回路の出力電圧は、その１サイクル期間の開始時点に立ち下がる極性である
ようにしたパワーアンプ装置。 - 請求項１あるいは請求項２に記載のパワーアンプ装置において、
上記パルス変調信号がＰＷＭ信号である
ようにしたパワーアンプ装置。 - 第１および第２のパワーアンプを有し、
これら第１および第２のパワーアンプのそれぞれは、
入力信号を、その量子化レベルを示す第１のＰＷＭ信号に変換して出力する第１のＰＷＭ変調回路と、
上記入力信号を、その量子化レベルの２の補数を示す第２のＰＷＭ信号に変換して出力する第２のＰＷＭ変調回路と、
１対のスイッチング素子がプッシュプル接続されて構成された第１および第２のプッシュプル回路と、
上記第１のＰＷＭ変調回路から出力される上記第１のＰＷＭ信号を互いに逆レベルの１対のドライブパルスに変換して上記第１のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と、
上記第２のＰＷＭ変調回路から出力される上記第２のＰＷＭ信号を互いに逆レベルの１対のドライブパルスに変換して上記第２のプッシュプル回路の上記１対のスイッチング素子に供給するドライブ回路と
を有し、
上記第１および第２のパワーアンプのそれぞれにおいて、上記第１のプッシュプル回路の出力端と、上記第２のプッシュプル回路の出力端との間に、負荷が接続され、
上記第１のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧の立ち上がりおよび立ち下がりと、上記第２のパワーアンプにおける上記第１および第２のプッシュプル回路の出力電圧の立ち上がりおよび立ち下がりとの位置関係が逆である
ようにしたパワーアンプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352650A JP3894293B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352650A JP3894293B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152467A JP2003152467A (ja) | 2003-05-23 |
| JP3894293B2 true JP3894293B2 (ja) | 2007-03-14 |
Family
ID=19164794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352650A Expired - Fee Related JP3894293B2 (ja) | 2001-11-19 | 2001-11-19 | パワーアンプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894293B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5266040B2 (ja) * | 2008-12-29 | 2013-08-21 | 新日本無線株式会社 | Ｐｗｍ処理方法および処理回路 |
| JP5196185B2 (ja) * | 2009-03-25 | 2013-05-15 | ヤマハ株式会社 | Ｄ級増幅回路 |
| EP2458732B1 (en) * | 2010-11-26 | 2013-10-02 | Nxp B.V. | Amplifier and amplifier control method |
| US8710922B2 (en) * | 2012-05-11 | 2014-04-29 | Nuvoton Technology Corporation | Method and apparatus for filter-less class D audio amplifier EMI reduction |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127562A (ja) * | 1999-10-25 | 2001-05-11 | Susumu Kimura | Ｐｗｍ電力増幅器 |
| JP2002158549A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ装置 |
| JP2002158544A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
| JP4710198B2 (ja) * | 2001-08-21 | 2011-06-29 | ソニー株式会社 | スイッチング増幅装置 |
-
2001
- 2001-11-19 JP JP2001352650A patent/JP3894293B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152467A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4210594B2 (ja) | 差動出力スイッチング増幅器においてヌルスペクトルを生成するための回路及びその方法 | |
| JP3894305B2 (ja) | パワーアンプ | |
| KR100952384B1 (ko) | 파워 앰프 | |
| JP2013197711A (ja) | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
| KR20050019761A (ko) | 파워앰프장치 | |
| JP2003046345A (ja) | パワーアンプ装置 | |
| JP3894293B2 (ja) | パワーアンプ装置 | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| EP1505724A1 (en) | Power amplification device | |
| EP1530288B1 (en) | Power amplification circuit | |
| JP2000152369A (ja) | オーディオ信号処理用集積回路 | |
| JP2004031998A (ja) | 音響駆動回路 | |
| JP6451063B2 (ja) | Ｄ級パワーアンプ | |
| JP2002158544A (ja) | デジタルパワーアンプ | |
| WO2007148879A1 (en) | Headphone driver and method for driving the same | |
| JP2007060510A (ja) | デジタルアンプ | |
| JP4710198B2 (ja) | スイッチング増幅装置 | |
| JP3378090B2 (ja) | ステレオオーディオ機器の出力回路 | |
| JPH0559606B2 (ja) | ||
| JP5408058B2 (ja) | 音声切換出力装置 | |
| JPS5952925A (ja) | ミユ−テイング装置 | |
| JP3559837B2 (ja) | オーディオ装置 | |
| JP2017192151A (ja) | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
| JP2004040174A (ja) | ステレオ増幅回路 | |
| JP2003060443A (ja) | スイッチング増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |