JP3893077B2

JP3893077B2 - 半導体デバイス及びその製造方法

Info

Publication number: JP3893077B2
Application number: JP2002129822A
Authority: JP
Inventors: 規之下地; 将樹高岡
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2002-05-01
Filing date: 2002-05-01
Publication date: 2007-03-14
Anticipated expiration: 2022-05-01
Also published as: JP2003326499A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス、なかでも半導体デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
従来から、シリコンなどの半導体材料を利用したマイクロマシン技術が提供されている。このマイクロマシン技術を用いたデバイスとしては、各種センサ、マイクロアクチュエータ、マイクロポンプやバルブなどの流体制御デバイスなどが挙げられる。このようなデバイスは、一般的には、半導体基板の表面に絶縁膜や金属パターンを用いて立体的な構造物が形成される。
【０００３】
【発明が解決しようとする課題】
図１０は、マイクロポンプの構造及びその動作原理を示す説明図である。同図（ａ）は吐出モードのマイクロポンプを示す説明図、同図（ｂ）は吐出モードのマイクロポンプを示す説明図、同図（ｃ）はマイクロポンプのバルブ、入口及び出口の平面図、同図（ｄ）はバルブの拡大図である。マイクロポンプは、仕切板６２が形成された耐熱ガラス板６１と、バルブ７２ａ，７２ｂ及び貫通孔７３ａ，７３ｂ，７３ｃ，７３ｄ（貫通孔７３）が形成されたシリコン基板７１と、耐熱ガラス板６１と反対側のシリコン基板面に接合された耐熱ガラス板８１とから形成される。耐熱ガラス板６１の仕切板６２上には、仕切板６２を振動させるためのピエゾアクチュエータ６３が取り付けられている。バルブ７２ａ，７２ｂは、液路となる貫通孔７３を有するシリコン基板７１上に、液路をふさぐような形状のポリシリコンでできた円盤状の弁と、片側を基板に固定され前記弁を支える４本の腕とから形成される（図１０（ｃ）、（ｄ）参照）。
【０００４】
このような構造のマイクロポンプは、ピエゾアクチュエータ６３に電圧を印加することにより動作する。電圧を印加されたピエゾアクチュエータ６３は、仕切板６２を押し下げる。これにより圧力室６６内の圧力が高まり、入口６４側のバルブ７２ａが閉じ、出口６５側のバルブ７２ｂが開いてそこから液が吐出される（図１０（ａ）参照）。電圧が切られると、仕切板６２が元に戻ろうとする。これにより圧力室６６内の圧力が下がり、出口６５側のバルブ７２ｂが閉じ、入口６４側のバルブ７２ａが開いて新しい液が圧力室６６に吸入される（図１０（ｂ）参照）。
【０００５】
ところで、このようなマイクロポンプの製造工程では、バルブ７２ａ，７２ｂをシリコン基板７１に形成した後、バルブ７２と精密に位置があうように貫通孔７３ｂ、７３ｄを形成する。また、耐熱ガラス板６１に形成される液の入口６４や出口６５と精密に位置があうように、貫通孔７３ａ、７３ｃを形成する。貫通孔７３は、シリコン基板７１の両面にマスクを形成しておき、シリコン基板７１を表面及び裏面から異方性エッチングすることにより形成される。
【０００６】
しかし、シリコンなど半導体基板の厚さは、例えば６インチ用ウェハの基板であれば約６２５μｍであり、エッチングする深さが深い。そのため、形成される貫通孔が半導体基板の表面や裏面に貫通するまでにエッチングの進行方向がずれ、表面の狙った位置に貫通孔を到達させることが難しい。その原因としては例えば以下のことが考えられる。
【０００７】
１）貫通孔が貫通すべき表面の位置と、裏面におけるエッチングの開始位置とのアライメントを画像処理により行うが、画像処理のずれによりアライメントの精度を得ることが難しい。
２）半導体基板中に存在する格子欠陥のためにエッチングの進行方向にずれが生じ、表面の開口位置が狙っていた位置からずれてしまう。
【０００８】
３）エッチングは温度や湿度によるエッチングスピードの変動が大きく、バッチ処理などを行った場合、ウェハ間やウェハ面内でのエッチング速度、サイドエッチング量のばらつきを抑えることが難しい。
そのため、貫通孔を形成するにあたり、半導体基板の表面における開口部の位置及び大きさにマージンを持たせた設計にせざるを得ず、半導体デバイスが大きくなり、製造コストが上昇してしまう。具体的には、６インチ用シリコン基板を用いて基板表面に幅２０μｍ程度の貫通孔を形成したい場合でも、製作段階では１００μｍ程度の開口用スペースを見込んでいる。
【０００９】
本発明の課題は、半導体基板の一面に、他方の面から精度良く貫通孔を形成することにある。
本発明の別の課題は、半導体基板の一面に必要十分な大きさの開口を有する貫通孔を他方の面から形成することにより、高密度の半導体デバイスを製造及び提供することにある。
【００１０】
本発明のさらに別の課題は、ウェハや製造プロセスに関わらず貫通孔を安定して形成することにより、安定した品質の半導体デバイスを製造することにある。
【００１１】
【課題を解決するための手段】
発明１に係る半導体デバイスの製造方法は下記のステップを含む。
・半導体基板の第１面に溝状または穴状の空間である第１ガイド部を形成するガイド形成ステップ。
・前記第１ガイド部の周囲の半導体基板に格子欠陥を導入する欠陥導入ステップ。
・前記第１面と反対側の半導体基板の第２面側から前記第１ガイド部へ向けて前記半導体基板をエッチングし、前記半導体基板を貫通する貫通孔を形成する貫通孔形成ステップ。
【００１２】
半導体基板表面（第１面）に細い孔、例えば幅１μｍの溝を形成し、好ましくは細溝の周囲に格子欠陥をさらに導入した後、基板の裏面からエッチングにより貫通孔を形成する。その段階で溝の周囲の格子欠陥が発生している部分にエッチングが誘導される。そのため、細溝をガイドとしてエッチングが急速に進み、溝幅とほぼ同等の幅を持つ開口部を基板表面に有する貫通孔が形成される。このようにして形成された半導体デバイスは、基板表面の所望の位置に所望の幅を有する貫通孔が形成されているので、基板表面に高密度に集積回路などの機能部を搭載することができる。貫通孔の幅は、必要に応じてさらにエッチングすることにより目的とする幅に調整することができる。従って、貫通孔を形成する際の位置や大きさのずれのためのマージンをとる必要がなく、高密度で歩留まりの良い半導体チップを製造することができる。
【００１３】
この方法では、第１ガイド部周辺に導入された格子欠陥により、第１ガイド部に沿ってエッチングが進む。そのために、第１ガイド部の幅程度、例えば１μｍの開口幅を有する貫通孔を、第１面の目的の位置に、第２面側からのエッチングで形成することができる。
発明２に係る半導体デバイスの製造方法は表面膜形成ステップをさらに含む。表面膜形成ステップは、少なくとも前記第１ガイド部を覆う表面膜を、前記第１面上に形成する。
【００１４】
この方法では、細溝を覆う表面膜を形成する。表面膜上には集積回路などを形成してもよい。貫通孔の開口部分や内部に入り込んでいる表面膜は、前記貫通孔形成ステップにおけるエッチングにより、または前記エッチングとは独立なエッチングにより、除去することができる。
発明３に係る半導体デバイスの製造方法は、発明１または２において、前記半導体基板はシリコン基板であり、前記表面膜形成ステップではシリコン酸化膜またはポリシリコンにより前記表面膜を形成する。
【００１５】
とりわけポリシリコンはシリコンに比して高速度でエッチング可能なため、第１面における貫通孔の開口位置を制御しやすい利点がある。
発明４に係る半導体デバイスの製造方法は、発明１または２において、前記表面膜形成ステップでは、前記表面膜を、ＣＶＤ(Chemical Vapor Deposition)により形成する。
【００１６】
表面膜をＣＶＤ、例えばプラズマＣＶＤで形成する場合、貫通孔となる部分に形成される基板の細溝の内部に表面膜が入り込みにくい。そのため、第１ガイド部の開口部分だけが表面膜でふさがれ、第１ガイド部の奥は中空となり、溝全てを表面膜で埋めた場合に比して表面膜の不要な部分を除去するのが容易である。
発明５に係る半導体デバイスの製造方法は、発明１〜４のいずれかにおいて、前記貫通孔形成ステップが以下のステップを含む。
・異方性エッチングまたは等方性エッチングにより貫通孔を前記第１ガイド部先端まで形成する第１次エッチングステップ。
・異方性エッチングにより前記貫通孔を前記第１面まで貫通させる第２次エッチングステップ。
【００１７】
まず最初に第１次エッチングを行い、第１ガイド部の先端までエッチングを行う。これにより、形成途中の貫通孔がガイド部先端に確実かつ迅速に到達する。その後異方性エッチングに切り替えて基板表面まで貫通孔を貫通させる。第２次エッチングを異方性エッチングで実行することにより、貫通孔の基板表面の開口縁の厚さを等方性エッチングの場合に比して厚く形成することができる。
【００１８】
発明６に係る半導体デバイスの製造方法は、発明１〜５のいずれかにおいて、前記ガイド形成ステップでは、溝状または穴状の空間である第２ガイド部を、前記半導体基板の第１面にさらに形成する。貫通孔形成ステップでは、前記第１面と反対側の半導体基板の第２面側から前記第１ガイド部及び前記第２ガイド部へ向けて前記半導体基板をエッチングすることにより、前記半導体基板を貫通する貫通孔を形成する。
【００１９】
大きな貫通孔を精度良く形成したい場合には、複数のガイド部を形成し、各ガイド部に対応する貫通孔を形成する。これにより、大きな貫通孔を目的の位置に目的の大きさで形成することができる。
【００２０】
【発明の実施の形態】
＜第１実施形態例＞
図１に本発明の第１実施形態に係る半導体デバイスの基本構造を示す。この半導体デバイスは、貫通孔１４が形成されたＳｉ、ＧａＡｓ、ＩｎＰなどの半導体基板１と、基板表面１ａの少なくとも一部に形成された表面膜３とを有している。
【００２１】
半導体基板１の表面１ａには、デバイスの種類に応じ、各種の機能部が形成されている場合がある（後述する図３（Ｈ）参照）。ここで基板表面１ａとは、電極や各種素子などの機能部が形成される面をいう。半導体基板１の表面１ａ及び裏面１ｂには、貫通孔１４によりそれぞれ開口１０１及び開口１０２が形成されている。開口１０１，１０２の平面形状は、半導体基板１の表面１ａ上に形成する機能部や貫通孔１４の機能にもよるが、矩形状、帯状などである。
【００２２】
貫通孔１４は、基板裏面１ｂから表面１ａに向かうほどその幅を狭くしながら、半導体基板１を貫通している。貫通孔１４による基板裏面１ｂ上の開口１０２の幅Ｗ２は、基板表面１ａ上の開口１０１の幅Ｗ１よりも広い（Ｗ２＞Ｗ１）。後述するように、貫通孔１４は基板裏面１ｂからのエッチングにより形成され、その基板表面１ａにおける開口１０１近傍はガイドに沿ったエッチングにより形成されている。ガイドについては後述する。
【００２３】
次に図２及び図３を参照し、図１に示す半導体デバイスの製造方法について説明する。ここでは、一例としてシリコン基板を用いた製造方法について説明する。
まずシリコン基板１の表面上にＳｉＮやＳｉＯ２などのマスク２を形成し、マスク２を介して基板表面側から高密度プラズマエッチングなどの手法を用いてＳｉエッチングを行い、幅１μｍ程度の溝状または矩形状のガイド１１をシリコン基板１に形成する（同図（Ａ））。ガイド１１の幅が１μｍを超えないようにしておくと、後述する表面膜３により容易にガイド１１の開口を覆うことができるので好ましい。エッチング条件として、例えばエッチングガスにＳＦ６を用い、異方性ドライエッチングを行う。ガイド１１の深さは、表面デバイスに影響を与えない深さ、例えば５０μｍ程度の深さで形成する。
【００２４】
ついで、ガイド１１内に露出しているシリコン基板面に、格子欠陥１２を導入する（同図（Ｂ））。これは例えば露出しているシリコン基板面を、Ｎ２ガスまたはＮＨ３ガスにより、高温、例えば１０００℃で１０分程度窒化処理することにより行う。後述するように、基板裏面１ｂからエッチングを行う際に、格子欠陥１２に沿ってガイド１１周辺にエッチングの進行を導くためである。
【００２５】
その後、マスク２を必要に応じて除去し、シリコン基板１上に平坦な表面膜３をＣＶＤ法または熱酸化法により形成するとともに、ガイド１１を埋める（同図（Ｃ））。表面膜３の材料は、エッチャントの選択によって半導体基板１よりも早いエッチングレートでエッチング可能な材質が選ばれる。また、表面膜３の材料は、その上に通常の半導体プロセスで各種素子を形成可能な材質が好ましい。例えばシリコン基板に対しては、フッ酸で選択的エッチングが可能であり、その上に集積回路を形成可能なポリシリコンのＣＶＤ膜やシリコン熱酸化膜を用いて表面膜３を形成することが挙げられる。なかでもポリシリコンは、シリコンに比して高速に選択エッチングが可能なため、後述する表面膜３の除去処理上好ましい。表面膜３上には集積回路などの機能部４を形成し、基板裏面１ｂ上にはＳｉＮやＳｉＯ２などのマスク５を形成する（同図（Ｄ））。機能部４とは、例えばマイクロポンプに用いられる半導体デバイスであれば、バルブを構成する弁、腕、固定リングなどである。
【００２６】
さらに、マスク５を介し、基板裏面１ｂからアルカリ性ウェットエッチングまたは酸性ウェットエッチングにより第１次エッチングを行い、ガイド１１の先端まで貫通孔１４を形成する（同図（Ｅ））。エッチングの条件は、貫通孔１４がガイド１１の先端に到達するように調整される。例えば、６インチ用シリコン基板であれば、例えばエッチャントとしてＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）２２％溶液を用い、８０℃で１５時間エッチングを行う。
【００２７】
第１次エッチングに続き第２次エッチングを行い、貫通孔１４を基板表面１ａまで到達させる（同図（Ｆ））。このプロセスにおいて、エッチングはガイド１１の周辺にできた格子欠陥に沿って進行するため、貫通孔１４はガイド１１に沿って形成され、最終的にガイド１１の開口部に到達する。第２次エッチングは、貫通孔１４の基板表面１ａにおける開口端に厚さを持たせるために、異方性ウェットエッチングを行うことが好ましい。例えばシリコンの（１１１）面を出したい場合にはＴＭＡＨ(テトラメチルアンモニウムハイドロオキサイド)などを用いて異方性エッチングを行う。エッチング条件は、貫通孔１４が基板表面１ａに到達するように調整される。
【００２８】
その後、貫通孔１４に残留している表面膜３の一部を、基板裏面１ｂ側から選択的にエッチングして除去する（図３（Ｇ））。例えば表面膜３がＣＶＤにより形成されたＳｉＯ膜や熱酸化膜であれば、貫通孔１４内に残留している表面膜３の一部をフッ酸などにより除去することができる。このとき、若干のエッチャントが基板表面１ａ側に回り込み、貫通孔１４の開口付近の表面膜３も一部除去される。
【００２９】
貫通孔１４内に残った表面膜３の一部を取り除いた後、さらに裏面から第３次エッチングを行うことにより、貫通孔１４の幅を所望の幅Ｗ１まで広げ、機能部４が搭載された半導体デバイスを得る（同図（Ｈ））。第３次エッチングも、第２次エッチングと同様の理由により異方性ウェットエッチングが好ましい。エッチング条件は、所望の幅Ｗ１が得られるように調整される。
【００３０】
このようにして得られた半導体デバイスは、貫通孔１４の基板表面１ａの開口幅Ｗ１が小さく、また所望の位置に形成されている。具体的には、６インチ用のシリコン基板であれば、シリコン基板表面上に約２０μｍの開口幅を持つ帯状または矩形状の貫通孔１４を形成することができる。そのため、開口１０１の大きさのずれや位置のずれのためのマージンを小さくでき、本デバイスを用いた半導体チップの小型化、高密度化を促進することができる。また、ウェハやエッチングプロセス毎に基板表面１ａの開口１０１の大きさや位置がずれることを防ぎ、歩留まりを向上させ、本デバイスを用いた半導体チップの低コスト化を図ることができる。
【００３１】
＜その他の実施形態例＞
（Ａ）図４及び図５は、図１に示す半導体デバイスの他の製造方法を示す。図２及び図３と同様に、シリコン基板を用いた半導体デバイスを例にとって説明する。
まず図２（Ａ）（Ｂ）と同様にしてシリコン基板１にガイド１１を形成し、ガイド１１に露出したシリコンを直接窒化処理してガイド１１の周辺に格子欠陥１２を導入する（図４（Ａ）（Ｂ））。
【００３２】
その後、マスク２を必要に応じて除去し、シリコン基板１上に平坦な表面膜３をＣＶＤなどにより形成するとともに、ガイド１１の開口部をふさぐ（同図（Ｃ））。プラズマＣＶＤなどで形成される表面膜３は、段差を被覆する性質が減圧ＣＶＤ法や熱酸化膜などで形成される膜に比して弱いため、ガイド１１の内部まで表面膜が入り込みにくい。表面膜３の材料は、前述の通りである。プラズマＣＶＤを用いる場合、例えばＳｉＨ₄＋Ｎ₂Ｏ雰囲気中で膜を形成する。その後、前記と同様に、表面膜３上に集積回路などの機能部４を形成し、基板裏面１ｂ上にはＳｉＮやＳｉＯ２などのマスク５を形成する（同図（Ｄ））。
さらに、マスク５を介し、基板裏面１ｂから第１次エッチングを異方性または等方性エッチングで、その後第２次エッチングを好ましくは異方性エッチングで前述と同様に行い、ガイド１１の先端まで貫通孔１４を形成する（同図（Ｅ）（Ｆ））。エッチングの条件は前述と同様である。
【００３３】
その後、貫通孔１４をふさぐ表面膜３の一部を、基板裏面１ｂ側から選択的にエッチングして除去する（図５（Ｇ））。例えば表面膜３がＳｉＯ２であれば、貫通孔１４をふさぐ表面膜３の一部や貫通孔１４の開口付近の表面膜を、フッ酸などにより除去することができる。表面膜３がポリシリコンであれば、Ｓｉの等方性または異方性エッチングにより選択的かつ高速に表面膜３をエッチングすることができる。
【００３４】
貫通孔１４をふさぐ表面膜３の一部を取り除いた後、前述のようにさらに裏面から第３次エッチングを異方性ウェットエッチングにより行い、貫通孔１４の幅を所望の幅Ｗ１まで広げる（同図（Ｈ））。エッチング条件は、所望の幅Ｗ１が得られるように調整される。
この処理によれば、貫通孔１４内に残留する表面膜３がほとんどないので、表面膜３の除去処理を迅速にできる利点がある。
【００３５】
（Ｂ）比較的大きな開口を有する貫通孔１４を正確に形成したい場合、複数のガイド１１ａ、１１ｂ、１１ｃを形成し、これらにより複数の開口を基板表面に形成した後に各開口を連通させ、一つの貫通孔を得ることができる。図６及び図７は、この場合の貫通孔の製造方法を示す説明図である。
まずシリコン基板１の表面上にＳｉＮやＳｉＯ２などのマスク２を形成し、マスク２を介して基板表面側から高密度プラズマエッチングを行い、幅１μｍ程度の溝状のガイド１１ａ、１１ｂ、１１ｃをシリコン基板１に形成する（図６（Ａ））。ついで、各ガイド内に露出しているシリコン基板面に、格子欠陥を導入する（同図（Ｂ））。その後、マスク２を必要に応じて除去し、シリコン基板１上に平坦な表面膜３をＣＶＤや熱酸化などにより形成するとともに、ガイド１１を覆うかまたは埋める（同図（Ｃ））。表面膜３上に集積回路などの機能部４を形成し、基板裏面１ｂ上にはＳｉＮやＳｉＯ２などのマスク５を形成する（同図（Ｄ））。
【００３６】
さらに、マスク５を介し、基板裏面１ｂから第１次エッチングを行い、各ガイド１１ａ、１１ｂ、１１ｃの先端まで貫通孔１４を形成する（同図（Ｅ））。第１次エッチングに続き第２次エッチングを好ましくは異方性エッチングにより行い、貫通孔１４を基板表面１ａまで到達させる（同図（Ｆ））。このプロセスにおいて、エッチングはガイド１１に沿って進行するため、貫通孔１４の先端は各ガイド１１ａ、１１ｂ、１１ｃに沿って分岐している。
【００３７】
その後、貫通孔１４の開口の一部を覆う表面膜３を、基板裏面１ｂ側から選択的にエッチングして除去する（図７（Ｇ））。さらに裏面から第３次エッチングを好ましくは異方性エッチングにより行い、分岐していた貫通孔１４の先端を連結し、かつその幅を所望の幅Ｗ１まで広げる（同図（Ｈ））。
このようにして、大きな貫通孔、例えば表面における開口幅１００μｍ以上の貫通孔を、裏面から目的の位置に正確な大きさで形成することができる。
【００３８】
（Ｃ）図８は、複数の貫通孔１４ａ，１４ｂが形成されている半導体デバイスを示す。基板表面１ａには複数の開口１０１ａ、１０１ｂが形成され、基板裏面１ｂには複数の開口１０２ａ、１０２ｂが形成されている。半導体基板１に複数のガイドを設け、各ガイドに沿って独立の貫通孔を形成することにより、複数の貫通孔を有する半導体デバイスを製造することができる。
【００３９】
【実施例】
［マイクロポンプ］
図９に、第１実施形態による基本構造をマイクロポンプに適用した場合の実施例を示す。
図９（ａ）〜（ｈ）はマイクロポンプの要部の製造工程を示し、同図（ｈ）はマイクロポンプの要部の構成を示している。同図（ｈ）に示すように、マイクロポンプは、バルブ２２ａ，２２ｂが形成されたシリコン基板２１と、シリコン基板２１の両面に接合された２つの耐熱ガラス板３１ａ，３１ｂとを含む。
【００４０】
耐熱ガラス板３１ａには、仕切板３２、液の入口３３及び液の出口３４が形成されている。仕切板３２は、シリコン基板２１表面との間に圧力室３５を形成している。この仕切板３２上には、仕切板３２を振動させるためのピエゾアクチュエータが取り付けられ（図示せず）、圧力室３５内の圧力を変化させる。
シリコン基板２１には、貫通孔２３ａ，２３ｂ，２３ｃ，２３ｄ（貫通孔２３）が形成されている。このうち、貫通孔２３ｂ及び２３ｄには、バルブ２２ａ及び２２ｂ（バルブ２２）がそれぞれ取り付けられている。また、貫通孔２３ａ及び２３ｄは、耐熱ガラス板３１ａに形成された入口３３及び出口３４の位置にそれぞれ合うように開口し、入口１４から吸入された液が貫通孔２３ａ、２３ｂ、２３ｃ及び２３ｄを順次通って出口１５から吐出されるようになっている。他の２つの貫通孔２３ｂ及び２３ｃは、仕切板３２とシリコン基板２１表面との間の圧力室３５内に開口を有している。シリコン基板２１の裏面は、耐熱ガラス板３１との間に液路２４を形成し、これにより貫通孔２３ａが貫通孔２３ｂと、貫通孔２３ｃが貫通孔２３ｄと、それぞれ連通するようになっている。
【００４１】
次に図９（ａ）〜（ｈ）を参照し、同図５（ｈ）に示すマイクロポンプの製造方法について説明する。
図９（ａ）及び（ｂ）は、耐熱ガラス板３１ａに仕切板３２、入口３３及び出口３４を形成するプロセスを示している。まずエッチングマスク、例えばＣｒ−Ｃｕを耐熱ガラス板３１ａの両面に真空蒸着し、両面フォトエッチングによりレジスト３６を形成する（同図（ａ）参照）。このエッチングマスク及びレジスト３６は、仕切板３２、入口３３、出口３４及び圧力室３５に対応している。次いで、例えば５０％ＨＦ液を用いて裏面の圧力室３５部分を形成する。さらに圧力室３５部分をワックスなどで覆って表面をエッチングすることにより、仕切板３２を形成する。この仕切板３２をさらにワックスで覆い、さらにエッチングして入口３３及び出口３４に相当する貫通孔を形成する。その後レジストとエッチングマスクとを除去する（同図（ｂ）参照）。
【００４２】
図９（ｃ）〜（ｇ）は、シリコン基板２１にバルブ２２及び貫通孔２３を形成するプロセスを示している。まず、前述の方法で、例えば（１００）シリコン基板２１に、ガイド１１０ａ，ｂ，ｃ，ｄ及びガイド周辺の格子欠陥を形成する（同図（ｃ）参照）。また、シリコン基板２１の裏面に液路２４に対応するエッチングマスクを例えばＳｉＯ２で形成し、異方性エッチングにより液路２４を形成する（同図（ｃ）参照）。
【００４３】
次いで、ガイド１１０ａ〜ｄに対向する開口を有するマスク２５を、シリコン基板２１の表面と裏面とに形成する。マスク２５は、例えばＳｉ３Ｎ４やＳｉＯ２で形成される。シリコン基板２１表面のマスク上に、ＣＶＤとフォトレジストをマスクにしたプラズマエッチングとにより、バルブ２２ａ、２２ｂをさらに形成する。（同図（ｄ）参照）。さらに、マスク２５により保護されたシリコン基板２１の裏面から２段階のエッチングを行い、さらに開口幅をエッチングで調整することにより、バルブ２２ａ、２２ｂの下に開口する貫通孔２３ｂ、２３ｄを形成する（同図（ｄ）、（ｅ）参照）。この２つの貫通孔は、基板裏面から表面に向かって幅が狭くなるように形成され、基板表面上の開口幅は、例えば６インチ用シリコン基板であれば、２０μｍやそれ以下に調整することができる。
【００４４】
他の２つの貫通孔２３ａ、２３ｃを形成するに先立ち、シリコン基板２１の表面上に形成されたバルブ２２ａ、２２ｂを、例えばＳｉ３Ｎ４やＳｉＯ２などのエッチングマスク２６で保護する（同図（ｆ）参照）。その後、シリコン基板２１を表面から２段階に渡ってエッチングし、さらに開口幅をエッチングで調整することにより、基板表面から裏面に向かって開口幅が狭くなる貫通孔２３ａ，２３ｃを形成する。その後、バルブ２２ａ、２２ｂを覆うエッチングマスク２６を除去し、バルブ２２及び貫通孔２３を有するシリコン基板２１を得る（同図（ｇ）参照）。
【００４５】
このようにして得られた耐熱ガラス板３１ａ，３１とシリコン基板２１とを陽極接合により接合し、同図（ｈ）に示すマイクロポンプを得る。接合条件は、例えば温度約４００℃であり、耐熱ガラス板側に負の電圧約５００Ｖを印加する。
このようなマイクロポンプにおいては、貫通孔２３を形成する段階で、ガイド１１０の周囲に導入された格子欠陥がエッチングを誘導するので、貫通孔２３の基板表面における開口位置が正確に制御される。その後、小さな貫通孔の幅を所望の幅までエッチング条件を調整して広げることにより、目的とする幅を有する貫通孔２３を、目的とする位置に形成することができる。従って、バルブ２２や圧力室３５、液路２４、入口３３、出口３４など各種素子や機能部をシリコン表面上に高密度に形成することができる。
【００４６】
ここではマイクロポンプを例に挙げたが、他にマイクロバルブやフローセンサなど様々なマイクロマシンに本発明を適用可能である。
【００４７】
【発明の効果】
本発明を用いれば、半導体基板に形成したガイドによりエッチングの進行方向を誘導するので、半導体基板の一方の面上に、目的の位置に目的の大きさの開口を有する貫通孔を他方の面から形成することができる。
また貫通孔の開口位置及び大きさをコントロールできるので、高密度の半導体デバイスを歩留まり良く安定して作成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体デバイスの断面構成図。
【図２】前記半導体デバイスの製造プロセスを示す図（１）。
【図３】前記半導体デバイスの製造プロセスを示す図（２）。
【図４】前記半導体デバイスの別の製造プロセスを示す図（１）。
【図５】前記半導体デバイスの別の製造プロセスを示す図（２）。
【図６】前記半導体デバイスのさらに別の製造プロセスを示す図（１）。
【図７】前記半導体デバイスのさらに別の製造プロセスを示す図（２）。
【図８】本発明の別の実施形態による半導体デバイスの断面構成図。
【図９】前記半導体デバイスをマイクロポンプに適用した場合の概略断面構成図。
（ａ）、（ｂ）耐熱ガラス板の製造工程を示す説明図。
（ｃ）ガイドの形成及び格子欠陥の導入工程。
（ｄ）バルブの形成及び裏面からの第１次エッチング工程。
（ｅ）裏面からの第２次エッチング工程終了時の状態。
（ｆ）表面からの第１次エッチング工程。
（ｇ）貫通孔の形成終了後の状態。
（ｈ）マイクロポンプの要部の構成を示す断面図。
【図１０】従来のマイクロポンプの概略断面構成図。
従来のマイクロポンプの構成及び動作説明図。
（ａ）吐出モードのマイクロポンプ。
（ｂ）吐出モードのマイクロポンプ。
（ｃ）マイクロポンプのバルブ、入口及び出口の平面図。
【符号の説明】
１、２１：半導体基板
２、５：マスク
３：表面膜
４：機能部
１１、１１０：ガイド
１２：格子欠陥
１４：貫通孔
１０１：基板表面側の開口
１０２：基板裏面側の開口
２２ａ、２２ｂ：バルブ
２３ａ，２３ｂ，２３ｃ，２３ｄ：貫通孔
２５，２６：マスク

Claims

半導体基板の第１面に溝状または穴状の空間である第１ガイド部を形成するガイド形成ステップと、
前記第１ガイド部の周囲の半導体基板に格子欠陥を導入する欠陥導入ステップと、
前記第１面と反対側の半導体基板の第２面側から前記第１ガイド部へ向けて前記半導体基板をエッチングし、前記半導体基板を貫通する貫通孔を形成する貫通孔形成ステップと、
を含む、半導体デバイスの製造方法。
少なくとも前記第１ガイド部を覆う表面膜を、前記第１面上に形成する表面膜形成ステップをさらに含む、請求項１に記載の半導体デバイスの製造方法。
前記半導体基板はシリコン基板であり、
前記表面膜形成ステップでは、シリコン酸化膜またはポリシリコンにより前記表面膜を形成する、
請求項１または２に記載の半導体デバイスの製造方法。
前記表面膜形成ステップでは、前記表面膜を、ＣＶＤ(Chemical Vapor Deposition)により形成する、請求項１または２に記載の半導体デバイスの製造方法。
前記貫通孔形成ステップは、
異方性エッチングまたは等方性エッチングにより貫通孔を前記第１ガイド部先端まで形成する第１次エッチングステップと、
異方性エッチングにより前記貫通孔を前記第１面まで貫通させる第２次エッチングステップと、
を含む、請求項１〜４のいずれかに記載の半導体デバイスの製造方法。
前記ガイド形成ステップでは、溝状または穴状の空間である第２ガイド部を、前記半導体基板の第１面にさらに形成し、
貫通孔形成ステップは、前記第１面と反対側の半導体基板の第２面側から前記第１ガイド部及び前記第２ガイド部へ向けて前記半導体基板をエッチングすることにより、前記半導体基板を貫通する貫通孔を形成する、
請求項１〜５のいずれかに記載の半導体デバイスの製造方法。