JP3893077B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3893077B2 JP3893077B2 JP2002129822A JP2002129822A JP3893077B2 JP 3893077 B2 JP3893077 B2 JP 3893077B2 JP 2002129822 A JP2002129822 A JP 2002129822A JP 2002129822 A JP2002129822 A JP 2002129822A JP 3893077 B2 JP3893077 B2 JP 3893077B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- hole
- substrate
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体デバイス、なかでも半導体デバイス及びその製造方法に関する。
【0002】
【従来の技術】
従来から、シリコンなどの半導体材料を利用したマイクロマシン技術が提供されている。このマイクロマシン技術を用いたデバイスとしては、各種センサ、マイクロアクチュエータ、マイクロポンプやバルブなどの流体制御デバイスなどが挙げられる。このようなデバイスは、一般的には、半導体基板の表面に絶縁膜や金属パターンを用いて立体的な構造物が形成される。
【0003】
【発明が解決しようとする課題】
図10は、マイクロポンプの構造及びその動作原理を示す説明図である。同図(a)は吐出モードのマイクロポンプを示す説明図、同図(b)は吐出モードのマイクロポンプを示す説明図、同図(c)はマイクロポンプのバルブ、入口及び出口の平面図、同図(d)はバルブの拡大図である。マイクロポンプは、仕切板62が形成された耐熱ガラス板61と、バルブ72a,72b及び貫通孔73a,73b,73c,73d(貫通孔73)が形成されたシリコン基板71と、耐熱ガラス板61と反対側のシリコン基板面に接合された耐熱ガラス板81とから形成される。耐熱ガラス板61の仕切板62上には、仕切板62を振動させるためのピエゾアクチュエータ63が取り付けられている。バルブ72a,72bは、液路となる貫通孔73を有するシリコン基板71上に、液路をふさぐような形状のポリシリコンでできた円盤状の弁と、片側を基板に固定され前記弁を支える4本の腕とから形成される(図10(c)、(d)参照)。
【0004】
このような構造のマイクロポンプは、ピエゾアクチュエータ63に電圧を印加することにより動作する。電圧を印加されたピエゾアクチュエータ63は、仕切板62を押し下げる。これにより圧力室66内の圧力が高まり、入口64側のバルブ72aが閉じ、出口65側のバルブ72bが開いてそこから液が吐出される(図10(a)参照)。電圧が切られると、仕切板62が元に戻ろうとする。これにより圧力室66内の圧力が下がり、出口65側のバルブ72bが閉じ、入口64側のバルブ72aが開いて新しい液が圧力室66に吸入される(図10(b)参照)。
【0005】
ところで、このようなマイクロポンプの製造工程では、バルブ72a,72bをシリコン基板71に形成した後、バルブ72と精密に位置があうように貫通孔73b、73dを形成する。また、耐熱ガラス板61に形成される液の入口64や出口65と精密に位置があうように、貫通孔73a、73cを形成する。貫通孔73は、シリコン基板71の両面にマスクを形成しておき、シリコン基板71を表面及び裏面から異方性エッチングすることにより形成される。
【0006】
しかし、シリコンなど半導体基板の厚さは、例えば6インチ用ウェハの基板であれば約625μmであり、エッチングする深さが深い。そのため、形成される貫通孔が半導体基板の表面や裏面に貫通するまでにエッチングの進行方向がずれ、表面の狙った位置に貫通孔を到達させることが難しい。その原因としては例えば以下のことが考えられる。
【0007】
1)貫通孔が貫通すべき表面の位置と、裏面におけるエッチングの開始位置とのアライメントを画像処理により行うが、画像処理のずれによりアライメントの精度を得ることが難しい。
2)半導体基板中に存在する格子欠陥のためにエッチングの進行方向にずれが生じ、表面の開口位置が狙っていた位置からずれてしまう。
【0008】
3)エッチングは温度や湿度によるエッチングスピードの変動が大きく、バッチ処理などを行った場合、ウェハ間やウェハ面内でのエッチング速度、サイドエッチング量のばらつきを抑えることが難しい。
そのため、貫通孔を形成するにあたり、半導体基板の表面における開口部の位置及び大きさにマージンを持たせた設計にせざるを得ず、半導体デバイスが大きくなり、製造コストが上昇してしまう。具体的には、6インチ用シリコン基板を用いて基板表面に幅20μm程度の貫通孔を形成したい場合でも、製作段階では100μm程度の開口用スペースを見込んでいる。
【0009】
本発明の課題は、半導体基板の一面に、他方の面から精度良く貫通孔を形成することにある。
本発明の別の課題は、半導体基板の一面に必要十分な大きさの開口を有する貫通孔を他方の面から形成することにより、高密度の半導体デバイスを製造及び提供することにある。
【0010】
本発明のさらに別の課題は、ウェハや製造プロセスに関わらず貫通孔を安定して形成することにより、安定した品質の半導体デバイスを製造することにある。
【0011】
【課題を解決するための手段】
発明1に係る半導体デバイスの製造方法は下記のステップを含む。
・半導体基板の第1面に溝状または穴状の空間である第1ガイド部を形成するガイド形成ステップ。
・前記第1ガイド部の周囲の半導体基板に格子欠陥を導入する欠陥導入ステップ。
・前記第1面と反対側の半導体基板の第2面側から前記第1ガイド部へ向けて前記半導体基板をエッチングし、前記半導体基板を貫通する貫通孔を形成する貫通孔形成ステップ。
【0012】
半導体基板表面(第1面)に細い孔、例えば幅1μmの溝を形成し、好ましくは細溝の周囲に格子欠陥をさらに導入した後、基板の裏面からエッチングにより貫通孔を形成する。その段階で溝の周囲の格子欠陥が発生している部分にエッチングが誘導される。そのため、細溝をガイドとしてエッチングが急速に進み、溝幅とほぼ同等の幅を持つ開口部を基板表面に有する貫通孔が形成される。このようにして形成された半導体デバイスは、基板表面の所望の位置に所望の幅を有する貫通孔が形成されているので、基板表面に高密度に集積回路などの機能部を搭載することができる。貫通孔の幅は、必要に応じてさらにエッチングすることにより目的とする幅に調整することができる。従って、貫通孔を形成する際の位置や大きさのずれのためのマージンをとる必要がなく、高密度で歩留まりの良い半導体チップを製造することができる。
【0013】
この方法では、第1ガイド部周辺に導入された格子欠陥により、第1ガイド部に沿ってエッチングが進む。そのために、第1ガイド部の幅程度、例えば1μmの開口幅を有する貫通孔を、第1面の目的の位置に、第2面側からのエッチングで形成することができる。
発明2に係る半導体デバイスの製造方法は表面膜形成ステップをさらに含む。表面膜形成ステップは、少なくとも前記第1ガイド部を覆う表面膜を、前記第1面上に形成する。
【0014】
この方法では、細溝を覆う表面膜を形成する。表面膜上には集積回路などを形成してもよい。貫通孔の開口部分や内部に入り込んでいる表面膜は、前記貫通孔形成ステップにおけるエッチングにより、または前記エッチングとは独立なエッチングにより、除去することができる。
発明3に係る半導体デバイスの製造方法は、発明1または2において、前記半導体基板はシリコン基板であり、前記表面膜形成ステップではシリコン酸化膜またはポリシリコンにより前記表面膜を形成する。
【0015】
とりわけポリシリコンはシリコンに比して高速度でエッチング可能なため、第1面における貫通孔の開口位置を制御しやすい利点がある。
発明4に係る半導体デバイスの製造方法は、発明1または2において、前記表面膜形成ステップでは、前記表面膜を、CVD(Chemical Vapor Deposition)により形成する。
【0016】
表面膜をCVD、例えばプラズマCVDで形成する場合、貫通孔となる部分に形成される基板の細溝の内部に表面膜が入り込みにくい。そのため、第1ガイド部の開口部分だけが表面膜でふさがれ、第1ガイド部の奥は中空となり、溝全てを表面膜で埋めた場合に比して表面膜の不要な部分を除去するのが容易である。
発明5に係る半導体デバイスの製造方法は、発明1〜4のいずれかにおいて、前記貫通孔形成ステップが以下のステップを含む。
・異方性エッチングまたは等方性エッチングにより貫通孔を前記第1ガイド部先端まで形成する第1次エッチングステップ。
・異方性エッチングにより前記貫通孔を前記第1面まで貫通させる第2次エッチングステップ。
【0017】
まず最初に第1次エッチングを行い、第1ガイド部の先端までエッチングを行う。これにより、形成途中の貫通孔がガイド部先端に確実かつ迅速に到達する。その後異方性エッチングに切り替えて基板表面まで貫通孔を貫通させる。第2次エッチングを異方性エッチングで実行することにより、貫通孔の基板表面の開口縁の厚さを等方性エッチングの場合に比して厚く形成することができる。
【0018】
発明6に係る半導体デバイスの製造方法は、発明1〜5のいずれかにおいて、前記ガイド形成ステップでは、溝状または穴状の空間である第2ガイド部を、前記半導体基板の第1面にさらに形成する。貫通孔形成ステップでは、前記第1面と反対側の半導体基板の第2面側から前記第1ガイド部及び前記第2ガイド部へ向けて前記半導体基板をエッチングすることにより、前記半導体基板を貫通する貫通孔を形成する。
【0019】
大きな貫通孔を精度良く形成したい場合には、複数のガイド部を形成し、各ガイド部に対応する貫通孔を形成する。これにより、大きな貫通孔を目的の位置に目的の大きさで形成することができる。
【0020】
【発明の実施の形態】
<第1実施形態例>
図1に本発明の第1実施形態に係る半導体デバイスの基本構造を示す。この半導体デバイスは、貫通孔14が形成されたSi、GaAs、InPなどの半導体基板1と、基板表面1aの少なくとも一部に形成された表面膜3とを有している。
【0021】
半導体基板1の表面1aには、デバイスの種類に応じ、各種の機能部が形成されている場合がある(後述する図3(H)参照)。ここで基板表面1aとは、電極や各種素子などの機能部が形成される面をいう。半導体基板1の表面1a及び裏面1bには、貫通孔14によりそれぞれ開口101及び開口102が形成されている。開口101,102の平面形状は、半導体基板1の表面1a上に形成する機能部や貫通孔14の機能にもよるが、矩形状、帯状などである。
【0022】
貫通孔14は、基板裏面1bから表面1aに向かうほどその幅を狭くしながら、半導体基板1を貫通している。貫通孔14による基板裏面1b上の開口102の幅W2は、基板表面1a上の開口101の幅W1よりも広い(W2>W1)。後述するように、貫通孔14は基板裏面1bからのエッチングにより形成され、その基板表面1aにおける開口101近傍はガイドに沿ったエッチングにより形成されている。ガイドについては後述する。
【0023】
次に図2及び図3を参照し、図1に示す半導体デバイスの製造方法について説明する。ここでは、一例としてシリコン基板を用いた製造方法について説明する。
まずシリコン基板1の表面上にSiNやSiO2などのマスク2を形成し、マスク2を介して基板表面側から高密度プラズマエッチングなどの手法を用いてSiエッチングを行い、幅1μm程度の溝状または矩形状のガイド11をシリコン基板1に形成する(同図(A))。ガイド11の幅が1μmを超えないようにしておくと、後述する表面膜3により容易にガイド11の開口を覆うことができるので好ましい。エッチング条件として、例えばエッチングガスにSF6を用い、異方性ドライエッチングを行う。ガイド11の深さは、表面デバイスに影響を与えない深さ、例えば50μm程度の深さで形成する。
【0024】
ついで、ガイド11内に露出しているシリコン基板面に、格子欠陥12を導入する(同図(B))。これは例えば露出しているシリコン基板面を、N2ガスまたはNH3ガスにより、高温、例えば1000℃で10分程度窒化処理することにより行う。後述するように、基板裏面1bからエッチングを行う際に、格子欠陥12に沿ってガイド11周辺にエッチングの進行を導くためである。
【0025】
その後、マスク2を必要に応じて除去し、シリコン基板1上に平坦な表面膜3をCVD法または熱酸化法により形成するとともに、ガイド11を埋める(同図(C))。表面膜3の材料は、エッチャントの選択によって半導体基板1よりも早いエッチングレートでエッチング可能な材質が選ばれる。また、表面膜3の材料は、その上に通常の半導体プロセスで各種素子を形成可能な材質が好ましい。例えばシリコン基板に対しては、フッ酸で選択的エッチングが可能であり、その上に集積回路を形成可能なポリシリコンのCVD膜やシリコン熱酸化膜を用いて表面膜3を形成することが挙げられる。なかでもポリシリコンは、シリコンに比して高速に選択エッチングが可能なため、後述する表面膜3の除去処理上好ましい。表面膜3上には集積回路などの機能部4を形成し、基板裏面1b上にはSiNやSiO2などのマスク5を形成する(同図(D))。機能部4とは、例えばマイクロポンプに用いられる半導体デバイスであれば、バルブを構成する弁、腕、固定リングなどである。
【0026】
さらに、マスク5を介し、基板裏面1bからアルカリ性ウェットエッチングまたは酸性ウェットエッチングにより第1次エッチングを行い、ガイド11の先端まで貫通孔14を形成する(同図(E))。エッチングの条件は、貫通孔14がガイド11の先端に到達するように調整される。例えば、6インチ用シリコン基板であれば、例えばエッチャントとしてTMAH(テトラメチルアンモニウムハイドロオキサイド)22%溶液を用い、80℃で15時間エッチングを行う。
【0027】
第1次エッチングに続き第2次エッチングを行い、貫通孔14を基板表面1aまで到達させる(同図(F))。このプロセスにおいて、エッチングはガイド11の周辺にできた格子欠陥に沿って進行するため、貫通孔14はガイド11に沿って形成され、最終的にガイド11の開口部に到達する。第2次エッチングは、貫通孔14の基板表面1aにおける開口端に厚さを持たせるために、異方性ウェットエッチングを行うことが好ましい。例えばシリコンの(111)面を出したい場合にはTMAH(テトラメチルアンモニウムハイドロオキサイド)などを用いて異方性エッチングを行う。エッチング条件は、貫通孔14が基板表面1aに到達するように調整される。
【0028】
その後、貫通孔14に残留している表面膜3の一部を、基板裏面1b側から選択的にエッチングして除去する(図3(G))。例えば表面膜3がCVDにより形成されたSiO膜や熱酸化膜であれば、貫通孔14内に残留している表面膜3の一部をフッ酸などにより除去することができる。このとき、若干のエッチャントが基板表面1a側に回り込み、貫通孔14の開口付近の表面膜3も一部除去される。
【0029】
貫通孔14内に残った表面膜3の一部を取り除いた後、さらに裏面から第3次エッチングを行うことにより、貫通孔14の幅を所望の幅W1まで広げ、機能部4が搭載された半導体デバイスを得る(同図(H))。第3次エッチングも、第2次エッチングと同様の理由により異方性ウェットエッチングが好ましい。エッチング条件は、所望の幅W1が得られるように調整される。
【0030】
このようにして得られた半導体デバイスは、貫通孔14の基板表面1aの開口幅W1が小さく、また所望の位置に形成されている。具体的には、6インチ用のシリコン基板であれば、シリコン基板表面上に約20μmの開口幅を持つ帯状または矩形状の貫通孔14を形成することができる。そのため、開口101の大きさのずれや位置のずれのためのマージンを小さくでき、本デバイスを用いた半導体チップの小型化、高密度化を促進することができる。また、ウェハやエッチングプロセス毎に基板表面1aの開口101の大きさや位置がずれることを防ぎ、歩留まりを向上させ、本デバイスを用いた半導体チップの低コスト化を図ることができる。
【0031】
<その他の実施形態例>
(A)図4及び図5は、図1に示す半導体デバイスの他の製造方法を示す。図2及び図3と同様に、シリコン基板を用いた半導体デバイスを例にとって説明する。
まず図2(A)(B)と同様にしてシリコン基板1にガイド11を形成し、ガイド11に露出したシリコンを直接窒化処理してガイド11の周辺に格子欠陥12を導入する(図4(A)(B))。
【0032】
その後、マスク2を必要に応じて除去し、シリコン基板1上に平坦な表面膜3をCVDなどにより形成するとともに、ガイド11の開口部をふさぐ(同図(C))。プラズマCVDなどで形成される表面膜3は、段差を被覆する性質が減圧CVD法や熱酸化膜などで形成される膜に比して弱いため、ガイド11の内部まで表面膜が入り込みにくい。表面膜3の材料は、前述の通りである。プラズマCVDを用いる場合、例えばSiH4+N2O雰囲気中で膜を形成する。その後、前記と同様に、表面膜3上に集積回路などの機能部4を形成し、基板裏面1b上にはSiNやSiO2などのマスク5を形成する(同図(D))。
さらに、マスク5を介し、基板裏面1bから第1次エッチングを異方性または等方性エッチングで、その後第2次エッチングを好ましくは異方性エッチングで前述と同様に行い、ガイド11の先端まで貫通孔14を形成する(同図(E)(F))。エッチングの条件は前述と同様である。
【0033】
その後、貫通孔14をふさぐ表面膜3の一部を、基板裏面1b側から選択的にエッチングして除去する(図5(G))。例えば表面膜3がSiO2であれば、貫通孔14をふさぐ表面膜3の一部や貫通孔14の開口付近の表面膜を、フッ酸などにより除去することができる。表面膜3がポリシリコンであれば、Siの等方性または異方性エッチングにより選択的かつ高速に表面膜3をエッチングすることができる。
【0034】
貫通孔14をふさぐ表面膜3の一部を取り除いた後、前述のようにさらに裏面から第3次エッチングを異方性ウェットエッチングにより行い、貫通孔14の幅を所望の幅W1まで広げる(同図(H))。エッチング条件は、所望の幅W1が得られるように調整される。
この処理によれば、貫通孔14内に残留する表面膜3がほとんどないので、表面膜3の除去処理を迅速にできる利点がある。
【0035】
(B)比較的大きな開口を有する貫通孔14を正確に形成したい場合、複数のガイド11a、11b、11cを形成し、これらにより複数の開口を基板表面に形成した後に各開口を連通させ、一つの貫通孔を得ることができる。図6及び図7は、この場合の貫通孔の製造方法を示す説明図である。
まずシリコン基板1の表面上にSiNやSiO2などのマスク2を形成し、マスク2を介して基板表面側から高密度プラズマエッチングを行い、幅1μm程度の溝状のガイド11a、11b、11cをシリコン基板1に形成する(図6(A))。ついで、各ガイド内に露出しているシリコン基板面に、格子欠陥を導入する(同図(B))。その後、マスク2を必要に応じて除去し、シリコン基板1上に平坦な表面膜3をCVDや熱酸化などにより形成するとともに、ガイド11を覆うかまたは埋める(同図(C))。表面膜3上に集積回路などの機能部4を形成し、基板裏面1b上にはSiNやSiO2などのマスク5を形成する(同図(D))。
【0036】
さらに、マスク5を介し、基板裏面1bから第1次エッチングを行い、各ガイド11a、11b、11cの先端まで貫通孔14を形成する(同図(E))。第1次エッチングに続き第2次エッチングを好ましくは異方性エッチングにより行い、貫通孔14を基板表面1aまで到達させる(同図(F))。このプロセスにおいて、エッチングはガイド11に沿って進行するため、貫通孔14の先端は各ガイド11a、11b、11cに沿って分岐している。
【0037】
その後、貫通孔14の開口の一部を覆う表面膜3を、基板裏面1b側から選択的にエッチングして除去する(図7(G))。さらに裏面から第3次エッチングを好ましくは異方性エッチングにより行い、分岐していた貫通孔14の先端を連結し、かつその幅を所望の幅W1まで広げる(同図(H))。
このようにして、大きな貫通孔、例えば表面における開口幅100μm以上の貫通孔を、裏面から目的の位置に正確な大きさで形成することができる。
【0038】
(C)図8は、複数の貫通孔14a,14bが形成されている半導体デバイスを示す。基板表面1aには複数の開口101a、101bが形成され、基板裏面1bには複数の開口102a、102bが形成されている。半導体基板1に複数のガイドを設け、各ガイドに沿って独立の貫通孔を形成することにより、複数の貫通孔を有する半導体デバイスを製造することができる。
【0039】
【実施例】
[マイクロポンプ]
図9に、第1実施形態による基本構造をマイクロポンプに適用した場合の実施例を示す。
図9(a)〜(h)はマイクロポンプの要部の製造工程を示し、同図(h)はマイクロポンプの要部の構成を示している。同図(h)に示すように、マイクロポンプは、バルブ22a,22bが形成されたシリコン基板21と、シリコン基板21の両面に接合された2つの耐熱ガラス板31a,31bとを含む。
【0040】
耐熱ガラス板31aには、仕切板32、液の入口33及び液の出口34が形成されている。仕切板32は、シリコン基板21表面との間に圧力室35を形成している。この仕切板32上には、仕切板32を振動させるためのピエゾアクチュエータが取り付けられ(図示せず)、圧力室35内の圧力を変化させる。
シリコン基板21には、貫通孔23a,23b,23c,23d(貫通孔23)が形成されている。このうち、貫通孔23b及び23dには、バルブ22a及び22b(バルブ22)がそれぞれ取り付けられている。また、貫通孔23a及び23dは、耐熱ガラス板31aに形成された入口33及び出口34の位置にそれぞれ合うように開口し、入口14から吸入された液が貫通孔23a、23b、23c及び23dを順次通って出口15から吐出されるようになっている。他の2つの貫通孔23b及び23cは、仕切板32とシリコン基板21表面との間の圧力室35内に開口を有している。シリコン基板21の裏面は、耐熱ガラス板31との間に液路24を形成し、これにより貫通孔23aが貫通孔23bと、貫通孔23cが貫通孔23dと、それぞれ連通するようになっている。
【0041】
次に図9(a)〜(h)を参照し、同図5(h)に示すマイクロポンプの製造方法について説明する。
図9(a)及び(b)は、耐熱ガラス板31aに仕切板32、入口33及び出口34を形成するプロセスを示している。まずエッチングマスク、例えばCr−Cuを耐熱ガラス板31aの両面に真空蒸着し、両面フォトエッチングによりレジスト36を形成する(同図(a)参照)。このエッチングマスク及びレジスト36は、仕切板32、入口33、出口34及び圧力室35に対応している。次いで、例えば50%HF液を用いて裏面の圧力室35部分を形成する。さらに圧力室35部分をワックスなどで覆って表面をエッチングすることにより、仕切板32を形成する。この仕切板32をさらにワックスで覆い、さらにエッチングして入口33及び出口34に相当する貫通孔を形成する。その後レジストとエッチングマスクとを除去する(同図(b)参照)。
【0042】
図9(c)〜(g)は、シリコン基板21にバルブ22及び貫通孔23を形成するプロセスを示している。まず、前述の方法で、例えば(100)シリコン基板21に、ガイド110a,b,c,d及びガイド周辺の格子欠陥を形成する(同図(c)参照)。また、シリコン基板21の裏面に液路24に対応するエッチングマスクを例えばSiO2で形成し、異方性エッチングにより液路24を形成する(同図(c)参照)。
【0043】
次いで、ガイド110a〜dに対向する開口を有するマスク25を、シリコン基板21の表面と裏面とに形成する。マスク25は、例えばSi3N4やSiO2で形成される。シリコン基板21表面のマスク上に、CVDとフォトレジストをマスクにしたプラズマエッチングとにより、バルブ22a、22bをさらに形成する。(同図(d)参照)。さらに、マスク25により保護されたシリコン基板21の裏面から2段階のエッチングを行い、さらに開口幅をエッチングで調整することにより、バルブ22a、22bの下に開口する貫通孔23b、23dを形成する(同図(d)、(e)参照)。この2つの貫通孔は、基板裏面から表面に向かって幅が狭くなるように形成され、基板表面上の開口幅は、例えば6インチ用シリコン基板であれば、20μmやそれ以下に調整することができる。
【0044】
他の2つの貫通孔23a、23cを形成するに先立ち、シリコン基板21の表面上に形成されたバルブ22a、22bを、例えばSi3N4やSiO2などのエッチングマスク26で保護する(同図(f)参照)。その後、シリコン基板21を表面から2段階に渡ってエッチングし、さらに開口幅をエッチングで調整することにより、基板表面から裏面に向かって開口幅が狭くなる貫通孔23a,23cを形成する。その後、バルブ22a、22bを覆うエッチングマスク26を除去し、バルブ22及び貫通孔23を有するシリコン基板21を得る(同図(g)参照)。
【0045】
このようにして得られた耐熱ガラス板31a,31とシリコン基板21とを陽極接合により接合し、同図(h)に示すマイクロポンプを得る。接合条件は、例えば温度約400℃であり、耐熱ガラス板側に負の電圧約500Vを印加する。
このようなマイクロポンプにおいては、貫通孔23を形成する段階で、ガイド110の周囲に導入された格子欠陥がエッチングを誘導するので、貫通孔23の基板表面における開口位置が正確に制御される。その後、小さな貫通孔の幅を所望の幅までエッチング条件を調整して広げることにより、目的とする幅を有する貫通孔23を、目的とする位置に形成することができる。従って、バルブ22や圧力室35、液路24、入口33、出口34など各種素子や機能部をシリコン表面上に高密度に形成することができる。
【0046】
ここではマイクロポンプを例に挙げたが、他にマイクロバルブやフローセンサなど様々なマイクロマシンに本発明を適用可能である。
【0047】
【発明の効果】
本発明を用いれば、半導体基板に形成したガイドによりエッチングの進行方向を誘導するので、半導体基板の一方の面上に、目的の位置に目的の大きさの開口を有する貫通孔を他方の面から形成することができる。
また貫通孔の開口位置及び大きさをコントロールできるので、高密度の半導体デバイスを歩留まり良く安定して作成することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態による半導体デバイスの断面構成図。
【図2】 前記半導体デバイスの製造プロセスを示す図(1)。
【図3】 前記半導体デバイスの製造プロセスを示す図(2)。
【図4】 前記半導体デバイスの別の製造プロセスを示す図(1)。
【図5】 前記半導体デバイスの別の製造プロセスを示す図(2)。
【図6】 前記半導体デバイスのさらに別の製造プロセスを示す図(1)。
【図7】 前記半導体デバイスのさらに別の製造プロセスを示す図(2)。
【図8】 本発明の別の実施形態による半導体デバイスの断面構成図。
【図9】 前記半導体デバイスをマイクロポンプに適用した場合の概略断面構成図。
(a)、(b)耐熱ガラス板の製造工程を示す説明図。
(c)ガイドの形成及び格子欠陥の導入工程。
(d)バルブの形成及び裏面からの第1次エッチング工程。
(e)裏面からの第2次エッチング工程終了時の状態。
(f)表面からの第1次エッチング工程。
(g)貫通孔の形成終了後の状態。
(h)マイクロポンプの要部の構成を示す断面図。
【図10】 従来のマイクロポンプの概略断面構成図。
従来のマイクロポンプの構成及び動作説明図。
(a)吐出モードのマイクロポンプ。
(b)吐出モードのマイクロポンプ。
(c)マイクロポンプのバルブ、入口及び出口の平面図。
【符号の説明】
1、21:半導体基板
2、5:マスク
3:表面膜
4:機能部
11、110:ガイド
12:格子欠陥
14:貫通孔
101:基板表面側の開口
102:基板裏面側の開口
22a、22b:バルブ
23a,23b,23c,23d:貫通孔
25,26:マスク[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, in particular, a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, micromachine technology using a semiconductor material such as silicon has been provided. Examples of devices using this micromachine technology include various sensors, microactuators, fluid control devices such as micropumps and valves. In such a device, a three-dimensional structure is generally formed on the surface of a semiconductor substrate using an insulating film or a metal pattern.
[0003]
[Problems to be solved by the invention]
FIG. 10 is an explanatory diagram showing the structure of the micropump and its operating principle. (A) is an explanatory view showing a micro pump in the discharge mode, (b) is an explanatory view showing the micro pump in the discharge mode, (c) is a plan view of valves, inlets and outlets of the micro pump, FIG. 4D is an enlarged view of the valve. The micropump includes a heat-
[0004]
The micro pump having such a structure operates by applying a voltage to the
[0005]
By the way, in such a micropump manufacturing process, after the
[0006]
However, the thickness of a semiconductor substrate such as silicon is about 625 μm for a 6-inch wafer substrate, for example, and the etching depth is deep. For this reason, the direction in which etching proceeds is shifted until the through-hole to be formed penetrates the front and back surfaces of the semiconductor substrate, and it is difficult to reach the through-hole at the target position on the front surface. As the cause, for example, the following can be considered.
[0007]
1) Although alignment between the position of the front surface through which the through-hole should penetrate and the etching start position on the back surface is performed by image processing, it is difficult to obtain alignment accuracy due to a shift in image processing.
2) Due to lattice defects existing in the semiconductor substrate, a shift occurs in the etching traveling direction, and the opening position of the surface shifts from the target position.
[0008]
3) Etching varies greatly in etching speed due to temperature and humidity, and when batch processing or the like is performed, it is difficult to suppress variations in etching speed and side etching amount between wafers or in the wafer surface.
For this reason, in forming the through hole, the design must have a margin in the position and size of the opening on the surface of the semiconductor substrate, and the semiconductor device becomes large and the manufacturing cost increases. Specifically, even when it is desired to form a through hole having a width of about 20 μm on the surface of a substrate using a 6-inch silicon substrate, an opening space of about 100 μm is expected at the manufacturing stage.
[0009]
An object of the present invention is to accurately form a through hole in one surface of a semiconductor substrate from the other surface.
Another object of the present invention is to manufacture and provide a high-density semiconductor device by forming a through hole having an opening of a necessary and sufficient size on one surface of the semiconductor substrate from the other surface.
[0010]
Still another object of the present invention is to manufacture a semiconductor device having a stable quality by stably forming a through hole regardless of a wafer or a manufacturing process.
[0011]
[Means for Solving the Problems]
The method for manufacturing a semiconductor device according to the first aspect includes the following steps.
A guide forming step of forming a first guide portion that is a groove-like or hole-like space on the first surface of the semiconductor substrate.
・A defect introduction step of introducing lattice defects into the semiconductor substrate around the first guide portion;
A through hole forming step of etching the semiconductor substrate from the second surface side of the semiconductor substrate opposite to the first surface toward the first guide portion to form a through hole penetrating the semiconductor substrate;
[0012]
A narrow hole, for example, a groove having a width of 1 μm is formed on the surface (first surface) of the semiconductor substrate. Preferably, lattice defects are further introduced around the narrow groove, and then a through hole is formed by etching from the back surface of the substrate. At that stage, etching is induced in a portion where a lattice defect is generated around the groove. Therefore, the etching proceeds rapidly using the narrow groove as a guide, and a through hole having an opening having a width substantially equal to the groove width on the substrate surface is formed. In the semiconductor device thus formed, through holes having a desired width are formed at desired positions on the substrate surface, so that functional parts such as integrated circuits can be mounted on the substrate surface with high density. . The width of the through hole can be adjusted to a desired width by further etching as necessary. Therefore, it is not necessary to provide a margin for the position and size deviation when forming the through hole, and a semiconductor chip with high density and good yield can be manufactured.
[0013]
In this method, etching proceeds along the first guide portion due to lattice defects introduced around the first guide portion. Therefore, a through hole having an opening width of about 1 μm, for example, about the width of the first guide portion can be formed by etching from the second surface side at a target position on the first surface.
The method for manufacturing a semiconductor device according to the second aspect further includes a surface film forming step. In the surface film forming step, a surface film covering at least the first guide portion is formed on the first surface.
[0014]
In this method, a surface film covering the narrow groove is formed. An integrated circuit or the like may be formed on the surface film. The surface film penetrating into the opening portion or inside of the through hole can be removed by etching in the through hole forming step or by etching independent of the etching.
According to a third aspect of the present invention, there is provided a semiconductor device manufacturing method according to the first or second aspect, wherein the semiconductor substrate is a silicon substrate, and the surface film is formed of a silicon oxide film or polysilicon in the surface film forming step.
[0015]
In particular, since polysilicon can be etched at a higher speed than silicon, there is an advantage that the opening position of the through hole in the first surface can be easily controlled.
The method for manufacturing a semiconductor device according to a fourth aspect of the present invention is the method of the first or second aspect, wherein the surface film is formed by CVD (Chemical Vapor Deposition) in the surface film forming step.
[0016]
When the surface film is formed by CVD, for example, plasma CVD, it is difficult for the surface film to enter the narrow groove of the substrate formed in the portion that becomes the through hole. For this reason, only the opening portion of the first guide portion is covered with the surface film, the back of the first guide portion is hollow, and unnecessary portions of the surface film are removed as compared with the case where all the grooves are filled with the surface film. Is easy.
In the semiconductor device manufacturing method according to a fifth aspect of the present invention, in any one of the first to fourth aspects, the through-hole forming step includes the following steps.
A primary etching step of forming a through hole up to the tip of the first guide part by anisotropic etching or isotropic etching.
A secondary etching step of penetrating the through hole to the first surface by anisotropic etching;
[0017]
First, primary etching is performed, and etching is performed up to the tip of the first guide portion. Thereby, the through-hole in the middle of formation reaches the front-end | tip of a guide part reliably and rapidly. Thereafter, switching to anisotropic etching is performed, and the through hole is made to penetrate to the substrate surface. By performing the secondary etching by anisotropic etching, the thickness of the opening edge of the substrate surface of the through hole can be formed thicker than in the case of isotropic etching.
[0018]
A method for manufacturing a semiconductor device according to a sixth aspect of the present invention is the method for manufacturing a semiconductor device according to any one of the first to fifth aspects, wherein in the guide forming step, a second guide portion that is a groove-shaped or hole-shaped space is provided., On the first surface of the semiconductor substrateFurther form. In the through hole forming step, the semiconductor substrate is penetrated by etching the semiconductor substrate from the second surface side of the semiconductor substrate opposite to the first surface toward the first guide portion and the second guide portion. A through hole is formed.
[0019]
When it is desired to form a large through hole with high accuracy, a plurality of guide portions are formed, and a through hole corresponding to each guide portion is formed. Thereby, a large through-hole can be formed at a target position with a target size.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
<First embodiment>
FIG. 1 shows a basic structure of a semiconductor device according to the first embodiment of the present invention. This semiconductor device has a
[0021]
Various functional portions may be formed on the
[0022]
The through
[0023]
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIGS. Here, a manufacturing method using a silicon substrate will be described as an example.
First, a
[0024]
Next,
[0025]
Thereafter, the
[0026]
Further, through the
[0027]
Secondary etching is performed subsequent to the primary etching, and the through
[0028]
Thereafter, a part of the
[0029]
After removing a part of the
[0030]
The semiconductor device thus obtained has a small opening width W1 of the
[0031]
<Other embodiment examples>
(A) 4 and 5 show another method for manufacturing the semiconductor device shown in FIG. As in FIGS. 2 and 3, a semiconductor device using a silicon substrate will be described as an example.
2A and 2B, the
[0032]
Thereafter, the
Further, through the
[0033]
After that, a part of the
[0034]
After removing a part of the
According to this process, since there is almost no
[0035]
(B) When it is desired to accurately form the through-
First, a
[0036]
Further, the first etching is performed from the substrate back
[0037]
Thereafter, the
In this way, a large through hole, for example, a through hole having an opening width of 100 μm or more on the front surface, can be formed with an accurate size from the back surface to a target position.
[0038]
(C) FIG. 8 shows a semiconductor device in which a plurality of through
[0039]
【Example】
[Micro pump]
FIG. 9 shows an example in which the basic structure according to the first embodiment is applied to a micropump.
FIGS. 9A to 9H show the manufacturing process of the main part of the micropump, and FIG. 9H shows the configuration of the main part of the micropump. As shown in FIG. 2H, the micropump includes a
[0040]
A
The
[0041]
Next, with reference to FIGS. 9A to 9H, a method for manufacturing the micropump shown in FIG. 5H will be described.
FIGS. 9A and 9B show a process of forming the
[0042]
FIGS. 9C to 9G show a process for forming the valve 22 and the through hole 23 in the
[0043]
Next, a
[0044]
Prior to forming the other two through
[0045]
The heat-
In such a micro pump, since the lattice defects introduced around the guide 110 induce etching at the stage of forming the through hole 23, the opening position of the through hole 23 on the substrate surface is accurately controlled. Thereafter, by extending the width of the small through hole to a desired width by adjusting the etching conditions, the through hole 23 having the target width can be formed at the target position. Therefore, various elements and functional parts such as the valve 22, the
[0046]
Here, the micropump is taken as an example, but the present invention can be applied to various micromachines such as a microvalve and a flow sensor.
[0047]
【The invention's effect】
According to the present invention, the direction of etching is guided by the guide formed in the semiconductor substrate, so that a through hole having an opening of a desired size at a target position is formed on one surface of the semiconductor substrate from the other surface. Can be formed.
Further, since the opening position and size of the through hole can be controlled, a high-density semiconductor device can be stably produced with a high yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional configuration diagram of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a view (1) showing a manufacturing process of the semiconductor device.
FIG. 3 is a view (2) showing a manufacturing process of the semiconductor device;
FIG. 4 is a view (1) showing another manufacturing process of the semiconductor device;
FIG. 5 is a view (2) showing another manufacturing process of the semiconductor device;
FIG. 6 is a view (1) showing still another manufacturing process of the semiconductor device;
FIG. 7 is a view (2) showing still another manufacturing process of the semiconductor device;
FIG. 8 is a cross-sectional configuration diagram of a semiconductor device according to another embodiment of the present invention.
FIG. 9 is a schematic cross-sectional configuration diagram when the semiconductor device is applied to a micropump.
(A), (b) Explanatory drawing which shows the manufacturing process of a heat-resistant glass plate.
(C) Guide formation and lattice defect introduction process.
(D) Formation of a valve and a first etching process from the back surface.
(E) State at the end of the second etching process from the back surface.
(F) First etching step from the surface.
(G) A state after completion of the formation of the through hole.
(H) Sectional drawing which shows the structure of the principal part of a micropump.
FIG. 10 is a schematic cross-sectional configuration diagram of a conventional micropump.
The structure and operation | movement explanatory drawing of the conventional micropump.
(A) A micro pump in a discharge mode.
(B) A micro pump in the discharge mode.
(C) The top view of the valve | bulb of a micro pump, an inlet_port | entrance, and an exit.
[Explanation of symbols]
1, 2: Semiconductor substrate
2, 5: Mask
3: Surface film
4: Function section
11, 110: Guide
12: Lattice defects
14: Through hole
101: Opening on the substrate surface side
102: Opening on the back side of the substrate
22a, 22b: Valve
23a, 23b, 23c, 23d: through hole
25, 26: Mask
Claims (6)
前記第1ガイド部の周囲の半導体基板に格子欠陥を導入する欠陥導入ステップと、
前記第1面と反対側の半導体基板の第2面側から前記第1ガイド部へ向けて前記半導体基板をエッチングし、前記半導体基板を貫通する貫通孔を形成する貫通孔形成ステップと、
を含む、半導体デバイスの製造方法。A guide forming step of forming a first guide portion which is a groove-like or hole-like space on the first surface of the semiconductor substrate;
A defect introduction step for introducing a lattice defect into a semiconductor substrate around the first guide portion;
A through hole forming step of etching the semiconductor substrate from the second surface side of the semiconductor substrate opposite to the first surface toward the first guide portion to form a through hole penetrating the semiconductor substrate;
A method for manufacturing a semiconductor device, comprising:
前記表面膜形成ステップでは、シリコン酸化膜またはポリシリコンにより前記表面膜を形成する、
請求項1または2に記載の半導体デバイスの製造方法。The semiconductor substrate is a silicon substrate;
In the surface film formation step, the surface film is formed of a silicon oxide film or polysilicon.
A method for manufacturing a semiconductor device according to claim 1.
異方性エッチングまたは等方性エッチングにより貫通孔を前記第1ガイド部先端まで形成する第1次エッチングステップと、
異方性エッチングにより前記貫通孔を前記第1面まで貫通させる第2次エッチングステップと、
を含む、請求項1〜4のいずれかに記載の半導体デバイスの製造方法。The through hole forming step includes
A primary etching step of forming a through hole to the tip of the first guide part by anisotropic etching or isotropic etching;
A second etching step of penetrating the through hole to the first surface by anisotropic etching;
The manufacturing method of the semiconductor device in any one of Claims 1-4 containing these.
貫通孔形成ステップは、前記第1面と反対側の半導体基板の第2面側から前記第1ガイド部及び前記第2ガイド部へ向けて前記半導体基板をエッチングすることにより、前記半導体基板を貫通する貫通孔を形成する、
請求項1〜5のいずれかに記載の半導体デバイスの製造方法。In the guide forming step, a second guide portion that is a groove-like or hole-like space is further formed on the first surface of the semiconductor substrate ,
The through hole forming step penetrates the semiconductor substrate by etching the semiconductor substrate from the second surface side of the semiconductor substrate opposite to the first surface toward the first guide portion and the second guide portion. Forming a through-hole,
The manufacturing method of the semiconductor device in any one of Claims 1-5.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129822A JP3893077B2 (en) | 2002-05-01 | 2002-05-01 | Semiconductor device and manufacturing method thereof |
US10/426,015 US7701022B2 (en) | 2002-05-01 | 2003-04-30 | Semiconductor device and method of producing the same |
US11/276,320 US7354864B2 (en) | 2002-05-01 | 2006-02-24 | Method of producing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129822A JP3893077B2 (en) | 2002-05-01 | 2002-05-01 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003326499A JP2003326499A (en) | 2003-11-18 |
JP3893077B2 true JP3893077B2 (en) | 2007-03-14 |
Family
ID=29695788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002129822A Expired - Fee Related JP3893077B2 (en) | 2002-05-01 | 2002-05-01 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3893077B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005104257A1 (en) * | 2004-04-23 | 2005-11-03 | Agency For Science, Technology And Research | Micro-electromechanical device |
JP4668635B2 (en) * | 2005-02-02 | 2011-04-13 | 積水化学工業株式会社 | Microvalve flow rate adjustment method |
JP5309786B2 (en) * | 2008-08-21 | 2013-10-09 | 株式会社リコー | Microvalve, micropump, and manufacturing method of microvalve |
-
2002
- 2002-05-01 JP JP2002129822A patent/JP3893077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003326499A (en) | 2003-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100692593B1 (en) | Manufacturing method of mems structure | |
KR100411876B1 (en) | Structure of thermally driven micro-pump and fabrication method of the same | |
US6787052B1 (en) | Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers | |
US5970998A (en) | Microfabricated cantilever ratchet valve, and method for using same | |
JP4308520B2 (en) | Micromechanical structural elements and corresponding manufacturing methods | |
US6462391B1 (en) | Suspended moving channels and channel actuators for microfluidic applications and method for making | |
US6376291B1 (en) | Process for manufacturing buried channels and cavities in semiconductor material wafers | |
JP5709536B2 (en) | Silicon substrate processing method | |
EP1296067B1 (en) | Passive microvalve | |
US7354864B2 (en) | Method of producing semiconductor device | |
US10946653B2 (en) | Fluid ejection microfluidic device, in particular for ink printing, and manufacturing process thereof | |
US8828750B2 (en) | Highly integrated wafer bonded MEMS devices with release-free membrane manufacture for high density print heads | |
US6716661B2 (en) | Process to fabricate an integrated micro-fluidic system on a single wafer | |
JP3893077B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2628019B2 (en) | Manufacturing method of electrostatically driven microactuator and valve, and electrostatically driven pump | |
US20220082181A1 (en) | Method for manufacturing a micromechanical device and micromechanical valve | |
JP5309786B2 (en) | Microvalve, micropump, and manufacturing method of microvalve | |
WO2001094823A1 (en) | Controlling physical motion with electrolytically formed bubbles | |
KR100429839B1 (en) | Manufacturing method of micro device by monolithic process | |
JP2003326498A (en) | Semiconductor device and method of manufacturing the device | |
US7354522B2 (en) | Substrate etching method for forming connected features | |
CN113562688B (en) | Method for preparing micro-electromechanical system sensor chip and prepared sensor chip | |
TW202023080A (en) | Manufacturing method of micro fluid actuator | |
Lee et al. | A novel CMOS-compatible fabrication method for development of an electrostatically actuated micropump | |
JP2005504647A (en) | Method for creating a hollow chamber with an optically transparent wall |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |