JP3890950B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3890950B2 JP3890950B2 JP2001319265A JP2001319265A JP3890950B2 JP 3890950 B2 JP3890950 B2 JP 3890950B2 JP 2001319265 A JP2001319265 A JP 2001319265A JP 2001319265 A JP2001319265 A JP 2001319265A JP 3890950 B2 JP3890950 B2 JP 3890950B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- sequentially
- signal
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は表示装置に関し、特に分割サンプルホールド方式の水平駆動回路にクロックドライブ方式を適用した点順次駆動型のアクティブマトリクス表示装置に関する。
【0002】
【従来の技術】
アクティブマトリクス方式の表示装置は、行状のゲートライン、列状の信号ライン及び両ラインが交差する部分にマトリクス状に配された画素を有するパネルで構成されている。各画素にはアクティブ素子として例えば薄膜トランジスタ(TFT)が形成されている。更に垂直駆動回路と水平駆動回路を備えている。垂直駆動回路は、各ゲートラインに接続し順次画素の行を選択する。水平駆動回路は、各信号ラインに接続し、選択された行の画素に映像信号を書き込む。その際、点順次駆動方式では、選択された行の画素に点順次で映像信号を書き込んでいく。
【0003】
アクティブマトリクス型の表示装置では、TFTのソース/ドレイン電極と信号ラインの各々との間に寄生容量が存在している。この寄生容量により、ある信号ラインを通した映像信号の書き込み時の電位変化が隣の信号ラインに飛び込むことによって縦筋などの画像不良が発生する場合がある。この縦筋不良は、特にライン反転駆動方式で市松パターンを表示した時に顕著となる。あるいは、ドットライン反転駆動方式で、太さが1ドット(1画素)分の横線を表示した時縦筋が発生し易い。
【0004】
この信号ライン間における映像信号の飛び込みを防止する為に、いわゆる分割サンプルホールド駆動が提案されており、例えば特開2000−267616号公報に開示されている。分割サンプルホールド方式は、入力映像信号を2系統に分離し、点順次方式で映像信号を書き込む際、隣接する画素同士で2系統の映像信号をオーバーラップさせながら書き込む方式である。
【0005】
図7は、上述した分割サンプルホールド駆動を採用した表示装置の一例を示す模式図である。図示する様に、表示装置は行状のゲートライン113、列状の信号ライン112、両ラインが交差する部分に行列状に配された画素111及び所定の位相関係で2系統に分けた映像信号Video1,Video2を供給する2本の映像ライン125,126を有するパネルで構成されている。又、サンプリングスイッチ群123が各信号ライン112に対応して配されており、2本の信号ラインを単位として2本の映像ラインの各々との間に接続されている。具体的には、一番目の信号ラインがサンプリングスイッチを介して一方の映像ライン125に接続し、二番目の信号ラインが同じくサンプリングスイッチを介して他方の映像ライン126に接続している。以下、3番目以降の信号ラインについても交互にサンプリングスイッチを介して2本の映像ライン125,126に接続している。パネルには更に垂直駆動回路116及び水平駆動回路117も形成されている。垂直駆動回路116は各ゲートライン113に接続し、順次画素111の行を選択する。換言すると、マトリクス状に配された画素111は行単位で順次選択されていく。水平駆動回路117は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群123の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスA,B,C,D・・・を順次発生して各スイッチを順に開閉駆動し、もって選択された行の画素111に点順次で映像信号を書き込む。表示装置は更にクロック生成回路189を備えており、水平駆動回路117の動作基準となるクロック信号HCKの他、スタートパルスHSTを供給している。水平駆動回路117はシフトレジスタ(S/R)121の多段接続からなり、HCKに応じてHSTを順次転送することで、前述したサンプリングパルスA,B,C,D・・・を順次発生している。
【0006】
図8の波形図を参照して、図7に示した従来の表示装置の動作を簡潔に説明する。前述した様に、水平駆動回路はクロック信号HCKに応じて動作し、スタートパルスHSTを順次転送することで、サンプリングパルスA,B,C,D・・・を生成している。図から明らかな様に、隣接する信号ライン間では、サンプリングパルスが互いにオーバーラップしている。即ち、第1の信号ラインに対応したサンプリングパルスAは、第2の信号ラインに対応したサンプリングパルスBとオーバーラップしている。同様に、第2の信号ラインに対応したサンプリングパルスBと第3の信号ラインに対応したサンプリングパルスCもオーバーラップしている。互いに隣接する信号ラインに対しては別々の映像ラインから映像信号が供給される為、オーバーラップさせても差し支えない。隣接する信号ラインのサンプリングスイッチに対して、オーバーラップさせる様にサンプリングパルスを生成することで、従来から問題となっていた縦筋不良を防ぐことができる。即ち、各画素トランジスタのソース/ドレイン電極と信号ラインの各々との間に寄生容量が存在し、この寄生容量を介してある信号ラインの電位変化が隣の信号ラインに飛び込んだとしても、その信号ラインがオーバーラップサンプリングによりローインピーダンスである為、映像信号の飛び込みの影響を受けることはない。
【0007】
図示の例では、サンプリングパルスAに応答して、対応する第1の信号ラインに信号電位Sig1がサンプルホールドされる。続いてサンプリングパルスBに応答し、第2の信号ラインに信号電位Sig2がサンプルホールドされる。この時、第2の信号ラインで電位変化が生じる。この電位変化は、寄生容量によって第1の信号ラインにも飛び込むが、この時第1の信号ラインはまだ対応するサンプリングスイッチが開いている為、ローインピーダンスとなっており信号の飛び込みの影響を受けることがない。
【0008】
【発明が解決しようとする課題】
図9は、各信号ラインに対する映像信号のサンプリングタイミングと、各映像ラインの電位変化を模式的に表わしている。基本的には、同一の映像ラインに接続されたサンプリングスイッチに対しては、オーバーラップさせない様にサンプリングパルスを生成している。例えば、1番目の信号ラインと3番目の信号ラインは同一の映像ラインに接続している。従って、サンプリングパルスAとサンプリングパルスCは原理的には重ならない様に回路設計されている。しかし、現実にはパルスの伝送過程において配線抵抗や寄生容量などに起因して遅延が生じ、波形に鈍りが現われる。この結果、サンプリングパルスAとサンプリングパルスCでは部分的なオーバーラップが生じている。この様な状態で、サンプリングパルスCが立ち上がると対応するサンプリングスイッチが開き、信号ラインに対する充放電が生ずる為、実線矢印で示す様に映像ライン上の映像信号Video1に電位揺れが生じる。この時、先発のサンプリングパルスAは未だ立ち下がり切っていないので、点線矢印で示す様に映像ラインの電位揺れ(充放電ノイズ)を拾ってしまう。この結果信号ラインにサンプリングされた電位のばらつきが生じ、画面上では縦筋となって画品位を損なうことになる。又、同一の映像ラインに接続された信号ライン間におけるこの様な映像信号の干渉によって、画面上にはゴーストなどが引き起こされる場合がある。
【0009】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明はいわゆる分割サンプルホールド方式を採用したアクティブマトリクス型の表示装置において、同一の映像ラインに接続した信号ライン間で生じる映像信号の干渉を抑制し、もって縦筋やゴーストなどの画像不良を抑制することを目的とする。係る目的を達成するために以下の手段を講じた。すなわち、本発明に係る表示装置は、行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも2系統に分けた映像信号を供給する少なくとも2本の映像ラインを有するパネルと、該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、少なくとも2本の信号ラインを単位として該2本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、該水平駆動回路の動作基準となる第1のクロック信号を生成するとともに、この第1のクロック信号に対して周期が同じでパルス幅が長い第2のクロック信号を2系統生成するクロック生成手段とからなり、前記水平駆動回路は、前記第1のクロック信号の立ち上がり及び立ち下がりの両タイミングに同期するか、または前記第1のクロック信号及び極性の反転したクロック信号とに同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、前記第2のクロック信号の各系統に含まれるパルスを抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有し、前記クロック生成手段は、パネルの外部に配され該第1のクロック信号をパネルの外部から該水平駆動回路に供給する外部クロック生成回路と、パネルの内部に形成され該第2のクロック信号をパネルの内部から該水平駆動回路に供給する内部クロック生成回路とに分かれており、前記内部クロック生成回路は、該外部クロック生成回路から供給された第1のクロック信号を処理して該第2のクロック信号を生成するため、第1のクロック信号を遅延処理する遅延回路を含んでおり、遅延処理が施される前の第1のクロック信号と遅延処理された後の第1のクロック信号とにより該第2のクロック信号を生成することを特徴とする。
【0010】
好ましくは、前記遅延回路は、直列接続された偶数個のインバータからなる。又、前記内部クロック生成回路は、遅延処理を施される前の第1のクロック信号と遅延処理された後の第1のクロック信号とを互いにNOR合成して該第2のクロック信号を生成するNOR回路を有する。
又本発明の他面によると、前記クロック生成手段は、該第1のクロック信号の立ち上がり又は立ち下がりに同期して該第2のクロック信号の位相を決定することで、同一の映像ラインに接続されたスイッチに対しては完全にオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生させるようにしている。
【0011】
本発明によれば、分割サンプルホールド駆動を採用した表示装置において、水平駆動回路から出力されたシフトパルスを別のクロック信号で抜き取り、サンプリングパルスを生成している。この様なクロックドライブ方式を導入することで、隣り合う信号ライン間のサンプリングパルスではオーバーラップを保ちつつ、1本おきに同一の映像ラインに接続した信号ライン間ではサンプリングパルス同士の完全ノンオーバーラップを実現している。
【0012】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明に係る表示装置の実施形態を示す模式的なブロック図である。図示する様に、本表示装置は行状のゲートライン13、列状の信号ライン12、両ラインが交差する部分に行列状に配された画素11及び所定の位相関係で2系統に分けた映像信号Video1,Video2を別々に供給する2本の映像ライン25,26を有するパネルで構成されている。尚、本実施形態では2系統の映像信号を用いているが、一般には所定の位相関係を有するn系統の映像信号を用いることができる。この場合には、n本の映像ラインを設ければよい。但し、nは2以上の整数である。本表示装置は、上述したパネルに加え垂直駆動回路16、水平駆動回路17及びクロック生成手段89を含んでいる。好ましくは、垂直駆動回路16及び水平駆動回路17はパネルに内蔵されている。又、パネルにはサンプリングスイッチ群23も形成されている。サンプリングスイッチ群23の各スイッチは各信号ライン12に対応して配されており、2本の信号ラインを単位として2本の映像ラインの各々との間に接続されている。具体的には、一番目の信号ラインに対応したスイッチは一方の映像ライン25に接続され、二番目の信号ラインに対応したスイッチは他方の映像ライン26に接続している。この様に、各信号ライン12は互い違いで2本の映像ライン25,26に接続している。一般には、サンプリングスイッチ群23はn本の信号ラインを単位として、n本の映像ラインの各々との間に接続されることになる。
【0013】
垂直駆動回路16は各ゲートライン13に接続し、順次行単位で画素11を選択する。水平駆動回路17は所定の周期のクロック信号に基づいて動作し、サンプリングスイッチ群23の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスA,B,C,D・・・を順次発生して各スイッチを順に駆動し、もって選択された行の画素11に順次映像信号Video1,Video2を書き込む。
【0014】
本発明の特徴事項として、クロック生成手段89は、水平駆動回路17の動作基準となる第1のクロック信号HCKを生成するとともに、この第1のクロック信号HCKに対してパルス幅が長い第2のクロック信号DCK1,DCK2を生成する。一方、水平駆動回路17は、シフトレジスタ21と抜取スイッチ群22とで構成されている。尚、シフトレジスタ21の各段をS/Rで表わしてある。シフトレジスタ21は、第1のクロック信号HCKに同期して水平スタートパルスHSTのシフト動作を行ない、各シフト段S/RからシフトパルスA,B,C,D・・・を順次出力する。尚、スタートパルスHSTはクロック生成手段89から供給される。抜取スイッチ群22の各スイッチは、シフトレジスタ21から順次出力されるシフトパルスA,B,C,D・・・に応答して第2のクロック信号DCK1,DCK2を抜き取り、前述したサンプリングパルスA’,B’,C’,D’・・・を順次生成する。この様にして水平駆動回路17は、サンプリングスイッチ群23の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動している。例えば、サンプリングパルスA’とB’はオーバーラップする一方、A’とC’は完全ノンオーバーラップとなっている。
【0015】
図2を参照して、図1に示した表示装置の動作を説明する。水平駆動回路17は第1のクロック信号HCK(以下、HCKパルスと呼ぶ場合がある)に応じて動作し、スタートパルスHSTを順次転送することで、シフトパルスA,B,C,Dを生成している。クロック生成手段89はHCKパルスの他、第2のクロック信号DCK1,DCK2(以下、DCKパルスと呼ぶ場合がある)を水平駆動回路17に供給している。図2のタイミングチャートから明らかな様に、DCKパルスはHCKパルスと同一の周期を有するが、パルス幅が大きくなっている。又、DCK1とDCK2は互いに位相が180度ずれている。
【0016】
図1に示した水平駆動回路17は各シフトパルスA,B,C,D・・・で抜取スイッチ群22を開閉駆動し、DCKパルスを抜き取っている。これにより、サンプリングパルスA’,B’,C’,D’・・・を生成している。具体的には、DCK1のパルスをシフトパルスAで抜き取ることにより、サンプリングパルスA’を生成している。同様に、DCK2のパルスをシフトパルスBで抜き取ることにより、サンプリングパルスB’を得ている。以下同様に、DCKパルスをシフトパルスで抜き取ることにより、サンプリングパルスC’,D’・・・を得ている。この様なクロックドライブ方式を導入することで、隣り合うサンプリングパルス同士はオーバーラップを保ちつつ、同一の映像ラインに接続した1本おきの信号ライン間では、完全ノンオーバーラップとなる様にしている。例えば、サンプリングパルスA’とB’はオーバーラップし、A’とC’は完全にノンオーバーラップとなっている。
【0017】
完全ノンオーバーラップとすることで、点順次駆動方式のアクティブマトリクス型表示装置に特有な縦筋やゴーストなどに対処することができる。例えば、図2の例では、点線矢印で示す様に、サンプリングパルスA’が立ち下がった段階で、対応する信号ラインに映像信号Video1が正しくサンプリングされている。その後、実線矢印で示す様にサンプリングパルスC’が立ち上がると、信号ラインの充放電が生じる為、映像信号Video1の電位が下方に変動し、ノイズが載ることになる。しかしながら、このノイズが発生した時点では、既にサンプリングパルスA’が立ち下がっている為、影響を与えない。
【0018】
以上の様に、本発明では分割サンプルホールド駆動に、DCKパルスを用いたクロックドライブ方式を導入している。分割サンプルホールド駆動に対応する為、クロックドライブによって抜き取られるパルスとして、HCKパルスに対してパルス幅の長いデューティ比の異なるDCKパルスを用いている。シフトレジスタの各段から出力されたシフトパルスによってこのDCKパルスを抜き取ることで、隣り合うサンプリングパルス同士はオーバーラップを保ちつつ、同じ映像ラインに対応したサンプリングパルス同士はノンオーバーラップとしている。この様にしてライン反転駆動における市松パターンやドットライン反転駆動における1ドット横線パターンといった特定パターンにおける縦筋を除去できるとともに、点順次アクティブマトリクス表示装置特有の縦筋やゴーストをも同時に解消することが可能である。
【0019】
図3は、本発明に係る表示装置の具体的な構成例を示す模式的なブロック図である。図示する様に、本表示装置は画素アレイ部15、垂直駆動回路16及び水平駆動回路17などを集積的に形成したパネル33で構成されている。画素アレイ部15は、行状のゲートライン13、列状の信号ライン12及び両者が交差する部分に行列状に配された画素11とで構成されている。垂直駆動回路16は左右に分かれて配されており、ゲートライン13の両端に接続して、順次画素11の行を選択する。水平駆動回路17は信号ライン12に接続するとともに、所定の周期のHCKパルスに基づいて動作し、選択された行の画素11に順次映像信号を書き込む。本表示装置はクロック生成手段を備えており、水平駆動回路17の動作基準となるHCKパルスを生成するとともに、このHCKパルスに対して周期が同じで且つパルス幅が大きいDCKパルスを生成する。尚、HCKパルスは、クロック信号HCKとその反転信号HCKXを含んでいる。又、DCKパルスは、クロック信号DCK1,DCK1X,DCK2,DCK2Xを含んでいる。DCK1XはDCK1の反転信号であり、DCK2XはDCK2の反転信号である。DCK1とDCK2は互いに位相が180度ずれている。尚、図示を簡略にする為、パネル33からは映像ラインやサンプリングスイッチ群が省略されている。加えて、各信号ライン12にはプリチャージ回路20が接続されており、水平駆動回路17側から映像信号をサンプリングする前に、あらかじめ各信号ライン12に所定レベルの電位を印加して、表示品位の改善を図っている。
【0020】
本実施例の特徴事項として、クロック生成手段は外部クロック生成回路18と内部クロック生成回路19とに分かれている。外部クロック生成回路18はパネル33の外部にある駆動用のシステムボード(図示せず)に搭載されており、第1のクロック信号HCK,HCKXを外部から内部の水平駆動回路17に供給する。一方、内部クロック生成回路19はパネル33の内部に垂直駆動回路16や水平駆動回路17とともに形成されており、第2のクロック信号DCK1,DCK1X,DCK2,DCK2Xを内部で生成し水平駆動回路17に供給している。内部クロック生成回路19は、外部クロック生成回路18から供給されたHCKパルスを処理して、DCKパルスを生成している。この様に、DCKパルスをパネル内部で作成することにより、パネル33に形成する入力パッド数の増加を防ぐことができる。仮に、HCKパルスとDCKパルスを全て外部から供給すると、6個の入力パッドが必要である。DCKパルスをパネル内部で作成することにより、入力パッドを4個削減できる。
【0021】
図4は、図3に示した内部クロック生成回路19の具体的な構成例を示すブロック図である。第1の系統(1)に着目すると、外部クロック生成回路から供給された第1のクロック信号HCKは2つに分けられる。一方はそのままNOR回路55の一方の入力端子に供給される。他方は、直列接続された4個のインバータ51〜54からなる遅延回路に供給される。この遅延回路の出力がNOR回路55の他方の入力端子に供給される。この様にして遅延処理を施されていないHCKと遅延処理を施されたHCK’が、NOR回路55でNOR合成される。NOR回路55から出力された信号はインバータ56によって反転された後バッファ57を介して、クロック信号DCK1として出力される。又、NOR回路55の出力端子から出力された信号は分岐してバッファ58を介し、DCK1Xとして出力され、水平駆動回路側に送られる。一般的に、パルス信号はインバータを通過する毎に遅延することが知られている。その為、本例では複数のインバータを通過したクロック信号HCK’はインバータを通過しないクロック信号HCKに比べ、数十nsec遅延する。これら2つのクロック信号HCK,HCK’をNOR合成することで、HCKよりパルス幅の長い目的のクロック信号DCK1,DCK1Xを作成することができる。DCK2,DCK2Xも同様にして、系統(2)で生成される。
【0022】
図5は、図4に示した内部クロック生成回路の動作説明に供する波形図である。(1)は、図4に示した第1系統(1)の動作を表わしており、(2)は同じく図4に示した第2系統(2)の動作を表わしている。(1)に着目すると、HCK’はHCKに比べ所定時間だけ遅延している。この遅延量は、直列接続されたインバータの段数によって最適に設定可能である。遅延処理によって互いに位相がずれたHCK,HCK’をNOR処理することによりパルス幅の広がったDCK1Xが得られる。このDCK1Xを出力インバータで反転処理するとDCK1が得られる。同様に(2)に示す様に、遅延処理を施されていないHCKXと遅延処理を施されたHCKX’を互いに論理処理することで、DCK2が得られる。このDCK2を反転処理するとDCK2Xが得られる。
【0023】
図6は、例えば液晶セルを画素の表示エレメント(電気光学素子)として用いた本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。ここでは、図面の簡略化のために、4行4列の画素配列の場合を例に採って示している。なお、アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ(TFT;thin film transistor)が用いられている。
【0024】
図6において、行列状に配置された4行4列分の画素11の各々は、画素トランジスタである薄膜トランジスタTFTと、この薄膜トランジスタTFTのドレイン電極に画素電極が接続された液晶セルLCと、薄膜トランジスタTFTのドレイン電極に一方の電極が接続された保持容量Csとから構成されている。これら画素11の各々に対して、信号ライン12-1〜12-4が各列ごとにその画素配列方向に沿って配線され、ゲートライン13-1〜13-4が各行ごとにその画素配列方向に沿って配線されている。
【0025】
画素11の各々において、薄膜トランジスタTFTのソース電極(または、ドレイン電極)は、対応する信号ライン12-1〜12-4に各々接続されている。薄膜トランジスタTFTのゲート電極は、ゲートライン13-1〜13-4に各々接続されている。液晶セルLCの対向電極および保持容量Csの他方の電極は、各画素間で共通にCsライン14に接続されている。このCsライン14には、所定の直流電圧がコモン電圧Vcomとして与えられる。
【0026】
以上により、画素11が行列状に配置され、これら画素11に対して信号ライン12-1〜12-4が各列ごとに配線されかつゲートライン13-1〜13-4が各行ごとに配線されてなる画素アレイ部15が構成されている。この画素アレイ部15において、ゲートライン13-1〜13-4の各一端は、画素アレイ部15の例えば左側に配置された垂直駆動回路16の各段の出力端子に接続されている。
【0027】
垂直駆動回路16は、1フィールド期間ごとに垂直方向(行方向)に走査してゲートライン13-1〜13-4に接続された各画素11を行単位で順次選択する処理を行う。すなわち、垂直駆動回路16からゲートライン13-1に対して走査パルスVg1が与えられたときには1行目の各列の画素が選択され、ゲートライン13-2に対して走査パルスVg2が与えられたときには2行目の各列の画素が選択される。以下同様にして、ゲートライン13-3,13-4に対して走査パルスVg3,Vg4が順に与えられる。
【0028】
画素アレイ部15の例えば上側には、水平駆動回路17が配置されている。また、垂直駆動回路16や水平駆動回路17に対して各種のクロック信号を与える外部クロック生成回路(タイミングジェネレータ)18が設けられている。この外部クロック生成回路18では、垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる互いに逆相の垂直クロックVCK,VCKX、水平走査の開始を指令する垂直スタートパルスHST、水平走査の基準となる互いに逆相の水平クロックHCK,HCKXが生成される。
【0029】
外部クロック生成回路18とは別に、内部クロック生成回路19が設けられている。この内部クロック生成回路19では、水平クロックHCK,HCKXに対して周期が同じで且つパルス幅が長い一対のクロックDCK1,DCK2が生成される。
【0030】
水平駆動回路17は、二本の映像ライン25,26から入力される映像信号Video1、Video2を1H(Hは水平走査期間)ごとに順次サンプリングし、垂直駆動回路16によって行単位で選択される各画素11に対して書き込む処理を行うためのものであり、本例ではクロックドライブ方式を採用し、シフトレジスタ21、クロック抜き取りスイッチ群22およびサンプリングスイッチ群23を有する構成となっている。
【0031】
シフトレジスタ21は、画素アレイ部15の画素列(本例では、4列)に対応した4段のシフト段(S/R)21-1〜21-4からなり、水平スタートパルスHSTが与えられると、互いに逆相の水平クロックHCK,HCKXに同期してシフト動作を行う。これにより、シフトレジスタ21の各シフト段21-1〜21-4からは、水平クロックHCK,HCKXの周期と同じパルス幅を持つシフトパルスA〜Dが順次出力される。
【0032】
クロック抜き取りスイッチ群22は、画素アレイ部15の画素列に対応した4個のスイッチ22-1〜22-4からなり、これらスイッチ22-1〜22-4の各一端が、内部クロック生成回路19からクロックDCK2,DCK1を伝送するクロックライン24-1,24-2に交互に接続されている。すなわち、スイッチ22-1,22-3の各一端がクロックライン24-1に、スイッチ22-2,22-4の各一端がクロックライン24-2にそれぞれ接続されている。
【0033】
クロック抜き取りスイッチ群22の各スイッチ22-1〜22-4には、シフトレジスタ21の各シフト段21-1〜21-4から順次出力されるシフトパルスA〜Dが与えられる。クロック抜き取りスイッチ群22の各スイッチ22-1〜22-4は、シフトレジスタ21の各シフト段21-1〜21-4からシフトパルスA〜Dが与えられると、これらシフトパルスA〜Dに応答して順にオン状態となることにより、互いに逆相のクロックDCK2,DCK1を交互に抜き取る。
【0034】
サンプリングスイッチ群23は、画素アレイ部15の画素列に対応した4個のスイッチ23-1〜23-4からなり、これらのスイッチ23-1〜23-4の各一端が映像信号Video1を入力する映像ライン25及びVideo2を入力する映像ライン26に交互に接続されている。このサンプリングスイッチ群23の各スイッチ23-1〜23-4には、クロック抜き取りスイッチ群22の各スイッチ22-1〜22-4によって抜き取られたクロックDCK2,DCK1がサンプリングパルスA’〜D’として与えられる。
【0035】
サンプリングスイッチ群23の各スイッチ23-1〜23-4は、クロック抜き取りスイッチ群22の各スイッチ22-1〜22-4からサンプリングパルスA’〜D’が与えられると、これらサンプリングパルスA’〜D’に応答して順にオン状態となることにより、映像ライン25,26を通して入力される映像信号Video1,2を順次交互にサンプリングし、画素アレイ部15の信号ライン12-1〜12-4に供給する。
【0036】
上記構成の本実施形態に係る水平駆動回路17では、シフトレジスタ21から順次出力されるシフトパルスA〜DをそのままサンプリングパルスA’〜D’として用いるのではなく、シフトパルスA〜Dに同期して、一対のクロックDCK2,DCK1を交互に抜き取り、これらクロックDCK2,DCK1をサンプリングパルスA’〜D’として用いるようにしている。これにより、サンプリングパルスA’〜D’のばらつきを抑えることができる。その結果、サンプリングパルスA’〜D’のばらつきに起因するゴーストを除去できることになる。
【0037】
【発明の効果】
以上説明した様に、本発明によれば、水平駆動回路の動作基準となるHCKパルスに対してパルス幅が長く且つデューティ比の異なるDCKパルスを用いてクロックドライブを行なっている。これにより、分割サンプルホールド駆動に対応した完全ノンオーバーラップサンプリングを達成し、縦筋やゴーストの発生を抑えている。同時に、分割サンプルホールド駆動で隣り合う信号ラインに割り当てられたサンプリングパルスをオーバーラップすることにより、ライン反転駆動時におけるドット市松パターンやドットライン反転駆動時における1ドット横線パターンの様な特定パターン表示時における縦筋の除去も可能である。加えて、外部から供給されるHCKパルスに基づき、パネル内部にてDCKパルスを合成することにより、入力パッド数や入力配線数の増加を防ぐことができる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の基本的な構成を示すブロック図である。
【図2】図1に示した表示装置の動作説明に供する波形図である。
【図3】図1に示した表示装置の具体的な構成例を示すブロック図である。
【図4】図3に示した表示装置に組み込まれる内部クロック生成回路の具体的な構成例を示すブロック図である。
【図5】図4に示した内部クロック生成回路の動作説明に供するタイミングチャートである。
【図6】本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す回路図である。
【図7】従来の表示装置の一例を示すブロック図である。
【図8】図7に示した従来の表示装置の動作説明に供する波形図である。
【図9】図7に示した従来の表示装置の動作説明に供する波形図である。
【符号の説明】
11・・・画素、12・・・信号ライン、13・・・ゲートライン、15・・・画素アレイ部、16・・・垂直駆動回路、17・・・水平駆動回路、18・・・外部クロック生成回路、19・・・内部クロック生成回路、21・・・シフトレジスタ、22・・・抜取スイッチ群、23・・・サンプリングスイッチ群、89・・・クロック生成手段
Claims (4)
- 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも2系統に分けた映像信号を供給する少なくとも2本の映像ラインを有するパネルと、
該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
各信号ラインに対応して配されており、少なくとも2本の信号ラインを単位として該2本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、
該水平駆動回路の動作基準となる第1のクロック信号を生成するとともに、この第1のクロック信号に対して周期が同じでパルス幅が長い第2のクロック信号を2系統生成するクロック生成手段とからなり、
前記水平駆動回路は、前記第1のクロック信号の立ち上がり及び立ち下がりの両タイミングに同期するか、または前記第1のクロック信号及び極性の反転したクロック信号とに同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、前記第2のクロック信号の各系統に含まれるパルスを抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有し、
前記クロック生成手段は、パネルの外部に配され該第1のクロック信号をパネルの外部から該水平駆動回路に供給する外部クロック生成回路と、パネルの内部に形成され該第2のクロック信号をパネルの内部から該水平駆動回路に供給する内部クロック生成回路とに分かれており、
前記内部クロック生成回路は、該外部クロック生成回路から供給された第1のクロック信号を処理して該第2のクロック信号を生成するため、第1のクロック信号を遅延処理する遅延回路を含んでおり、遅延処理が施される前の第1のクロック信号と遅延処理された後の第1のクロック信号とにより該第2のクロック信号を生成することを特徴とする表示装置。 - 前記遅延回路は、直列接続された偶数個のインバータからなることを特徴とする請求項1記載の表示装置。
- 前記内部クロック生成回路は、遅延処理を施される前の第1のクロック信号と遅延処理された後の第1のクロック信号とを互いにNOR合成して該第2のクロック信号を生成するNOR回路を有することを特徴とする請求項2記載の表示装置。
- 行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係で少なくとも2系統に分けた映像信号を供給する少なくとも2本の映像ラインを有するパネルと、
該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
各信号ラインに対応して配されており、少なくとも2本の信号ラインを単位として該2本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、
該水平駆動回路の動作基準となる第1のクロック信号を生成するとともに、この第1のクロック信号に対して周期が同じでパルス幅が長い第2のクロック信号を2系統生成するクロック生成手段とからなり、
前記水平駆動回路は、前記第1のクロック信号の立ち上がり及び立ち下がりの両タイミングに同期するか、または前記第1のクロック信号及び極性の反転したクロック信号とに同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答してオンし、前記第2のクロック信号の各系統に含まれるパルスを抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有し、
前記クロック生成手段は、該第1のクロック信号の立ち上がり又は立ち下がりに同期して該第2のクロック信号の位相を決定し、同一の映像ラインに接続されたスイッチに対しては完全にオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生させるようにしたことを特徴とする表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319265A JP3890950B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
CNB028203658A CN100359552C (zh) | 2001-10-17 | 2002-10-16 | 显示设备 |
KR1020047005709A KR100904337B1 (ko) | 2001-10-17 | 2002-10-16 | 표시 장치 |
PCT/JP2002/010757 WO2003034395A1 (fr) | 2001-10-17 | 2002-10-16 | Appareil d'affichage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319265A JP3890950B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003122321A JP2003122321A (ja) | 2003-04-25 |
JP3890950B2 true JP3890950B2 (ja) | 2007-03-07 |
Family
ID=19136841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319265A Expired - Fee Related JP3890950B2 (ja) | 2001-10-17 | 2001-10-17 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890950B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
-
2001
- 2001-10-17 JP JP2001319265A patent/JP3890950B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003122321A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3601499B2 (ja) | 表示装置 | |
JP3890948B2 (ja) | 表示装置 | |
US20030090452A1 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3642042B2 (ja) | 表示装置 | |
US20040041769A1 (en) | Display apparatus | |
JP3633528B2 (ja) | 表示装置 | |
JP4007239B2 (ja) | 表示装置 | |
JP3890949B2 (ja) | 表示装置 | |
JP3755484B2 (ja) | 表示装置 | |
JP2004226684A (ja) | 画像表示パネルおよび画像表示装置 | |
JP3890950B2 (ja) | 表示装置 | |
JPH10326090A (ja) | アクティブマトリクス表示装置 | |
JP2004309822A (ja) | 表示装置 | |
KR100904337B1 (ko) | 표시 장치 | |
JP4923473B2 (ja) | 表示装置及びその駆動方法 | |
JPH08292417A (ja) | 表示装置 | |
JP4547726B2 (ja) | 液晶表示装置およびその駆動方法並びに液晶表示システム | |
JP4501485B2 (ja) | 表示装置 | |
JPH1031201A (ja) | 液晶表示装置およびその駆動方法 | |
JP2005309283A (ja) | 表示装置 | |
JP2005300701A (ja) | 表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
LAPS | Cancellation because of no payment of annual fees |