JP3888966B2

JP3888966B2 - Automatic frequency control circuit

Info

Publication number: JP3888966B2
Application number: JP2002365837A
Authority: JP
Inventors: 陽介秋元; 裕史白戸
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2002-12-17
Filing date: 2002-12-17
Publication date: 2007-03-07
Anticipated expiration: 2022-12-17
Also published as: JP2004200939A

Description

【０００１】
【産業上の利用分野】
本発明は、直交多値振幅変調方式を用いたディジタル通信の受信機における、直交検波後のベースバンド信号を用いた自動周波数制御（ＡＦＣ：Automatic Frequency Control）回路に関するものである。
【０００２】
【従来の技術】
ディジタル通信における受信信号の復調方式の１つとして、受信信号を、これと同期が確立していない正弦波を用いて一旦ベースバンドに周波数変換し、ＡＦＣ回路と自動位相制御（ＡＰＣ：Automatic Phase Control）回路とを用いて送受信機間の搬送波の周波数及び位相の偏差を補償する準同期検波がある。準同期検波では周波数及び位相の同期処理をディジタル化できるため、特性補償のための各種信号処理が適用可能であるという利点がある。
【０００３】
従来用いられているＡＦＣ回路の一例として、無変調シンボルを含む直交検波後のベースバンド信号を入力信号として、その無変調シンボルと、１シンボル前に受信した無変調シンボルとの間の位相回転量を算出する回路とループフィルタとを組み合わせたフイードバック型ＡＦＣ回路が既知である（非特許文献１参照）。
このＡＦＣ回路の構成を図１に示す。図中の１０１は送受信機の搬送波周波数偏差により生じる受信シンボルの位相回転を補償する周波数偏差補償回路、１２０は受信シンボルを１シンボル遅延して出力する１シンボル遅延回路、１０３は２つの入力間の位相差を算出する位相差算出回路、１０５は周波数偏差補償回路１０１の出力と１シンボル遅延回路１２０の出力が共に無変調シンボルとなるタイミングで真の出力信号を発生し、それ以外は偽信号を出力する判定回路、１０７は判定回路１０５の出力が真のとき位相差算出回路１０３の出力を平滑化して出力し、偽のときは状態を保持して０を出力するループフィルタ、１０８は１シンボルの時間内に生じる位相回転量の推定値を調整して周波数偏差補償回路１０１に供給する位相回転量更新回路である。
【０００４】
送信機と受信機との間の搬送波周波数偏差を△ｆ、シンボル周期をＴ、時刻をｋＴ、複素数で表される送信シンボルをＡ（ｋ）、送信側発信器と受信側発信器の初期位相差をη、受信信号に重畳されるノイズをｎ（ｋ）とすると、ＡＦＣ回路への入力信号ｕ（ｋ）は次式で与えられる。
ｕ（ｋ）＝Ａ（ｋ）ｅ^j ^（ ² ^{πΔｆｋＴ} ⁺ ^η）＋ｎ（ｋ）（１）
この受信信号を周波数偏差補償回路１０１に入力して△ｆを補償する。△ｆを補償した後の受信信号、すなわちＡＦＣ回路の出力信号ｓ（ｋ）は次式で与えられる。
【数１】

ここで、ｗ（ｋ）は周波数偏差△ｆに起因して１シンボル周期の時間Ｔ内に生じる受信信号の位相回転量の推定値である。
次に、ｓ（ｋ）と１シンボル遅延回路１２０の出力ｓ（ｋ−１）とを位相差算出回路１０３に供給して、次式で表されるθ（ｋ）を得る。
θ（ｋ）＝ａｒｇ（ｓ（ｋ）ｓ^＊（ｋ−1））（３）
ここで、＊は複素共役を表す。θ（ｋ）は周波数偏差補償回路１０１の出力における周波数残差により時間Ｔ内に生じる位相回転量である。
なお、ｓ（ｋ）もしくはｓ（ｋ−１）が無変調シンボルでない場合には、θ（ｋ）には搬送波周波数偏差のほかに、情報成分を表す位相が含まれることになる。このため、以下のようにループフィルタ１０７を判定回路１０５により制御する。判定回路１０５は、ＡＦＣ回路の出力信号ｓ（ｋ）とｓ（ｋ−１）が共に無変調シンボルであるタイミングで真の信号、それ以外では偽の信号を出力するものとする。ループフィルタ１０７は、判定回路１０５からの入力が真であるとき、位相回転量θ（ｋ）の平滑化を行う。すなわち、θ_ａｖｅ（ｋ）をθ（ｋ）の平均値、Ｇを重み係数とすると、ループフィルタ１０７は次式で表されるｗ（ｋ）の修正値Δｗ（ｋ）を出力する。
Δｗ（ｋ）＝Ｇθ_ａｖｅ（ｋ）（４）
判定回路１０５からの入力が偽であるときはｗ（ｋ）を更新せず、ループフィルタ１０７は直前の状態を保持したまま
Δｗ（ｋ）＝０（５）
を出力する。
位相回転量更新回路１０８は、式（４）、（５）で表されるループフィルタ１０７の出力△ｗ（ｋ）に基づき、次式により逐次的にｗ（ｋ）を更新する。
ｗ（ｋ＋１）＝ｗ（ｋ）＋Δｗ（ｋ）（６）
得られたｗ（ｋ＋１）を周波数偏差補償回路１０１に入力して、受信信号における周波数偏差△ｆの補償を行う。
以上の処理を繰り返すことで、θ_ａｖｅ（ｋ）は一定値θ_ａｖｅに収束し、△ｆの補償を行うことが可能となる。
【０００５】
このＡＦＣ回路において、△ｆの推定が定常状態となったときのθ（ｋ）を
θ（ｋ）＝θ_ａｖｅ＋△θ（ｋ）（７）
と表す。ただし、△θ（ｋ）はθ（ｋ）の定常状態θ_ａｖｅからのばらつきを表す値である。△θ（ｋ）はノイズｎ（ｋ）によって決まるため、このＡＦＣ回路による△ｆの推定値は常にノイズの影響を受けることになる。これに対し、ループフィルタ１０７を狭帯域化することで、△θ（ｋ）を抑えることが出来るため、システムの要求する精度に応じてフィルタの帯域を決定することで、要求条件を満たす△ｆの補償が実現できる。
【０００６】
準同期検波において、上記のような理由でＡＦＣ回路の△ｆの推定値に誤差が生じると、後続のＡＰＣ回路による位相推定が不完全となり、ＡＰＣ回路の出力信号に定常的な位相偏差が生じることが知られている。直交振幅変調方式（ＱＡＭ：Quadrature Amplitude Modulatioｎ）にＡＦＣ回路を適用する場合、このような位相偏差によるビット誤り率（ＢＥＲ）特性の劣化が顕著であるため、ループフィルタ１０７では帯域を十分に狭くして高精度に△ｆを推定する必要がある。
【０００７】
一方、ＴＤＭＡ通信やパケット通信のように、到来するフレーム内で復調処理を完結する必要がある場合に適用する技術として、フィルタの帯域を時間変化させ、初期引き込み動作時には帯域を広くして高速な収束を実現し、収束後は帯域を狭くすることで周波数補償の精度を上げるというＡＦＣ回路が提案されている（特許文献１参照）。これは図１におけるループフィルタ１０７を図２で示されるような帯域の異なる複数個のループフィルタとスイッチで構成される回路に置き換えた回路で実現される。この回路を用いることで初期引き込みの高速化は実現できるが、定常状態でのノイズの影響を抑えるためには、依然として帯域の狭いフィルタを用いる必要がある。
【０００８】
【特許文献１】
特開平１９９６−０８４１６６号公報
【非特許文献１】
F.D．Natali，“ＡＦＣ Tracking Algorithms”，ＩＥＥＥ Trans. Commun.、Vol.32，No.８，pp.９３５−９４７，１９８４
【０００９】
【発明が解決しようとする課題】
ＱＡＭを用いたＴＤＭＡ通信に対してＡＦＣ回路を適用する場合、振幅の多値化に伴う△ｆによるＢＥＲの劣化が非常に大きく、高精度な補償が要求される。また、各フレームの先頭に埋め込まれた無変調シンボルを用いて△ｆの推定を行う場合、無変調シンボルの数を増やすと伝送効率が低下するため、少ないシンボル数での△ｆの補償、すなわち高速な初期引き込み特性が要求される。従来のＡＦＣ回路では、推定した△ｆが定常状態となったときに重畳するノイズの影響を抑えるためには、十分に帯域の狭いフィルタが必要であり、△ｆの推定に十分な時間が必要という問題があった。
【００１０】
従って、本発明の目的は、高精度な周波数偏差補償が可能な自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、周波数偏差について補償範囲を一層広くできる自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、一層高速で周波数偏差補償することができる自動周波数制御回路を実現することにある。
【００１１】
さらに、本発明の別の目的は、高精度な周波数制御に加えて、一層広い補償範囲にわたって周波数制御可能な自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、多値ＱＡＭによるＴＤＭＡやパケット通信に適用可能な、高速な初期引き込みと高精度な周波数制御を両立できるＡＦＣ回路を提供することである。
【００１２】
【課題を解決する手段】
本発明による自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に供給する周波数偏差補償回路と、
Ｎを２以上の正数とした場合に、周波数偏差補償回路からの出力信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
前記周波数偏差補償回路からの出力信号とＮシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Ｎで除算して、周波数残差により生ずる１シンボル当たりの位相回転量θ（ｋ）を算出する位相回転量算出回路と、
前記周波数偏差補償回路の出力信号とＮシンボル遅延回路の出力信号が共に無変調シンボルとなる時間期間中、前記位相回転量算出回路の出力信号θ（ｋ）を平滑化して、搬送波周波数偏差Δｆに起因して１シンボル時間Ｔ内に生ずる位相回転量の推定値ｗ（ｋ）を修正する修正値Δｗ（ｋ）を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δｗ（ｋ）を用いてｗ（ｋ）を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【００１３】
本発明の第１の実施例による自動周波数制御回路は、遅延シンボル数を大きくとることによりノイズの影響を低減することができるので、位相回転量の検出精度を一層高めることができる。従って、周波数偏差補償の精度を一層高精度なものとすることができる。
【００１４】
本発明の第２実施例の自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Ｎを２以上の正数とした場合に、周波数偏差補償回路からの出力信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
ＭをＮよりも小さい正の数とした場合、前記周波数偏差補償回路からの出力信号をＭシンボルだけ遅延して出力するＭシンボル遅延回路と、
前記Ｎシンボル遅延回路からの出力信号又はＭシンボル遅延回路からの出力信号のいずれかを選択して出力するセレクタと、
セレクタからの出力信号と前記周波数偏差補償回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Ｎ又はＭで除算して、周波数残差により生ずる１シンボル当たりの位相回転量θ（ｋ）を算出する位相回転量算出回路と、得られた１シンボル当たりの位相回転量に基づいて前記セレクタを制御する判定回路と、
前記周波数偏差補償回路の出力信号とセレクタの出力信号が共に無変調シンボルとなる期間中、前記位相回転量検出回路の出力信号θ（ｋ）を平滑化して搬送波周波数偏差Δｆに起因して１シンボル時間Ｔ内に生ずる位相回転量の推定値ｗ（ｋ）を修正する修正値Δｗ（ｋ）を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δｗ（ｋ）を用いてｗ（ｋ）を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【００１５】
本発明の第２の実施例による自動周波数制御回路は、第１段階としてＭシンボル遅延した受信信号を用いて位相差算出を行い、第２段階としてＭよりも大きなＮシンボル遅延した受信信号を用いて位相差算出しているので、高精度な周波数制御と共に周波数偏差補償できる補償範囲が一層拡大された自動周波数制御回路を実現することができる。
【００１６】
本発明の第３実施例による自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Ｎを２以上の自然数とした場合に、受信した信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
前記受信した信号とＮシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
前記受信した信号とＮシンボル遅延回路の出力信号が共に無変調シンボルとなる期間中、前記位相回転量算出回路からの出力信号を平滑化して出力し、それ以外の時間期間中には直前の状態を保持して出力し続けるループフィルタと、
受信した信号について周波数偏差の粗推定を行う周波数偏差推定回路と、
周波数偏差推定回路からの出力である粗推定値を用い、前記ループフィルタからの出力に含まれる２π［rad］の整数倍の位相不確定性を補償する位相不確定性補償回路と、
位相不確定性補償回路から出力された時間期間ＮＴ中に生じた位相回転量を遅延シンボル数Ｎで除算して、搬送波周波数偏差に起因する１シンボル当たりの位相回転量φ（ｋ）を算出して、前記周波数偏差補償回路に供給する単位シンボル位相回転量算出回路とを具え、
前記周波数偏差補償回路は、入力した単位シンボル当たりの位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【００１７】
本発明の第３実施例では、周波数偏差Δｆの粗推定と微推定とを並行して行うことができるので、高制御な周波数制御と共に一層高速で引き込みを行うことができる自動周波数制御回路を実現することができる。
【００１８】
【作用】
本発明の第１実施例による自動周波数制御回路は、従来のＡＦＣ回路における１シンボル遅延回路を、Ｎ個のシンボル時間だけ遅延させるＮシンボル遅延回路に置き換えて、時間差ＮＴあたりの位相回転量を算出し、この結果をＮで割ることによって単位シンボルあたりの位相回転量を算出するように改良したものである。受信信号ｕ（ｋ）が式（１）、△ｆに起因する位相回転が補償された出力信号ｓ（ｋ）が式（２）で与えられるとき、出力信号ｓ（ｋ）に残留する１シンボルあたりの位相回転量θ（ｋ）は
【数２】

で与えられる。定常状態における位相回転量θ（ｋ）は式（７）より
【数３】

となる。この式から明らかなように、本発明によるＡＦＣ回路ではノイズの影響が１／Ｎに抑えられるため、位相回転量の検出精度を大幅に向上できることがわかる。また、ノイズを抑制するために平均化処理等の狭帯域化処理を行わないため、実効的なループフィルタの狭帯域化にはならない。従って、引き込み速度を低下させることなく△θ（ｋ）を低減することができ、高速な引き込み速度と高精度な周波数制御とが両立されたAFC回路を実現することができる。
【００１９】
本発明の請求項１に記載のＡＦＣ回路に具備される位相差算出回路では、時間差がＮＴである２つのシンボルの複素乗算により位相回転量の算出を行う。この回路で検出できるΔｆの範囲は次式
【数４】

で与えられるため、△ｆがこの式を満たさない場合には、位相差算出回路によるθ（ｋ）および△ｗ（ｋ）の算出を誤り、ＡＦＣ回路が正しく動作しなくなる。つまり、請求項１におけるＡＦＣ回路では、シンボル数Ｎを大きくすることによって、補償可能な△ｆの範囲が小さくなる。
【００２０】
そこで、本発明の第２実施例による自動周波数制御回路では、第一段階としてＮより十分小さいＭだけシンボル遅延した受信信号を用いた位相差算出（以下では、△ｆの「粗推定」と称する）を行う。これにより算出するθ（ｋ）が定常的にある閾値より小さくなったとき、シンボル差Ｍの位相差算出が誤らなくなったと判断し、第二段階においてＭよりも相当大きなＮシンボル遅延した受信信号を用いた位相差算出（以下では、△ｆの「微推定」と称する）に切り替える。このような回路を第１の発明のＡＦＣ回路に付加することによって、△ｆの補償範囲を一層広くすることが可能となる。
【００２１】
本発明の第２実施例によるＡＦＣ回路では、まず△ｆの粗推定を行い、ｗ（ｋ）が定常状態に収まった後に△ｆの微推定に切り替えてｗ（ｋ）の推定を行うため、本ＡＦＣ回路の引き込み時間は各推定プロセスに要する時間の和となる。
【００２２】
本発明の第３実施例のＡＦＣ回路では、△ｆの粗推定回路とフィードフォワード型の△ｆの微推定回路を並列に備えることで、引き込み時間の一層の短縮を図る。このＡＦＣ回路による△ｆの推定の仕組みを図３を用いて説明する。図３において、符号５１で示すベクトルを時刻（ｋ−Ｎ）Ｔにおける受信信号ｕ（ｋ−Ｎ）を表すベクトルとし、符号５２で示すベクトルを時刻ｋＴにおける受信信号ｕ（ｋ）を表すベクトルとすると、△ｆにより時間ＮＴ内に生じる位相回転量は符号５３で表される。しかし、ｕ（ｋ）とｕ^＊（ｋ−Ｎ）の複素乗算では位相回転量の検出が−π〔ｒａｄ〕からπ〔ｒａｄ〕の範囲に限られるため、ここで得られる位相回転量は、実際の位相回転量に２π〔ｒａｄ〕の整数倍の位相不確定性を含んだ位相差５４となる。この不確定性は△ｆの粗推定回路により得た単位シンボルあたりの位相回転量をＮ倍することにより算出可能であるため、位相差５４が求められれば、位相回転量５３を求めることができる。位相差５４の算出にフィードバック型のＡＦＣ回路を用いる場合、△ｆが補償範囲を超えているため、フィードバック量が正しく求められず、ＡＦＣ回路の動作は収束に向かわない。これに対し、本発明の第３実施例によるフィードフォワード型のＡＦＣ回路では、位相差５４はｕ（ｋ）とｕ^＊（ｋ−Ｎ）の複素乗算により直接算出することにより正しく求められる。
【００２３】
また、位相差５４の算出と不確定性の算出とは全く独立した処理であるため、これらを並列に処理することが可能となる。つまり、△ｆの粗推定の引き込み完了を待って△ｆの微推定処理の開始をする必要がなくなるため、前述した第２実施例によるＡＦＣ回路より一層高速な周波数補償を実現することができる。
【００２４】
【発明の実施の形態】
本発明の第１実施例による自動周波数制御回路について説明する。本例では、送受信機間における周波数偏差の時間変動が比較的緩やかであるため、１フレーム内で引き込みを完結する必要はなく、過去の受信フレームによる周波数偏差の推定結果を利用して補償処理を実行できるが、高精度な引き込みが要求されるシステムに好適な自動周波数制御回路について説明する。初めに、本発明を適用する受信信号のフレームフォーマットについて説明する。本発明におけるＡＦＣ回路には、連続した無変調シンボルと、それに続く任意のシンボルの繰り返しで構成されるフレームに対して適用可能であり、この一例を図４に示す。図４において、フレームはその先頭に埋め込まれた周波数偏差の推定補償に用いるシンボル長ｎ_ＣＲの無変調のシンボル（ＣＲ：Carrier Recovery）と、それに続くデータ区間の繰り返しで構成され、各ＣＲシンボルの先頭はＮシンボル離れている。また、ＣＲシンボルの振幅は、位相差の検出精度を上げるために、ＱＡＭの信号振幅の最も大きい信号点に対応した振幅とする。
【００２５】
このフレームフォーマットを用いた本発明の第１の実施例による自動周波数制御回路を説明する。図５はこの発明を実施するＡＦＣ回路の構成を示したものである。本例では、送信機と本発明によるＡＦＣ回路を具える受信機との間においてＴＤＭＡ通信又はパケット通信行うものとし、当該ＡＦＣ回路は、図４に示す無変調シンボルを含む直交検波後のベースバンド信号を受信する入力端子１００を有する。当該自動周波数制御回路により周波数補償された信号は、出力端子１０９から外部回路に出力される。入力端子１００と出力端子１０９との間に、送信機と当該ＡＦＣ回路を有する受信機との間の搬送波の周波数偏差△ｆにより生じる受信信号の位相回転を補償する周波数偏差補償回路１０１を設ける。ここで、符号１０２は周波数偏差補償された信号をＮシンボル（ここで、Ｎは２よりも大きな正数とする）だけ遅延して出力するＮシンボル遅延回路、１０３は周波数偏差補償された信号とＮシンボル遅延された信号との間の位相回転量を算出する位相差算出回路を示す。符号１０４は位相差算出回路１０３の出力を時間Ｔ時間内で生じる位相回転量に変換する単位シンボル位相回転量算出回路、１０５は周波数偏差補償回路１０１の出力とＮシンボル遅延検波回路１０２の出力が共にＣＲシンボルとなるタイミングで真の信号を出力し、それ以外では偽の信号を出力する判定回路、１０７は判定回路１０５の出力が真のとき位相差算出回路１０３の出力を平滑化して出力し、偽のとき状態を保持して０を出力するループフィルタ、１０８は１シンボルの時間期間Ｔ内に生じる位相回転量の推定値を調整する位相回転量更新回路である。
【００２６】
式（１）で表される受信信号ｕ（ｋ）を周波数偏差補償回路１０１に入力し、式（２）で表される複素乗算を行い、△ｆ補償後の受信信号ｓ（ｋ）を得る。この周波数偏差補償された信号を当該ＡＦＣ回路の出力信号として出力すると共に、Ｎシンボル遅延回路１０２に入力して信号s（ｋ−Ｎ）を形成する。信号ｓ（ｋ）と信号ｓ（ｋ−Ｎ）を位相差算出回路１０３に入力して、式（８）で表される複素乗算を行い、ｓ（ｋ）における時間Ｔ内に生じる位相回転量θ（ｋ）を得る。ここでｓ（ｋ）もしくはｓ（ｋ−Ｎ）がＣＲシンボルでない場合には、θ（ｋ）に搬送波周波数差のほかに情報成分を表す位相が含まれているので、以下のような判定回路１０５を用いた制御を行う。ＴＤＭＡ通信では受信機側でフレームフォーマットは既知である。これを利用して、判定回路１０５では受信開始からのシンボル数をカウントする計数回路を具備し、カウント数ｃが
Ｎα≦ｃ＜Ｎα＋ｎ_ＣＲ（α＝２，3……）（１１）
を満たすとき、ｓ（ｋ）とｓ（ｋ−Ｎ）が共にＣＲシンボルであるため真、それ以外のカウント数であれば偽を出力する。
【００２７】
ループフィルタ１０７は、判定回路１０５からの入力が真であるとき式（４）により規定される△ｗ（ｋ）を周波数偏差に対する修正値として出力し、偽であるときはｗ（ｋ）を更新せず、直前の状態を保持したまま式（５）で与えられる△ｗ（ｋ）＝０を出力する。このとき、ループフィルタの重みＧを大きくしすぎると、△ｗ（ｋ）が大きくなってｗ（ｋ）が不安定となる。逆にＧを小さくしすぎるとｗ（ｋ）の収束が遅くなるため、Ｇは適切な値に設定する必要がある。
【００２８】
位相回転量更新回路１０８は、式（４）、（５）で表されるループフィルタ１０７の出力△ｗ（ｋ）を用いて、式（６）によりｗ（ｋ）を逐次的に更新する。得られたｗ（ｋ＋１）を周波数偏差補償回路１０１に入力して、受信信号に対して△ｆの補償を行う。
【００２９】
次に、図４で示したフレームフォーマットを用いた本発明の第２の実施例による自動周波数制御回路を説明する。本例では、補償範囲が一層広くすることができるＡＦＣ回路について説明する。図６は第２の実施例のＡＦＣ回路の構成を示すもので、図５に示したＡＦＣ回路における位相差算出回路１０３の入力を、θ（ｋ）の収束を判定する判定回路１３０、入力した信号をＮシンボルだけ遅延して出力するＮシンボル遅延回路１０２（ここで、Ｎは２以上の正数）、入力した信号をＭシンボルだけ遅延して出力するＭシンボル遅延回路１３１（ここで、ＭはＮよりも小さい正の数）、セレクタ１３２で構成される回路の出力に置き換え、ＣＲシンボルの判定を行う判定回路１０５に判定回路１３０からの入力により出力を制御できる機能を付加したものである。
【００３０】
式（１）で表される受信信号ｕ（ｋ）を周波数偏差補償回路１０１に入力し、式（２）で表される複素乗算を行い、△ｆが補償された受信信号ｓ（ｋ）を得る。この周波数偏差補償された信号は、当該自動周波数制御回路の出力信号として出力されると共に、Ｎシンボル遅延回路１０２とＭシンボル遅延回路１３１にも供給し、それぞれＮシンボルだけ遅延した信号及びＭシンボルだけ遅延した信号ｓ（ｋ−Ｎ）及びｓ（ｋ−Ｍ）を形成する。
【００３１】
信号ｓ（ｋ−Ｎ）とｓ（ｋ−Ｍ）のどちらを用いて△ｗ（ｋ）を算出するかは、判定回路１３０により決定する。△ｆの推定開始時には周波数捕捉範囲を広くする必要があるため、判定回路１３０はセレクタ１３２に対してs（ｋ−Ｍ）を出力する制御信号を送り、△ｆの粗推定を開始する。このときｓ（ｋ−Ｍ）もしくはｓ（ｋ）がＣＲシンボルでない場合のθ（ｋ）を取り除くために、判定回路１０５を用いた制御を行う。前述のようにフレームフォーマットは既知であるため、この判定回路１０５に受信開始からのシンボル数をカウントする回路を具備し、受信開始からのカウントｃ数が
Ｎα＋Ｍ≦ｃ＜Ｎα＋ｎ_ＣＲ（α＝１，２，３---）（１２）
であるときに真、それ以外では偽をループフィルタ１０７に出力する。以降の処理は第１実施例におけるＡＦＣ回路と同様の処理を行うことにより、ｗ（ｋ）が一定値に収束する。
【００３２】
△ｆの粗推定の収束の判定は、単位シンボル当たりの位相回転量θ（ｋ）を入力とする判定回路１３０で行うが、有効なθ（ｋ）が一定期間継続的に閾値τに対して次式を満足する場合を回路の切り替えのタイミングとすることができる。
｜θ（ｋ）｜＜τ （１３）
すなわち、式（１３）を満たさない場合、シンボル数が少数のＭ値を用い、セレクタ１３２によりシンボル数Ｍだけ遅延した信号を選択する。一方、式（１３）を満たす場合、Ｍよりも大きな値であるＮ値を用いる。定常状態ではθ（ｋ）は式（７）で表されるように一定値θ_ａｖｅに収束するため、τを適切に設定すると式（１３）により△ｆの粗推定の収束が判定できる。
【００３３】
次に、閾値Ｔの設定方法について説明する。シンボル差がＮである2つの受信信号について、式（１０）より周波数誤差が、式
−１／２ＮＴ＜Δｆ＜１／２ＮＴ
で規定される範囲内に引き込むことができていれば、正しく引き込みを行うことが可能となる。ここで、Ｔは１シンボルの時間期間すなわちシンボル周期とする。換言すれば、Ｍ（Ｍ＜＜Ｎ）シンボル遅延回路を用いた第１段階の引き込みで、周波数誤差が上記式で規定される範囲内に引き込めば、Ｎシンボル遅延回路に切り換えても問題は生じない。この条件は、上記式を変形することにより、
｜θ（ｋ）｜＜π／Ｎ
すなわち、式（１３）に対してτ＝π／Ｎに設定することにより導かれる。また、ノイズにより、θ（ｋ）が式（１０）を満たさなくなると、ＡＦＣ回路の動作が発散する可能性がある。これを防止するために、τには2倍のマージンを設け、τを以下のように決定することができる。
τ＝π／２Ｎ
【００３４】
△ｆの粗推定の終了後、判定回路１３０ではセレクタ１３２に対してｓ（ｋ−Ｎ）を出力する制御信号に切り替えて△ｆの微推定を開始する。セレクタ１３２の出力をｓ（ｋ−Ｎ）に切り替えた後、ｓ（ｋ−Ｎ）とs（ｋ）が位相差算出回路１０３に入力される。この切り替えと同時にｓ（ｋ）とｓ（ｋ−Ｎ）が同時にＣＲシンボルとなるタイミングも変化するため、判定回路１０５の出力もカウント数ｃが式（１１）を満たすときに真を出力するように変更する。以降の動作は△ｆの粗推定の場合と同様である。
【００３５】
次に、本発明の第３実施例による自動周波数制御回路、すなわち一層高速で周波数偏差補償可能なＡＦＣ回路について説明する。図７は第３実施例のＡＦＣ回路の構成を示す。図７において、図５及び図６で用いた構成要素と同一の構成要素には同一符号を付して説明する。入力端子１００は、図４に示す無変調シンボルを含む直交検波後のベースバンド信号を受信する。このベースバンド信号は周波数偏差補償回路１０１により周波数差補償され、周波数差補償された信号は出力端子１０９に供給される。入力端子１００により受信された受信信号は、前述したＮシンボル遅延回路１０２によりＮシンボル（ここで、Ｎは２以上の正数とする）だけ遅延されて位相差算出回路１０３に供給され、この位相差算出回路１０３の他方の入力部には受信信号を供給する。そして、受信信号とＮシンボル遅延信号との位相差が算出され、算出された位相差はローパスフィルタ１４２に供給する。判定回路１０５は、受信信号から、受信信号及びＮシンボル遅延信号の両方が共にＣＲシンボルとなるタイミングすなわち時間期間を取り出して真信号として出力し、両方の信号がＣＲシンボルとならない時間期間を偽信号として出力し、これらの出力信号をローパスフィルタ１４２に供給してローパスフィルタ１４２を駆動制御する。ローパスフィルタは、前述したように、判定回路１０５からの制御信号により制御され、受信信号とＮシンボル遅延信号が共にＣＲシンボルとなる時間期間に位相差算出回路１０３により検出された位相差を平滑して後段の位相不確定性補償回路１４３に供給し、これ以外の時間期間中はループフィルタの直前の状態を保持し、直前に出力した値を出力し続ける。
【００３６】
入力端子１００により受信された信号は周波数偏差推定回路１４０にも供給する。この周波数偏差推定回路１４０は、受信信号に基づいて△ｆの粗推定を行い、その粗推定値は位相不確定性補償回路１４３に供給する。この位相不確定性補償回路１４３は、周波数偏差の粗推定値から、シンボル差Ｎの位相回転量算出により生じる２π〔ｒａｄ〕の整数倍の位相不確定性を補償し出力する。位相不確定性補償回路１４３の出力信号は単位出力位相回路量算出回路１０４に供給され、時間Ｔ内に生じる位相回転量に変換する。算出された時間Ｔ内に生ずる位相回転量は周波数偏差補償回路１０１に供給され、周波数偏差補償回路１０１は、入力された１シンボル当たりの位相回転量を用いて△ｆにより生じる位相回転を補償し、出力端子１０９に出力する。
【００３７】
式（１）で表される入力信号ｕ（ｋ）を入力端子１００により受信し、周波数偏差推定回路１４０に供給して、△ｆの粗推定を行う。この回路による△ｆの推定結果は位相不確定性補償回路１４３で用いるもので、後述するように高い精度は要求されないため、推定速度を重視した回路を用いる。この△ｆの粗推定と並行して△ｆの微推定を行う。入力信号ｕ（ｋ）をＮシンボル遅延回路１０２に入力してｕ（ｋ−Ｎ）を得た後、受信信号ｕ（ｋ）とＮシンボルだけ遅延した信号ｕ（ｋ−Ｎ）とを位相差算出回路１０３に供給して次式で表される複素乗算を行い、△ｆに起因する時間期間ＮＴ内に生じる位相回転量φ（ｋ）を検出する。
φ（ｋ）＝ａｒｇ（ｕ（Ｋ）ｕ^＊（ｋ−Ｎ））（１３）
ここで、受信信号ｕ（ｋ）もしくはＮシンボル遅延信号ｕ（ｋ−Ｎ）がＣＲシンボルでない場合には、φ（ｋ）には搬送波周波数差のほかに情報成分を表す位相が含まれているので、前述のようなカウンタを具備した判定回路１０５とローパスフィルタ１４２を用いた制御を行う。判定回路１０５では受信開始からのカウント数ｃが式（１１）を満たすとき、ｕ（ｋ）とｕ（ｋ−Ｎ）が共にＣＲシンボルであるため真、それ以外のカウント数であれば偽を出力する。ローパスフィルタ１４２では、判定回路１０５からの入力が真であるときのφ（ｋ）を用いて平滑化を行い、偽であるときは直前のフィルタの状態と出力を保持する。この処理により△ｆに起因する時間期間ＮＴ内で生じる位相回転量φ_ａｖｅ（ｋ）が得られるが、前述の通りφ（ｋ）は−π〔ｒａｄ〕からπ〔ｒａｄ〕までの範囲しか検出できないため、式（１０）が成り立たない場合には量φ_ａｖｅ（ｋ））に２πの整数倍の不確定性が生じる。ここで、周波数偏差推定回路１４０の出力であるΔｆに起因する１シンボル時間期間Ｔ内で生ずる位相回転量の粗推定値をｖ（ｋ）とすると、この不確定性は位相不確定性補償回路１４３により以下のように補償することができる。ｖ（ｋ）より求められる時間期間ＮＴ内で生じる受信信号の位相回転量は、Ｎｖ（ｋ）で表される。これより△ｆにより時間期間ＮＴ内に生じる位相回転の回数γは次式
【数５】

で与えられる。ただしroundは小数点以下を四捨五入して丸め込むことを表す。この四捨五入の処理により、Ｎｖ（ｋ）−φ_ａｖｅ（ｋ）に重畳しているノイズが±π〔ｒａｄ〕以下であれば、γの推定に誤差を生じないことがわかる。逆に、周波数偏差推定回路１４０ではγを誤らない範囲で処理を高速化することが望ましい。求められたγを元に、φ_ａｖｅ（ｋ）を用いて△ｆに起因する単位シンボルあたりの位相回転量ｗ（ｋ）を次式で求めることができる。
【数６】

このようにして求められたｗ（ｋ）から△ｆの推定値を求め、周波数偏差補償回路１４０に入力することで△ｆの補償が可能となる。
【００３８】
【発明の効果】
本発明により、高精度な周波数制御可能なＡＦＣ回路、高速な初期引き込みと高精度な周波数制御を両立できるＡＦＣ回路、並びに高精度な周波数制御と補償範囲の拡大を両立できるＡＦＣ回路を実現できる。本発明のＡＦＣ回路を用いることにより、送受信機間の搬送波周波数備差を高精度に補償できると共に高速制御が可能なため、多値ＱＡＭに適用した場合のＢＥＲ特性を改善することができる。本発明はＴＤＭＡ通信やパケット通信に容易に適用可能である。
【図面の簡単な説明】
【図１】従来のＡＦＣ回路のブロック図である。
【図２】従来の帯域の異なるループフィルタとそれを切り替える回路を表す図である。
【図３】本発明の第３実施例による自動周波数制御回路の位相検出の仕組みを示す図である。
【図４】本発明に適用される信号のフレームフォーマットの一例を示す。
【図５】本発明の第１実施例による自動周波数制御回路の構成を示すブロック図である。
【図６】本発明の第２実施例による自動周波数制御回路の構成を示すブロック図である。
【図７】本発明の第３実施例による自動周波数制御回路の構成を示すブロック図である。
【符号の説明】
５１，５２受信信号のベクトル表記
５３受信信号の位相回転量
５４５１、５２のなす角
１００入力端子
１０１周波数補償回路
１０２Ｎシンボル遅延回路
１０３位相差算出回路
１０５，１３０判定回路
１０７ループフィルタ
１０８位相回転量更新回路
１０９出力端子
１２０１シンボル遅延回路
１３１Ｍシンボル遅延回路
１３２セレクタ
１４０周波数偏差推定回路
１４２ローパスフィルタ
１４３位相不確定性補償回路[0001]
[Industrial application fields]
The present invention relates to an automatic frequency control (AFC) circuit using a baseband signal after quadrature detection in a digital communication receiver using an orthogonal multilevel amplitude modulation system.
[0002]
[Prior art]
As one method of demodulating a received signal in digital communication, the received signal is first converted into a baseband frequency using a sine wave that is not synchronized with the AFC circuit and automatic phase control (APC). And quasi-synchronous detection that compensates for deviations in the frequency and phase of the carrier wave between the transmitter and the receiver. The quasi-synchronous detection has an advantage that various signal processing for characteristic compensation can be applied because frequency and phase synchronization processing can be digitized.
[0003]
As an example of a conventionally used AFC circuit, the amount of phase rotation between a non-modulated symbol and a non-modulated symbol received one symbol before using a baseband signal after quadrature detection including the non-modulated symbol as an input signal A feedback type AFC circuit that combines a circuit for calculating the value and a loop filter is known (see Non-Patent Document 1).
The configuration of this AFC circuit is shown in FIG. In the figure, 101 is a frequency deviation compensation circuit that compensates for the phase rotation of the received symbol caused by the carrier frequency deviation of the transmitter / receiver, 120 is a 1-symbol delay circuit that outputs the received symbol after being delayed by 1 symbol, and 103 is between two inputs. A phase difference calculation circuit 105 for calculating a phase difference, 105 generates a true output signal at the timing when both the output of the frequency deviation compensation circuit 101 and the output of the 1-symbol delay circuit 120 become unmodulated symbols, and otherwise outputs a false signal A decision circuit 107 for outputting, a loop filter for smoothing and outputting the output of the phase difference calculation circuit 103 when the output of the decision circuit 105 is true, a loop filter for maintaining the state and outputting 0 when it is false, and 108 for one symbol 2 is a phase rotation amount update circuit that adjusts an estimated value of the phase rotation amount generated within the time period and supplies the estimated value to the frequency deviation compensation circuit 101.
[0004]
The carrier frequency deviation between the transmitter and the receiver is Δf, the symbol period is T, the time is kT, the transmission symbol represented by a complex number is A (k), and the initial positions of the transmitter and receiver transmitters If the phase difference is η and the noise superimposed on the received signal is n (k), the input signal u (k) to the AFC circuit is given by the following equation.
u (k) = A (k) e^j ⁽ ² ^πΔfkT ⁺ ^η)+ N (k) (1)
This received signal is input to the frequency deviation compensation circuit 101 to compensate Δf. The received signal after compensating Δf, that is, the output signal s (k) of the AFC circuit is given by the following equation.
[Expression 1]

Here, w (k) is an estimated value of the phase rotation amount of the received signal that occurs within the time T of one symbol period due to the frequency deviation Δf.
Next, s (k) and the output s (k−1) of the 1-symbol delay circuit 120 are supplied to the phase difference calculation circuit 103 to obtain θ (k) represented by the following equation.
θ (k) = arg (s (k) s^*(K-1)) (3)
Here, * represents a complex conjugate. θ (k) is a phase rotation amount generated within time T due to the frequency residual in the output of the frequency deviation compensation circuit 101.
When s (k) or s (k−1) is not an unmodulated symbol, θ (k) includes a phase representing an information component in addition to the carrier wave frequency deviation. For this reason, the loop filter 107 is controlled by the determination circuit 105 as follows. The determination circuit 105 outputs a true signal at a timing when both of the output signals s (k) and s (k−1) of the AFC circuit are unmodulated symbols, and outputs a false signal otherwise. The loop filter 107 smoothes the phase rotation amount θ (k) when the input from the determination circuit 105 is true. That is, θ_aveWhen (k) is an average value of θ (k) and G is a weighting factor, the loop filter 107 outputs a corrected value Δw (k) of w (k) expressed by the following equation.
Δw (k) = Gθ_ave(K) (4)
When the input from the determination circuit 105 is false, w (k) is not updated, and the loop filter 107 keeps the previous state.
Δw (k) = 0 (5)
Is output.
The phase rotation amount update circuit 108 sequentially updates w (k) by the following equation based on the output Δw (k) of the loop filter 107 expressed by equations (4) and (5).
w (k + 1) = w (k) + Δw (k) (6)
The obtained w (k + 1) is input to the frequency deviation compensation circuit 101 to compensate for the frequency deviation Δf in the received signal.
By repeating the above process, θ_ave(K) is a constant value θ_aveIt becomes possible to compensate for Δf.
[0005]
In this AFC circuit, θ (k) when Δf is in a steady state is
θ (k) = θ_ave+ △ θ (k) (7)
It expresses. Where Δθ (k) is the steady state θ of θ (k)_aveIt is a value representing the variation from Since Δθ (k) is determined by noise n (k), the estimated value of Δf by this AFC circuit is always affected by noise. On the other hand, since Δθ (k) can be suppressed by narrowing the band of the loop filter 107, Δf satisfying the required condition can be obtained by determining the filter band according to the accuracy required by the system. Compensation can be realized.
[0006]
In quasi-synchronous detection, if an error occurs in the estimated value of Δf of the AFC circuit for the reasons described above, the phase estimation by the subsequent APC circuit becomes incomplete, and a steady phase deviation occurs in the output signal of the APC circuit. It is known. When an AFC circuit is applied to quadrature amplitude modulation (QAM), the deterioration of the bit error rate (BER) characteristic due to such a phase deviation is significant. Therefore, it is necessary to estimate Δf with high accuracy.
[0007]
On the other hand, as a technique applied when it is necessary to complete demodulation processing in an incoming frame, such as TDMA communication or packet communication, the filter band is changed over time, and the band is widened at the initial pull-in operation to increase the speed. There has been proposed an AFC circuit that realizes convergence and increases the accuracy of frequency compensation by narrowing the band after convergence (see Patent Document 1). This is realized by a circuit in which the loop filter 107 in FIG. 1 is replaced with a circuit composed of a plurality of loop filters and switches having different bands as shown in FIG. Although this circuit can be used to speed up the initial pull-in, it is still necessary to use a narrow-band filter in order to suppress the influence of noise in a steady state.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 1996-084166
[Non-Patent Document 1]
F.D. Natali, “AFC Tracking Algorithms”, IEEE Trans. Commun., Vol. 32, No. 8, pp. 935-947, 1984.
[0009]
[Problems to be solved by the invention]
When an AFC circuit is applied to TDMA communication using QAM, BER degradation due to Δf accompanying multi-value amplitude is very large, and high-precision compensation is required. In addition, when Δf is estimated using an unmodulated symbol embedded at the head of each frame, transmission efficiency decreases when the number of unmodulated symbols is increased. Fast initial pull-in characteristics are required. In the conventional AFC circuit, a filter having a sufficiently narrow band is required to suppress the influence of noise superimposed when the estimated Δf reaches a steady state, and sufficient time is required for estimating Δf. There was a problem.
[0010]
Accordingly, an object of the present invention is to realize an automatic frequency control circuit capable of highly accurate frequency deviation compensation.
Furthermore, another object of the present invention is to realize an automatic frequency control circuit capable of further widening the compensation range for frequency deviation.
Another object of the present invention is to realize an automatic frequency control circuit capable of compensating for frequency deviation at a higher speed.
[0011]
Another object of the present invention is to realize an automatic frequency control circuit capable of frequency control over a wider compensation range in addition to high-precision frequency control.
Furthermore, another object of the present invention is to provide an AFC circuit that can be applied to TDMA or packet communication based on multi-level QAM and can achieve both high-speed initial pull-in and high-accuracy frequency control.
[0012]
[Means for solving the problems]
An automatic frequency control circuit according to the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and supplies the compensated frequency deviation to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a positive number of 2 or more; and
A phase difference calculation circuit for calculating a phase difference between an output signal from the frequency deviation compensation circuit and an output signal from the N symbol delay circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the delay symbol number N;
During the time period in which the output signal of the frequency deviation compensation circuit and the output signal of the N symbol delay circuit are both unmodulated symbols, the output signal θ (k) of the phase rotation amount calculation circuit is smoothed to a carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of the phase rotation amount generated within one symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: The frequency deviation compensation is performed on the received signal using the input phase rotation amount.
[0013]
Since the automatic frequency control circuit according to the first embodiment of the present invention can reduce the influence of noise by increasing the number of delay symbols, the detection accuracy of the phase rotation amount can be further improved. Accordingly, the accuracy of frequency deviation compensation can be made even higher.
[0014]
An automatic frequency control circuit according to a second embodiment of the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a positive number of 2 or more; and
An M symbol delay circuit for delaying the output signal from the frequency deviation compensation circuit by M symbols when M is a positive number smaller than N;
A selector that selects and outputs either the output signal from the N symbol delay circuit or the output signal from the M symbol delay circuit;
A phase difference calculation circuit for calculating a phase difference between an output signal from the selector and an output signal from the frequency deviation compensation circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the number of delay symbols N or M; A determination circuit for controlling the selector based on a phase rotation amount;
During a period in which both the output signal of the frequency deviation compensation circuit and the output signal of the selector are unmodulated symbols, the output signal θ (k) of the phase rotation amount detection circuit is smoothed to generate one symbol due to the carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting the estimated value w (k) of the phase rotation amount occurring within the time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: The frequency deviation compensation is performed on the received signal using the input phase rotation amount.
[0015]
The automatic frequency control circuit according to the second embodiment of the present invention calculates a phase difference using a reception signal delayed by M symbols as a first stage, and uses a reception signal delayed by N symbols larger than M as a second stage. Since the phase difference is calculated, an automatic frequency control circuit can be realized in which the compensation range in which the frequency deviation can be compensated together with the highly accurate frequency control is further expanded.
[0016]
An automatic frequency control circuit according to a third embodiment of the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays and outputs a received signal by N symbols when N is a natural number of 2 or more;
A phase difference calculating circuit for calculating a phase difference between the received signal and an output signal from the N symbol delay circuit;
During the period when both the received signal and the output signal of the N symbol delay circuit are unmodulated symbols, the output signal from the phase rotation amount calculation circuit is smoothed and output, and during the other time periods, the previous state is output. A loop filter that keeps outputting and holding
A frequency deviation estimation circuit that performs rough estimation of the frequency deviation of the received signal;
A phase uncertainty compensation circuit that compensates for a phase uncertainty of an integer multiple of 2π [rad] included in the output from the loop filter using a rough estimation value that is an output from the frequency deviation estimation circuit;
The phase rotation amount generated during the time period NT output from the phase uncertainty compensation circuit is divided by the delay symbol number N to calculate the phase rotation amount φ (k) per symbol caused by the carrier frequency deviation. A unit symbol phase rotation amount calculation circuit to be supplied to the frequency deviation compensation circuit,
The frequency deviation compensation circuit performs frequency deviation compensation on the received signal using the input phase rotation amount per unit symbol.
[0017]
In the third embodiment of the present invention, since rough estimation and fine estimation of the frequency deviation Δf can be performed in parallel, an automatic frequency control circuit capable of performing pull-in at a higher speed with high control frequency control is realized. can do.
[0018]
[Action]
The automatic frequency control circuit according to the first embodiment of the present invention calculates the amount of phase rotation per time difference NT by replacing the one symbol delay circuit in the conventional AFC circuit with an N symbol delay circuit that delays by N symbol times. However, the phase rotation amount per unit symbol is calculated by dividing this result by N. When the received signal u (k) is given by equation (1) and the output signal s (k) compensated for the phase rotation due to Δf is given by equation (2), 1 symbol remaining in the output signal s (k) Per phase rotation θ (k)
[Expression 2]

Given in. The phase rotation amount θ (k) in the steady state is obtained from the equation (7).
[Equation 3]

It becomes. As is apparent from this equation, in the AFC circuit according to the present invention, since the influence of noise is suppressed to 1 / N, it can be seen that the detection accuracy of the phase rotation amount can be greatly improved. Further, since the band narrowing process such as the averaging process is not performed in order to suppress noise, the band of the effective loop filter is not narrowed. Therefore, Δθ (k) can be reduced without reducing the pull-in speed, and an AFC circuit in which a high pull-in speed and high-accuracy frequency control are compatible can be realized.
[0019]
In the phase difference calculation circuit included in the AFC circuit according to the first aspect of the present invention, the phase rotation amount is calculated by complex multiplication of two symbols whose time difference is NT. The range of Δf that can be detected by this circuit is
[Expression 4]

Therefore, when Δf does not satisfy this equation, the calculation of θ (k) and Δw (k) by the phase difference calculation circuit is erroneous, and the AFC circuit does not operate correctly. In other words, in the AFC circuit according to claim 1, the range of Δf that can be compensated is reduced by increasing the number N of symbols.
[0020]
Therefore, in the automatic frequency control circuit according to the second embodiment of the present invention, as a first step, a phase difference calculation using a received signal delayed by M symbols sufficiently smaller than N (hereinafter referred to as “rough estimation” of Δf). )I do. Thus, when θ (k) calculated is constantly smaller than a certain threshold value, it is determined that the calculation of the phase difference of the symbol difference M is not erroneous, and the received signal delayed by N symbols considerably larger than M in the second stage. Switching to the used phase difference calculation (hereinafter referred to as “fine estimation” of Δf). By adding such a circuit to the AFC circuit of the first invention, it becomes possible to further widen the compensation range of Δf.
[0021]
In the AFC circuit according to the second embodiment of the present invention, first, rough estimation of Δf is performed, and after w (k) has settled in a steady state, switching to fine estimation of Δf is performed to estimate w (k). The pull-in time of this AFC circuit is the sum of the time required for each estimation process.
[0022]
In the AFC circuit according to the third embodiment of the present invention, the coarse estimation circuit for Δf and the feed estimation type fine estimation circuit for Δf are provided in parallel to further reduce the pull-in time. The mechanism for estimating Δf by the AFC circuit will be described with reference to FIG. In FIG. 3, a vector denoted by reference numeral 51 is a vector representing a received signal u (k−N) at time (k−N) T, and a vector denoted by reference numeral 52 is a vector representing a received signal u (k) at time kT. Then, the amount of phase rotation generated within the time NT by Δf is represented by reference numeral 53. However, u (k) and u^*In the complex multiplication of (k−N), the detection of the phase rotation amount is limited to the range of −π [rad] to π [rad]. Therefore, the phase rotation amount obtained here is 2π [rad]. ], The phase difference 54 includes a phase uncertainty that is an integral multiple of. Since this uncertainty can be calculated by multiplying the phase rotation amount per unit symbol obtained by the coarse estimation circuit of Δf by N, if the phase difference 54 is obtained, the phase rotation amount 53 can be obtained. . When a feedback-type AFC circuit is used for calculating the phase difference 54, Δf exceeds the compensation range, so the feedback amount cannot be obtained correctly, and the operation of the AFC circuit is not converging. In contrast, in the feedforward type AFC circuit according to the third embodiment of the present invention, the phase difference 54 is represented by u (k) and u.^*It is obtained correctly by calculating directly by complex multiplication of (k−N).
[0023]
Further, since the calculation of the phase difference 54 and the calculation of the uncertainty are completely independent processes, it is possible to process them in parallel. That is, since it is not necessary to start the fine estimation process for Δf after completion of the rough estimation for Δf, it is possible to realize faster frequency compensation than the AFC circuit according to the second embodiment.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
An automatic frequency control circuit according to a first embodiment of the present invention will be described. In this example, since the time variation of the frequency deviation between the transmitter and the receiver is relatively gradual, it is not necessary to complete the pull-in within one frame, and the compensation process is performed using the estimation result of the frequency deviation from the past received frame. An automatic frequency control circuit suitable for a system that can be executed but requires high-precision pull-in will be described. First, the frame format of the received signal to which the present invention is applied will be described. The AFC circuit according to the present invention can be applied to a frame composed of a series of non-modulated symbols followed by repetition of an arbitrary symbol, and an example of this is shown in FIG. In FIG. 4, a frame is a symbol length n used for estimation compensation of a frequency deviation embedded in the head thereof._CRNon-modulated symbols (CR: Carrier Recovery) and subsequent data sections are repeated, and the head of each CR symbol is separated by N symbols. The amplitude of the CR symbol is set to the amplitude corresponding to the signal point having the largest QAM signal amplitude in order to improve the accuracy of detecting the phase difference.
[0025]
An automatic frequency control circuit according to the first embodiment of the present invention using this frame format will be described. FIG. 5 shows the configuration of an AFC circuit embodying the present invention. In this example, TDMA communication or packet communication is performed between a transmitter and a receiver including an AFC circuit according to the present invention. The AFC circuit is a baseband after quadrature detection including unmodulated symbols shown in FIG. It has an input terminal 100 for receiving signals. The signal frequency-compensated by the automatic frequency control circuit is output from the output terminal 109 to an external circuit. A frequency deviation compensation circuit 101 is provided between the input terminal 100 and the output terminal 109 to compensate for the phase rotation of the received signal caused by the carrier frequency deviation Δf between the transmitter and the receiver having the AFC circuit. Here, reference numeral 102 is an N symbol delay circuit that outputs a signal with frequency deviation compensation delayed by N symbols (where N is a positive number greater than 2), and 103 is a signal with frequency deviation compensation. 2 shows a phase difference calculation circuit for calculating a phase rotation amount with respect to a signal delayed by N symbols. Reference numeral 104 denotes a unit symbol phase rotation amount calculation circuit for converting the output of the phase difference calculation circuit 103 into a phase rotation amount generated within the time T, and 105 denotes the output of the frequency deviation compensation circuit 101 and the output of the N symbol delay detection circuit 102. The decision circuit 107 outputs a true signal at the timing when both become CR symbols, and outputs a false signal otherwise. 107 smoothes and outputs the output of the phase difference calculation circuit 103 when the output of the decision circuit 105 is true. A loop filter 108 that holds a state and outputs 0 when false, and 108 is a phase rotation amount update circuit that adjusts an estimated value of the phase rotation amount generated within the time period T of one symbol.
[0026]
Received signal u (k) represented by equation (1) is input to frequency deviation compensation circuit 101, and complex multiplication represented by equation (2) is performed to obtain received signal s (k) after Δf compensation. . This frequency deviation compensated signal is output as an output signal of the AFC circuit and input to the N symbol delay circuit 102 to form a signal s (k−N). The signal s (k) and the signal s (k−N) are input to the phase difference calculation circuit 103, the complex multiplication represented by the equation (8) is performed, and the phase rotation amount generated within the time T at s (k) θ (k) is obtained. Here, when s (k) or s (k−N) is not a CR symbol, θ (k) includes a phase representing an information component in addition to a carrier frequency difference. Control using 105 is performed. In TDMA communication, the frame format is known on the receiver side. Using this, the determination circuit 105 includes a counting circuit that counts the number of symbols from the start of reception, and the count number c is
Nα ≦ c <Nα + n_CR(Α = 2,3 ...) (11)
If s (k) and s (k−N) are both CR symbols, true is output, and false is output for other count numbers.
[0027]
The loop filter 107 outputs Δw (k) defined by Equation (4) as a correction value for the frequency deviation when the input from the determination circuit 105 is true, and updates w (k) when it is false. Instead, Δw (k) = 0 given by Expression (5) is output while maintaining the previous state. At this time, if the weight G of the loop filter is increased too much, Δw (k) increases and w (k) becomes unstable. On the other hand, if G is made too small, the convergence of w (k) becomes slow, so G needs to be set to an appropriate value.
[0028]
The phase rotation amount update circuit 108 uses the output Δw (k) of the loop filter 107 expressed by equations (4) and (5) to sequentially update w (k) according to equation (6). The obtained w (k + 1) is input to the frequency deviation compensation circuit 101, and Δf is compensated for the received signal.
[0029]
Next, an automatic frequency control circuit according to a second embodiment of the present invention using the frame format shown in FIG. 4 will be described. In this example, an AFC circuit capable of further widening the compensation range will be described. FIG. 6 shows the configuration of the AFC circuit of the second embodiment. The input of the phase difference calculation circuit 103 in the AFC circuit shown in FIG. 5 is input to the determination circuit 130 for determining the convergence of θ (k). An N symbol delay circuit 102 (N is a positive number greater than or equal to 2) that outputs a signal delayed by N symbols, and an M symbol delay circuit 131 (where M is an M symbol delayed output). Is a positive number smaller than N), which is replaced with the output of the circuit constituted by the selector 132, and a function capable of controlling the output by the input from the determination circuit 130 is added to the determination circuit 105 for determining the CR symbol. .
[0030]
The received signal u (k) represented by the equation (1) is input to the frequency deviation compensation circuit 101, the complex multiplication represented by the equation (2) is performed, and the received signal s (k) compensated for Δf is obtained. obtain. This frequency deviation compensated signal is output as an output signal of the automatic frequency control circuit, and is also supplied to the N symbol delay circuit 102 and the M symbol delay circuit 131, and a signal delayed by N symbols and only M symbols, respectively. Delayed signals s (k−N) and s (k−M) are formed.
[0031]
The determination circuit 130 determines which of the signals s (k−N) and s (k−M) is used to calculate Δw (k). Since it is necessary to widen the frequency capture range at the start of the estimation of Δf, the determination circuit 130 sends a control signal that outputs s (k−M) to the selector 132 and starts a rough estimation of Δf. At this time, control using the determination circuit 105 is performed to remove θ (k) when s (k−M) or s (k) is not a CR symbol. As described above, since the frame format is known, the determination circuit 105 includes a circuit for counting the number of symbols from the start of reception, and the count c from the start of reception is
Nα + M ≦ c <Nα + n_CR(Α = 1,2,3 ---) (12)
Is output to the loop filter 107, and false otherwise. Subsequent processing is similar to that of the AFC circuit in the first embodiment, so that w (k) converges to a constant value.
[0032]
The determination of the convergence of the rough estimation of Δf is performed by the determination circuit 130 that receives the phase rotation amount θ (k) per unit symbol, but the effective θ (k) is continuously applied to the threshold value τ for a certain period. A case where the following equation is satisfied can be set as a circuit switching timing.
| Θ (k) | <τ (13)
That is, when Expression (13) is not satisfied, a signal with a delay of the symbol number M is selected by the selector 132 using a small number of M values. On the other hand, when the expression (13) is satisfied, an N value that is larger than M is used. In the steady state, θ (k) is a constant value θ as expressed by Equation (7)._aveTherefore, if τ is set appropriately, the convergence of the rough estimation of Δf can be determined by equation (13).
[0033]
Next, a method for setting the threshold value T will be described. For two received signals having a symbol difference of N, the frequency error is expressed by the equation (10).
-1 / 2NT <Δf <1 / 2NT
If it can be pulled in within the range specified in (1), it is possible to correctly pull in. Here, T is a time period of one symbol, that is, a symbol period. In other words, if the frequency error is drawn within the range defined by the above equation in the first stage drawing using the M (M << N) symbol delay circuit, there is no problem even if switching to the N symbol delay circuit. Does not occur. This condition can be obtained by modifying the above equation:
| Θ (k) | <π / N
That is, it is derived by setting τ = π / N for the equation (13). Further, if θ (k) does not satisfy Expression (10) due to noise, the operation of the AFC circuit may diverge. In order to prevent this, a double margin is provided for τ, and τ can be determined as follows.
τ = π / 2N
[0034]
After the rough estimation of Δf is completed, the determination circuit 130 switches to a control signal that outputs s (k−N) to the selector 132 and starts a fine estimation of Δf. After the output of the selector 132 is switched to s (k−N), s (k−N) and s (k) are input to the phase difference calculation circuit 103. Simultaneously with this switching, the timing at which s (k) and s (k−N) simultaneously become CR symbols also changes, so that the output of the determination circuit 105 also outputs true when the count number c satisfies Expression (11). Change to The subsequent operations are the same as in the case of rough estimation of Δf.
[0035]
Next, an automatic frequency control circuit according to a third embodiment of the present invention, that is, an AFC circuit capable of compensating for frequency deviation at higher speed will be described. FIG. 7 shows the configuration of the AFC circuit of the third embodiment. In FIG. 7, the same components as those used in FIG. 5 and FIG. The input terminal 100 receives a baseband signal after quadrature detection including unmodulated symbols shown in FIG. The baseband signal is frequency-difference compensated by the frequency deviation compensation circuit 101, and the frequency-compensated signal is supplied to the output terminal 109. The received signal received by the input terminal 100 is delayed by N symbols (where N is a positive number of 2 or more) by the N symbol delay circuit 102 described above and supplied to the phase difference calculation circuit 103. A reception signal is supplied to the other input section of the phase difference calculation circuit 103. Then, the phase difference between the received signal and the N symbol delay signal is calculated, and the calculated phase difference is supplied to the low-pass filter 142. The determination circuit 105 extracts from the received signal the timing at which both the received signal and the N symbol delayed signal become CR symbols, that is, the time period, and outputs it as a true signal. And outputs these output signals to the low-pass filter 142 to drive and control the low-pass filter 142. As described above, the low-pass filter is controlled by the control signal from the determination circuit 105, and smoothes the phase difference detected by the phase difference calculation circuit 103 during the time period in which both the received signal and the N symbol delay signal become CR symbols. Then, it is supplied to the subsequent phase uncertainty compensation circuit 143, and during the other time period, the state immediately before the loop filter is held, and the value output immediately before is continuously output.
[0036]
The signal received by the input terminal 100 is also supplied to the frequency deviation estimation circuit 140. The frequency deviation estimation circuit 140 performs a rough estimation of Δf based on the received signal, and supplies the rough estimation value to the phase uncertainty compensation circuit 143. This phase uncertainty compensation circuit 143 compensates for and outputs a phase uncertainty of an integral multiple of 2π [rad] generated by calculating the amount of phase rotation of the symbol difference N from the rough estimated value of the frequency deviation. The output signal of the phase uncertainty compensation circuit 143 is supplied to the unit output phase circuit amount calculation circuit 104 and converted into a phase rotation amount generated within the time T. The phase rotation amount generated within the calculated time T is supplied to the frequency deviation compensation circuit 101. The frequency deviation compensation circuit 101 compensates for the phase rotation caused by Δf using the input phase rotation amount per symbol. , Output to the output terminal 109.
[0037]
The input signal u (k) represented by the equation (1) is received by the input terminal 100 and supplied to the frequency deviation estimation circuit 140 to perform rough estimation of Δf. The estimation result of Δf by this circuit is used in the phase uncertainty compensation circuit 143, and high accuracy is not required as will be described later. Therefore, a circuit that places importance on the estimated speed is used. In parallel with the rough estimation of Δf, fine estimation of Δf is performed. After the input signal u (k) is input to the N symbol delay circuit 102 to obtain u (k−N), the phase difference between the received signal u (k) and the signal u (k−N) delayed by N symbols is obtained. This is supplied to the calculation circuit 103 and subjected to complex multiplication represented by the following equation to detect the phase rotation amount φ (k) generated within the time period NT caused by Δf.
φ (k) = arg (u (K) u^*(KN)) (13)
Here, when the received signal u (k) or the N symbol delay signal u (k−N) is not a CR symbol, φ (k) includes a phase representing an information component in addition to the carrier frequency difference. Therefore, control using the determination circuit 105 and the low-pass filter 142 including the counter as described above is performed. In the determination circuit 105, when the count number c from the start of reception satisfies the expression (11), both u (k) and u (k−N) are CR symbols, and true for other count numbers. Output. The low-pass filter 142 performs smoothing using φ (k) when the input from the determination circuit 105 is true, and holds the state and output of the previous filter when false. As a result of this processing, the amount of phase rotation φ generated within the time period NT caused by Δf_ave(K) is obtained, but as described above, φ (k) can only be detected in the range from −π [rad] to π [rad]. Therefore, if equation (10) does not hold, the amount φ_ave(K)) has an uncertainty of an integral multiple of 2π. Here, if the rough estimated value of the phase rotation amount generated within one symbol time period T caused by Δf that is the output of the frequency deviation estimation circuit 140 is v (k), this uncertainty is a phase uncertainty compensation circuit. 143 can compensate as follows. The amount of phase rotation of the received signal that occurs within the time period NT obtained from v (k) is represented by Nv (k). From this, the number of phase rotations γ occurring within the time period NT by Δf is
[Equation 5]

Given in. However, round represents rounding to the nearest decimal point. By this rounding process, Nv (k) -φ_aveIt can be seen that if the noise superimposed on (k) is ± π [rad] or less, no error will occur in the estimation of γ. On the contrary, it is desirable that the frequency deviation estimation circuit 140 speeds up the processing within a range where γ is not mistaken. Based on the obtained γ, φ_aveUsing (k), the phase rotation amount w (k) per unit symbol due to Δf can be obtained by the following equation.
[Formula 6]

By obtaining an estimated value of Δf from w (k) thus determined and inputting it to the frequency deviation compensation circuit 140, Δf can be compensated.
[0038]
【The invention's effect】
According to the present invention, an AFC circuit capable of high-accuracy frequency control, an AFC circuit capable of achieving both high-speed initial pull-in and high-accuracy frequency control, and an AFC circuit capable of achieving both high-accuracy frequency control and expansion of the compensation range can be realized. By using the AFC circuit of the present invention, the carrier frequency difference between the transmitter and the receiver can be compensated with high accuracy and high-speed control is possible, so that the BER characteristics when applied to multilevel QAM can be improved. The present invention can be easily applied to TDMA communication and packet communication.
[Brief description of the drawings]
FIG. 1 is a block diagram of a conventional AFC circuit.
FIG. 2 is a diagram illustrating a conventional loop filter having a different band and a circuit for switching the loop filter.
FIG. 3 is a diagram showing a phase detection mechanism of an automatic frequency control circuit according to a third embodiment of the present invention.
FIG. 4 shows an example of a frame format of a signal applied to the present invention.
FIG. 5 is a block diagram showing a configuration of an automatic frequency control circuit according to the first embodiment of the present invention.
FIG. 6 is a block diagram showing a configuration of an automatic frequency control circuit according to a second embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of an automatic frequency control circuit according to a third embodiment of the present invention.
[Explanation of symbols]
51,52 Vector notation of received signal
53 Phase rotation of received signal
54 51, 52 angle
100 input terminals
101 Frequency compensation circuit
102 N symbol delay circuit
103 Phase difference calculation circuit
105,130 judgment circuit
107 Loop filter
108 Phase rotation amount update circuit
109 Output terminal
120 1 symbol delay circuit
131 M symbol delay circuit
132 Selector
140 Frequency deviation estimation circuit
142 Low-pass filter
143 Phase uncertainty compensation circuit

Claims

送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に供給する周波数偏差補償回路と、
Ｎを２以上の自然数とした場合に、周波数偏差補償回路からの出力信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
前記周波数偏差補償回路からの出力信号とＮシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Ｎで除算して、周波数残差により生ずる１シンボル当たりの位相回転量θ（ｋ）を算出する位相回転量算出回路と、
前記周波数偏差補償回路の出力信号とＮシンボル遅延回路の出力信号が共に無変調シンボルとなる時間期間中、前記位相回転量算出回路の出力信号θ（ｋ）を平滑化して、搬送波周波数偏差Δｆに起因して１シンボル時間Ｔ内に生ずる位相回転量の推定値ｗ（ｋ）を修正する修正値Δｗ（ｋ）を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δｗ（ｋ）を用いてｗ（ｋ）を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and supplies the compensated frequency deviation to the output terminal
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a natural number of 2 or more;
A phase difference calculation circuit for calculating a phase difference between an output signal from the frequency deviation compensation circuit and an output signal from the N symbol delay circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the delay symbol number N;
During the time period in which the output signal of the frequency deviation compensation circuit and the output signal of the N symbol delay circuit are both unmodulated symbols, the output signal θ (k) of the phase rotation amount calculation circuit is smoothed to a carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of the phase rotation amount generated within one symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: An automatic frequency control circuit that performs frequency deviation compensation on a received signal using an input phase rotation amount.

送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Ｎを２以上の自然数とした場合に、周波数偏差補償回路からの出力信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
ＭをＮよりも小さい正の数とした場合、前記周波数偏差補償回路からの出力信号をＭシンボルだけ遅延して出力するＭシンボル遅延回路と、
前記Ｎシンボル遅延回路からの出力信号又はＭシンボル遅延回路からの出力信号のいずれかを選択して出力するセレクタと、
セレクタからの出力信号と前記周波数偏差補償回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Ｎ又はＭで除算して、周波数残差により生ずる１シンボル当たりの位相回転量θ（ｋ）を算出する位相回転量算出回路と、得られた１シンボル当たりの位相回転量に基づいて前記セレクタを制御する判定回路と、
前記周波数偏差補償回路の出力信号とセレクタの出力信号が共に無変調シンボルとなる期間中、前記位相回転量検出回路の出力信号θ（ｋ）を平滑化して、搬送波周波数偏差Δｆに起因して１シンボル時間Ｔ内に生ずる位相回転量の推定値ｗ（ｋ）を修正する修正値Δｗ（ｋ）を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δｗ（ｋ）を用いてｗ（ｋ）を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a natural number of 2 or more;
An M symbol delay circuit for delaying the output signal from the frequency deviation compensation circuit by M symbols when M is a positive number smaller than N;
A selector that selects and outputs either the output signal from the N symbol delay circuit or the output signal from the M symbol delay circuit;
A phase difference calculation circuit for calculating a phase difference between an output signal from the selector and an output signal from the frequency deviation compensation circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the number of delay symbols N or M; A determination circuit for controlling the selector based on a phase rotation amount;
During the period in which both the output signal of the frequency deviation compensation circuit and the output signal of the selector are unmodulated symbols, the output signal θ (k) of the phase rotation amount detection circuit is smoothed, and 1 due to the carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of a phase rotation amount generated within the symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: An automatic frequency control circuit that performs frequency deviation compensation on a received signal using an input phase rotation amount.

請求項２に記載の自動周波数制御回路において、前記セレクタを制御する判定回路は、入力した１シンボル当たりの位相回転量を所定の閾値と比較し、１シンボル当たりの位相回転量が一定時間継続して閾値よりも小さい場合Ｎシンボル遅延回路からの出力信号を選択して出力し、１シンボル当たりの位相回転量が閾値よりも大きい場合Ｍシンボル遅延回路からの出力信号を選択して出力することを特徴とする自動周波数制御回路。3. The automatic frequency control circuit according to claim 2, wherein the determination circuit that controls the selector compares the input phase rotation amount per symbol with a predetermined threshold value, and the phase rotation amount per symbol continues for a predetermined time. If the output signal is smaller than the threshold, the output signal from the N symbol delay circuit is selected and output. If the amount of phase rotation per symbol is greater than the threshold, the output signal from the M symbol delay circuit is selected and output. A feature of automatic frequency control circuit.

送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Ｎを２以上の自然数とした場合に、受信した信号をＮシンボルだけ遅延させて出力するＮシンボル遅延回路と、
前記受信した信号とＮシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
前記受信した信号とＮシンボル遅延回路の出力信号が共に無変調シンボルとなる期間中、前記位相回転量算出回路からの出力信号を平滑化して出力し、それ以外の時間期間中には直前の状態を保持して出力し続けるループフィルタと、
受信した信号について周波数偏差の粗推定を行う周波数偏差推定回路と、
周波数偏差推定回路からの出力である粗推定値を用い、前記ループフィルタからの出力に含まれる２π［rad］の整数倍の位相不確定性を補償する位相不確定性補償回路と、
位相不確定性補償回路から出力された時間期間ＮＴ中に生じた位相回転量を遅延シンボル数Ｎで除算して、周波数残差に起因する１シンボル当たりの位相回転量θ（ｋ）を算出して、前記周波数偏差補償回路に供給する単位シンボル位相回転量算出回路とを具え、
前記周波数偏差補償回路は、入力した単位シンボル当たりの位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit for outputting a received signal with a delay of N symbols when N is a natural number of 2 or more;
A phase difference calculating circuit for calculating a phase difference between the received signal and an output signal from the N symbol delay circuit;
During the period when both the received signal and the output signal of the N symbol delay circuit are unmodulated symbols, the output signal from the phase rotation amount calculation circuit is smoothed and output, and during the other time periods, the previous state is output. A loop filter that keeps outputting and holding
A frequency deviation estimation circuit that performs rough estimation of the frequency deviation of the received signal;
A phase uncertainty compensation circuit that compensates for a phase uncertainty of an integer multiple of 2π [rad] included in the output from the loop filter using a rough estimation value that is an output from the frequency deviation estimation circuit;
The amount of phase rotation generated during the time period NT output from the phase uncertainty compensation circuit is divided by the number of delay symbols N to calculate the amount of phase rotation θ (k) per symbol resulting from the frequency residual. A unit symbol phase rotation amount calculation circuit to be supplied to the frequency deviation compensation circuit,
The frequency deviation compensation circuit performs frequency deviation compensation on a received signal using an input phase rotation amount per unit symbol.

請求項４に記載の自動周波数制御回路において、前記位相不確定性補償回路は、前記周波数偏差推定回路からＮシンボルの時間期間内に生ずる位相回転量を２πで除した除算結果の少数点の第１位を四捨五入して出力する回転数計算回路と、この回転数計算回路の出力に２πを乗じた乗算結果に前記ループフィルタからの出力信号を加算する別の位相差算出回路とを具え、当該別の位相差算出回路の出力を単位シンボル位相回転量算出回路に供給することを特徴とする自動周波数制御回路。5. The automatic frequency control circuit according to claim 4, wherein the phase uncertainty compensation circuit is a first decimal point of a division result obtained by dividing a phase rotation amount generated within a time period of N symbols from the frequency deviation estimation circuit by 2π. A rotation speed calculation circuit that rounds off and outputs the result, and another phase difference calculation circuit that adds the output signal from the loop filter to the multiplication result obtained by multiplying the output of the rotation speed calculation circuit by 2π, An automatic frequency control circuit, wherein an output of another phase difference calculation circuit is supplied to a unit symbol phase rotation amount calculation circuit.