JP3888966B2 - Automatic frequency control circuit - Google Patents
Automatic frequency control circuit Download PDFInfo
- Publication number
- JP3888966B2 JP3888966B2 JP2002365837A JP2002365837A JP3888966B2 JP 3888966 B2 JP3888966 B2 JP 3888966B2 JP 2002365837 A JP2002365837 A JP 2002365837A JP 2002365837 A JP2002365837 A JP 2002365837A JP 3888966 B2 JP3888966 B2 JP 3888966B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency deviation
- output
- phase rotation
- rotation amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、直交多値振幅変調方式を用いたディジタル通信の受信機における、直交検波後のベースバンド信号を用いた自動周波数制御(AFC:Automatic Frequency Control)回路に関するものである。
【0002】
【従来の技術】
ディジタル通信における受信信号の復調方式の1つとして、受信信号を、これと同期が確立していない正弦波を用いて一旦ベースバンドに周波数変換し、AFC回路と自動位相制御(APC:Automatic Phase Control)回路とを用いて送受信機間の搬送波の周波数及び位相の偏差を補償する準同期検波がある。準同期検波では周波数及び位相の同期処理をディジタル化できるため、特性補償のための各種信号処理が適用可能であるという利点がある。
【0003】
従来用いられているAFC回路の一例として、無変調シンボルを含む直交検波後のベースバンド信号を入力信号として、その無変調シンボルと、1シンボル前に受信した無変調シンボルとの間の位相回転量を算出する回路とループフィルタとを組み合わせたフイードバック型AFC回路が既知である(非特許文献1参照)。
このAFC回路の構成を図1に示す。図中の101は送受信機の搬送波周波数偏差により生じる受信シンボルの位相回転を補償する周波数偏差補償回路、120は受信シンボルを1シンボル遅延して出力する1シンボル遅延回路、103は2つの入力間の位相差を算出する位相差算出回路、105は周波数偏差補償回路101の出力と1シンボル遅延回路120の出力が共に無変調シンボルとなるタイミングで真の出力信号を発生し、それ以外は偽信号を出力する判定回路、107は判定回路105の出力が真のとき位相差算出回路103の出力を平滑化して出力し、偽のときは状態を保持して0を出力するループフィルタ、108は1シンボルの時間内に生じる位相回転量の推定値を調整して周波数偏差補償回路101に供給する位相回転量更新回路である。
【0004】
送信機と受信機との間の搬送波周波数偏差を△f、シンボル周期をT、時刻をkT、複素数で表される送信シンボルをA(k)、送信側発信器と受信側発信器の初期位相差をη、受信信号に重畳されるノイズをn(k)とすると、AFC回路への入力信号u(k)は次式で与えられる。
u(k)=A(k)ej ( 2 πΔfkT + η)+n(k) (1)
この受信信号を周波数偏差補償回路101に入力して△fを補償する。△fを補償した後の受信信号、すなわちAFC回路の出力信号s(k)は次式で与えられる。
【数1】
ここで、w(k)は周波数偏差△fに起因して1シンボル周期の時間T内に生じる受信信号の位相回転量の推定値である。
次に、s(k)と1シンボル遅延回路120の出力s(k−1)とを位相差算出回路103に供給して、次式で表されるθ(k)を得る。
θ(k)=arg(s(k)s*(k−1)) (3)
ここで、*は複素共役を表す。θ(k)は周波数偏差補償回路101の出力における周波数残差により時間T内に生じる位相回転量である。
なお、s(k)もしくはs(k−1)が無変調シンボルでない場合には、θ(k)には搬送波周波数偏差のほかに、情報成分を表す位相が含まれることになる。このため、以下のようにループフィルタ107を判定回路105により制御する。判定回路105は、AFC回路の出力信号s(k)とs(k−1)が共に無変調シンボルであるタイミングで真の信号、それ以外では偽の信号を出力するものとする。ループフィルタ107は、判定回路105からの入力が真であるとき、位相回転量θ(k)の平滑化を行う。すなわち、θave(k)をθ(k)の平均値、Gを重み係数とすると、ループフィルタ107は次式で表されるw(k)の修正値Δw(k)を出力する。
Δw(k)=Gθave(k) (4)
判定回路105からの入力が偽であるときはw(k)を更新せず、ループフィルタ107は直前の状態を保持したまま
Δw(k)=0 (5)
を出力する。
位相回転量更新回路108は、式(4)、(5)で表されるループフィルタ107の出力△w(k)に基づき、次式により逐次的にw(k)を更新する。
w(k+1)=w(k)+Δw(k) (6)
得られたw(k+1)を周波数偏差補償回路101に入力して、受信信号における周波数偏差△fの補償を行う。
以上の処理を繰り返すことで、θave(k)は一定値θaveに収束し、△fの補償を行うことが可能となる。
【0005】
このAFC回路において、△fの推定が定常状態となったときのθ(k)を
θ(k)=θave+△θ(k) (7)
と表す。ただし、△θ(k)はθ(k)の定常状態θaveからのばらつきを表す値である。△θ(k)はノイズn(k)によって決まるため、このAFC回路による△fの推定値は常にノイズの影響を受けることになる。これに対し、ループフィルタ107を狭帯域化することで、△θ(k)を抑えることが出来るため、システムの要求する精度に応じてフィルタの帯域を決定することで、要求条件を満たす△fの補償が実現できる。
【0006】
準同期検波において、上記のような理由でAFC回路の△fの推定値に誤差が生じると、後続のAPC回路による位相推定が不完全となり、APC回路の出力信号に定常的な位相偏差が生じることが知られている。直交振幅変調方式(QAM:Quadrature Amplitude Modulation)にAFC回路を適用する場合、このような位相偏差によるビット誤り率(BER)特性の劣化が顕著であるため、ループフィルタ107では帯域を十分に狭くして高精度に△fを推定する必要がある。
【0007】
一方、TDMA通信やパケット通信のように、到来するフレーム内で復調処理を完結する必要がある場合に適用する技術として、フィルタの帯域を時間変化させ、初期引き込み動作時には帯域を広くして高速な収束を実現し、収束後は帯域を狭くすることで周波数補償の精度を上げるというAFC回路が提案されている(特許文献1参照)。これは図1におけるループフィルタ107を図2で示されるような帯域の異なる複数個のループフィルタとスイッチで構成される回路に置き換えた回路で実現される。この回路を用いることで初期引き込みの高速化は実現できるが、定常状態でのノイズの影響を抑えるためには、依然として帯域の狭いフィルタを用いる必要がある。
【0008】
【特許文献1】
特開平1996−084166号公報
【非特許文献1】
F.D.Natali,“AFC Tracking Algorithms”,IEEE Trans. Commun.、Vol.32,No.8,pp.935−947,1984
【0009】
【発明が解決しようとする課題】
QAMを用いたTDMA通信に対してAFC回路を適用する場合、振幅の多値化に伴う△fによるBERの劣化が非常に大きく、高精度な補償が要求される。また、各フレームの先頭に埋め込まれた無変調シンボルを用いて△fの推定を行う場合、無変調シンボルの数を増やすと伝送効率が低下するため、少ないシンボル数での△fの補償、すなわち高速な初期引き込み特性が要求される。従来のAFC回路では、推定した△fが定常状態となったときに重畳するノイズの影響を抑えるためには、十分に帯域の狭いフィルタが必要であり、△fの推定に十分な時間が必要という問題があった。
【0010】
従って、本発明の目的は、高精度な周波数偏差補償が可能な自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、周波数偏差について補償範囲を一層広くできる自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、一層高速で周波数偏差補償することができる自動周波数制御回路を実現することにある。
【0011】
さらに、本発明の別の目的は、高精度な周波数制御に加えて、一層広い補償範囲にわたって周波数制御可能な自動周波数制御回路を実現することにある。
さらに、本発明の別の目的は、多値QAMによるTDMAやパケット通信に適用可能な、高速な初期引き込みと高精度な周波数制御を両立できるAFC回路を提供することである。
【0012】
【課題を解決する手段】
本発明による自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に供給する周波数偏差補償回路と、
Nを2以上の正数とした場合に、周波数偏差補償回路からの出力信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
前記周波数偏差補償回路からの出力信号とNシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Nで除算して、周波数残差により生ずる1シンボル当たりの位相回転量θ(k)を算出する位相回転量算出回路と、
前記周波数偏差補償回路の出力信号とNシンボル遅延回路の出力信号が共に無変調シンボルとなる時間期間中、前記位相回転量算出回路の出力信号θ(k)を平滑化して、搬送波周波数偏差Δfに起因して1シンボル時間T内に生ずる位相回転量の推定値w(k)を修正する修正値Δw(k)を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δw(k)を用いてw(k)を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【0013】
本発明の第1の実施例による自動周波数制御回路は、遅延シンボル数を大きくとることによりノイズの影響を低減することができるので、位相回転量の検出精度を一層高めることができる。従って、周波数偏差補償の精度を一層高精度なものとすることができる。
【0014】
本発明の第2実施例の自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Nを2以上の正数とした場合に、周波数偏差補償回路からの出力信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
MをNよりも小さい正の数とした場合、前記周波数偏差補償回路からの出力信号をMシンボルだけ遅延して出力するMシンボル遅延回路と、
前記Nシンボル遅延回路からの出力信号又はMシンボル遅延回路からの出力信号のいずれかを選択して出力するセレクタと、
セレクタからの出力信号と前記周波数偏差補償回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数N又はMで除算して、周波数残差により生ずる1シンボル当たりの位相回転量θ(k)を算出する位相回転量算出回路と、得られた1シンボル当たりの位相回転量に基づいて前記セレクタを制御する判定回路と、
前記周波数偏差補償回路の出力信号とセレクタの出力信号が共に無変調シンボルとなる期間中、前記位相回転量検出回路の出力信号θ(k)を平滑化して搬送波周波数偏差Δfに起因して1シンボル時間T内に生ずる位相回転量の推定値w(k)を修正する修正値Δw(k)を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δw(k)を用いてw(k)を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【0015】
本発明の第2の実施例による自動周波数制御回路は、第1段階としてMシンボル遅延した受信信号を用いて位相差算出を行い、第2段階としてMよりも大きなNシンボル遅延した受信信号を用いて位相差算出しているので、高精度な周波数制御と共に周波数偏差補償できる補償範囲が一層拡大された自動周波数制御回路を実現することができる。
【0016】
本発明の第3実施例による自動周波数制御回路は、送信機と受信機との間の搬送波周波数差を自動的に補償する自動周波数制御回路であって、
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Nを2以上の自然数とした場合に、受信した信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
前記受信した信号とNシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
前記受信した信号とNシンボル遅延回路の出力信号が共に無変調シンボルとなる期間中、前記位相回転量算出回路からの出力信号を平滑化して出力し、それ以外の時間期間中には直前の状態を保持して出力し続けるループフィルタと、
受信した信号について周波数偏差の粗推定を行う周波数偏差推定回路と、
周波数偏差推定回路からの出力である粗推定値を用い、前記ループフィルタからの出力に含まれる2π[rad]の整数倍の位相不確定性を補償する位相不確定性補償回路と、
位相不確定性補償回路から出力された時間期間NT中に生じた位相回転量を遅延シンボル数Nで除算して、搬送波周波数偏差に起因する1シンボル当たりの位相回転量φ(k)を算出して、前記周波数偏差補償回路に供給する単位シンボル位相回転量算出回路とを具え、
前記周波数偏差補償回路は、入力した単位シンボル当たりの位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする。
【0017】
本発明の第3実施例では、周波数偏差Δfの粗推定と微推定とを並行して行うことができるので、高制御な周波数制御と共に一層高速で引き込みを行うことができる自動周波数制御回路を実現することができる。
【0018】
【作用】
本発明の第1実施例による自動周波数制御回路は、従来のAFC回路における1シンボル遅延回路を、N個のシンボル時間だけ遅延させるNシンボル遅延回路に置き換えて、時間差NTあたりの位相回転量を算出し、この結果をNで割ることによって単位シンボルあたりの位相回転量を算出するように改良したものである。受信信号u(k)が式(1)、△fに起因する位相回転が補償された出力信号s(k)が式(2)で与えられるとき、出力信号s(k)に残留する1シンボルあたりの位相回転量θ(k)は
【数2】
で与えられる。定常状態における位相回転量θ(k)は式(7)より
【数3】
となる。この式から明らかなように、本発明によるAFC回路ではノイズの影響が1/Nに抑えられるため、位相回転量の検出精度を大幅に向上できることがわかる。また、ノイズを抑制するために平均化処理等の狭帯域化処理を行わないため、実効的なループフィルタの狭帯域化にはならない。従って、引き込み速度を低下させることなく△θ(k)を低減することができ、高速な引き込み速度と高精度な周波数制御とが両立されたAFC回路を実現することができる。
【0019】
本発明の請求項1に記載のAFC回路に具備される位相差算出回路では、時間差がNTである2つのシンボルの複素乗算により位相回転量の算出を行う。この回路で検出できるΔfの範囲は次式
【数4】
で与えられるため、△fがこの式を満たさない場合には、位相差算出回路によるθ(k)および△w(k)の算出を誤り、AFC回路が正しく動作しなくなる。つまり、請求項1におけるAFC回路では、シンボル数Nを大きくすることによって、補償可能な△fの範囲が小さくなる。
【0020】
そこで、本発明の第2実施例による自動周波数制御回路では、第一段階としてNより十分小さいMだけシンボル遅延した受信信号を用いた位相差算出(以下では、△fの「粗推定」と称する)を行う。これにより算出するθ(k)が定常的にある閾値より小さくなったとき、シンボル差Mの位相差算出が誤らなくなったと判断し、第二段階においてMよりも相当大きなNシンボル遅延した受信信号を用いた位相差算出(以下では、△fの「微推定」と称する)に切り替える。このような回路を第1の発明のAFC回路に付加することによって、△fの補償範囲を一層広くすることが可能となる。
【0021】
本発明の第2実施例によるAFC回路では、まず△fの粗推定を行い、w(k)が定常状態に収まった後に△fの微推定に切り替えてw(k)の推定を行うため、本AFC回路の引き込み時間は各推定プロセスに要する時間の和となる。
【0022】
本発明の第3実施例のAFC回路では、△fの粗推定回路とフィードフォワード型の△fの微推定回路を並列に備えることで、引き込み時間の一層の短縮を図る。このAFC回路による△fの推定の仕組みを図3を用いて説明する。図3において、符号51で示すベクトルを時刻(k−N)Tにおける受信信号u(k−N)を表すベクトルとし、符号52で示すベクトルを時刻kTにおける受信信号u(k)を表すベクトルとすると、△fにより時間NT内に生じる位相回転量は符号53で表される。しかし、u(k)とu*(k−N)の複素乗算では位相回転量の検出が−π〔rad〕からπ〔rad〕の範囲に限られるため、ここで得られる位相回転量は、実際の位相回転量に2π〔rad〕の整数倍の位相不確定性を含んだ位相差54となる。この不確定性は△fの粗推定回路により得た単位シンボルあたりの位相回転量をN倍することにより算出可能であるため、位相差54が求められれば、位相回転量53を求めることができる。位相差54の算出にフィードバック型のAFC回路を用いる場合、△fが補償範囲を超えているため、フィードバック量が正しく求められず、AFC回路の動作は収束に向かわない。これに対し、本発明の第3実施例によるフィードフォワード型のAFC回路では、位相差54はu(k)とu*(k−N)の複素乗算により直接算出することにより正しく求められる。
【0023】
また、位相差54の算出と不確定性の算出とは全く独立した処理であるため、これらを並列に処理することが可能となる。つまり、△fの粗推定の引き込み完了を待って△fの微推定処理の開始をする必要がなくなるため、前述した第2実施例によるAFC回路より一層高速な周波数補償を実現することができる。
【0024】
【発明の実施の形態】
本発明の第1実施例による自動周波数制御回路について説明する。本例では、送受信機間における周波数偏差の時間変動が比較的緩やかであるため、1フレーム内で引き込みを完結する必要はなく、過去の受信フレームによる周波数偏差の推定結果を利用して補償処理を実行できるが、高精度な引き込みが要求されるシステムに好適な自動周波数制御回路について説明する。初めに、本発明を適用する受信信号のフレームフォーマットについて説明する。本発明におけるAFC回路には、連続した無変調シンボルと、それに続く任意のシンボルの繰り返しで構成されるフレームに対して適用可能であり、この一例を図4に示す。図4において、フレームはその先頭に埋め込まれた周波数偏差の推定補償に用いるシンボル長nCRの無変調のシンボル(CR:Carrier Recovery)と、それに続くデータ区間の繰り返しで構成され、各CRシンボルの先頭はNシンボル離れている。また、CRシンボルの振幅は、位相差の検出精度を上げるために、QAMの信号振幅の最も大きい信号点に対応した振幅とする。
【0025】
このフレームフォーマットを用いた本発明の第1の実施例による自動周波数制御回路を説明する。図5はこの発明を実施するAFC回路の構成を示したものである。本例では、送信機と本発明によるAFC回路を具える受信機との間においてTDMA通信又はパケット通信行うものとし、当該AFC回路は、図4に示す無変調シンボルを含む直交検波後のベースバンド信号を受信する入力端子100を有する。当該自動周波数制御回路により周波数補償された信号は、出力端子109から外部回路に出力される。入力端子100と出力端子109との間に、送信機と当該AFC回路を有する受信機との間の搬送波の周波数偏差△fにより生じる受信信号の位相回転を補償する周波数偏差補償回路101を設ける。ここで、符号102は周波数偏差補償された信号をNシンボル(ここで、Nは2よりも大きな正数とする)だけ遅延して出力するNシンボル遅延回路、103は周波数偏差補償された信号とNシンボル遅延された信号との間の位相回転量を算出する位相差算出回路を示す。符号104は位相差算出回路103の出力を時間T時間内で生じる位相回転量に変換する単位シンボル位相回転量算出回路、105は周波数偏差補償回路101の出力とNシンボル遅延検波回路102の出力が共にCRシンボルとなるタイミングで真の信号を出力し、それ以外では偽の信号を出力する判定回路、107は判定回路105の出力が真のとき位相差算出回路103の出力を平滑化して出力し、偽のとき状態を保持して0を出力するループフィルタ、108は1シンボルの時間期間T内に生じる位相回転量の推定値を調整する位相回転量更新回路である。
【0026】
式(1)で表される受信信号u(k)を周波数偏差補償回路101に入力し、式(2)で表される複素乗算を行い、△f補償後の受信信号s(k)を得る。この周波数偏差補償された信号を当該AFC回路の出力信号として出力すると共に、Nシンボル遅延回路102に入力して信号s(k−N)を形成する。信号s(k)と信号s(k−N)を位相差算出回路103に入力して、式(8)で表される複素乗算を行い、s(k)における時間T内に生じる位相回転量θ(k)を得る。 ここでs(k)もしくはs(k−N)がCRシンボルでない場合には、θ(k)に搬送波周波数差のほかに情報成分を表す位相が含まれているので、以下のような判定回路105を用いた制御を行う。TDMA通信では受信機側でフレームフォーマットは既知である。これを利用して、判定回路105では受信開始からのシンボル数をカウントする計数回路を具備し、カウント数cが
Nα≦c<Nα+nCR(α=2,3……) (11)
を満たすとき、s(k)とs(k−N)が共にCRシンボルであるため真、それ以外のカウント数であれば偽を出力する。
【0027】
ループフィルタ107は、判定回路105からの入力が真であるとき式(4)により規定される△w(k)を周波数偏差に対する修正値として出力し、偽であるときはw(k)を更新せず、直前の状態を保持したまま式(5)で与えられる△w(k)=0を出力する。このとき、ループフィルタの重みGを大きくしすぎると、△w(k)が大きくなってw(k)が不安定となる。逆にGを小さくしすぎるとw(k)の収束が遅くなるため、Gは適切な値に設定する必要がある。
【0028】
位相回転量更新回路108は、式(4)、(5)で表されるループフィルタ107の出力△w(k)を用いて、式(6)によりw(k)を逐次的に更新する。得られたw(k+1)を周波数偏差補償回路101に入力して、受信信号に対して△fの補償を行う。
【0029】
次に、図4で示したフレームフォーマットを用いた本発明の第2の実施例による自動周波数制御回路を説明する。本例では、補償範囲が一層広くすることができるAFC回路について説明する。図6は第2の実施例のAFC回路の構成を示すもので、図5に示したAFC回路における位相差算出回路103の入力を、θ(k)の収束を判定する判定回路130、入力した信号をNシンボルだけ遅延して出力するNシンボル遅延回路102(ここで、Nは2以上の正数)、入力した信号をMシンボルだけ遅延して出力するMシンボル遅延回路131(ここで、MはNよりも小さい正の数)、セレクタ132で構成される回路の出力に置き換え、CRシンボルの判定を行う判定回路105に判定回路130からの入力により出力を制御できる機能を付加したものである。
【0030】
式(1)で表される受信信号u(k)を周波数偏差補償回路101に入力し、式(2)で表される複素乗算を行い、△fが補償された受信信号s(k)を得る。この周波数偏差補償された信号は、当該自動周波数制御回路の出力信号として出力されると共に、Nシンボル遅延回路102とMシンボル遅延回路131にも供給し、それぞれNシンボルだけ遅延した信号及びMシンボルだけ遅延した信号s(k−N)及びs(k−M)を形成する。
【0031】
信号s(k−N)とs(k−M)のどちらを用いて△w(k)を算出するかは、判定回路130により決定する。△fの推定開始時には周波数捕捉範囲を広くする必要があるため、判定回路130はセレクタ132に対してs(k−M)を出力する制御信号を送り、△fの粗推定を開始する。このときs(k−M)もしくはs(k)がCRシンボルでない場合のθ(k)を取り除くために、判定回路105を用いた制御を行う。前述のようにフレームフォーマットは既知であるため、この判定回路105に受信開始からのシンボル数をカウントする回路を具備し、受信開始からのカウントc数が
Nα+M≦c<Nα+nCR(α=1,2,3---) (12)
であるときに真、それ以外では偽をループフィルタ107に出力する。以降の処理は第1実施例におけるAFC回路と同様の処理を行うことにより、w(k)が一定値に収束する。
【0032】
△fの粗推定の収束の判定は、単位シンボル当たりの位相回転量θ(k)を入力とする判定回路130で行うが、有効なθ(k)が一定期間継続的に閾値τに対して次式を満足する場合を回路の切り替えのタイミングとすることができる。
|θ(k)|<τ (13)
すなわち、式(13)を満たさない場合、シンボル数が少数のM値を用い、セレクタ132によりシンボル数Mだけ遅延した信号を選択する。一方、式(13)を満たす場合、Mよりも大きな値であるN値を用いる。定常状態ではθ(k)は式(7)で表されるように一定値θaveに収束するため、τを適切に設定すると式(13)により△fの粗推定の収束が判定できる。
【0033】
次に、閾値Tの設定方法について説明する。シンボル差がNである2つの受信信号について、式(10)より周波数誤差が、式
−1/2NT<Δf<1/2NT
で規定される範囲内に引き込むことができていれば、正しく引き込みを行うことが可能となる。ここで、Tは1シンボルの時間期間すなわちシンボル周期とする。換言すれば、M(M<<N)シンボル遅延回路を用いた第1段階の引き込みで、周波数誤差が上記式で規定される範囲内に引き込めば、Nシンボル遅延回路に切り換えても問題は生じない。この条件は、上記式を変形することにより、
|θ(k)|<π/N
すなわち、式(13)に対してτ=π/Nに設定することにより導かれる。また、ノイズにより、θ(k)が式(10)を満たさなくなると、AFC回路の動作が発散する可能性がある。これを防止するために、τには2倍のマージンを設け、τを以下のように決定することができる。
τ=π/2N
【0034】
△fの粗推定の終了後、判定回路130ではセレクタ132に対してs(k−N)を出力する制御信号に切り替えて△fの微推定を開始する。セレクタ132の出力をs(k−N)に切り替えた後、s(k−N)とs(k)が位相差算出回路103に入力される。この切り替えと同時にs(k)とs(k−N)が同時にCRシンボルとなるタイミングも変化するため、判定回路105の出力もカウント数cが式(11)を満たすときに真を出力するように変更する。以降の動作は△fの粗推定の場合と同様である。
【0035】
次に、本発明の第3実施例による自動周波数制御回路、すなわち一層高速で周波数偏差補償可能なAFC回路について説明する。図7は第3実施例のAFC回路の構成を示す。図7において、図5及び図6で用いた構成要素と同一の構成要素には同一符号を付して説明する。入力端子100は、図4に示す無変調シンボルを含む直交検波後のベースバンド信号を受信する。このベースバンド信号は周波数偏差補償回路101により周波数差補償され、周波数差補償された信号は出力端子109に供給される。入力端子100により受信された受信信号は、前述したNシンボル遅延回路102によりNシンボル(ここで、Nは2以上の正数とする)だけ遅延されて位相差算出回路103に供給され、この位相差算出回路103の他方の入力部には受信信号を供給する。そして、受信信号とNシンボル遅延信号との位相差が算出され、算出された位相差はローパスフィルタ142に供給する。判定回路105は、受信信号から、受信信号及びNシンボル遅延信号の両方が共にCRシンボルとなるタイミングすなわち時間期間を取り出して真信号として出力し、両方の信号がCRシンボルとならない時間期間を偽信号として出力し、これらの出力信号をローパスフィルタ142に供給してローパスフィルタ142を駆動制御する。ローパスフィルタは、前述したように、判定回路105からの制御信号により制御され、受信信号とNシンボル遅延信号が共にCRシンボルとなる時間期間に位相差算出回路103により検出された位相差を平滑して後段の位相不確定性補償回路143に供給し、これ以外の時間期間中はループフィルタの直前の状態を保持し、直前に出力した値を出力し続ける。
【0036】
入力端子100により受信された信号は周波数偏差推定回路140にも供給する。この周波数偏差推定回路140は、受信信号に基づいて△fの粗推定を行い、その粗推定値は位相不確定性補償回路143に供給する。この位相不確定性補償回路143は、周波数偏差の粗推定値から、シンボル差Nの位相回転量算出により生じる2π〔rad〕の整数倍の位相不確定性を補償し出力する。位相不確定性補償回路143の出力信号は単位出力位相回路量算出回路104に供給され、時間T内に生じる位相回転量に変換する。算出された時間T内に生ずる位相回転量は周波数偏差補償回路101に供給され、周波数偏差補償回路101は、入力された1シンボル当たりの位相回転量を用いて△fにより生じる位相回転を補償し、出力端子109に出力する。
【0037】
式(1)で表される入力信号u(k)を入力端子100により受信し、周波数偏差推定回路140に供給して、△fの粗推定を行う。この回路による△fの推定結果は位相不確定性補償回路143で用いるもので、後述するように高い精度は要求されないため、推定速度を重視した回路を用いる。この△fの粗推定と並行して△fの微推定を行う。入力信号u(k)をNシンボル遅延回路102に入力してu(k−N)を得た後、受信信号u(k)とNシンボルだけ遅延した信号u(k−N)とを位相差算出回路103に供給して次式で表される複素乗算を行い、△fに起因する時間期間NT内に生じる位相回転量φ(k)を検出する。
φ(k)=arg(u(K)u*(k−N)) (13)
ここで、受信信号u(k)もしくはNシンボル遅延信号u(k−N)がCRシンボルでない場合には、φ(k)には搬送波周波数差のほかに情報成分を表す位相が含まれているので、前述のようなカウンタを具備した判定回路105とローパスフィルタ142を用いた制御を行う。判定回路105では受信開始からのカウント数cが式(11)を満たすとき、u(k)とu(k−N)が共にCRシンボルであるため真、それ以外のカウント数であれば偽を出力する。ローパスフィルタ142では、判定回路105からの入力が真であるときのφ(k)を用いて平滑化を行い、偽であるときは直前のフィルタの状態と出力を保持する。この処理により△fに起因する時間期間NT内で生じる位相回転量φave(k)が得られるが、前述の通りφ(k)は−π〔rad〕からπ〔rad〕までの範囲しか検出できないため、式(10)が成り立たない場合には量φave(k))に2πの整数倍の不確定性が生じる。ここで、周波数偏差推定回路140の出力であるΔfに起因する1シンボル時間期間T内で生ずる位相回転量の粗推定値をv(k)とすると、この不確定性は位相不確定性補償回路143により以下のように補償することができる。v(k)より求められる時間期間NT内で生じる受信信号の位相回転量は、Nv(k)で表される。これより△fにより時間期間NT内に生じる位相回転の回数γは次式
【数5】
で与えられる。ただしroundは小数点以下を四捨五入して丸め込むことを表す。この四捨五入の処理により、Nv(k)−φave(k)に重畳しているノイズが±π〔rad〕以下であれば、γの推定に誤差を生じないことがわかる。逆に、周波数偏差推定回路140ではγを誤らない範囲で処理を高速化することが望ましい。求められたγを元に、φave(k)を用いて△fに起因する単位シンボルあたりの位相回転量w(k)を次式で求めることができる。
【数6】
このようにして求められたw(k)から△fの推定値を求め、周波数偏差補償回路140に入力することで△fの補償が可能となる。
【0038】
【発明の効果】
本発明により、高精度な周波数制御可能なAFC回路、高速な初期引き込みと高精度な周波数制御を両立できるAFC回路、並びに高精度な周波数制御と補償範囲の拡大を両立できるAFC回路を実現できる。本発明のAFC回路を用いることにより、送受信機間の搬送波周波数備差を高精度に補償できると共に高速制御が可能なため、多値QAMに適用した場合のBER特性を改善することができる。本発明はTDMA通信やパケット通信に容易に適用可能である。
【図面の簡単な説明】
【図1】 従来のAFC回路のブロック図である。
【図2】 従来の帯域の異なるループフィルタとそれを切り替える回路を表す図である。
【図3】 本発明の第3実施例による自動周波数制御回路の位相検出の仕組みを示す図である。
【図4】 本発明に適用される信号のフレームフォーマットの一例を示す。
【図5】 本発明の第1実施例による自動周波数制御回路の構成を示すブロック図である。
【図6】 本発明の第2実施例による自動周波数制御回路の構成を示すブロック図である。
【図7】 本発明の第3実施例による自動周波数制御回路の構成を示すブロック図である。
【符号の説明】
51,52 受信信号のベクトル表記
53 受信信号の位相回転量
54 51、52のなす角
100 入力端子
101 周波数補償回路
102 Nシンボル遅延回路
103 位相差算出回路
105,130 判定回路
107 ループフィルタ
108 位相回転量更新回路
109 出力端子
120 1シンボル遅延回路
131 Mシンボル遅延回路
132 セレクタ
140 周波数偏差推定回路
142 ローパスフィルタ
143 位相不確定性補償回路[0001]
[Industrial application fields]
The present invention relates to an automatic frequency control (AFC) circuit using a baseband signal after quadrature detection in a digital communication receiver using an orthogonal multilevel amplitude modulation system.
[0002]
[Prior art]
As one method of demodulating a received signal in digital communication, the received signal is first converted into a baseband frequency using a sine wave that is not synchronized with the AFC circuit and automatic phase control (APC). And quasi-synchronous detection that compensates for deviations in the frequency and phase of the carrier wave between the transmitter and the receiver. The quasi-synchronous detection has an advantage that various signal processing for characteristic compensation can be applied because frequency and phase synchronization processing can be digitized.
[0003]
As an example of a conventionally used AFC circuit, the amount of phase rotation between a non-modulated symbol and a non-modulated symbol received one symbol before using a baseband signal after quadrature detection including the non-modulated symbol as an input signal A feedback type AFC circuit that combines a circuit for calculating the value and a loop filter is known (see Non-Patent Document 1).
The configuration of this AFC circuit is shown in FIG. In the figure, 101 is a frequency deviation compensation circuit that compensates for the phase rotation of the received symbol caused by the carrier frequency deviation of the transmitter / receiver, 120 is a 1-symbol delay circuit that outputs the received symbol after being delayed by 1 symbol, and 103 is between two inputs. A phase
[0004]
The carrier frequency deviation between the transmitter and the receiver is Δf, the symbol period is T, the time is kT, the transmission symbol represented by a complex number is A (k), and the initial positions of the transmitter and receiver transmitters If the phase difference is η and the noise superimposed on the received signal is n (k), the input signal u (k) to the AFC circuit is given by the following equation.
u (k) = A (k) ej ( 2 πΔfkT + η)+ N (k) (1)
This received signal is input to the frequency
[Expression 1]
Here, w (k) is an estimated value of the phase rotation amount of the received signal that occurs within the time T of one symbol period due to the frequency deviation Δf.
Next, s (k) and the output s (k−1) of the 1-
θ (k) = arg (s (k) s*(K-1)) (3)
Here, * represents a complex conjugate. θ (k) is a phase rotation amount generated within time T due to the frequency residual in the output of the frequency
When s (k) or s (k−1) is not an unmodulated symbol, θ (k) includes a phase representing an information component in addition to the carrier wave frequency deviation. For this reason, the
Δw (k) = Gθave(K) (4)
When the input from the
Δw (k) = 0 (5)
Is output.
The phase rotation
w (k + 1) = w (k) + Δw (k) (6)
The obtained w (k + 1) is input to the frequency
By repeating the above process, θave(K) is a constant value θaveIt becomes possible to compensate for Δf.
[0005]
In this AFC circuit, θ (k) when Δf is in a steady state is
θ (k) = θave+ △ θ (k) (7)
It expresses. Where Δθ (k) is the steady state θ of θ (k)aveIt is a value representing the variation from Since Δθ (k) is determined by noise n (k), the estimated value of Δf by this AFC circuit is always affected by noise. On the other hand, since Δθ (k) can be suppressed by narrowing the band of the
[0006]
In quasi-synchronous detection, if an error occurs in the estimated value of Δf of the AFC circuit for the reasons described above, the phase estimation by the subsequent APC circuit becomes incomplete, and a steady phase deviation occurs in the output signal of the APC circuit. It is known. When an AFC circuit is applied to quadrature amplitude modulation (QAM), the deterioration of the bit error rate (BER) characteristic due to such a phase deviation is significant. Therefore, it is necessary to estimate Δf with high accuracy.
[0007]
On the other hand, as a technique applied when it is necessary to complete demodulation processing in an incoming frame, such as TDMA communication or packet communication, the filter band is changed over time, and the band is widened at the initial pull-in operation to increase the speed. There has been proposed an AFC circuit that realizes convergence and increases the accuracy of frequency compensation by narrowing the band after convergence (see Patent Document 1). This is realized by a circuit in which the
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 1996-084166
[Non-Patent Document 1]
F.D. Natali, “AFC Tracking Algorithms”, IEEE Trans. Commun., Vol. 32, No. 8, pp. 935-947, 1984.
[0009]
[Problems to be solved by the invention]
When an AFC circuit is applied to TDMA communication using QAM, BER degradation due to Δf accompanying multi-value amplitude is very large, and high-precision compensation is required. In addition, when Δf is estimated using an unmodulated symbol embedded at the head of each frame, transmission efficiency decreases when the number of unmodulated symbols is increased. Fast initial pull-in characteristics are required. In the conventional AFC circuit, a filter having a sufficiently narrow band is required to suppress the influence of noise superimposed when the estimated Δf reaches a steady state, and sufficient time is required for estimating Δf. There was a problem.
[0010]
Accordingly, an object of the present invention is to realize an automatic frequency control circuit capable of highly accurate frequency deviation compensation.
Furthermore, another object of the present invention is to realize an automatic frequency control circuit capable of further widening the compensation range for frequency deviation.
Another object of the present invention is to realize an automatic frequency control circuit capable of compensating for frequency deviation at a higher speed.
[0011]
Another object of the present invention is to realize an automatic frequency control circuit capable of frequency control over a wider compensation range in addition to high-precision frequency control.
Furthermore, another object of the present invention is to provide an AFC circuit that can be applied to TDMA or packet communication based on multi-level QAM and can achieve both high-speed initial pull-in and high-accuracy frequency control.
[0012]
[Means for solving the problems]
An automatic frequency control circuit according to the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and supplies the compensated frequency deviation to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a positive number of 2 or more; and
A phase difference calculation circuit for calculating a phase difference between an output signal from the frequency deviation compensation circuit and an output signal from the N symbol delay circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the delay symbol number N;
During the time period in which the output signal of the frequency deviation compensation circuit and the output signal of the N symbol delay circuit are both unmodulated symbols, the output signal θ (k) of the phase rotation amount calculation circuit is smoothed to a carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of the phase rotation amount generated within one symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: The frequency deviation compensation is performed on the received signal using the input phase rotation amount.
[0013]
Since the automatic frequency control circuit according to the first embodiment of the present invention can reduce the influence of noise by increasing the number of delay symbols, the detection accuracy of the phase rotation amount can be further improved. Accordingly, the accuracy of frequency deviation compensation can be made even higher.
[0014]
An automatic frequency control circuit according to a second embodiment of the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a positive number of 2 or more; and
An M symbol delay circuit for delaying the output signal from the frequency deviation compensation circuit by M symbols when M is a positive number smaller than N;
A selector that selects and outputs either the output signal from the N symbol delay circuit or the output signal from the M symbol delay circuit;
A phase difference calculation circuit for calculating a phase difference between an output signal from the selector and an output signal from the frequency deviation compensation circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the number of delay symbols N or M; A determination circuit for controlling the selector based on a phase rotation amount;
During a period in which both the output signal of the frequency deviation compensation circuit and the output signal of the selector are unmodulated symbols, the output signal θ (k) of the phase rotation amount detection circuit is smoothed to generate one symbol due to the carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting the estimated value w (k) of the phase rotation amount occurring within the time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: The frequency deviation compensation is performed on the received signal using the input phase rotation amount.
[0015]
The automatic frequency control circuit according to the second embodiment of the present invention calculates a phase difference using a reception signal delayed by M symbols as a first stage, and uses a reception signal delayed by N symbols larger than M as a second stage. Since the phase difference is calculated, an automatic frequency control circuit can be realized in which the compensation range in which the frequency deviation can be compensated together with the highly accurate frequency control is further expanded.
[0016]
An automatic frequency control circuit according to a third embodiment of the present invention is an automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays and outputs a received signal by N symbols when N is a natural number of 2 or more;
A phase difference calculating circuit for calculating a phase difference between the received signal and an output signal from the N symbol delay circuit;
During the period when both the received signal and the output signal of the N symbol delay circuit are unmodulated symbols, the output signal from the phase rotation amount calculation circuit is smoothed and output, and during the other time periods, the previous state is output. A loop filter that keeps outputting and holding
A frequency deviation estimation circuit that performs rough estimation of the frequency deviation of the received signal;
A phase uncertainty compensation circuit that compensates for a phase uncertainty of an integer multiple of 2π [rad] included in the output from the loop filter using a rough estimation value that is an output from the frequency deviation estimation circuit;
The phase rotation amount generated during the time period NT output from the phase uncertainty compensation circuit is divided by the delay symbol number N to calculate the phase rotation amount φ (k) per symbol caused by the carrier frequency deviation. A unit symbol phase rotation amount calculation circuit to be supplied to the frequency deviation compensation circuit,
The frequency deviation compensation circuit performs frequency deviation compensation on the received signal using the input phase rotation amount per unit symbol.
[0017]
In the third embodiment of the present invention, since rough estimation and fine estimation of the frequency deviation Δf can be performed in parallel, an automatic frequency control circuit capable of performing pull-in at a higher speed with high control frequency control is realized. can do.
[0018]
[Action]
The automatic frequency control circuit according to the first embodiment of the present invention calculates the amount of phase rotation per time difference NT by replacing the one symbol delay circuit in the conventional AFC circuit with an N symbol delay circuit that delays by N symbol times. However, the phase rotation amount per unit symbol is calculated by dividing this result by N. When the received signal u (k) is given by equation (1) and the output signal s (k) compensated for the phase rotation due to Δf is given by equation (2), 1 symbol remaining in the output signal s (k) Per phase rotation θ (k)
[Expression 2]
Given in. The phase rotation amount θ (k) in the steady state is obtained from the equation (7).
[Equation 3]
It becomes. As is apparent from this equation, in the AFC circuit according to the present invention, since the influence of noise is suppressed to 1 / N, it can be seen that the detection accuracy of the phase rotation amount can be greatly improved. Further, since the band narrowing process such as the averaging process is not performed in order to suppress noise, the band of the effective loop filter is not narrowed. Therefore, Δθ (k) can be reduced without reducing the pull-in speed, and an AFC circuit in which a high pull-in speed and high-accuracy frequency control are compatible can be realized.
[0019]
In the phase difference calculation circuit included in the AFC circuit according to the first aspect of the present invention, the phase rotation amount is calculated by complex multiplication of two symbols whose time difference is NT. The range of Δf that can be detected by this circuit is
[Expression 4]
Therefore, when Δf does not satisfy this equation, the calculation of θ (k) and Δw (k) by the phase difference calculation circuit is erroneous, and the AFC circuit does not operate correctly. In other words, in the AFC circuit according to
[0020]
Therefore, in the automatic frequency control circuit according to the second embodiment of the present invention, as a first step, a phase difference calculation using a received signal delayed by M symbols sufficiently smaller than N (hereinafter referred to as “rough estimation” of Δf). )I do. Thus, when θ (k) calculated is constantly smaller than a certain threshold value, it is determined that the calculation of the phase difference of the symbol difference M is not erroneous, and the received signal delayed by N symbols considerably larger than M in the second stage. Switching to the used phase difference calculation (hereinafter referred to as “fine estimation” of Δf). By adding such a circuit to the AFC circuit of the first invention, it becomes possible to further widen the compensation range of Δf.
[0021]
In the AFC circuit according to the second embodiment of the present invention, first, rough estimation of Δf is performed, and after w (k) has settled in a steady state, switching to fine estimation of Δf is performed to estimate w (k). The pull-in time of this AFC circuit is the sum of the time required for each estimation process.
[0022]
In the AFC circuit according to the third embodiment of the present invention, the coarse estimation circuit for Δf and the feed estimation type fine estimation circuit for Δf are provided in parallel to further reduce the pull-in time. The mechanism for estimating Δf by the AFC circuit will be described with reference to FIG. In FIG. 3, a vector denoted by
[0023]
Further, since the calculation of the
[0024]
DETAILED DESCRIPTION OF THE INVENTION
An automatic frequency control circuit according to a first embodiment of the present invention will be described. In this example, since the time variation of the frequency deviation between the transmitter and the receiver is relatively gradual, it is not necessary to complete the pull-in within one frame, and the compensation process is performed using the estimation result of the frequency deviation from the past received frame. An automatic frequency control circuit suitable for a system that can be executed but requires high-precision pull-in will be described. First, the frame format of the received signal to which the present invention is applied will be described. The AFC circuit according to the present invention can be applied to a frame composed of a series of non-modulated symbols followed by repetition of an arbitrary symbol, and an example of this is shown in FIG. In FIG. 4, a frame is a symbol length n used for estimation compensation of a frequency deviation embedded in the head thereof.CRNon-modulated symbols (CR: Carrier Recovery) and subsequent data sections are repeated, and the head of each CR symbol is separated by N symbols. The amplitude of the CR symbol is set to the amplitude corresponding to the signal point having the largest QAM signal amplitude in order to improve the accuracy of detecting the phase difference.
[0025]
An automatic frequency control circuit according to the first embodiment of the present invention using this frame format will be described. FIG. 5 shows the configuration of an AFC circuit embodying the present invention. In this example, TDMA communication or packet communication is performed between a transmitter and a receiver including an AFC circuit according to the present invention. The AFC circuit is a baseband after quadrature detection including unmodulated symbols shown in FIG. It has an
[0026]
Received signal u (k) represented by equation (1) is input to frequency
Nα ≦ c <Nα + nCR(Α = 2,3 ...) (11)
If s (k) and s (k−N) are both CR symbols, true is output, and false is output for other count numbers.
[0027]
The
[0028]
The phase rotation
[0029]
Next, an automatic frequency control circuit according to a second embodiment of the present invention using the frame format shown in FIG. 4 will be described. In this example, an AFC circuit capable of further widening the compensation range will be described. FIG. 6 shows the configuration of the AFC circuit of the second embodiment. The input of the phase
[0030]
The received signal u (k) represented by the equation (1) is input to the frequency
[0031]
The
Nα + M ≦ c <Nα + nCR(Α = 1,2,3 ---) (12)
Is output to the
[0032]
The determination of the convergence of the rough estimation of Δf is performed by the
| Θ (k) | <τ (13)
That is, when Expression (13) is not satisfied, a signal with a delay of the symbol number M is selected by the
[0033]
Next, a method for setting the threshold value T will be described. For two received signals having a symbol difference of N, the frequency error is expressed by the equation (10).
-1 / 2NT <Δf <1 / 2NT
If it can be pulled in within the range specified in (1), it is possible to correctly pull in. Here, T is a time period of one symbol, that is, a symbol period. In other words, if the frequency error is drawn within the range defined by the above equation in the first stage drawing using the M (M << N) symbol delay circuit, there is no problem even if switching to the N symbol delay circuit. Does not occur. This condition can be obtained by modifying the above equation:
| Θ (k) | <π / N
That is, it is derived by setting τ = π / N for the equation (13). Further, if θ (k) does not satisfy Expression (10) due to noise, the operation of the AFC circuit may diverge. In order to prevent this, a double margin is provided for τ, and τ can be determined as follows.
τ = π / 2N
[0034]
After the rough estimation of Δf is completed, the
[0035]
Next, an automatic frequency control circuit according to a third embodiment of the present invention, that is, an AFC circuit capable of compensating for frequency deviation at higher speed will be described. FIG. 7 shows the configuration of the AFC circuit of the third embodiment. In FIG. 7, the same components as those used in FIG. 5 and FIG. The
[0036]
The signal received by the
[0037]
The input signal u (k) represented by the equation (1) is received by the
φ (k) = arg (u (K) u*(KN)) (13)
Here, when the received signal u (k) or the N symbol delay signal u (k−N) is not a CR symbol, φ (k) includes a phase representing an information component in addition to the carrier frequency difference. Therefore, control using the
[Equation 5]
Given in. However, round represents rounding to the nearest decimal point. By this rounding process, Nv (k) -φaveIt can be seen that if the noise superimposed on (k) is ± π [rad] or less, no error will occur in the estimation of γ. On the contrary, it is desirable that the frequency
[Formula 6]
By obtaining an estimated value of Δf from w (k) thus determined and inputting it to the frequency
[0038]
【The invention's effect】
According to the present invention, an AFC circuit capable of high-accuracy frequency control, an AFC circuit capable of achieving both high-speed initial pull-in and high-accuracy frequency control, and an AFC circuit capable of achieving both high-accuracy frequency control and expansion of the compensation range can be realized. By using the AFC circuit of the present invention, the carrier frequency difference between the transmitter and the receiver can be compensated with high accuracy and high-speed control is possible, so that the BER characteristics when applied to multilevel QAM can be improved. The present invention can be easily applied to TDMA communication and packet communication.
[Brief description of the drawings]
FIG. 1 is a block diagram of a conventional AFC circuit.
FIG. 2 is a diagram illustrating a conventional loop filter having a different band and a circuit for switching the loop filter.
FIG. 3 is a diagram showing a phase detection mechanism of an automatic frequency control circuit according to a third embodiment of the present invention.
FIG. 4 shows an example of a frame format of a signal applied to the present invention.
FIG. 5 is a block diagram showing a configuration of an automatic frequency control circuit according to the first embodiment of the present invention.
FIG. 6 is a block diagram showing a configuration of an automatic frequency control circuit according to a second embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of an automatic frequency control circuit according to a third embodiment of the present invention.
[Explanation of symbols]
51,52 Vector notation of received signal
53 Phase rotation of received signal
54 51, 52 angle
100 input terminals
101 Frequency compensation circuit
102 N symbol delay circuit
103 Phase difference calculation circuit
105,130 judgment circuit
107 Loop filter
108 Phase rotation amount update circuit
109 Output terminal
120 1 symbol delay circuit
131 M symbol delay circuit
132 Selector
140 Frequency deviation estimation circuit
142 Low-pass filter
143 Phase uncertainty compensation circuit
Claims (5)
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に供給する周波数偏差補償回路と、
Nを2以上の自然数とした場合に、周波数偏差補償回路からの出力信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
前記周波数偏差補償回路からの出力信号とNシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数Nで除算して、周波数残差により生ずる1シンボル当たりの位相回転量θ(k)を算出する位相回転量算出回路と、
前記周波数偏差補償回路の出力信号とNシンボル遅延回路の出力信号が共に無変調シンボルとなる時間期間中、前記位相回転量算出回路の出力信号θ(k)を平滑化して、搬送波周波数偏差Δfに起因して1シンボル時間T内に生ずる位相回転量の推定値w(k)を修正する修正値Δw(k)を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δw(k)を用いてw(k)を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and supplies the compensated frequency deviation to the output terminal
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a natural number of 2 or more;
A phase difference calculation circuit for calculating a phase difference between an output signal from the frequency deviation compensation circuit and an output signal from the N symbol delay circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the delay symbol number N;
During the time period in which the output signal of the frequency deviation compensation circuit and the output signal of the N symbol delay circuit are both unmodulated symbols, the output signal θ (k) of the phase rotation amount calculation circuit is smoothed to a carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of the phase rotation amount generated within one symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: An automatic frequency control circuit that performs frequency deviation compensation on a received signal using an input phase rotation amount.
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Nを2以上の自然数とした場合に、周波数偏差補償回路からの出力信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
MをNよりも小さい正の数とした場合、前記周波数偏差補償回路からの出力信号をMシンボルだけ遅延して出力するMシンボル遅延回路と、
前記Nシンボル遅延回路からの出力信号又はMシンボル遅延回路からの出力信号のいずれかを選択して出力するセレクタと、
セレクタからの出力信号と前記周波数偏差補償回路からの出力信号との間の位相差を算出する位相差算出回路と、
算出された位相差を遅延シンボル数N又はMで除算して、周波数残差により生ずる1シンボル当たりの位相回転量θ(k)を算出する位相回転量算出回路と、得られた1シンボル当たりの位相回転量に基づいて前記セレクタを制御する判定回路と、
前記周波数偏差補償回路の出力信号とセレクタの出力信号が共に無変調シンボルとなる期間中、前記位相回転量検出回路の出力信号θ(k)を平滑化して、搬送波周波数偏差Δfに起因して1シンボル時間T内に生ずる位相回転量の推定値w(k)を修正する修正値Δw(k)を出力し、前記時間期間以外の時間期間中は零を出力するループフィルタと、
ループフィルタから出力された位相回転量の修正値Δw(k)を用いてw(k)を更新して前記周波数偏差補償回路に供給する位相回転量更新回路とを具え、前記周波数偏差補償回路は、入力した位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit that delays the output signal from the frequency deviation compensation circuit by N symbols when N is a natural number of 2 or more;
An M symbol delay circuit for delaying the output signal from the frequency deviation compensation circuit by M symbols when M is a positive number smaller than N;
A selector that selects and outputs either the output signal from the N symbol delay circuit or the output signal from the M symbol delay circuit;
A phase difference calculation circuit for calculating a phase difference between an output signal from the selector and an output signal from the frequency deviation compensation circuit;
A phase rotation amount calculation circuit that calculates the phase rotation amount θ (k) per symbol generated by the frequency residual by dividing the calculated phase difference by the number of delay symbols N or M; A determination circuit for controlling the selector based on a phase rotation amount;
During the period in which both the output signal of the frequency deviation compensation circuit and the output signal of the selector are unmodulated symbols, the output signal θ (k) of the phase rotation amount detection circuit is smoothed, and 1 due to the carrier frequency deviation Δf. A loop filter that outputs a correction value Δw (k) for correcting an estimated value w (k) of a phase rotation amount generated within the symbol time T, and outputs zero during a time period other than the time period;
A phase rotation amount update circuit that updates w (k) using the correction value Δw (k) of the phase rotation amount output from the loop filter and supplies the updated value to the frequency deviation compensation circuit, and the frequency deviation compensation circuit includes: An automatic frequency control circuit that performs frequency deviation compensation on a received signal using an input phase rotation amount.
無変調シンボルを周期的に含み、直交検波されたベースバンド信号を受信する入力端子と、
周波数偏差補償された信号を出力する出力端子と、
前記入力端子と出力端子との間に配置され、受信した信号について、周波数偏差を補償して出力端子に出力する周波数偏差補償回路と、
Nを2以上の自然数とした場合に、受信した信号をNシンボルだけ遅延させて出力するNシンボル遅延回路と、
前記受信した信号とNシンボル遅延回路からの出力信号との間の位相差を算出する位相差算出回路と、
前記受信した信号とNシンボル遅延回路の出力信号が共に無変調シンボルとなる期間中、前記位相回転量算出回路からの出力信号を平滑化して出力し、それ以外の時間期間中には直前の状態を保持して出力し続けるループフィルタと、
受信した信号について周波数偏差の粗推定を行う周波数偏差推定回路と、
周波数偏差推定回路からの出力である粗推定値を用い、前記ループフィルタからの出力に含まれる2π[rad]の整数倍の位相不確定性を補償する位相不確定性補償回路と、
位相不確定性補償回路から出力された時間期間NT中に生じた位相回転量を遅延シンボル数Nで除算して、周波数残差に起因する1シンボル当たりの位相回転量θ(k)を算出して、前記周波数偏差補償回路に供給する単位シンボル位相回転量算出回路とを具え、
前記周波数偏差補償回路は、入力した単位シンボル当たりの位相回転量を用いて、受信信号について周波数偏差補償を行うことを特徴とする自動周波数制御回路。An automatic frequency control circuit that automatically compensates for a carrier frequency difference between a transmitter and a receiver,
An input terminal that periodically includes unmodulated symbols and receives a quadrature-detected baseband signal;
An output terminal for outputting a frequency deviation compensated signal;
A frequency deviation compensation circuit that is arranged between the input terminal and the output terminal and compensates the frequency deviation for the received signal and outputs it to the output terminal;
An N-symbol delay circuit for outputting a received signal with a delay of N symbols when N is a natural number of 2 or more;
A phase difference calculating circuit for calculating a phase difference between the received signal and an output signal from the N symbol delay circuit;
During the period when both the received signal and the output signal of the N symbol delay circuit are unmodulated symbols, the output signal from the phase rotation amount calculation circuit is smoothed and output, and during the other time periods, the previous state is output. A loop filter that keeps outputting and holding
A frequency deviation estimation circuit that performs rough estimation of the frequency deviation of the received signal;
A phase uncertainty compensation circuit that compensates for a phase uncertainty of an integer multiple of 2π [rad] included in the output from the loop filter using a rough estimation value that is an output from the frequency deviation estimation circuit;
The amount of phase rotation generated during the time period NT output from the phase uncertainty compensation circuit is divided by the number of delay symbols N to calculate the amount of phase rotation θ (k) per symbol resulting from the frequency residual. A unit symbol phase rotation amount calculation circuit to be supplied to the frequency deviation compensation circuit,
The frequency deviation compensation circuit performs frequency deviation compensation on a received signal using an input phase rotation amount per unit symbol.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365837A JP3888966B2 (en) | 2002-12-17 | 2002-12-17 | Automatic frequency control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365837A JP3888966B2 (en) | 2002-12-17 | 2002-12-17 | Automatic frequency control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200939A JP2004200939A (en) | 2004-07-15 |
JP3888966B2 true JP3888966B2 (en) | 2007-03-07 |
Family
ID=32763272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365837A Expired - Lifetime JP3888966B2 (en) | 2002-12-17 | 2002-12-17 | Automatic frequency control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3888966B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8649750B2 (en) * | 2008-03-11 | 2014-02-11 | Intel Corporation | Techniques for efficient carrier recovery for passband communciation systems |
JP4818342B2 (en) * | 2008-10-24 | 2011-11-16 | 日本電信電話株式会社 | Frequency error estimation device |
CN112073349B (en) * | 2020-09-07 | 2023-03-31 | 北京航宇星通科技有限公司 | Carrier synchronization method and system |
-
2002
- 2002-12-17 JP JP2002365837A patent/JP3888966B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004200939A (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9425807B2 (en) | Circuit for symbol timing synchronization | |
US20050207519A1 (en) | Digital radio receiver | |
JP3910443B2 (en) | Automatic frequency controller | |
US8938037B1 (en) | High speed gain and phase recovery in presence of phase noise | |
JP2634319B2 (en) | Frequency control method for coherent radio receiver and apparatus for implementing the method | |
WO1993022861A1 (en) | Receiver for digital communication system | |
JPH1084396A (en) | Clock phase detection circuit | |
JP3888966B2 (en) | Automatic frequency control circuit | |
JP3592489B2 (en) | Clock timing recovery method and circuit | |
KR100327905B1 (en) | Parallel processing methode of apparatus for timing recovery using interpolation filter | |
JP4818342B2 (en) | Frequency error estimation device | |
JP2818148B2 (en) | OFDM demodulator | |
JPH09200280A (en) | Frequency offset compensator | |
JP4985535B2 (en) | Demodulator circuit | |
JP4326972B2 (en) | Frequency offset compensation circuit and method | |
JP3852574B2 (en) | Signal demodulating device and signal demodulating method | |
JP4681637B2 (en) | Frequency error estimation device | |
JPH07183925A (en) | Frequency offset correcting device | |
JPH10107861A (en) | Frequency offset compensation device | |
JPH11112591A (en) | Automatic frequency control system | |
JP4057471B2 (en) | Carrier synchronization circuit | |
JP3355147B2 (en) | Automatic frequency control method | |
CN111064685A (en) | Carrier synchronization method, device and equipment | |
JP3086144B2 (en) | Burst demodulator | |
JP3946422B2 (en) | Clock signal regeneration control circuit and clock signal regeneration control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3888966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |