JP3885073B2 - バッファ回路 - Google Patents
バッファ回路 Download PDFInfo
- Publication number
- JP3885073B2 JP3885073B2 JP2004222914A JP2004222914A JP3885073B2 JP 3885073 B2 JP3885073 B2 JP 3885073B2 JP 2004222914 A JP2004222914 A JP 2004222914A JP 2004222914 A JP2004222914 A JP 2004222914A JP 3885073 B2 JP3885073 B2 JP 3885073B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- npn transistor
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5012—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the drain circuit of the follower
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5024—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the source circuit being controlled via a capacitor, i.e. AC-controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5039—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower has one or more capacitors between source and supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
npnトランジスタQ101は、コレクタが電源電圧ラインVccに接続され、エミッタが抵抗R101を介して接地ラインGに接続される。また、そのベースは、前段の増幅回路AMP101の出力電圧を入力する。
出力の電位が入力の電位に比べて低くなり、その電位差がpn接合の順方向電圧より大きくなると、npnトランジスタQ101のエミッタ電流が急激に増加して、エミッタから負荷(図8の例ではキャパシタCLと抵抗RLとの直列回路)に電流が流れる。この電流により負荷のキャパシタCLが充電され、出力と入力との電位差がpn接合の順方向電圧より小さくなると、npnトランジスタQ101のエミッタ電流が減少して、負荷への電流出力が止まる。
また、出力が入力に比べて高電位になる場合は、npnトランジスタQ101がオフの状態になり、負荷から抵抗R101へ電流が引き込まれる。この引き込み電流によってキャパシタCLの電荷が放電され、出力が入力よりpn接合の順方向電圧だけ低電位になると、上述と同様にnpnトランジスタQ101のエミッタ電流がキャパシタCLを充電し、出力電圧の低下が抑えられる。
このようにして、エミッタフォロア回路の出力には、定常状態において、入力電圧をpn接合の順方向電圧だけシフトさせた電圧が発生する。したがって、交流の電圧信号に対する増幅率はほぼ‘1’であり、出力信号は入力信号と同相になる。
npnトランジスタQ102は、npnトランジスタQ101のエミッタと抵抗R101との間に挿入されており、そのベースにはバイアス供給回路B101によって一定のバイアス電圧が供給される。
上記電流検出回路は、上記第1のノードを介して上記第1のトランジスタに電流を入力する配線上に挿入される第1のインダクタを含み、
上記バイアス制御回路は、上記第1のインダクタと磁気的に結合されており、上記第1のインダクタに流れる電流に応じた電圧を生成して上記バイアス電圧に重畳する第2のインダクタを含み、
上記入力信号に応じた信号を上記第2のノードから出力する。
そのため、上記第1のトランジスタに流れる電流が増加する場合には、上記第2のトランジスタへ流れる電流が減少するため、上記第1のトランジスタから負荷へ流れる電流が大きくなり、また、上記第1のトランジスタに流れる電流が減少する場合には、上記第2のトランジスタへ流れる電流が増加するため、負荷から上記第2のトランジスタへ流れる電流が大きくなる。すなわち、上記第1のトランジスタから負荷へ電流が流れる場合、および、負荷から上記第2のトランジスタへ電流が流れる場合の何れにおいても、上記バイアス電圧の制御によって、負荷に過渡的に流れる電流を大きくすることができる。また、上記第2のトランジスタの電流を上記第1のトランジスタの電流に依らず常に大きく設定する方法に比べて、上記第1のトランジスタと上記第2のトランジスタとを貫通して流れる無駄な電流を減少させることができる。
図1は、本発明の第1の実施形態に係るバッファ回路の構成の一例を示す図である。
なお、npnトランジスタQ1は、本発明の第1のトランジスタの一実施形態である。
npnトランジスタQ2は、本発明の第2のトランジスタの一実施形態である。
電流検出回路1は、本発明の電流検出回路の一実施形態である。
バイアス制御回路2は、本発明のバイアス制御回路の一実施形態である。
すなわち、npnトランジスタQ1は、そのコレクタがノードN1に接続され、エミッタがノードN2に接続され、ベースに前段の増幅回路AMP1の出力信号が入力される。
すなわち、npnトランジスタQ2は、そのコレクタがノードN2に接続され、エミッタが抵抗R2を介して接地ラインGに接続され、ベースにバイアス電圧を入力する。
すなわち、バイアス制御回路2は、電流検出回路1の検出電流の増加に応じてnpnトランジスタQ2のバイアス電流Ibsを減少させ、当該検出電流の減少に応じてnpnトランジスタQ2のバイアス電流Ibsを増加させるように、npnトランジスタQ2のベース電圧を制御する。
より詳細に述べると、電流検出回路1の検出電流の増加に応じてnpnトランジスタQ2のベース電圧を低下させ、当該検出電流の減少に応じてnpnトランジスタQ2のベース電圧を上昇させる。
出力の電位が入力の電位に比べて低くなり、その電位差がpn接合の順方向電圧より大きくなると、npnトランジスタQ1のエミッタ電流が急激に増加して、エミッタから負荷(キャパシタCLおよび抵抗RL)に電流が流れる。この電流により負荷のキャパシタCLが充電され、出力と入力との電位差がpn接合の順方向電圧より小さくなると、npnトランジスタQ1のエミッタ電流が減少して、負荷への電流出力が止まる。
また、出力が入力に比べて高電位になる場合は、npnトランジスタQ1がオフの状態になり、負荷から抵抗R1へ電流が引き込まれる。この引き込み電流によってキャパシタCLの電荷が放電され、出力が入力よりpn接合の順方向電圧だけ低電位になると、上述と同様にnpnトランジスタQ1のエミッタ電流がキャパシタCLを充電し、出力電圧の低下が抑えられる。
このようにして、バッファ回路の出力には、定常状態において、入力電圧をpn接合の順方向電圧だけシフトさせた電圧が発生する。したがって、図9および図10に示すエミッタフォロア回路と同様に、交流の電圧信号に対する増幅率はほぼ‘1’になり、出力信号は入力信号と同相になる。
そのため、増幅回路AMP1の出力信号に応じてnpnトランジスタQ1のベース電圧が上昇し、npnトランジスタQ1の電流が増加する場合には、npnトランジスタQ2へ流れる電流が減少するため、npnトランジスタQ1から負荷(キャパシタCLおよび抵抗RL)へ吐き出される電流が大きくなる。また、npnトランジスタQ1に流れる電流が減少する場合には、npnトランジスタQ2に流れる電流が増加するため、負荷からnpnトランジスタQ2へ引き込まれる電流が大きくなる。すなわち、npnトランジスタQ1から負荷へ吐き出し電流が流れる場合、および、負荷からnpnトランジスタQ2へ引き込み電流が流れる場合の何れにおいても、バイアス制御回路2によるバイアス電圧の制御によって、負荷に過渡的に流すことが可能な電流を大きくすることができる。特に、過渡的に引き込み電流を流す能力を向上させることができる。その結果、負荷キャパシタCLの容量が大きい場合や、周波数が高い場合でも、入力電圧の変化(特に電流引き込み時の変化)に出力電圧を高速に追従させることが可能になり、出力電圧波形の歪みを効果的に抑えることができる。
次に、本発明の第2の実施形態を述べる。
図2は、本発明の第2の実施形態に係るバッファ回路の構成の一例を示す図である。
なお、抵抗R1は、本発明のインピーダンス回路の一実施形態である。
抵抗R3とキャパシタC1およびC2とを含む回路は、本発明のバイアス制御回路の一実施形態である。
キャパシタC1およびC2の直列回路は、本発明のキャパシタの直列回路の一実施形態である。
抵抗R3は、本発明の抵抗の一実施形態である。
キャパシタC1は、npnトランジスタQ2のベースとノードN1との間に接続される。
キャパシタC2は、npnトランジスタQ2のベースと接地ラインGとの間に接続される。
抵抗R3は、npnトランジスタQ2のベースとバイアス供給回路B1のバイアス電圧の出力端子との間に接続される。
抵抗R2、npnトランジスタQ1およびQ2は、図1における同一符号の構成要素と同様な接続関係を有する。
この式からも分かるように、npnトランジスタQ2のベースには、抵抗R1に発生する電圧信号の交流信号vr1をキャパシタC1およびC2の直列回路で分圧した信号が入力される。
増幅回路AMP1の出力信号に応じてnpnトランジスタQ1のベース電圧が上昇してnpnトランジスタQ1の電流が増加すると、抵抗R1に流れる電流が増加して、ノードN1の電位が低下するため、キャパシタC1とC2との接続点であるnpnトランジスタQ2のベース電圧も低下し、npnトランジスタQ2の電流が減少する。これにより、npnトランジスタQ1から負荷へ吐き出される電流が大きくなる。また、npnトランジスタQ1に流れる電流が減少すると、抵抗R1に流れる電流が減少して、ノードN1の電位が上昇するため、上述とは逆にnpnトランジスタQ2のベース電圧が上昇して、npnトランジスタQ2の電流が増加する。これにより、負荷からnpnトランジスタQ2へ引き込まれる電流が大きくなる。すなわち、npnトランジスタQ1から負荷へ吐き出し電流が流れる場合、および、負荷からnpnトランジスタQ2へ吸い込み電流が流れる場合の何れにおいても、負荷に過渡的に流すことが可能な電流を大きくすることができる。したがって、負荷キャパシタCLの容量が大きい場合や、周波数が高い場合でも、入力電圧の変化に出力電圧を高速に追従させることが可能になり、特に電流の引き込み期間において生じやすい出力電圧波形の歪みを効果的に抑えることができる。
図3において、曲線C1は本実施形態に係るバッファ回路の出力電圧波形を示し、曲線C2は従来のエミッタフォロア回路の出力電圧波形を示す。両者を比較して分かるように、本実施形態に係るバッファ回路では、負荷からの電流引き込み能力を過渡的に高めることができるため、従来回路に見られるような波形の歪みが改善されている。
図4に示す増幅回路は、図2に示す回路と同一構成のバッファ回路(Q1,Q2、R1〜R3、C1,C2、B1)を有するとともに、差動増幅回路として、npnトランジスタQ3〜Q5と、pnpトランジスタQ6およびQ7と、抵抗R4〜R6と、キャパシタC3とを有する。
pnpトランジスタQ6およびQ7は、互いのベースが共通に接続されており、この接続点が、pnpトランジスタQ6のコレクタに接続される。pnpトランジスタQ6のコレクタは、npnトランジスタQ3のコレクタに接続され、そのエミッタは、抵抗R5を介して電源ラインVccに接続される。pnpトランジスタQ7のコレクタは、npnトランジスタQ4のコレクタに接続され、そのエミッタは、抵抗R6を介して電源ラインVccに接続される。
pnpトランジスタQ7とnpnトランジスタQ4のコレクタ同士の接続点は、npnトランジスタQ1のベースに接続される。また、ノードN2は、npnトランジスタQ4のベースに接続される。
キャパシタC3は、バイアス供給回路B1と並列に接続されており、直流バイアス電圧の変動を防止する。
なお、バイアス供給回路B1は、出力段のバッファ回路とその前段の差動増幅回路において共用されている。
すなわち、入力端子Tinに対して出力端子Toutが電位差を有すると、この電位差は、上述した構成の差動増幅回路によって増幅されて、npnトランジスタQ1のベースに帰還され、この電位差が小さくなるように出力端子Toutの電圧が変化する。差動増幅回路のゲインが十分大きいものとすると、この負帰還制御によって端子Tinと端子Toutとの電位差はほぼゼロになり、出力信号の電圧波形は入力信号とほぼ同一になる。
図5に示す差動増幅回路は、図2に示す回路と同様な構成を持つバッファ回路BUF1(Q1−1,Q2−1、R1−1〜R3−1、C1−1,C2−1、B1)およびバッファ回路BUF2(Q1−2,Q2−2、R1−2〜R3−2、C1−2,C2−2、B1)を有するとともに、差動増幅回路として、npnトランジスタQ8〜Q11と、抵抗R7〜R11と、キャパシタC3とを有する。
npnトランジスタQ10,Q11は、それぞれエミッタが抵抗R10,R11を介して接地ラインGに接続され、ベースにはバイアス供給回路B1の直流バイアス電圧が共通に入力される。
npnトランジスタQ8のコレクタはnpnトランジスタQ1−2のベースに接続され、npnトランジスタQ9のコレクタはnpnトランジスタQ1−1のベースに接続される。
キャパシタC3は、バイアス供給回路B1と並列に接続されており、直流バイアス電圧の変動を防止する。
なお、バイアス供給回路B1は、出力段の2つのバッファ回路(BUF1,BUF2)とその前段の差動増幅回路において共用されている。
すなわち、入力端子Tin1とTin2との間に差動信号が入力されると、この差動信号は、上述した構成の差動増幅回路によって増幅されて、npnトランジスタQ8およびQ9の2つのコレクタから出力される。増幅された差動信号は、出力段の2つのバッファ回路(BUF1,BUF2)を介して出力端子Tout1−Tout2間に出力され、低いインピーダンスで負荷に供給される。
何れの回路においても、キャパシタC1とC2との接続点には抵抗R1に発生する交流の電圧信号を分圧した信号が発生するため、図2に示す回路と同様の効果を奏することができる。
次に、本発明の第3の実施形態について述べる。
図8に示すバッファ回路は、npnトランジスタQ1およびQ2と、抵抗R2と、インダクタL1およびL2と、バイアス供給回路B1とを有する。
なお、インダクタL1は、本発明の第1のインダクタの一実施形態である。
インダクタL2は、本発明の第2のインダクタの一実施形態である。
増幅回路AMP1の出力信号に応じてnpnトランジスタQ1のベース電圧が上昇してnpnトランジスタQ1の電流が増加すると、インダクタL2において、npnトランジスタQ2のベース電圧を低下させる極性の電圧が発生するため、npnトランジスタQ2の電流が減少する。これにより、npnトランジスタQ1から負荷へ吐き出される電流が大きくなる。また、npnトランジスタQ1に流れる電流が減少すると、上述とは逆に、インダクタL2において、npnトランジスタQ2のベース電圧を上昇させる電圧が発生するため、npnトランジスタQ2の電流が増加する。これにより、負荷からnpnトランジスタQ2へ引き込まれる電流が大きくなる。すなわち、npnトランジスタQ1から負荷へ吐き出し電流が流れる場合、および、負荷からnpnトランジスタQ2へ吸い込み電流が流れる場合の何れにおいても、負荷に過渡的に流すことが可能な電流を大きくすることができる。したがって、負荷キャパシタCLの容量が大きい場合や、周波数が高い場合でも、入力電圧の変化に出力電圧を高速に追従させることが可能になり、出力電圧波形の歪みを抑えることができる。
また、図2に示すバッファ回路では、npnトランジスタQ2に入力する直流バイアス電圧にキャパシタC1およびC2を通じて交流成分を重畳させるため、キャパシタC1およびC2の接続点と直流バイアス電圧の供給端子との間に抵抗R3を挿入しているが、本発明はこれに限定されない。例えば、重畳する交流成分の周波数において十分大きなインピーダンスを有するインダクタを抵抗R3の代わりに用いても良い。
また、トランジスタの種類はバイポーラトランジスタに限られるものではなく、他の様々な種類のトランジスタ(例えば電界効果トランジスタ等)を用いても良い。
Claims (3)
- 第1のノードから第2のノードへ流れる電流を入力信号に応じて制御する第1のトランジスタと、
上記第2のノードから基準電位へ流れる電流を、供給されるバイアス電圧に応じて制御する第2のトランジスタと、
上記第1のノードを介して上記第1のトランジスタに入力される電流を検出する電流検出回路と、
上記電流検出回路において検出される電流の増加に応じて上記第2のトランジスタの電流を減少させ、当該検出電流の減少に応じて上記第2のトランジスタの電流を増加させるように、上記バイアス電圧を制御するバイアス制御回路と
を有し、
上記電流検出回路は、上記第1のノードを介して上記第1のトランジスタに電流を入力する配線上に挿入される第1のインダクタを含み、
上記バイアス制御回路は、上記第1のインダクタと磁気的に結合されており、上記第1のインダクタに流れる電流に応じた電圧を生成して上記バイアス電圧に重畳する第2のインダクタを含み、
上記入力信号に応じた信号を上記第2のノードから出力する、
バッファ回路。 - 上記第2のインダクタは、上記バイアス電圧が供給されるノードと上記第2のトランジスタの制御端子との間に接続される、
請求項1に記載のバッファ回路。 - 上記第1のトランジスタは、コレクタが上記第1のノードに接続され、エミッタが上記第2のノードに接続され、ベースに上記入力信号が入力される第1導電型バイポーラトランジスタであり、
上記第2のトランジスタは、コレクタが上記第2のノードに接続され、ベースに上記バイアス制御回路において制御されたバイアス電圧が入力される第1導電型バイポーラトランジスタである、
請求項1又は2に記載のバッファ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222914A JP3885073B2 (ja) | 2004-07-30 | 2004-07-30 | バッファ回路 |
US11/183,429 US7576595B2 (en) | 2004-07-30 | 2005-07-18 | Buffer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222914A JP3885073B2 (ja) | 2004-07-30 | 2004-07-30 | バッファ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006287185A Division JP2007014039A (ja) | 2006-10-23 | 2006-10-23 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042232A JP2006042232A (ja) | 2006-02-09 |
JP3885073B2 true JP3885073B2 (ja) | 2007-02-21 |
Family
ID=35906693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222914A Expired - Fee Related JP3885073B2 (ja) | 2004-07-30 | 2004-07-30 | バッファ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7576595B2 (ja) |
JP (1) | JP3885073B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8818308B2 (en) * | 2005-08-22 | 2014-08-26 | Nxp, B.V. | Multi-tuner apparatus for receiving RF signals |
US7652466B2 (en) * | 2007-07-29 | 2010-01-26 | Advantest Corporation | Buffer circuit, amplifier circuit, and test apparatus |
JP4998211B2 (ja) * | 2007-10-31 | 2012-08-15 | アイコム株式会社 | 低雑音増幅器及び差動増幅器 |
EP2506425B1 (en) * | 2011-04-01 | 2013-12-25 | Nxp B.V. | Source or emitter follower buffer circuit and method |
EP2509216A1 (en) * | 2011-04-07 | 2012-10-10 | Nxp B.V. | Buffer circuit with high linearity |
JP6173756B2 (ja) * | 2013-04-19 | 2017-08-02 | 株式会社エヌエフ回路設計ブロック | 増幅回路 |
WO2019048065A1 (en) * | 2017-09-11 | 2019-03-14 | Telefonaktiebolaget Lm Ericsson (Publ) | AMPLIFIER CIRCUIT |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57160222U (ja) * | 1981-04-03 | 1982-10-07 | ||
JPH09260974A (ja) * | 1996-03-26 | 1997-10-03 | Mitsumi Electric Co Ltd | 増幅回路 |
US6064274A (en) * | 1998-10-30 | 2000-05-16 | Sony Corporation Of Japan | RCB cancellation in high-side low power supply current sources |
US6271716B1 (en) * | 1998-10-30 | 2001-08-07 | Sony Electronics, Inc. | Rcb cancellation in low-side low power supply current sources |
US7221217B2 (en) * | 2002-10-21 | 2007-05-22 | University Of Washington | Self-bias and digitally tunable conduction angle circuits for a differential RF non-linear power amplifier employing low-voltage transistors |
US7098720B1 (en) * | 2002-11-08 | 2006-08-29 | National Semiconductor Corporation | High impedance thermal shutdown circuit |
TW558168U (en) * | 2002-11-19 | 2003-10-11 | Delta Electronics Inc | Voltage controlled oscillator having a bandpass filter |
-
2004
- 2004-07-30 JP JP2004222914A patent/JP3885073B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-18 US US11/183,429 patent/US7576595B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060164133A1 (en) | 2006-07-27 |
JP2006042232A (ja) | 2006-02-09 |
US7576595B2 (en) | 2009-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5424683A (en) | Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave | |
US6608526B1 (en) | CMOS assisted output stage | |
US6538514B2 (en) | Compensation method in a class-G amplifier output stage | |
JP4695519B2 (ja) | 差動増幅装置 | |
JP3885073B2 (ja) | バッファ回路 | |
JP3416479B2 (ja) | 演算増幅器 | |
JP2006311419A (ja) | 信号出力回路 | |
JP2006501718A (ja) | 電力mosトランジスタのゲート駆動回路 | |
JP3530924B2 (ja) | 演算増幅器 | |
JP2007014039A (ja) | 増幅回路 | |
JP5697382B2 (ja) | 定電圧回路 | |
JPH07114423A (ja) | 基準電源回路 | |
US20140184340A1 (en) | Integrated circuit for use in a hybrid output stage | |
JP5237885B2 (ja) | 出力回路 | |
JP3295363B2 (ja) | スイッチングトランジスタ用駆動回路 | |
JPWO2003028210A1 (ja) | 低消費電力の可変利得増幅器 | |
JP6933797B2 (ja) | オーディオアンプおよびオーディオパワーアンプ | |
JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
JP3414454B2 (ja) | アンプのバイアス回路 | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP2007251597A (ja) | プッシュプル出力回路 | |
JP6933798B2 (ja) | スイッチングアンプ | |
JP2005203848A (ja) | 出力回路およびオペアンプ | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3885073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |