JP3874059B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3874059B2 JP3874059B2 JP2000178255A JP2000178255A JP3874059B2 JP 3874059 B2 JP3874059 B2 JP 3874059B2 JP 2000178255 A JP2000178255 A JP 2000178255A JP 2000178255 A JP2000178255 A JP 2000178255A JP 3874059 B2 JP3874059 B2 JP 3874059B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor chip
- substrate
- manufacturing
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【0002】
【発明の背景】
半導体チップの集積回路形成面(能動面)に入射する光を遮断するために、半導体チップを搭載する基板の裏面に遮光用の接着テープを貼り付けて、半導体チップの誤動作を防止している。従来、遮光用の接着テープは、半導体装置が製品化された後に、改めて接着していた。しかし、製品化後に遮光用の接着テープを貼り付けることは煩雑であった。
【0003】
本発明はこの問題点を解決するためのものであり、その目的は、製造プロセスにおいて半導体チップの遮光性を高めることができる半導体装置の製造方法を提供することである。
【0004】
【課題を解決するための手段】
(1)配線基板の製造方法は、
ベース基板に金属箔を形成し、前記金属箔上にレジスト層を形成し、前記金属箔の前記レジスト層からの露出部をエッチングする工程を含む配線基板の製造方法であって、
前記ベース基板の両面に前記金属箔を形成し、
前記ベース基板の両面の側から前記金属箔の露出部を同時にエッチングして、前記ベース基板の一方の面に配線パターンを形成し、他方の面に前記一方の面の半導体チップの搭載領域に対応して金属膜を形成する。
【0005】
これによれば、ベース基板の両面に金属箔を形成し、各面の金属箔を同時にエッチングすることで、ベース基板に配線パターンと金属膜とを同時に形成する。1工程で配線パターンと金属膜を形成できるので、この点でコストの削減ができる。また、金属膜は、半導体チップの搭載領域に対応して形成することで、例えば半導体チップの遮光性を高めることができる。これによって、製造プロセスにおいて、改めて工程を追加することなく、遮光性を高めることができる配線基板を製造できる。
【0006】
(2)この配線基板の製造方法は、前記金属膜は、前記半導体チップの外形以上の大きさで形成してもよい。
【0007】
これによって、半導体チップの能動面に入射する光を確実に遮断することができる。
【0008】
(3)本発明に係る半導体装置の製造方法は、
半導体チップの搭載領域を有して配線パターンが形成された第1領域と、前記第1領域との接続部を有し前記接続部を除いて前記半導体チップの外形以上の大きさで切断されてなる第2領域と、を含む基板に、前記半導体チップを搭載する工程を含み、
前記基板の前記第1領域に前記半導体チップを搭載し、
前記基板の前記第2領域を、前記第1領域に接続させたままで、前記半導体チップと重なるように貼り付ける。
【0009】
本発明によれば、基板の第1領域に半導体チップを搭載し、第1領域に接続された第2領域を第1領域の半導体チップと重なるように貼り付ける。これにより、半導体チップに入射する光を第2領域によって遮断できる。また、第2領域は、第1領域と接続させたままで第1領域の半導体チップと重なるように貼り付けるので、その作業性に優れている。したがって、簡単な製造プロセスによって、半導体チップの遮光性を高めることができる。
【0010】
(4)この半導体装置の製造方法において、前記第2領域は、前記半導体チップの外形以上の大きさの金属膜を有してもよい。
【0011】
これによれば、半導体チップの面に入射する光を遮断する遮光部材として、第2領域に金属膜が形成されている。これによって、半導体チップの遮光性を高めることができる。
【0012】
(5)この半導体装置の製造方法において、前記配線パターンは、前記第1領域内において、前記半導体チップの前記搭載領域の内側から外側に延びて形成され、
前記第2領域は、前記配線パターンを避けて複数形成され、
前記半導体チップの搭載後に、
複数の前記第2領域の1つを、前記基板の前記半導体チップの搭載側であって前記半導体チップの面に貼り付け、他の1つを、前記第1領域における前記半導体チップの前記搭載領域の裏面に貼り付けてもよい。
【0013】
これによれば、第2領域の1つを基板の半導体チップの搭載側であって半導体チップの面に貼り付け、他の1つを搭載領域の裏面に貼り付ける。これにより、半導体チップの両側から入射する光を遮断することができる。
【0014】
(6)この半導体装置の製造方法において、前記第2領域は、前記配線パターンの延びる方向と同一方向に長く形成され、
前記第2領域における前記第1領域との前記接続部を、前記第2領域が前記半導体チップと重なるように斜めに折り曲げて、
前記第2領域を、前記配線パターンの延びる方向と交差する方向が長くなるようにして貼り付けてもよい。
【0015】
これによって、基板の限られた面積を有効に利用して、第2領域を第1領域と接続させたままで、半導体チップと重なるように貼り付けることができる。
【0016】
(7)この半導体装置の製造方法において、前記基板は、長尺のテープ状をなし、
前記半導体チップを搭載し、前記第2領域を前記半導体チップと重なるように貼り付けた後に、少なくとも前記第1領域の範囲で前記基板を打ち抜く工程をさらに含んでもよい。
【0017】
(8)半導体装置は、上記半導体装置の製造方法によって製造されてなる。
【0018】
(9)半導体装置は、
電極が形成された半導体チップと、
配線パターンが形成され、前記半導体チップが搭載された第1の基板と、
前記半導体チップと重なるように貼り付けられ、前記第1の基板と同じ材料からなる第2の基板と、
を含み、
前記第1の基板の端部と前記第2の基板の端部とは、屈曲した状態で接続され、
前記第2の基板は、前記半導体チップの外形以上の大きさの金属膜を有する。
【0019】
これによれば、第1の基板に半導体チップが搭載され、第2の基板は第1の基板の半導体チップと重なるように貼り付けられている。これにより、半導体チップに入射する光を第2の基板によって遮断できる。また、第2の基板は、第1の基板と接続されたままで第1の基板の半導体チップと重なるように貼り付けられているので、その作業性に優れている。
【0020】
(10)この半導体装置において、前記第2の基板は複数形成され、
前記第2の基板の1つは、前記半導体チップの前記第1の基板を向く面とは反対側の面に貼り付けられ、前記第2の基板の他の1つは、前記第1の基板における前記半導体チップの搭載領域の裏面に貼り付けられてもよい。
【0021】
これによれば、第2の基板の1つは第1の基板の半導体チップの搭載側であって半導体チップの面に貼り付けられ、他の1つは第1の基板の半導体チップの搭載領域の裏面に貼り付けられている。これにより、半導体チップの両側から入射する光を遮断することができる。
【0022】
(11)回路基板は、上記半導体装置が電気的に接続されている。
【0023】
(12)電子機器は、上記半導体装置を有する。
【0024】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0025】
(参考例)
図1〜図4は、参考例に係る配線基板の製造方法を説明するための図である。参考例に係る配線基板の製造方法は、例えば、COF(Chip On Film)用基板や、COB(Chip On Board)用基板の製造方法として適用するものであってもよい。
【0026】
図1に示すように、ベース基板10の両面に金属箔12を形成する。ここで、ベース基板10は、有機系の材料から形成されたものであってもよい。有機系の材料から形成されたベース基板10として、例えばポリイミド樹脂等からなるフレキシブル基板が挙げられる。ベース基板10は、フレキシブル基板のような遮光性の低い性質を有するものに特に効果的である。また、ベース基板10は、上述とは別に、無機系の材料を含むものであってもよく、例えばセラミック基板、ガラス基板、又はガラスエポキシ基板などであってもよい。
【0027】
ベース基板10は、図1に示すように、既に個片切断されたものを使用してもよい。この場合にベース基板10の形状及び大きさは限定されない。あるいは、ベース基板10は長尺状のものを使用してもよい。長尺状のベース基板10は、両端部がリール(図示しない)に巻き取られて半導体装置の製造工程を行うリール・トゥ・リールの工程に使用するものであってもよい。なお、配線基板の製造方法は、リール・トゥ・リールの工程において行ってもよい。
【0028】
金属箔12は、図1に示すように単一層であってもよく、あるいは複数層から形成されてもよい。金属箔12は、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のいずれか一つ又は複数の材料によって形成されてもよい。金属箔12は、ベース基板10の各面において、同一材料からなるものを使用してもよく、あるいは別の材料からなるものを使用してもよい。また、金属箔12は、ベース基板10の各面において、同一の厚さで形成してもよく、あるいは異なる厚さで形成してもよい。
【0029】
金属箔12は、ベース基板10に接着剤等で貼り付けてもよい。あるいは、スパッタリング等によって、ベース基板10上に膜を被着させて、金属箔12を形成してもよい。もしくは、ベース基板10に無電解メッキ等で金属箔12を設けてもよい。また、図1に示すように、金属箔12は、ベース基板10の面に全体に形成してもよいが、後の工程で金属箔12をエッチングして残す部分のあたりに部分的に形成してもよい。
【0030】
図2に示すように、ベース基板10の金属箔12にレジスト層20を形成する。詳しくは、レジスト層20を金属箔12上でパターニングする。レジスト層20は、ベース基板10の一方の面の金属箔12において配線パターン14の形状に対応して形成し、他方の面の金属箔12において金属膜16の形状に対応して形成する。言い換えると、レジスト層20は、ベース基板10の一方の面において、配線パターン14として残す金属箔12の一部を覆って形成し、他方の面において、半導体チップ30の搭載領域に対応する領域を覆って形成する。この場合に、ベース基板10の金属膜16を形成する面では、ベース基板10の平面視において、半導体チップ30の外形以上の大きさで、その搭載領域にレジスト層20を形成してもよい。これにより、半導体チップ30の外形以上の大きさの金属膜16を形成できる。なお、レジスト層20のパターニングは、金属箔12に対して、ベース基板10の両面を同時に行ってもよい。
【0031】
レジスト層20のパターニング方法として、例えば、レジスト層20をベース基板10の金属箔12の両面の全体に設け、その後にフォトリソグラフィ技術等を適用してパターニングしてもよい。すなわち、図示しないマスクを介して感光性のレジスト層20にエネルギーを照射、現像して形成してもよい。このときに、レジスト層20はポジ型及びネガ型レジストであることを問わない。あるいは、非感光性のレジスト層20をエッチングして形成してもよい。
【0032】
あるいは、レジスト層20のパターニング方法として、インクジェット方式又は印刷方式を使用してもよい。例えば、インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に充填することが可能である。インクジェットヘッド(図示しない)は、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギー発生素子として電気熱変換体を用いたバブルジェットタイプ等が使用可能であり、吐出面積及び吐出パターンは任意に設定することができる。
【0033】
あるいは、ベース基板10の金属膜16を形成する面では、金属箔12上に、レジスト層20を金属膜16の形状に合わせて転写させることで、レジスト層20を形成してもよい。金属膜16は、配線パターン14の形状に比べて微細な精度を必要としないので、転写によって容易にレジスト層20を形成できる。
【0034】
こうして、金属箔12上にレジスト層20をパターニングして形成することによって、金属箔12のレジスト層20からの露出部を形成する。次に、金属箔12のレジスト層20からの露出部をエッチングする。この場合に、ベース基板10の両面の側から、金属箔12の露出部を同時にエッチングする。例えば、ベース基板10の側部を図示しない冶具によって支持しておき、ベース基板10の両面の側から図示しないノズルによって、エッチング液22を噴射させて、ベース基板10の両面の金属箔12を同時にエッチングしてもよい。これによって、1工程で、ベース基板10の両面の金属箔12を同時にエッチングすることができる。なお、エッチング方式は、上述のようにエッチング液22などを用いたウェットエッチング方式を使用してもよく、ベース基板10の両方の側から同時にエッチングできれば、エッチングガスなどを用いたドライエッチング方式を使用してもよい。
【0035】
図3及び図4は、配線基板1に半導体チップ30を搭載した図である。配線基板の製造方法によって、図3に示すように、ベース基板10の一方の面に配線パターン14を形成し、それと同時に他方の面に金属膜16を形成することができる。ここで、配線パターン14の形態は特に限定されない。例えば、配線パターン14は、図4に示すように、半導体チップ30の電極32等の電気的接続部である接合部15と、その接合部につながる配線とを有してもよい。この場合に、図示するように接合部15は、配線よりも面積の広い、いわゆるランド部となっていてもよい。また、各配線は、例えば半導体チップ30の搭載領域の内側から外側に至るように形成されてもよく、その形態は限定されない。
【0036】
金属膜16は、半導体チップ30の搭載領域に対応して形成する。図3及び図4に示すように、金属膜16は、半導体チップ30の外形を含むように、その外形以上の大きさで形成してもよい。これによって、配線基板1に半導体チップ30を搭載したときに、半導体チップ30の面に、あらゆる方向から入射する光をほぼ確実に遮断することができる。
【0037】
配線基板の製造方法によって製造された配線基板1に半導体チップ30を搭載することで、半導体チップ30の遮光性を高めることができる。ここで、半導体チップ30は、複数の電極32を有する。電極32は、半導体チップ30の内部に形成された集積回路の端子である。半導体チップ30の電極32の形成された側の面には、各電極32の少なくとも一部を避けて、SiO2、SiN、ポリイミド樹脂などからなるパッシベーション膜(図示しない)が形成されている。また、電極32上にバンプ34が形成されていてもよい。
【0038】
半導体チップ30は、電極32に形成された側の面を対向させて、配線基板1に搭載する。すなわち、半導体チップ30を、配線基板1にフェースダウンボンディングする。この場合の電気的接続として、異方性導電膜(ACF)や異方性導電ペースト(ACP)等の異方性導電材料を使用して、導電粒子をバンプ34と配線パターン14との間に介在させてもよい。あるいは、Au−Au、Au−Sn、ハンダなどによる金属接合や、絶縁樹脂の収縮力によって、バンプ34と配線パターン14とを電気的に接続させてもよい。
【0039】
配線基板1には、半導体チップ30の搭載側とは反対側に金属膜16が形成されているので、金属膜16によって、配線基板1を向く半導体チップ30の能動面に入射する光を遮断できる。これによって、半導体装置の信頼性を高めることができる。
【0040】
配線基板の製造方法によれば、ベース基板10の両面に金属箔12を形成し、各面の金属箔12を同時にエッチングすることで、ベース基板10に配線パターン14と金属膜16とを同時に形成する。1工程で配線パターン1と金属膜16を形成できるので、この点で製造時の手間をなくし、コストの削減ができる。また、金属膜16は、半導体チップ30の搭載領域に対応して形成することで、例えば半導体チップ30の遮光性を高めることができる。これによって、製造プロセスにおいて、改めて工程を追加することなく、遮光性を高めることができる配線基板を製造できる。
【0041】
(実施の形態)
図5及び図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。なお、本実施の形態でも、参考例で説明した内容を可能な限り適用することができる。
【0042】
図5は、本実施の形態に係る基板40に、半導体チップ30を搭載した図である。本実施の形態に係る基板40は、ベース基板42に配線パターン52が形成されてなるものである。図5に示すように、ベース基板42は、長尺状をなすものであってもよい。ベース基板42はフレキシブル性を有する。ベース基板42は、リール・トゥ・リールの工程に使用されるものであってもよい。ベース基板42には、幅方向の両側端部であって、長さ方向に並ぶ複数のスプロケットホール44が形成されてもよい。スプロケットホール44に、図示しないスプロケットを噛み合わせることで、ベース基板42を長手方向に搬送することができる。なお、ベース基板42のその他の形態は、上述の参考例と同様であってもよい。
【0043】
基板40は、第1領域50と、第2領域60と、を含む。第1領域50は、配線パターン52が形成されてなり、半導体チップ30の搭載領域を有する。図5に示す例では、第1領域50の範囲は、2点鎖線で囲まれた範囲であるがその形態はこれに限定されない。基板40には、その長手方向に第1領域50が複数並んで形成されてもよい。あるいは、基板40の長手方向と幅方向との両方に、いわゆるマトリクス状に第1領域50が複数並んで形成されてもよい。
【0044】
第1領域50は、基板40の幅方向のほぼ中央部に形成されてもよい。すなわち、配線パターン52は、基板40の幅方向のほぼ中央部に形成されてもよい。第1領域50の配線パターン52は、図5に示す例では、半導体チップ30の内側から外側に至るように、基板40の長手方向に延びて形成されている。あるいは、配線パターン52は、基板40の幅方向に延びて形成されてもよい。なお、配線パターン52の形状は特に限定されない。
【0045】
第2領域60は、第1領域50の隣に形成されている。第2領域60は、1つの第1領域50に対して、1つ又は複数形成されている。図5に示す例では、2つの第2領域60が、基板40の幅方向における第1領域50の両側に形成されているが、その形態はこれに限定されない。
【0046】
第2領域60は、金属膜62を有する。金属膜62は、第1領域50の配線パターン52が形成された側と同じ側の面に形成されてもよい。また、金属膜62は、配線パターン52と同一材料から形成されてもよい。すなわち、金属膜62は、配線パターン52の形成工程と同時に形成されたものであってもよい。なお、金属膜62の形態はこれに限定されず、基板40の配線パターン52が形成された側とは反対側に形成されてもよく、あるいは配線パターン52とは異なる材料で形成されてもよい。
【0047】
第2領域60は、第2領域60の端部と第1領域50の端部とを接続する接続部64を有し、接続部64を除いて半導体チップ30の外形以上の大きさで切断されている。これによって、第2領域60を、第1領域50に接続させたままで、半導体チップ30と重なるように貼り付けることができる。なお、第2領域60に形成される金属膜62は、第1領域50に搭載する半導体チップ30の外形以上の大きさで形成されてもよい。これによって、後述するように半導体チップ30に入射する光をほぼ確実に遮断することができる。
【0048】
図5に示す例では、金属膜62は切断されてなる第2領域60の内側に形成されている。あるいは、これとは別に金属膜62は、予め、第2領域60が切断される境界部分をはみ出して形成され、切断によって第2領域60の外形と同じ大きさで打ち抜かれて形成されてもよい。
【0049】
図5に示すように、第2領域60は、配線パターン52の延びる方向と同一方向に長く形成されてもよい。図5に示す例では、配線パターン52は、半導体チップ30の内側から外側に基板40の長手方向に延びて形成され、第2領域60は、第1領域50の配線パターン52を避けて基板40の幅方向に形成されている。ここで、例えば、半導体チップ30が基板40の幅方向に沿って長い形状を有して搭載される場合は、第2領域60は、半導体チップ30の形状に合わせて長い形状を有するように形成する。ところで、図5に示すように、長尺状の基板40の幅が十分に広くない場合は、第2領域60を基板40の幅方向に長くして確保できない場合がある。そこで、図5に示すように、第2領域60を、配線パターン52の隣に、その延びる方向と同一方向に長く形成してもよい。このような第2領域60の形態は、第2領域60を複数形成する場合に特に効果的である。なお、この場合の第2領域60を半導体チップ30と重なるように貼り付ける形態は後述する。
【0050】
基板40の第1領域50に、半導体チップ30を搭載する。半導体チップ30は、電極(図示しない)を有する面を基板40に対向させて搭載する。この場合に、半導体チップ30の電極と第1領域50の配線パターン52とを電気的に接続する形態は上述と同様であってもよい。
【0051】
半導体チップ30の平面形状は一般には矩形であり、図5に示すように、長方形であってもよく、あるいは正方形であってもよい。また、電極は半導体チップ30の端部に形成されても、中央部に形成されても構わない。半導体チップ30の外形が長方形である場合には、半導体チップ30の長手方向に電極が配列されてもよいし、短手方向に電極が配列されてもよい。また、図5に示すように、長方形の半導体チップ30の長手軸を、基板40の長手軸に直交させて、半導体チップ30を第1領域50に搭載してもよい。
【0052】
図6に示すように、半導体チップ30を搭載した後に、第2領域60を、第1領域50に接続させたままで、半導体チップ30と重なるように貼り付ける。詳しくは、平面視において第2領域60を半導体チップ30と重なるようにする。複数の第2領域60が第1領域50に接続されて形成されている場合は、そのうちの1つを、半導体チップ30の搭載側であって半導体チップ30の面に貼り付け、他の1つを、第1領域50における半導体チップ30の搭載領域の裏面に貼り付ける。すなわち、複数の第2領域60によって、第1領域50及び半導体チップ30を、基板40の両面の側から挟む。これにより、半導体チップ30の両側から入射する光を遮断することができる。
【0053】
また、図6に示す例とは異なり、1つの第2領域60が第1領域50に接続された場合は、第2領域60を、第1領域50における半導体チップ30の搭載領域の裏面に貼り付けてもよい。これによって、第2領域60を第1領域50に接続させたままで、作業性に優れる工程によって、半導体チップ30の能動面への光の入射を遮断できる。あるいは、これとは別に第2領域60を、第1領域50における半導体チップ30の搭載側であって半導体チップ30の面に貼り付けてもよい。
【0054】
半導体チップ30を基板40の幅方向に沿って長い形状を有するように、第1領域50に搭載した場合であって、第2領域60を配線パターン52の延びる方向と同一方向に長く形成したときは、第2領域60を配線パターン52の延びる方向と交差する方向が長くなるようにして貼り付けてもよい。すなわち、第2領域60における第1領域50との接続部64を、第2領域60が半導体チップ30の外形を覆うようにして斜めに折り曲げる。例えば、図6に示すように、長い形状を有する第2領域60のそれ自体の長手軸が、基板40の長手軸と直交するように、接続部64において斜めに折り曲げてもよい。これによって、基板40の限られた幅を有効に利用して、第2領域60を第1領域50と接続させたままで、半導体チップ30と重なるように貼り付けることができる。
【0055】
基板40が長尺状をなす場合は、上述の各工程をリール・トゥ・リールの工程で行ってもよい。第1領域50は基板40を搬送する部分に接続されており、第2領域60は第1領域50に接続されたままで折り曲げることが可能であるので、既存のリール・トゥ・リールの工程によって、効率良く半導体装置を製造することが可能である。なお、第2領域60を半導体チップ30と重なるように貼り付けた後に、少なくとも第1領域50の範囲に沿って、図示しない金型によって基板40を打ち抜いてもよい。基板40を打ち抜く範囲は、例えば図6に示す2点鎖線の範囲であってもよい。あるいは、第1領域50を含む範囲で、その範囲からはみ出した第2領域60の接続部64を取り除くようにして基板40を打ち抜いても構わない。
【0056】
本実施の形態によれば、基板40の第1領域50に半導体チップ30を搭載し、第1領域50に接続された第2領域60を第1領域50の半導体チップ30と重なるように貼り付ける。これにより、半導体チップ30に入射する光を第2領域60によって遮断できる。また、第2領域60は、第1領域50と接続させたままで第1領域50の半導体チップ30と重なるように貼り付けるので、その作業性に優れている。したがって、簡単な製造プロセスによって、半導体チップ30の遮光性を高めることができる。
【0057】
以上に、本実施の形態に係る半導体装置の製造方法について説明したが、次に半導体装置について説明する。図7は、本実施の形態に係る半導体装置を説明するための図であり、詳しくは半導体装置を電気的に接続させた回路基板を示す図である。なお、以下の説明では、上述の製造方法での記載と重複する部分は省略する。
【0058】
本実施の形態に係る半導体装置は、半導体チップ30と、第1領域(第1の基板)50と、第2領域(第2の基板)60と、を含む。なお、本実施の形態に係る半導体装置は、上述の製造方法によって製造された半導体装置2(図7参照)であってもよい。あるいは、上述とは異なる製造方法によって製造されてもよい。
【0059】
第1領域(第1の基板)50は、配線パターン52が形成され、半導体チップ30の搭載領域を有する。図7に示すように、配線パターン52は、半導体チップ30の搭載領域の内側から外側に至って形成されてもよく、あるいは半導体チップ30の搭載領域の内側のみに形成されてもよい。なお、第1領域(第1の基板)50の外形は、半導体チップ30の外形よりも大きくてもよく、あるいは半導体チップ30の外形とほぼ同じ大きさであってもよい。
【0060】
第2領域(第2の基板)60は、半導体チップ30と重なるように貼り付けられている。第2領域(第2の基板)60は、第1領域(第1の基板)50に対して、図7に示すように複数であってもよく、あるいは1つであってもよい。第2領域(第2の基板)60が複数の場合は、そのうちの1つは、半導体チップ30の搭載側であって半導体チップ30の面に貼り付けられている。一方、複数の第2領域(第2の基板)60の他の1つは、第1領域(第1の基板)50における半導体チップ30の搭載領域の裏面に貼り付けられている。これとは別に、第2領域(第2の基板)60が1つからなる場合は、上述の半導体チップ30の搭載側、又はそれとは反対側のいずれの側に貼り付けられてもよい。
【0061】
第2領域(第2の基板)60は、半導体チップ30の外形以上の大きさの金属膜62を有する(図5参照)。金属膜62は、配線パターン52と同一材料から形成されてもよく、別材料から形成されてもよい。金属膜62は、半導体チップ30に重なるように貼り付けられた第2領域(第2の基板)60におけるいずれの面に形成されてもよい。
【0062】
第1領域(第1の基板)50の端部と第2領域(第2の基板)60の端部とは、屈曲した状態で接続されている。この接続部64は、1つの第2領域(第2の基板)60において図7の例に示すように1つであってもよく、あるいは複数位置で複数形成されてもよい。
【0063】
本実施の形態に係る半導体装置によれば、第1領域(第1の基板)50に半導体チップ30が搭載され、第2領域(第2の基板)60は第1領域(第1の基板)50の半導体チップ30と重なるように貼り付けられている。これにより、半導体チップ30に入射する光を第2領域(第2の基板)60によって遮断できる。また、第2領域(第2の基板)60は、第1領域(第1の基板)50と接続されたままで第1領域(第1の基板)50の半導体チップ30と重なるように貼り付けられているので、その作業性に優れている。
【0064】
また、第2領域(第2の基板)60の1つは第1領域(第1の基板)50の半導体チップ30の搭載側であって半導体チップ30の面に貼り付けられ、他の1つは第1領域(第1の基板)50の半導体チップ30の搭載領域の裏面に貼り付けられている。これにより、半導体チップ30の両側から入射する光を遮断することができる。
【0065】
図7は、本発明を適用した本実施の形態に係る回路基板を示す図である。図7に示すように、回路基板90には、上述した半導体装置2が電気的に接続されている。回路基板90は、例えば液晶パネルであってもよい。
【0066】
図7に示すように、半導体装置2は、屈曲させて設けてもよい。例えば、回路基板90の端部の回りに半導体装置2を屈曲させてもよい。
【0067】
本発明を適用した半導体装置を有する電子機器として、図8には、本発明を適用した半導体装置(図示せず)を有するノート型パーソナルコンピュータ100が示されている。図9には、携帯電話110が示されている。この携帯電話110は、本発明を適用した回路基板90(液晶パネル)も有する。
【図面の簡単な説明】
【図1】 図1は、参考例に係る配線基板の製造方法を説明するための図である。
【図2】 図2は、参考例に係る配線基板の製造方法を説明するための図である。
【図3】 図3は、参考例に係る配線基板の製造方法を説明するための図である。
【図4】 図4は、参考例に係る配線基板の製造方法を説明するための図である。
【図5】 図5は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図6】 図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図7】 図7は、本発明を適用した実施の形態に係る半導体装置が電気的に接続された回路基板を示す図である。
【図8】 図8は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図9】 図9は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
10 ベース基板
12 金属箔
14 配線パターン
16 金属膜
20 レジスト層
30 半導体チップ
40 基板
42 ベース基板
50 第1領域(第1の基板)
52 配線パターン
60 第2領域(第2の基板)
62 金属膜
64 接続部[0001]
BACKGROUND OF THE INVENTION
The present invention , Semiconductor equipment Set Manufacturing method To the law Related.
[0002]
BACKGROUND OF THE INVENTION
In order to block the light incident on the integrated circuit formation surface (active surface) of the semiconductor chip, a light-blocking adhesive tape is attached to the back surface of the substrate on which the semiconductor chip is mounted to prevent malfunction of the semiconductor chip. Conventionally, the light-shielding adhesive tape has been bonded again after the semiconductor device is commercialized. However, it was troublesome to apply a light-shielding adhesive tape after commercialization.
[0003]
The present invention is for solving this problem, and its object is to improve the light-shielding property of the semiconductor chip in the manufacturing process. Half Conductor Set Manufacturing method The law Is to provide.
[0004]
[Means for Solving the Problems]
(1 Distribution The manufacturing method of the wire board
Forming a metal foil on a base substrate, forming a resist layer on the metal foil, and etching the exposed portion of the metal foil from the resist layer,
Forming the metal foil on both sides of the base substrate;
The exposed portion of the metal foil is simultaneously etched from both sides of the base substrate to form a wiring pattern on one surface of the base substrate, and the other surface corresponds to the mounting area of the semiconductor chip on the one surface Then, a metal film is formed.
[0005]
this According to the above, a metal foil is formed on both surfaces of the base substrate, and the metal foil on each surface is simultaneously etched, whereby a wiring pattern and a metal film are simultaneously formed on the base substrate. Since the wiring pattern and the metal film can be formed in one process, the cost can be reduced in this respect. In addition, the metal film is formed corresponding to the mounting area of the semiconductor chip, so that, for example, the light shielding property of the semiconductor chip can be improved. As a result, it is possible to manufacture a wiring board capable of improving the light shielding property without adding another process in the manufacturing process.
[0006]
(2) In this method of manufacturing a wiring board, the metal film may be formed with a size larger than the outer shape of the semiconductor chip.
[0007]
Thereby, it is possible to reliably block light incident on the active surface of the semiconductor chip.
[0008]
(3) A method for manufacturing a semiconductor device according to the present invention includes:
A first region having a semiconductor chip mounting region on which a wiring pattern is formed; and a connecting portion between the first region and a portion larger than an outer shape of the semiconductor chip except for the connecting portion. A step of mounting the semiconductor chip on a substrate including the second region,
Mounting the semiconductor chip on the first region of the substrate;
The second region of the substrate is pasted so as to overlap the semiconductor chip while being connected to the first region.
[0009]
According to the present invention, a semiconductor chip is mounted on the first region of the substrate, and the second region connected to the first region is pasted so as to overlap the semiconductor chip of the first region. Thereby, the light incident on the semiconductor chip can be blocked by the second region. Moreover, since the second region is pasted so as to overlap the semiconductor chip of the first region while being connected to the first region, the workability is excellent. Therefore, the light shielding property of the semiconductor chip can be improved by a simple manufacturing process.
[0010]
(4) In this method of manufacturing a semiconductor device, the second region may include a metal film having a size larger than the outer shape of the semiconductor chip.
[0011]
According to this, the metal film is formed in the second region as a light shielding member that blocks light incident on the surface of the semiconductor chip. Thereby, the light shielding property of the semiconductor chip can be improved.
[0012]
(5) In this method of manufacturing a semiconductor device, the wiring pattern is formed extending from the inside of the mounting region of the semiconductor chip to the outside in the first region.
A plurality of the second regions are formed avoiding the wiring pattern,
After mounting the semiconductor chip,
One of the plurality of second regions is attached to the surface of the semiconductor chip on the side of the semiconductor chip of the substrate, and the other one is attached to the surface of the semiconductor chip in the first region. You may affix on the back side.
[0013]
According to this, one of the second regions is attached to the surface of the semiconductor chip on the semiconductor chip mounting side of the substrate, and the other one is attached to the back surface of the mounting region. As a result, light incident from both sides of the semiconductor chip can be blocked.
[0014]
(6) In this method of manufacturing a semiconductor device, the second region is formed long in the same direction as the direction in which the wiring pattern extends,
Bending the connection portion of the second region with the first region so that the second region overlaps the semiconductor chip,
You may affix the said 2nd area | region so that the direction which cross | intersects the direction where the said wiring pattern extends may become long.
[0015]
Accordingly, the second area can be pasted so as to overlap the semiconductor chip while effectively using the limited area of the substrate while being connected to the first area.
[0016]
(7) In this method of manufacturing a semiconductor device, the substrate has a long tape shape,
After mounting the semiconductor chip and attaching the second region so as to overlap the semiconductor chip, the method may further include a step of punching the substrate at least in a range of the first region.
[0017]
(8 Half The conductor device is manufactured by the method for manufacturing a semiconductor device.
[0018]
(9 Half Conductor device
A semiconductor chip on which electrodes are formed;
A first substrate on which a wiring pattern is formed and the semiconductor chip is mounted;
A second substrate made of the same material as the first substrate, attached so as to overlap the semiconductor chip;
Including
The end portion of the first substrate and the end portion of the second substrate are connected in a bent state,
The second substrate has a metal film having a size larger than the outer shape of the semiconductor chip.
[0019]
this According to the above, a semiconductor chip is mounted on the first substrate, and the second substrate is attached so as to overlap the semiconductor chip of the first substrate. Thereby, the light incident on the semiconductor chip can be blocked by the second substrate. Further, since the second substrate is attached so as to overlap with the semiconductor chip of the first substrate while being connected to the first substrate, the workability is excellent.
[0020]
(10) In this semiconductor device, a plurality of the second substrates are formed,
One of the second substrates is attached to the surface of the semiconductor chip opposite to the surface facing the first substrate, and the other one of the second substrates is the first substrate. May be attached to the back surface of the mounting area of the semiconductor chip.
[0021]
According to this, one of the second substrates is a semiconductor chip mounting side of the first substrate and is attached to the surface of the semiconductor chip, and the other one is a semiconductor chip mounting region of the first substrate. Affixed to the back of As a result, light incident from both sides of the semiconductor chip can be blocked.
[0022]
(11 Times The road substrate is electrically connected to the semiconductor device.
[0023]
(12 ) Electric The slave device includes the semiconductor device.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.
[0025]
( Reference example )
1-4, Reference example It is a figure for demonstrating the manufacturing method of the wiring board which concerns on. Reference example The wiring board manufacturing method according to the present invention may be applied, for example, as a COF (Chip On Film) substrate or a COB (Chip On Board) substrate manufacturing method.
[0026]
As shown in FIG. 1, metal foils 12 are formed on both surfaces of the
[0027]
As shown in FIG. 1, the
[0028]
The
[0029]
The
[0030]
As shown in FIG. 2, a resist
[0031]
As a patterning method for the resist
[0032]
Alternatively, as a patterning method for the resist
[0033]
Alternatively, on the surface of the
[0034]
Thus, by exposing the
[0035]
3 and 4 are , Arrangement FIG. 3 is a diagram in which a
[0036]
The
[0037]
Arrangement By mounting the
[0038]
The
[0039]
Since the
[0040]
Arrangement According to the method for manufacturing a wire substrate, the
[0041]
(Actual Application form)
5 and 6 apply the present invention. Fruit It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment. In this embodiment, too, Reference example The contents described in the above can be applied as much as possible.
[0042]
FIG. 5 is a diagram in which the
[0043]
The
[0044]
The
[0045]
The
[0046]
The
[0047]
The
[0048]
In the example shown in FIG. 5, the
[0049]
As shown in FIG. 5, the
[0050]
The
[0051]
The planar shape of the
[0052]
As shown in FIG. 6, after mounting the
[0053]
Unlike the example shown in FIG. 6, when one
[0054]
When the
[0055]
When the
[0056]
According to the present embodiment, the
[0057]
Although the semiconductor device manufacturing method according to the present embodiment has been described above, the semiconductor device will be described next. FIG. 7 is a diagram for explaining the semiconductor device according to the present embodiment, and more specifically, shows a circuit board to which the semiconductor device is electrically connected. In addition, in the following description, the part which overlaps with the description by the above-mentioned manufacturing method is abbreviate | omitted.
[0058]
The semiconductor device according to the present embodiment includes a
[0059]
The first region (first substrate) 50 has a
[0060]
The second region (second substrate) 60 is attached so as to overlap the
[0061]
The second region (second substrate) 60 has a
[0062]
The end of the first region (first substrate) 50 and the end of the second region (second substrate) 60 are connected in a bent state. As shown in the example of FIG. 7, one
[0063]
In the semiconductor device according to the present embodiment, the
[0064]
One of the second regions (second substrate) 60 is attached to the surface of the
[0065]
FIG. 7 is a diagram showing a circuit board according to the present embodiment to which the present invention is applied. As shown in FIG. 7, the
[0066]
As shown in FIG. 7, the
[0067]
As an electronic apparatus having a semiconductor device to which the present invention is applied, FIG. 8 shows a notebook
[Brief description of the drawings]
FIG. 1 shows Reference example It is a figure for demonstrating the manufacturing method of the wiring board which concerns on.
FIG. 2 shows Reference example It is a figure for demonstrating the manufacturing method of the wiring board which concerns on.
FIG. 3 shows Reference example It is a figure for demonstrating the manufacturing method of the wiring board which concerns on.
FIG. 4 shows Reference example It is a figure for demonstrating the manufacturing method of the wiring board which concerns on.
FIG. 5 shows an application of the present invention. Fruit It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment.
FIG. 6 shows an application of the present invention. Fruit It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment.
FIG. 7 shows the application of the present invention. Fruit It is a figure which shows the circuit board to which the semiconductor device which concerns on embodiment was electrically connected.
FIG. 8 is a diagram showing an electronic apparatus having a semiconductor device according to an embodiment to which the invention is applied.
FIG. 9 is a diagram showing an electronic apparatus having a semiconductor device according to an embodiment to which the invention is applied.
[Explanation of symbols]
10 Base substrate
12 Metal foil
14 Wiring pattern
16 Metal film
20 resist layer
30 Semiconductor chip
40 substrates
42 Base substrate
50 1st area | region (1st board | substrate)
52 Wiring pattern
60 Second region (second substrate)
62 Metal film
64 connections
Claims (3)
前記基板は、長尺状をなし、前記半導体チップの搭載領域を有して配線パターンが形成された第1領域と、1つの接続部のみで前記第1領域と接続して前記接続部を除いて前記半導体チップの外形以上の大きさで前記基板のいずれの部分からも切断されてなる第2領域と、を含み、
前記第2領域は、前記基板の長手方向と同一方向に長く形成され、
前記基板の前記第1領域に前記半導体チップを、前記半導体チップの長手軸が前記基板の長手軸に直交するように搭載し、
前記基板の前記第2領域を、前記第2の領域の長手方向が前記基板の前記長手方向と直交するように前記接続部を斜めに折り曲げて、前記第1領域に接続させたままで、前記半導体チップと重なるように貼り付け、
前記配線パターンは、前記第1領域内において、前記半導体チップの前記搭載領域の内側から外側に延びて形成され、
前記2領域は、前記配線パターンを避けて複数形成され、
複数の前記第2領域の1つを、前記基板の前記半導体チップの搭載側であって前記半導体チップの面に貼り付け、他の1つを、前記第1領域における前記半導体チップの前記搭載領域の裏面に貼り付ける半導体装置の製造方法。Including a step of mounting a rectangular semiconductor chip on the substrate,
The substrate has a long shape, has a mounting region for the semiconductor chip and has a wiring pattern formed thereon, and is connected to the first region with only one connecting portion and excludes the connecting portion. And a second region that is cut from any part of the substrate with a size greater than or equal to the outer shape of the semiconductor chip,
The second region is formed long in the same direction as the longitudinal direction of the substrate,
Mounting the semiconductor chip on the first region of the substrate so that the longitudinal axis of the semiconductor chip is perpendicular to the longitudinal axis of the substrate;
The second region of the substrate is left connected to the first region by bending the connection portion obliquely so that the longitudinal direction of the second region is orthogonal to the longitudinal direction of the substrate. Paste to overlap the chip,
The wiring pattern is formed extending from the inside of the mounting region of the semiconductor chip to the outside in the first region,
A plurality of the two regions are formed avoiding the wiring pattern,
One of the plurality of second regions is attached to the surface of the semiconductor chip on the semiconductor chip mounting side of the substrate, and the other one is mounted on the surface of the semiconductor chip in the first region. Of manufacturing a semiconductor device to be attached to the back surface of the semiconductor device.
前記第2領域は、前記半導体チップの外形以上の大きさの金属膜を有する半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the second region has a metal film having a size equal to or larger than an outer shape of the semiconductor chip.
前記半導体チップを搭載し、前記第2領域を前記半導体チップと重なるように貼り付けた後に、少なくとも前記第1領域の範囲で前記基板を打ち抜く工程をさらに含む半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, further comprising: a step of mounting the semiconductor chip and stamping the substrate at least in a range of the first region after the second region is attached so as to overlap the semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178255A JP3874059B2 (en) | 2000-06-14 | 2000-06-14 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178255A JP3874059B2 (en) | 2000-06-14 | 2000-06-14 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358245A JP2001358245A (en) | 2001-12-26 |
JP3874059B2 true JP3874059B2 (en) | 2007-01-31 |
Family
ID=18679712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000178255A Expired - Fee Related JP3874059B2 (en) | 2000-06-14 | 2000-06-14 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3874059B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5044319B2 (en) * | 2007-07-20 | 2012-10-10 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device |
WO2019069935A1 (en) * | 2017-10-06 | 2019-04-11 | シナプティクス・ジャパン合同会社 | Integrated circuit device and electronic equipment |
JP7108415B2 (en) * | 2017-10-06 | 2022-07-28 | シナプティクス インコーポレイテッド | Integrated circuit devices and electronic equipment |
-
2000
- 2000-06-14 JP JP2000178255A patent/JP3874059B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001358245A (en) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736607B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
JPH11340369A (en) | Semiconductor device, its manufacture, circuit board and electronic apparatus | |
JP2004134606A (en) | Wiring board and its producing method, semiconductor device, circuit board and electronic apparatus | |
JP5363417B2 (en) | Interconnection of dense arrays and flex circuits | |
JP3693056B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
US11367677B2 (en) | Electronic component module | |
JP2001144217A (en) | Semiconductor device and method of manufacture, circuit board and electronic apparatus | |
WO2000043834A1 (en) | Structure for mounting semiconductor device on liquid crystal display, and semiconductor device | |
JP3874059B2 (en) | Manufacturing method of semiconductor device | |
EP1041617A1 (en) | Semiconductor device and method of production thereof and semiconductor mounting structure and method | |
JP3693060B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
EP1043767A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
JP3643743B2 (en) | Mounting board | |
JP2869907B2 (en) | Connection structure of semiconductor device | |
JP3654113B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
KR100862379B1 (en) | Saw device package and fabrication method thereof | |
JP4158008B2 (en) | Manufacturing method of semiconductor chip | |
JP4822019B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, CIRCUIT BOARD AND ELECTRONIC DEVICE | |
JP3832558B2 (en) | Metal foil patterning method and wiring board manufacturing method | |
JP2004207296A (en) | Semiconductor device and its manufacturing method | |
JP4310631B2 (en) | Semiconductor device, circuit board and electronic equipment | |
JP7416607B2 (en) | semiconductor equipment | |
JP4735855B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP2001358182A (en) | Method of manufacturing wiring board, semiconductor device and manufacturing method therefor, circuit board and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |