JP3870808B2 - ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 - Google Patents
ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 Download PDFInfo
- Publication number
- JP3870808B2 JP3870808B2 JP2002076387A JP2002076387A JP3870808B2 JP 3870808 B2 JP3870808 B2 JP 3870808B2 JP 2002076387 A JP2002076387 A JP 2002076387A JP 2002076387 A JP2002076387 A JP 2002076387A JP 3870808 B2 JP3870808 B2 JP 3870808B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- voltage
- circuit
- driving
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ソレノイド駆動用のスイッチング素子の保護方法及び保護回路に関するものである。詳しくはソレノイドに流れる過電流を検出する検出回路の過電流検出信号に基づいて、ソレノイド駆動用のスイッチング素子の駆動を停止する制御回路を備えた回路構成におけるソレノイド駆動用のスイッチング素子の保護方法及び保護回路に関するものである。
【0002】
【従来の技術】
例えば、産業車両のフォークリフトにおいては、荷役装置を駆動する油圧回路でソレノイド弁を使用している。そして、ソレノイド弁を構成するソレノイドの駆動制御回路として図6に示す構成のものがある。この制御回路は、ソレノイド41へのバッテリ42からの電力供給を駆動回路43によるスイッチング素子44のスイッチング制御により行う。検出回路45はシャント抵抗Rsとソレノイド41との結合点に接続されている。駆動回路43には図示しない制御装置からのスイッチング信号と、検出回路45の出力信号とがアンドゲート46を介して入力される。検出回路45は、ソレノイド41に流れる電流を検出し、ソレノイド41に過電流が流れたことを検出すると、過電流検出信号としてLレベルの信号を出力し、過電流が流れない状態ではHレベルの信号を出力する。従って、ソレノイド41に過電流が流れ、検出回路45がそれを検出し、その過電流検出信号に基づいて駆動回路43によるスイッチング素子44の駆動が停止される。
【0003】
そして、ソレノイド41がショートした場合のスイッチング素子44の保護は、ソレノイド41とスイッチング素子44との間にコイル47を接続することで、検出回路45による検出の遅れをカバーしていた。即ち、図7に示すように、ソレノイド41に流れる電流Iは、ソレノイド41が時刻t0においてショートすると、コイル47がない状態では鎖線で示すように急激に上昇し、検出回路45の検出の遅れT(数百ナノ秒)の間にスイッチング素子44の損傷を招く値Ih以上に上昇する。しかし、コイル47を設けた場合は図7に実線で示すように、電流の立ち上がりが緩くなり、電流Iの値がIhに達する前の検出時t1において検出回路45が過電流を検出し、その過電流検出信号に基づいてスイッチング素子44による電力の供給が停止される。
【0004】
【発明が解決しようとする課題】
ところが、コイル47を設けることによるスイッチング素子44の保護を図る構成では、ソレノイド41の数に対応してコイル47を設ける必要がある。コイル47は半導体素子に比較して体格が大きく、また、大量生産性が悪くコストが高い。従って、制御回路を設けるプリント基板の体格アップと製造コストのアップになるという問題がある。
【0005】
本発明は前記の問題点に鑑みてなされたものであって、その第1の目的は体格及びコストの面で不利なコイルを使用せずに、ソレノイドのショート時にソレノイド駆動用のスイッチング素子に過大な電流が流れるのを防止することができるソレノイド駆動用のスイッチング素子の保護方法を提供することにある。第2の目的は保護回路を提供することにある。
【0006】
【課題を解決するための手段】
前記第1の目的を達成するため、請求項1に記載の発明は、ソレノイド駆動用のスイッチング素子に対してそれぞれ直列に接続される複数のソレノイドと、ソレノイドがショートした際にソレノイドに流れる過電流を検出して過電流検出信号を出力する検出回路とを備え、該検出回路の過電流検出信号に基づいて、ソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の駆動回路の駆動を停止させるソレノイド駆動用のスイッチング素子の保護方法であって、各ソレノイドと前記検出回路との間に、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子をそれぞれ直列に接続するとともに、各電圧駆動素子のゲートにスイッチ素子を接続し、スイッチ素子により各電圧駆動素子に供給する電圧の値を、ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定することで、ソレノイドのショート時に前記電圧駆動素子を流れる電流値の増加を所定の値以下に抑制する。
【0007】
この発明の方法では、従来装置のようにコイルを設けてソレノイドのショート時における電流の立ち上がりを遅らせるのではなく、ソレノイドに流れる電流を抑制して、ショート発生から検出回路による過電流検出までに遅れがあっても、その間にスイッチング素子に過大な電流が流れるのを抑制する。即ち、ソレノイドがショートすると、ソレノイドと検出回路との間に接続された電圧駆動素子を流れる電流値の増加が抑制され、検出回路により過電流が検出されるまでスイッチング素子を流れる電流値は、スイッチング素子に悪影響を与える大きさに達しない。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。
【0008】
第2の目的を達成するため、請求項2に記載の発明は、ソレノイドと直列に接続されるとともに、駆動回路により駆動されてソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の保護回路である。保護回路は前記ソレノイドに流れる過電流をシャント抵抗を用いて検出するとともに過電流検出信号を出力する検出回路を備える。また、保護回路は前記検出回路の過電流検出信号に基づいて前記駆動回路の駆動を停止させる制御回路と、前記ソレノイドと前記検出回路との間に直列に接続され、所定のバイアス電圧が印加される電圧駆動素子とを備えている。
【0009】
この発明では、ソレノイドへの電力供給を制御するスイッチング素子は駆動回路によりスイッチング制御される。検出回路から過電流検出信号が出力されると、制御回路により駆動回路の駆動が停止されてスイッチング素子がオフ状態となる。ソレノイドがショートするとシャント抵抗の存在により、電圧駆動素子がNチャネルの場合は、ゲート・ソース間電圧が低くなってドレイン・ソース間電圧Vdsが上昇し、電圧駆動素子を流れる電流が抑制される。電圧駆動素子がPチャネルの場合は、ソース・ゲート電圧が低くなってソース・ドレイン電圧が上昇し、電圧駆動素子を流れる電流が抑制される。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。
【0010】
また、請求項2に記載の発明では、前記スイッチング素子に対して複数のソレノイドがそれぞれ直列に接続され、各ソレノイドを選択的に電力供給可能とするために電圧駆動素子がそれぞれ直列に接続されるとともに、各電圧駆動素子のゲートには所定の電圧を供給するためのスイッチ素子が接続されている。前記所定の電圧は前記ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定されている。
【0011】
請求項1,2に記載の発明では、スイッチング素子に直列に接続された複数のソレノイドは、各ソレノイドに直列に接続された電圧駆動素子がオン状態において、スイッチング素子の駆動により電力が供給される。各電圧駆動素子はゲートに所定の電圧を供給するためのスイッチ素子のオン状態においてオン状態に保持される。各スイッチ素子のうちいずれか一個がオン状態に保持され、対応するソレノイドに電力が供給されている状態で当該ソレノイドがショートすると、電圧駆動素子がNチャネルの場合は、ゲート・ソース間電圧が低くなってドレイン・ソース間電圧Vdsが上昇し、電圧駆動素子を流れる電流が抑制される。電圧駆動素子がPチャネルの場合は、ソース・ゲート電圧が低くなってソース・ドレイン電圧が上昇し、電圧駆動素子を流れる電流が抑制される。従って、ソレノイドのショートから検出回路による過電流の検出時までに遅れがあっても、スイッチング素子に過大な電流が流れるのを防止できる。各電圧駆動素子は複数のソレノイドのうち、どのソレノイドを駆動させるかの切替手段としての役割も果たす。
【0012】
【発明の実施の形態】
(第1の実施形態)
以下、本発明を産業車両としてのフォークリフトの荷役装置を駆動する油圧回路のソレノイド弁のソレノイドの駆動制御回路に具体化した第1の実施の形態を図1〜図3(a)に従って説明する。
【0013】
図1に示すように、制御回路11は、電源としてのバッテリ12に対して、スイッチング素子13とソレノイド14とが直列に接続されている。バッテリ12と並列にコンデンサCが接続され、コンデンサCとバッテリ12のプラス側端子との間に電源スイッチ15が接続されている。この実施の形態ではスイッチング素子13にNチャネルのMOSFETが使用され、そのゲートがスイッチング素子13を制御する駆動回路16に接続されている。
【0014】
ソレノイド14は電圧駆動素子17及びシャント抵抗Rsを介してバッテリ12のマイナス側端子に接続され、電圧駆動素子17とシャント抵抗Rsとの結合点Nに、ソレノイド14を流れる電流を検出する検出回路18が接続されている。検出回路18はソレノイド14に流れる過電流を検出するとともに過電流検出信号を出力する。検出回路18は過電流を検出しない状態ではHレベルの信号を出力し、過電流が流れたことを検出すると、過電流検出信号としてLレベルの信号を出力するように構成されている。具体的には、比較器を内蔵し、前記結合点の電圧が基準電圧以上になるとLレベルの信号を出力するように構成されている。
【0015】
駆動回路16は制御回路としてのアンドゲート19の出力端子に接続され、アンドゲート19には検出回路18の出力と、図示しない油圧回路制御装置からの制御信号とが入力されるようになっている。油圧回路制御装置はアンドゲート19に所定のデューティ信号(パルス幅変調信号)を出力し、検出回路18が過電流を検出していない状態では、油圧回路制御装置からのデューティ信号に対応した信号が駆動回路16に入力される。
【0016】
電圧駆動素子17にはNチャネルのMOSFETが使用され、そのゲートには抵抗R1を介して電源に接続され、所定のバイアス電圧Vcが印加されている。抵抗R1にはダイオードDが並列に接続されている。
【0017】
ソレノイド14、電圧駆動素子17及びシャント抵抗Rsの直列回路と並列にダイオードD1が接続されている。ダイオードD1はそのカソードがスイッチング素子13とソレノイド14との結合点に接続されている。
【0018】
シャント抵抗Rs、電圧駆動素子17、検出回路18及びアンドゲート19により、ソレノイド14のショート時にソレノイド駆動用のスイッチング素子13に過大な電流が流れるのを防止する保護回路が構成されている。
【0019】
次に、前記のように構成された制御回路11の作用を説明する。
電源スイッチ15がオン状態に保持され、ソレノイド14が正常に作動され、検出回路18が過電流を検出していない状態では、検出回路18からはHレベルの出力信号がアンドゲート19に出力される。従って、アンドゲート19からは油圧回路制御装置からのデューティ信号に対応した信号が出力され、駆動回路16によりスイッチング素子13がスイッチング制御されてソレノイド14に所望の電力が供給される。
【0020】
NチャネルのMOSFETでは、図3(a)に示すように、飽和状態となるまでは、ドレイン・ソース間電圧Vdsが上昇するほどドレインからソースに流れるドレイン電流Idが大きくなる。また、ゲート・ソース間電圧Vgsが大きい方が飽和状態になるドレイン・ソース間電圧Vdsが大きくなる。そして、正常状態では、電圧駆動素子17は、そのゲートに印加されているバイアス電圧Vcと、ソースの電圧との差であるゲート・ソース間電圧Vgsが比較的大きな状態に保持され、ドレイン・ソース間電圧Vdsは小さな状態に保持されている。この状態では、ドレイン電流Idとドレイン・ソース間電圧Vdsとは図3(a)におけるAの部分に相当する関係を有する。
【0021】
ソレノイド14が何らかの原因でショートすると、ソレノイド14に流れる電流が急激に増加し、シャント抵抗Rsとソースとの結合点Nの電圧VRがそれに伴って増加する。電流の立ち上がりを緩くするためのコイルが設けられていないため、電流は図2の時刻t0から急激に増加する。検出回路18の過電流の検出時t1まで電流が増加を続けると、その値はスイッチング素子13の損傷を招く値に達する。
【0022】
しかし、電圧駆動素子17のゲート・ソース間電圧Vgsはバイアス電圧Vcと電圧VRとの差であるので、電圧VRが増加するとゲート・ソース間電圧Vgsは小さくなり、ドレイン・ソース間電圧Vdsが大きくなる。その結果、ドレイン電流Idとドレイン・ソース間電圧Vdsとは図3(a)におけるBの部分に相当する関係を有する状態となる。そして、電圧駆動素子17は検出回路18の過電流の検出時t1までに飽和状態となり、図2に示すように、検出回路18はスイッチング素子13の損傷を招く値より小さな飽和状態の電流値を検出して、ソレノイド14に過電流が流れていることを検出する。そして、検出回路18から過電流検出信号としてLレベルの信号がアンドゲート19に出力される。アンドゲート19に過電流検出信号が出力されると、その出力がLレベルに保持されて駆動回路16へのデューティ信号の出力が停止され、スイッチング素子13がオフとなってソレノイド14への電力供給が停止される。
【0023】
ソレノイド14のショートが解消されると、電圧VRが通常の値に減少し(戻り)、ゲート・ソース間電圧Vgsが通常の値に上昇して、ドレイン電流Idと、ドレイン・ソース間電圧Vdsとは自動的に図3(a)のグラフのAで示す関係に復帰する。
【0024】
この実施の形態では以下の効果を有する。
(1) ソレノイド14と検出回路18との間に、電圧駆動素子17を直列に接続し、ソレノイド14のショート時に電圧駆動素子17を流れる電流値の増加を所定の値以下に抑制する。従って、ソレノイド14のショートから検出回路18による過電流の検出時t1までに遅れがあっても、スイッチング素子13に過大な電流、即ちスイッチング素子13に悪影響を与える大きな電流が流れるのを防止することができる。即ち、体格及びコストの面で不利なコイルを使用することなく、ソレノイド駆動用のスイッチング素子13の保護を行うことができる。
【0025】
(2) 電圧駆動素子17としてNチャネルのMOSFETが使用され、該MOSFETは検出回路18が電流検出用に使用するシャント抵抗Rsのソレノイド14側の端子にソースが接続され、ゲートに所定のバイアス電圧Vcが印加されている。従って、ソレノイド14がショートするとシャント抵抗Rsの存在により、電圧駆動素子17のゲート・ソース間電圧Vgsが低くなってドレイン・ソース間電圧Vdsが上昇し、電圧駆動素子17を流れる電流が抑制される。その結果、ソレノイド14のショートから検出回路18による過電流の検出時t1までに遅れTがあっても、スイッチング素子13に過大な電流が流れるのを防止できる。また、電圧駆動素子17としてNチャネルのMOSFETを使用しているため、PチャネルのMOSFETを使用する場合に比較して、ショート時にスイッチング素子13に流れる電流量を抑制する作用が安定する。
【0026】
(3) 従来の保護回路に使用されている検出回路や制御回路をほとんど利用し、コイルに代えて電圧駆動素子17を使用するという簡単な改造で実施することができる。
【0027】
(第2の実施の形態)
次に第2の実施の形態を図3(b)及び図4に従って説明する。この実施の形態では同時に動作しない複数個(この実施の形態では2個)のソレノイドを駆動する制御回路11に具体化した点と、各ソレノイドを選択的に動作可能な状態に切り替える切替手段が、保護回路の一部を構成している点とが前記実施の形態と異なっている。前記実施の形態と同一部分は同一符号を付して詳しい説明を省略する。同時に動作しない2個のソレノイドとしては、例えばフォークリフトのリフトシリンダの上昇用ソレノイド及び下降用ソレノイドがある。
【0028】
図4に示すように、スイッチング素子13に対して2個のソレノイド20,21がそれぞれ直列に接続され、各ソレノイド20,21を選択的に電力供給可能とするために各ソレノイド20,21に対して電圧駆動素子22,23がそれぞれ直列に接続されている。各電圧駆動素子22,23にはNチャネルのMOSFETが使用され、そのゲートに所定の電圧を供給するスイッチ素子24,25がそれぞれ接続されている。前記所定の電圧は各ソレノイド20,21のショート時においてスイッチ素子24,25が接続された電圧駆動素子22,23のゲート・ソース間電圧Vgsの低下に伴ってドレイン電流Idが所定の値以下に低下する値に設定されている。
【0029】
スイッチ素子24,25は図示しない油圧回路制御装置からの信号により、対応するソレノイド20,21を駆動させる際にゲートに所定の電圧を供給する切替手段を構成し、両スイッチ素子24,25が同時にオン状態となることはない。また、スイッチ素子24,25は、電圧駆動素子22,23が単にソレノイド20,21の作動を切り替える切替手段としてのみ機能する構成であれば、ゲートに対して15V程度の電圧を供給するように構成される。しかし、この実施の形態では電圧駆動素子22,23は切替手段の他に、保護回路の一部も構成するため、スイッチ素子24,25はソレノイド20,21のショート時に、電圧駆動素子22,23のドレイン電流Idが所定の値以下に低下し易いように、ゲートに対して5V程度の電圧を供給するように構成されている。
【0030】
各電圧駆動素子22,23のゲートとスイッチ素子24,25との結合点には、過電流が流れたときにMOSFETのゲート容量を速く抜くためのダイオードDのアノードが接続されている。
【0031】
また、ソレノイド20と並列にダイオードD2及びツェナーダイオードZD1の直列回路が接続され、ソレノイド21と並列にダイオードD3及びツェナーダイオードZD2の直列回路が接続されている。これらの直列回路は、スイッチング素子13の動作中に電圧駆動素子22又は電圧駆動素子23をオフしたときに、ソレノイド20,21のインダクタンスL分による過電圧(サージ電圧)が電圧駆動素子22,23に印加されるのを防止する役割を果たす。
【0032】
この実施の形態では、油圧回路制御装置からの信号により、駆動すべきソレノイド20,21に対応する一方のスイッチ素子24,25がオン状態に保持され、その状態でスイッチング素子13が制御される。ソレノイド20,21がショートすると、前記実施の形態と同様に電圧駆動素子22,23のゲート・ソース間電圧Vgsが低下し、ドレイン・ソース間電圧Vdsが大きくなる。電圧駆動素子22,23を単に切替手段として使用する場合は、ゲートに供給される電圧は15V程度と比較的高いため、ゲート・ソース間電圧Vgsが1〜2V程度低下しても、図3(b)に示すグラフから明らかなように、ドレイン・ソース間電圧Vdsの増加割合は小さい。しかし、ゲートに供給される電圧は5V程度のため、ゲート・ソース間電圧Vgsが1〜2V程度低下しても、ドレイン・ソース間電圧Vdsの増加割合は大きくなる。その結果、ドレイン電流Idが小さな値で飽和状態となり、検出回路18による過電流の検出時t1までに遅れTがあっても、スイッチング素子13に過大な電流が流れることが防止される。
【0033】
この実施の形態では前記実施の形態の(1)〜(3)の効果の他に次の効果を有する。
(4) 複数のソレノイド20,21を1個のスイッチング素子13に選択的に接続して駆動する構成において、ソレノイド20,21の接続状態を切り替える切替手段が、ソレノイド20,21のショート時にスイッチング素子13に過大な電流が流れるのを防止する保護回路の主要部を構成している。従って、複数のソレノイド20,21を駆動する制御回路11において、保護回路を構成する際に追加の素子が少なくて簡単に製造できる。
【0034】
(5) スイッチング素子13とバッテリ12のマイナス側端子との間に並列に接続された各ソレノイド20,21に対してダイオードD2,D3とツェナーダイオードZD1,ZD2の直列回路が並列に接続されている。従って、スイッチング素子13の動作中に電圧駆動素子22,23をオフにした際、ソレノイド20,21のインピーダンスL分によるサージ電圧が電圧駆動素子22,23に印加されるのを防止することができる。
【0035】
実施の形態は前記に限らず、例えば次のように構成してもよい。
○ 電圧駆動素子17,22,23としてNチャネルのMOSFETに代えてPチャネルのMOSFETを使用する。この場合、ソレノイド14,20,21をスイッチング素子13よりバッテリ12のプラス端子側に接続する。また、電圧駆動素子17,22,23はソレノイド14,20,21よりバッテリ12のプラス端子側に接続する。例えば、2個のソレノイド20,21を使用する第2の実施の形態において電圧駆動素子22,23としてPチャネルのMOSFETを使用する場合は、図5に示すように、スイッチング素子13をソレノイド20,21よりバッテリ12のマイナス端子側に接続する。電圧駆動素子22,23はソレノイド20,21よりバッテリ12のプラス端子側に接続する。検出回路18は電圧駆動素子22,23よりバッテリ12のプラス端子側に接続する。この構成では、例えば、ソレノイド20の駆動状態でソレノイド20がショートしてシャント抵抗Rsに流れる電流が増加してVRが増加すると、ソース・ゲート間電圧Vsgが低くなってソース・ドレイン間電圧Vsdが上昇し、電圧駆動素子22を流れる電流Idが抑制される。従って、ソレノイド20のショートから検出回路18による過電流の検出時までに遅れがあっても、スイッチング素子13に過大な電流が流れるのを防止できる。
【0036】
○ 電圧駆動素子17,22,23としてMOSFETに代えてIGBTを使用してもよい。
○ 複数のソレノイドを選択的に切り替えて使用する構成において、駆動すべきソレノイドを選択する切替手段と、保護回路を構成する電圧駆動素子とを別個に設けてもよい。
【0037】
○ スイッチング素子13としてMOSFETを用いたが、スイッチング機能を有していれば特に限定されず、例えば、バイポーラトランジスタ、SIT(静電誘導トランジスタ)やIGBT、あるいはサイリスタ等の他のスイッチング素子を使用してもよい。
【0038】
○ 前記実施の形態では、フォークリフトの油圧回路のソレノイド弁のソレノイド駆動用のスイッチング素子の保護回路に適用したが、他のソレノイドを駆動する場合に適用してもよい。
【0039】
○ また、産業車両に限らず、一般の電気機器におけるソレノイド駆動用のスイッチング素子の保護回路に適用してもよい。
前記実施の形態から把握できる技術的思想(発明)について以下に記載する。
【0040】
(1) 前記電圧駆動素子はMOSFETである。
(2) 前記MOSFETはNチャネル構造である。
【0041】
(3) 前記ソレノイドはフォークリフトのリフトシリンダの上昇用ソレノイド及び下降用ソレノイドである。
【0042】
【発明の効果】
以上詳述したように、各請求項に記載の発明によれば、体格及びコストの面で不利なコイルを使用せずに、ソレノイドのショート時にソレノイド駆動用のスイッチング素子に過大な電流が流れるのを防止することができる。
【図面の簡単な説明】
【図1】 第1の実施の形態の保護回路を示す回路図。
【図2】 検出回路の作用を説明するグラフ。
【図3】 (a)及び(b)は電圧駆動素子のVgs、Vds,Idの関係を示すグラフ。
【図4】 第2の実施の形態の保護回路を示す回路図。
【図5】 別の実施の形態の保護回路を示す回路図。
【図6】 従来の保護回路を示す回路図。
【図7】 スイッチング素子に流れる電流の時間変化を示すグラフ。
【符号の説明】
Id…ドレイン電流、Rs…保護回路を構成するシャント抵抗、Vc…バイアス電圧、Vgs…ゲート・ソース間電圧、11…制御回路、12…電源としてのバッテリ、13…スイッチング素子、14,20,21…ソレノイド、16…駆動回路、17,22,23…保護回路を構成する電圧駆動素子、18…同じく検出回路、19…同じく制御回路としてのアンドゲート、24,25…スイッチ素子。
Claims (2)
- ソレノイド駆動用のスイッチング素子に対してそれぞれ直列に接続される複数のソレノイドと、ソレノイドがショートした際にソレノイドに流れる過電流を検出して過電流検出信号を出力する検出回路とを備え、該検出回路の過電流検出信号に基づいて、ソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の駆動回路の駆動を停止させるソレノイド駆動用のスイッチング素子の保護方法であって、
各ソレノイドと前記検出回路との間に、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子をそれぞれ直列に接続するとともに、各電圧駆動素子のゲートにスイッチ素子を接続し、スイッチ素子の駆動により各電圧駆動素子に供給する電圧の値を、ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定することで、ソレノイドのショート時に前記電圧駆動素子を流れる電流値の増加を所定の値以下に抑制するソレノイド駆動用のスイッチング素子の保護方法。 - ソレノイドと直列に接続されるとともに、駆動回路により駆動されてソレノイド駆動用の電源からソレノイドへの電力供給を制御するスイッチング素子の保護回路であって、
前記ソレノイドに流れる過電流をシャント抵抗を用いて検出するとともに過電流検出信号を出力する検出回路と、
前記検出回路の過電流検出信号に基づいて前記駆動回路の駆動を停止させる制御回路と、
前記ソレノイドと前記検出回路との間に直列に接続され、所定のバイアス電圧が印加される電圧駆動素子とを備え、
前記スイッチング素子に対して複数のソレノイドがそれぞれ直列に接続され、各ソレノイドのいずれかを選択的に電力供給可能とするために電圧駆動素子がそれぞれ直列に接続されるとともに、各電圧駆動素子のゲートには所定の電圧を供給するためのスイッチ素子が接続され、前記所定の電圧は前記ソレノイドのショート時において前記スイッチ素子が接続された前記電圧駆動素子のゲート・ソース間電圧の低下に伴ってドレイン電流が所定の値以下に低下する値に設定されているソレノイド駆動用のスイッチング素子の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002076387A JP3870808B2 (ja) | 2002-03-19 | 2002-03-19 | ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002076387A JP3870808B2 (ja) | 2002-03-19 | 2002-03-19 | ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003284238A JP2003284238A (ja) | 2003-10-03 |
JP3870808B2 true JP3870808B2 (ja) | 2007-01-24 |
Family
ID=29227776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002076387A Expired - Fee Related JP3870808B2 (ja) | 2002-03-19 | 2002-03-19 | ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3870808B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4548596B2 (ja) * | 2005-03-14 | 2010-09-22 | 中部電力株式会社 | 電路電流制限装置 |
US7485984B2 (en) * | 2006-05-12 | 2009-02-03 | Delphi Technologies, Inc. | Control module |
JP2009021289A (ja) * | 2007-07-10 | 2009-01-29 | Fuji Electric Device Technology Co Ltd | ソレノイド制御装置 |
JP5130835B2 (ja) * | 2007-09-10 | 2013-01-30 | 富士電機株式会社 | 差動増幅回路とそれを用いた電流制御装置 |
JP2012135143A (ja) * | 2010-12-22 | 2012-07-12 | Howa Mach Ltd | 負荷制御装置 |
JP2014054904A (ja) * | 2012-09-12 | 2014-03-27 | Mitsubishi Heavy Ind Ltd | 電子装置およびその制御方法 |
KR101460891B1 (ko) | 2013-05-16 | 2014-11-13 | 주식회사 엘지씨엔에스 | 액츄에이터 보호 장치 |
JP6663813B2 (ja) * | 2016-07-15 | 2020-03-13 | 矢崎総業株式会社 | 半導体スイッチ制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0314924Y2 (ja) * | 1985-12-24 | 1991-04-02 | ||
JPH01220915A (ja) * | 1988-02-29 | 1989-09-04 | Yazaki Corp | トランジスタの出力短絡保護回路 |
JP2569180B2 (ja) * | 1989-09-20 | 1997-01-08 | 株式会社日立製作所 | 出力トランジスタ保護回路を備えた車載用制御装置 |
JPH06112790A (ja) * | 1992-09-29 | 1994-04-22 | Hitachi Ltd | 電流制限機能付き半導体素子 |
JPH0870244A (ja) * | 1994-08-30 | 1996-03-12 | Hitachi Ltd | 駆動回路 |
-
2002
- 2002-03-19 JP JP2002076387A patent/JP3870808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003284238A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793260B2 (en) | System and method for a switch having a normally-on transistor and a normally-off transistor | |
US9787301B2 (en) | Semiconductor switching device | |
US8587362B2 (en) | Gate driver and semiconductor device employing the same | |
JP5383426B2 (ja) | 異常検出時急速放電回路 | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
CN107852159B (zh) | 驱动装置 | |
CN110299835B (zh) | 用于为开关转换器供电的***和方法 | |
US9716385B2 (en) | Solid STTE power controller with parallel MOSFET load sharing | |
US12027967B2 (en) | High-side FET two-stage adaptive turn-off | |
US9343901B2 (en) | Power system and short-circuit protection circuit thereof | |
US7411770B2 (en) | Circuit arrangement with at least two semiconductor switches and a central overvoltage protection | |
EP3432471A1 (en) | Solenoid fast shut-off circuit network | |
JP3870808B2 (ja) | ソレノイド駆動用のスイッチング素子の保護方法及び保護回路 | |
US11056969B2 (en) | Boost converter short circuit protection | |
US6917234B2 (en) | Power switch arrangement and turn-off method therefor | |
WO2007015520A1 (ja) | 電源装置 | |
EP0219925A1 (en) | Switching device | |
JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
JP2002009599A (ja) | 入力端子分離型スイッチング素子及びその駆動回路 | |
US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
US8189309B2 (en) | Clamp for controlling current discharge | |
EP0220791A1 (en) | Switching device | |
US8638129B2 (en) | Power circuit | |
US11799468B2 (en) | Semiconductor device and control system | |
US20230370056A1 (en) | Protection for switched electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3870808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |