JP3866164B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP3866164B2 JP3866164B2 JP2002197822A JP2002197822A JP3866164B2 JP 3866164 B2 JP3866164 B2 JP 3866164B2 JP 2002197822 A JP2002197822 A JP 2002197822A JP 2002197822 A JP2002197822 A JP 2002197822A JP 3866164 B2 JP3866164 B2 JP 3866164B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- nickel plating
- layer
- wiring
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Chemically Coating (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子や容量素子、抵抗器等の電子部品が半田を介して搭載される配線基板であって、その表面の配線層に無電解法によってめっき層が被着されている配線基板に関するものである。
【0002】
【従来の技術】
従来、半導体素子や容量素子,抵抗器等の電子部品が搭載される配線基板は、一般に、酸化アルミニウム質焼結体から成る絶縁基体と、この絶縁基体の上面から下面にかけて形成されたタングステン,モリブデン等の高融点金属材料から成る複数個の配線層とから構成されており、絶縁基体の上面に半導体素子や容量素子,抵抗器等の電子部品を搭載するとともにこのような電子部品の各電極を配線層に半田を介して電気的に接続するようになっている。
【0003】
このような配線基板は、配線層の絶縁基体下面に導出されている部位を外部電気回路基板の配線導体に半田等を介し接続することによって外部電気回路基板上に実装され、同時に配線基板に搭載されている電子部品の各電極が所定の外部電気回路に電気的に接続されることとなる。
【0004】
また、上述の配線基板は配線層のうち少なくとも電子部品が半田を介して接続される領域に、ニッケル−リン合金またはニッケル−ホウ素合金から成るニッケルめっき層と金めっき層とが順次被着されており、このニッケルめっき層によってタングステン等の高融点金属材料から成る配線層に対する半田の接合を良好とし、金めっき層によってニッケルめっき層の表面にニッケルの酸化物が形成されて半田接合性等が劣化するのを防止している。
【0005】
また、これらニッケルめっき層および金めっき層を被着させる方法としては、配線基板の小型化に伴なう配線層の高密度化によって配線層に対するめっき電力供給用の引き出し線の形成が困難なことから、無電解法が多用されつつある。
【0006】
一方、金めっき層の下地めっき層となるニッケルめっき層には、タングステン,モリブデン等の高融点金属材料から成る配線層に強固に被着させるとともに、ニッケルめっき層に内在する応力によるクラックやピンホール等のめっき皮膜欠陥をニッケルの結晶成長により抑制する目的のために、例えば800℃〜1000℃の熱処理が加えられる。その結果、めっき液が残留しやすいクラックやピンホールがニッケルめっき層において極めて少なくなるため、電子部品を配線層に半田を介して接続させる際の熱によって残留していためっき液が金めっき層上にしみ出し、それが斑点状のしみを形成して外観不良を生じるという問題が発生しにくかった。
【0007】
【発明が解決しようとする課題】
近年の高度情報化時代を迎え、信号に使用される周波数帯域はますます高周波帯に移行しつつある。このような高周波の信号の伝送を行なう高周波用の配線基板においては、高周波信号を高速で伝送する上で、配線層を形成する導体の抵抗が小さいことが要求され、絶縁基板にもより低い誘電率が要求される。
【0008】
しかし、従来の配線層に用いられているタングステン,モリブデン等の高融点金属は導体抵抗が大きいため、信号の伝播速度が遅く、また30GHz以上の高周波領域の信号伝播も困難であることから、このようなタングステン,モリブデン等の金属に代えて銅,銀,金等の低抵抗金属を使用することが必要である
このため、最近では、ガラスとセラミックス(無機質フィラー)との混合物を焼成して得られるガラスセラミックスを絶縁基板として用いることが注目されている。ガラスセラミックスは、誘電率が低いため高周波用絶縁基板として好適であり、また800〜1000℃の低温で焼成することができることから、銅,銀,金等の低抵抗金属を配線層として使用できるという利点がある。
【0009】
なお、配線層として使用される低抵抗金属としては、高周波特性に優れた銅を主成分とした導体が用いることが主流となっている。
【0010】
しかしながら、これらガラスセラミックスに使用される銅を主成分とする導体は、めっき層が被着形成されにくいガラス成分を多量に含有し、そのガラス成分が表面に多数露出して表面が粗面となっており、かつ、焼成の際に絶縁基板の上面に設置され絶縁基板に反りが生ずることを防ぐ役目を果たすセッターの成分が配線層の表面に付着していることが多く、そのため配線層の表面全体にニッケルめっき層を均一に被着させることができないという問題点があった。
【0011】
そこで、配線層の表面のガラスおよび付着物を、フッ化物を主成分としたガラスエッチング液に浸漬して化学的に除去したり、ブラスト装置等で物理的に除去したりすることが行なわれ、外観的には配線層の表面の全面にニッケルめっき層を均一に被着させることが行なわれている。
【0012】
ところが、これらの化学的や物理的なガラスおよび付着物の除去においても、その処理条件には絶縁基板や配線層の強度低下を避ける必要性があるため制限があることから、ガラスおよび付着物を完全に除去することができなかった。そのため、配線層の表面には微量のガラスや付着物が残留することになり、この微量の残留したガラスや付着物は、特に初期のめっき析出を阻害することから、ニッケルめっき層に応力の高い部分を形成してしまい、そのため、走査型電子顕微鏡でニッケルめっき層の表面を観察すると斑点状に微細なクラック状の異常析出部を形成してしまうこととなるという問題点があった。
【0013】
この微細なクラック状の異常析出部には、めっき液が残留し易く、ここに残留しためっき液が電子部品を配線層に半田を介して接続させる際の熱によってニッケルめっき層上の金めっき層の表面にしみ出し、斑点状のしみを形成して外観不良を生じるという問題点があった。
【0014】
この異常析出部を抑制するためには、例えば熱処理を加えることが考えられるが、ニッケルめっき層の結晶成長に必要な800℃〜1000℃の熱処理を加えると、銅から成る配線層にフクレ等の問題が誘発されるという問題点があった。
【0015】
本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、配線層の表面のニッケルめっき層に熱処理を加えることなく、電子部品を配線層に半田を介して接続させる際の熱によってニッケルめっき層上の金めっき層の表面に斑点状のしみを形成して外観不良を生じることを防止できる配線基板を提供することにある。
【0016】
【課題を解決するための手段】
本発明の配線基板は、ガラスセラミックスからなる絶縁基体に電子部品の電極が200℃〜300℃の温度で溶融する共晶合金であるロウ材を介して接続される銅を主成分とした配線層を被着形成してなる配線基板であって、前記配線層のうち前記電極が前記ロウ材を介して接続される領域の表面に、セレンまたはアンチモンを0.05〜0.3ppm含有しているニッケルめっき層と、金めっき層とが無電解めっき法によって順次被着されていることを特徴とするものである。好ましくは、上記共晶合金は半田であることを特徴とする。
【0017】
本発明の配線基板によれば、銅を主成分とした配線層の表面に、セレンまたはアンチモンを0.05〜0.3ppm含有しているニッケルめっき層と、金めっき層とを無電解法によって順次被着したことから、ニッケルめっき層に含有させたセレンまたはアンチモンが、配線層の表面に微量に存在するガラスおよび付着物の上に被着されることにより部分的に応力が高くなるニッケルめっき層の応力を緩和することができるとともに、配線層の表面に微量に存在するガラスおよび付着物の上にも付き回り良くニッケルめっき層を形成することができるため、ニッケルめっき層における微細なクラック状の異常析出部の発生を抑制することができる。その結果、ニッケルめっき層にめっき液が残留し難くなることから、ニッケルめっき層に熱処理を加えることなく、電子部品を配線層に低融点ロウ材を介して接続させる際の熱によってニッケルめっき層に残留しためっき液が金めっき層の表面に斑点状のしみを形成して外観不良を生じることを防止することができる。
【0018】
【発明の実施の形態】
次に、本発明の配線基板を添付図面に基づき詳細に説明する。
図1は、本発明の配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合の実施の形態の一例を示し、1は絶縁基体、2は配線層である。この絶縁基体1と配線導体2とで半導体素子等の電子部品3を塔載するための配線基板4が形成される。
【0019】
絶縁基体1は、ガラス粉末,フィラー粉末(セラミック粉末)、さらに有機バインダ,可塑剤,有機溶剤等を混合したガラスセラミックグリーンシートを焼結することで形成される。
【0020】
ガラス成分としては、例えばSiO2−B2O3系,SiO2−B2O3−Al2O3系,SiO2−B2O3−Al2O3−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す),SiO2−Al2O3−M1O−M2O系(但し、M1およびM2は同一または異なってCa,Sr,Mg,BaまたはZnを示す),SiO2−B2O3−Al2O3−M1O−M2O系(但し、M1およびM2は前記と同じである),SiO2−B2O3−M3 2O系(但し、M3はLi,NaまたはKを示す),SiO2−B2O3−Al2O3−M3 2O系(但し、M3は前記と同じである),Pb系ガラス,Bi系ガラス等が挙げられる。
【0021】
また、フィラーとしては、例えばAl2O3,SiO2,ZrO2とアルカリ土類金属酸化物との複合酸化物,TiO2とアルカリ土類金属酸化物との複合酸化物,Al2O3およびSiO2から選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等が挙げられる。
【0022】
これらガラスとフィラーとの混合割合は質量比で40:60〜99:1であるのが好ましい。
【0023】
ガラスセラミックグリーンシートに配合される有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等),ポリビニルブチラ−ル系,ポリビニルアルコール系,アクリル−スチレン系,ポリプロピレンカーボネート系,セルロース系等の単独重合体または共重合体が挙げられる。
【0024】
ガラスセラミックグリーンシートは、上記ガラス粉末,フィラー粉末,有機バインダに必要に応じて所定量の可塑剤,溶剤(有機溶剤,水等)を加えてスラリーを得て、これをドクターブレード,圧延,カレンダーロール,金型プレス等により厚さ約50〜500μmに成形することによって得られる。
【0025】
このようにして得られたガラスセラミックグリーンシートに切断加工や打ち抜き加工等を施して適当な形状にするとともにこれを複数枚積層した後、有機成分の除去および焼成を行なう。有機成分の除去は、100〜800℃の温度範囲でこの積層体を加熱することによって行ない、有機成分を分解,揮散させる。また、焼成温度はガラスセラミック組成により異なるが、通常は約800〜1100℃の範囲内である。焼成は通常、大気中で行なうが、導体材料に銅を使用する場合には100〜700℃の水蒸気を含む窒素雰囲気中で有機成分の除去を行ない、次いで窒素雰囲気中で焼成を行なう。
【0026】
また、絶縁基体1は、上面の搭載部から下面にかけて多数の配線層2が被着形成され、配線層2の搭載部に露出した部位には電子部品3の電極が半田等の低融点ロウ材5を介して電気的に接続され、下面に導出された部位は外部電気回路と半田等の低融点ロウ材5を介して電気的に接続される。
【0027】
配線層2は、例えば銅粉末と1重量%以下のガラスから成り、これに適当な有機バインダや溶剤を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体1の上面から下面にかけて被着される。
【0028】
なお、配線層2は、ガラスを主成分とする絶縁基体1となるセラミックグリーンシートから焼成の際に移動拡散したガラスを含有しており、配線層2の表面においてはガラスが面積比として1〜3%存在している。さらに、配線層2の表面には、焼成の際に付着したセッター等の焼成付着物が微量に存在する。
【0029】
また、配線層2は図2に要部拡大断面図で示すように、その表面のうち少なくとも電子部品3の電極が低融点ロウ材5を介して接続される領域の表面に、ニッケルめっき層6および金めっき層7が順次被着されている。
【0030】
なお、ここで低融点ロウ材5とは、配線層2と、電子部品3および外部電気回路とを電気的,機械的に接続する役割を有する200℃〜300℃程度の温度で溶融する共晶合金をいう。一般に半田と呼ばれる錫−鉛系合金の他、鉛−インジウム系,金−錫系,金−ゲルマニウム系,金−インジウム系等の共晶合金が主なものであり、また、一般に鉛フリー半田と称される錫−銀系等の合金も使用することができ、目的や用途に応じてその組成を選択すればよい。
【0031】
ニッケルめっき層6は、低融点ロウ材5を配線層2に強固に接続するための金属層として作用するとともに、配線層2に金めっき層7を密着性良く被着させるための下地金属層として作用する。
【0032】
本発明においては、このニッケルめっき層6にセレンまたはアンチモンを0.05〜0.3ppm含有させておくことが重要である。ここで、セレンまたはアンチモンの含有量(ppm)は、ニッケルめっき層6を硝酸に溶解して発光分光分析すること等によって得た、ニッケルめっき層6の全重量に対する重量比を表している。
【0033】
ニッケルめっき層6にセレンまたはアンチモンを0.05〜0.3ppm含有させておくと、詳細は明らかではないが、セレンまたはアンチモンがニッケルめっき層6のニッケル結晶間に発生した歪みを復元する作用を有すると考えられるため、配線層2の表面に微量に存在するガラスおよび付着物の上に被着される部分的に応力の高いニッケルめっき層6の応力を緩和することができるとともに、ニッケルめっき層6のニッケル結晶が横方向、すなわち配線層2の表面に平行な方向へ成長しやすくなるため、配線層2の表面に微量に存在するガラスおよび付着物の上にも付き回り良くニッケルめっき層6を形成することができるため、ニッケルめっき層6にクラック状の異常析出部が形成されることを抑制することができる。その結果、ニッケルめっき層6にはめっき液が残留しにくくなり、残留しためっき液が電子部品を配線層2に低融点ロウ材5を介して接続させる際の熱によって金めっき層7の表面に斑点状のしみを形成して外観不良を生じることを防止することができる。
【0034】
なお、ニッケルめっき層6に含有されるセレンまたはアンチモンは、その量が0.05ppm未満であると、配線層2の表面に微量に存在するガラスおよび付着物の上に被着される部分的に応力の高いニッケルめっき層6の応力を緩和する作用が不十分となり、ニッケルめっき層6におけるクラック状の異常析出部の発生を抑制することができなくなる。また、0.3ppmを超えると、ニッケルめっき層6の表面の組成にムラが発生したり、表面の凹凸が大きくなったりするため、ニッケルめっき層6上に金めっき層7を均一かつ強固に被着することができなくなる。従って、ニッケルめっき層6に含有されるセレンおよびアンチモンは、その量を0.05〜0.3ppmにする必要がある。
【0035】
また、ニッケルめっき層6は、その厚みが0.5μm未満と薄いものとなった場合は、配線層2を完全に被覆することができず、この上に被着される金めっき層7の被着強度が弱くなってしまう傾向にあり、また10μmを超えると、ニッケルめっき層6の内部応力が大きくなって配線層2への被着強度が低いものとなってしまう傾向がある。従って、ニッケルめっき層6は、その厚さを0.5μm〜10μmの範囲としておくことが好ましい。
【0036】
本発明においては、ニッケルめっき層6は無電解法によって配線層2の表面に被着される。無電解法によりニッケルめっき層6を被着させる無電解ニッケルめっき液としては、硫酸ニッケル等のニッケル化合物と、ジメチルアミンボラン等のホウ素系還元剤または次亜リン酸ナトリウム等のリン系還元剤とを主成分とする水溶液に錯化剤,pH緩衝剤,安定剤等を添加して成る無電解ニッケルめっき液が用いられる。
【0037】
例えば、次亜リン酸ナトリウム等のリン系還元剤を主成分とし、一般に無電解ニッケル−リンめっき液と呼ばれるニッケルめっき液を用いてニッケルめっき層6を形成する場合には、還元剤としての次亜リン酸ナトリウムと、錯化剤およびpH緩衝剤としてのクエン酸,コハク酸,リンゴ酸のナトリウム塩やカリウム塩等のオキシカルボン酸と、安定剤として鉛の塩化物等とで構成された水溶液に、セレン酸ナトリウム等のセレン化合物または塩化アンチモン等のアンチモン化合物を添加した無電解ニッケル−リンめっき液を用い、pHが5〜7,液温が80〜95℃の条件で配線層2を所定時間浸漬すればよい。
【0038】
また、ニッケルめっき層6中のセレンまたはアンチモンの含有量を上記所定の範囲内に制御するには、ニッケルと、セレンまたはアンチモンを共析させるために、セレン酸ナトリウム等のセレン化合物または塩化アンチモン等のアンチモン化合物無電解ニッケル−リンめっき液中に添加することによってその濃度を0.1〜5ppmにすればよい。これは、セレン酸ナトリウム等のセレン化合物または塩化アンチモン等のアンチモン化合物の濃度が0.1ppm未満であると、セレンまたはアンチモンの共析量が不足し、ニッケルめっき層6のセレンまたはアンチモンの含有量を0.05ppm以上とすることができなくなるからであり、またその濃度が5ppmを超えた場合には、めっき析出速度が極端に低下することによってセレンまたはアンチモンの共析量が増加し、ニッケルめっき層6のセレンまたはアンチモンの含有量が0.3ppmを大きく超えた過剰な量となってしまうとともに、めっき工程の効率が低下してしまうという不具合が生じるためである。
【0039】
さらに、ニッケルめっき層6のセレンまたはアンチモンの含有量を安定して0.05〜0.3ppmとするためには、ニッケル,セレンまたはアンチモンとの安定度定数(錯化力)が異なる錯化剤を2〜3種類組み合わせたり、pH,液温,撹拌スピード等のめっき条件を配線基板4の形状や材質および配線層2の表面状態等に応じて調整したりすることによって、含有量を制御するとよい。
【0040】
また、ニッケルめっき層6はその表面に金めっき層7が無電解法によって形成されている。
【0041】
この金めっき層7は、ニッケルめっき層6の耐食性を向上させるとともに低融点ロウ材5の濡れ性,接合特性を向上させるためのものである。
【0042】
金めっき層7を無電解法により形成する場合は、通常は図2の要部拡大断面図に示すように、置換型の無電解金めっき層7a上に自己触媒型の無電解金めっき層7bを析出させた2層構造の金めっき層7が用いられる。
【0043】
置換型の無電解金めっき層7aは、ニッケルめっき層6の表面に金めっき層7を被着させるために必要なものであり、ニッケルめっき層6の表面のニッケルと置換型無電解金めっき層7aを形成するためのめっき液中に含有される金とを化学的に置換させることによってニッケルめっき層6の表面に無電解金めっき層7aを被着させるものである。
【0044】
この置換型の無電解金めっき層7aの形成には、例えば、金の供給源であるシアン化金カリウムと、錯化剤としてのエチレンジアミン四酢酸(EDTA),クエン酸等と、pH調整剤等とから成る無電解めっき液を用いる。このめっき液中に配線層2の表面にニッケルめっき層6が被着形成された配線基板4をpHが4〜7程度,液温が85〜95℃程度の条件で約30秒〜30分程度浸漬することにより、配線層2の表面に被着されたニッケルめっき層6上に置換型の無電解金めっき層7aを被着させることができる。
【0045】
置換型の無電解金めっき層7aは、その厚みが0.01μm未満では、ニッケルめっき層6の表面を均質に覆うことが困難となる傾向にあり、また0.07μmを超えると、ニッケルめっき層6が金との置換反応により腐食されて、その結果、ニッケルめっき層6と低融点ロウ材5との濡れ性が低下してしまう傾向にある。従って、置換型の無電解金めっき層7aの厚みは0.01〜0.07μmの範囲が好ましい。
【0046】
また、自己触媒型の無電解金めっき層7bは、ニッケルめっき層6の表面に被着される金めっき層7を緻密かつ所定の厚みとするためのものであり、ニッケルめっき層6の表面に被着された置換型の金めっき層7aの表面の金を触媒として、この金めっき層7a上に自己触媒型の無電解金めっき層7bが緻密にかつ所定の厚みに被着される。
【0047】
この自己触媒型の無電解金めっき層7bの形成には、例えば、金の供給源であるシアン化金カリウムと、還元剤としての水酸化ナトリウム,ジメチルアミンボランと、錯化剤としてのシアン化カリウム等とから成る無電解めっき液を用いる。このめっき液中に配線層2の表面のニッケルめっき層6に置換型の無電解金めっき層7aが被着形成された配線基板4をpHが12〜14程度,液温が50〜60℃程度の条件で約60秒〜30分程度浸漬することにより、置換型の無電解金めっき層7a上に自己触媒型の無電解金めっき層7bを被着させることができる。
【0048】
これら置換型の無電解金めっき層7aおよび自己触媒型の無電解金めっき層7bの合計厚みすなわち金めっき層7の厚みは、0.03μm未満であると、ニッケルめっき層6の表面に形成された置換型の無電解めっき層7aは緻密性が低く、多量のピンホールを有しているのに対し、この無電解めっき層7aのピンホールを自己触媒型の無電解金めっき層7bで十分にカバーリングすることができず、金めっき層7に多量のピンホールが形成され、金めっき層7によりニッケルめっき層6の耐食性を向上させることが困難となる傾向にある。他方、1μmを超えると、配線層2を電子部品3の電極に半田等の低融点ロウ材5を介して接続する際に脆弱な金−錫合金が多量に形成されてしまい、その結果、低融点ロウ材5の配線層2に対する接合強度が極めて弱いものとなってしまう傾向にある。従って、ニッケルめっき層6上に被着される金めっき層7の厚みは0.03〜1.0μmの範囲が好ましい。
【0049】
かくして本発明の配線基板4によれば、絶縁基体1の上面に形成した配線層2に電子部品3の電極を低融点ロウ材5を介して電気的,機械的に接続し、しかる後、絶縁基体1の上面に金属やセラミックスから成る蓋体8をガラスや樹脂,ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体8とから成る容器内部に電子部品3を気密に収容することによって製品としての半導体装置が完成する。
【0050】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例では本発明の配線基板を半導体素子を収容する半導体素子収納用パッケージに適用したが、混成集積回路基板等の他の用途に適用してもよい。
【0051】
【発明の効果】
本発明の配線基板によれば、銅を主成分とした配線層の表面に、セレンまたはアンチモンを0.05〜0.3ppm含有しているニッケルめっき層と、金めっき層とを無電解法によって順次被着したことから、ニッケルめっき層に含有させたセレンまたはアンチモンが、配線層の表面に微量に存在するガラスおよび付着物の上に被着されることにより部分的に応力が高くなるニッケルめっき層の応力を緩和することができるとともに、配線層の表面に微量に存在するガラスおよび付着物の上にも付き回り良くニッケルめっき層を形成することができるため、ニッケルめっき層における微細なクラック状の異常析出部の発生を抑制することができる。その結果、ニッケルめっき層にめっき液が残留し難くなることから、ニッケルめっき層に熱処理を加えることなく、電子部品を配線層に低融点ロウ材を介して接続させる際の熱によってニッケルめっき層に残留しためっき液が金めっき層の表面に斑点状のしみを形成して外観不良を生じることを防止することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体
2・・・・配線層
3・・・・電子部品
4・・・・配線基板
5・・・・低融点ロウ材
6・・・・ニッケルめっき層
7・・・・金めっき層
7a・・・・置換型の金めっき層
7b・・・・自己触媒型の金めっき層
8・・・・蓋体[0001]
BACKGROUND OF THE INVENTION
The present invention is a wiring board on which electronic components such as a semiconductor element, a capacitor element, and a resistor are mounted via solder, and the wiring board on which the plating layer is deposited by an electroless method It is about.
[0002]
[Prior art]
Conventionally, a wiring board on which electronic components such as a semiconductor element, a capacitor element, and a resistor are mounted generally includes an insulating base made of an aluminum oxide sintered body, and tungsten and molybdenum formed from the upper surface to the lower surface of the insulating base. And a plurality of wiring layers made of a refractory metal material such as a semiconductor element, a capacitor element, a resistor, and other electronic components are mounted on the upper surface of the insulating base and each electrode of such an electronic component is mounted It is electrically connected to the wiring layer via solder.
[0003]
Such a wiring board is mounted on the external electric circuit board by connecting the portion led out to the lower surface of the insulating base of the wiring layer to the wiring conductor of the external electric circuit board via solder or the like, and simultaneously mounted on the wiring board. Each electrode of the electronic component is electrically connected to a predetermined external electric circuit.
[0004]
In the above wiring board, a nickel plating layer and a gold plating layer made of a nickel-phosphorus alloy or a nickel-boron alloy are sequentially deposited on at least an area of the wiring layer where electronic components are connected via solder. This nickel plating layer improves solder bonding to the wiring layer made of a refractory metal material such as tungsten, and the gold plating layer forms nickel oxide on the surface of the nickel plating layer, thereby deteriorating the solder bonding property and the like. Is prevented.
[0005]
In addition, as a method of depositing these nickel plating layer and gold plating layer, it is difficult to form a lead wire for supplying plating power to the wiring layer by increasing the density of the wiring layer accompanying the miniaturization of the wiring board. Therefore, the electroless method is being frequently used.
[0006]
On the other hand, the nickel plating layer, which is the base plating layer of the gold plating layer, is firmly attached to the wiring layer made of a refractory metal material such as tungsten or molybdenum, and cracks and pinholes due to the stress inherent in the nickel plating layer. For the purpose of suppressing plating film defects such as nickel crystal growth, a heat treatment of, for example, 800 ° C. to 1000 ° C. is applied. As a result, cracks and pinholes in which the plating solution tends to remain are extremely few in the nickel plating layer, so that the plating solution that remains due to the heat generated when soldering electronic components to the wiring layer via solder is applied to the gold plating layer. It has been difficult to cause a problem that it oozes out and forms a spot-like blotch to cause poor appearance.
[0007]
[Problems to be solved by the invention]
In the recent advanced information age, the frequency band used for signals is increasingly shifting to the high frequency band. In such a high-frequency wiring board that transmits a high-frequency signal, the resistance of the conductor forming the wiring layer is required to be low in order to transmit the high-frequency signal at high speed, and the insulating substrate has a lower dielectric constant. A rate is required.
[0008]
However, refractory metals such as tungsten and molybdenum used in conventional wiring layers have a large conductor resistance, so the signal propagation speed is slow and signal propagation in a high frequency region of 30 GHz or more is difficult. For this reason, it is necessary to use low resistance metals such as copper, silver, and gold instead of metals such as tungsten and molybdenum. Therefore, recently, a mixture of glass and ceramics (inorganic filler) is obtained by firing. Attention has been focused on using glass ceramics as insulating substrates. Glass ceramics are suitable as high-frequency insulating substrates because of their low dielectric constant, and because they can be fired at a low temperature of 800 to 1000 ° C., low-resistance metals such as copper, silver, and gold can be used as wiring layers. There are advantages.
[0009]
In addition, as a low resistance metal used as a wiring layer, it has become the mainstream to use the conductor which has copper excellent in the high frequency characteristic as a main component.
[0010]
However, the copper-based conductors used in these glass ceramics contain a large amount of glass components in which the plating layer is difficult to be deposited, and many of the glass components are exposed on the surface, resulting in a rough surface. In addition, the setter component that is installed on the upper surface of the insulating substrate during firing and serves to prevent warping of the insulating substrate is often attached to the surface of the wiring layer, and therefore the surface of the wiring layer There was a problem that the nickel plating layer could not be uniformly applied to the whole.
[0011]
Therefore, the glass and deposits on the surface of the wiring layer are chemically removed by immersing them in a glass etching solution containing fluoride as a main component, or physically removed with a blasting device or the like. In appearance, a nickel plating layer is uniformly applied over the entire surface of the wiring layer.
[0012]
However, even in the removal of these chemical and physical glasses and deposits, the processing conditions are limited because it is necessary to avoid a decrease in the strength of the insulating substrate and wiring layer. It could not be removed completely. Therefore, a trace amount of glass and deposits remain on the surface of the wiring layer, and this trace amount of remaining glass and deposits inhibits the initial plating deposition, so the nickel plating layer has high stress. Therefore, there is a problem that, when the surface of the nickel plating layer is observed with a scanning electron microscope, a fine crack-like abnormal precipitation portion is formed in a spot shape.
[0013]
The plating solution is likely to remain in the minute crack-like abnormal precipitation portion, and the plating solution remaining here is a gold plating layer on the nickel plating layer by heat generated when the electronic component is connected to the wiring layer via solder. There is a problem in that the surface of the film oozes to form a spot-like blotch, resulting in poor appearance.
[0014]
In order to suppress this abnormal precipitation part, it is possible to add heat treatment, for example. However, if heat treatment at 800 ° C. to 1000 ° C. necessary for crystal growth of the nickel plating layer is added, the wiring layer made of copper may have a blistering or the like. There was a problem that the problem was triggered.
[0015]
The present invention has been devised in view of the above problems in the prior art, and its purpose is to solder an electronic component to a wiring layer without applying a heat treatment to the nickel plating layer on the surface of the wiring layer. An object of the present invention is to provide a wiring board capable of preventing the appearance defect by forming spotted spots on the surface of the gold plating layer on the nickel plating layer due to the heat at the time of connecting via the wire.
[0016]
[Means for Solving the Problems]
The wiring board of the present invention is a wiring layer mainly composed of copper, which is connected to an insulating base made of glass ceramics through a brazing material that is a eutectic alloy in which an electrode of an electronic component melts at a temperature of 200 ° C. to 300 ° C. A wiring board formed by depositing 0.05 to 0.3 ppm of selenium or antimony on the surface of a region of the wiring layer where the electrodes are connected via the brazing material . The nickel plating layer and the gold plating layer are sequentially deposited by an electroless plating method . Preferably, the eutectic alloy is solder.
[0017]
According to the wiring board of the present invention, a nickel plating layer containing 0.05 to 0.3 ppm of selenium or antimony and a gold plating layer are sequentially deposited on the surface of a wiring layer mainly composed of copper by an electroless method. As a result, the stress of the nickel plating layer, in which the selenium or antimony contained in the nickel plating layer is deposited on the surface of the wiring layer on a small amount of glass and deposits, increases the stress partially. In addition, the nickel plating layer can be formed well on the surface of the wiring layer on the surface of the wiring layer and the deposits, so that a fine crack-like abnormal precipitation in the nickel plating layer is possible. Generation of the part can be suppressed. As a result, it is difficult for the plating solution to remain in the nickel plating layer, so that heat is not applied to the nickel plating layer, and heat is applied to the nickel plating layer by connecting the electronic component to the wiring layer via the low melting point brazing material. It is possible to prevent the remaining plating solution from forming spotted spots on the surface of the gold plating layer and causing poor appearance.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Next, the wiring board of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 shows an example of an embodiment in which the wiring board of the present invention is applied to a package for housing a semiconductor element for housing a semiconductor element. Reference numeral 1 denotes an insulating substrate and 2 denotes a wiring layer. The insulating substrate 1 and the wiring conductor 2 form a wiring board 4 for mounting an
[0019]
The insulating substrate 1 is formed by sintering a glass ceramic green sheet in which glass powder, filler powder (ceramic powder), and an organic binder, plasticizer, organic solvent and the like are mixed.
[0020]
Examples of the glass component include SiO 2 —B 2 O 3 , SiO 2 —B 2 O 3 —Al 2 O 3 , SiO 2 —B 2 O 3 —Al 2 O 3 —MO (where M is Ca , Sr, Mg, Ba or Zn), SiO 2 —Al 2 O 3 —M 1 O—M 2 O system (where M 1 and M 2 are the same or different, and Ca, Sr, Mg, Ba or Zn) shown), SiO 2 -B 2 O 3 -Al 2 O 3 -M 1 O-M 2 O system (where, M 1 and M 2 are the same as defined above), SiO 2 -B 2 O 3 -M 3 2 O system (where M 3 represents Li, Na or K), SiO 2 —B 2 O 3 —Al 2 O 3 —M 3 2 O system (where M 3 is the same as above), Pb glass, Bi glass, etc. are mentioned.
[0021]
Examples of the filler include Al 2 O 3 , SiO 2 , a composite oxide of ZrO 2 and an alkaline earth metal oxide, a composite oxide of TiO 2 and an alkaline earth metal oxide, Al 2 O 3 and A composite oxide containing at least one selected from SiO 2 (for example, spinel, mullite, cordierite) and the like can be mentioned.
[0022]
The mixing ratio of these glass and filler is preferably 40:60 to 99: 1 by mass ratio.
[0023]
As the organic binder blended in the glass ceramic green sheet, those conventionally used for ceramic green sheets can be used. For example, acrylic (acrylic acid, methacrylic acid or ester homopolymer or copolymer) Polymer, specifically acrylic ester copolymer, methacrylic ester copolymer, acrylic ester-methacrylic ester copolymer, etc.), polyvinyl butyral, polyvinyl alcohol, acrylic-styrene, polypropylene Examples include carbonate-based and cellulose-based homopolymers or copolymers.
[0024]
The glass ceramic green sheet is obtained by adding a predetermined amount of plasticizer and solvent (organic solvent, water, etc.) to the glass powder, filler powder, and organic binder as necessary to obtain a slurry, which is then used as a doctor blade, rolled, calender. It can be obtained by molding to a thickness of about 50 to 500 μm with a roll, mold press or the like.
[0025]
The glass ceramic green sheet thus obtained is subjected to cutting or punching to obtain an appropriate shape, and after laminating a plurality thereof, the organic components are removed and fired. The organic component is removed by heating the laminate in a temperature range of 100 to 800 ° C. to decompose and volatilize the organic component. Moreover, although a calcination temperature changes with glass-ceramic compositions, it is in the range of about 800-1100 degreeC normally. Firing is usually performed in the air, but when copper is used as the conductor material, organic components are removed in a nitrogen atmosphere containing water vapor at 100 to 700 ° C., and then the firing is performed in a nitrogen atmosphere.
[0026]
The insulating base 1 has a large number of wiring layers 2 deposited from the mounting portion on the upper surface to the lower surface, and the electrode of the
[0027]
The wiring layer 2 is made of, for example, copper powder and 1% by weight or less of glass, and a metal paste obtained by adding and mixing an appropriate organic binder and solvent to the ceramic green sheet serving as the insulating base 1 is previously known in advance. The insulating substrate 1 is applied from the upper surface to the lower surface by printing and applying a predetermined pattern by a printing method.
[0028]
In addition, the wiring layer 2 contains the glass which moved and diffused at the time of baking from the ceramic green sheet used as the insulation base | substrate 1 which has glass as a main component, and glass is 1 to 1 on the surface of the wiring layer 2 as area ratio. 3% present. Furthermore, a small amount of fired deposits such as setters adhered during firing are present on the surface of the wiring layer 2.
[0029]
Further, as shown in the enlarged cross-sectional view of the main part in FIG. 2, the wiring layer 2 has a
[0030]
Here, the low melting
[0031]
The
[0032]
In the present invention, it is important that the
[0033]
If the
[0034]
If the amount of selenium or antimony contained in the
[0035]
Further, when the thickness of the
[0036]
In the present invention, the
[0037]
For example, when the
[0038]
Further, in order to control the content of selenium or antimony in the
[0039]
Furthermore, in order to stabilize the selenium or antimony content of the
[0040]
The
[0041]
The
[0042]
When the
[0043]
The substitutional electroless gold plating layer 7a is necessary for depositing the
[0044]
For forming the substitutional electroless gold plating layer 7a, for example, potassium gold cyanide as a gold supply source, ethylenediaminetetraacetic acid (EDTA) as a complexing agent, citric acid, etc., a pH adjusting agent, etc. An electroless plating solution consisting of A wiring board 4 having a
[0045]
When the thickness of the substitutional electroless gold plating layer 7a is less than 0.01 μm, it tends to be difficult to uniformly cover the surface of the
[0046]
The self-catalytic electroless gold plating layer 7b is used to make the
[0047]
The autocatalytic electroless gold plating layer 7b can be formed by, for example, potassium gold cyanide as a gold supply source, sodium hydroxide or dimethylamine borane as a reducing agent, potassium cyanide as a complexing agent, or the like. An electroless plating solution consisting of The wiring board 4 in which the substitutional electroless gold plating layer 7a is deposited on the
[0048]
When the total thickness of the substitutional electroless gold plating layer 7a and the autocatalytic electroless gold plating layer 7b, that is, the thickness of the
[0049]
Thus, according to the wiring board 4 of the present invention, the electrode of the
[0050]
Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, in the above-described example, the wiring board of the present invention is applied to a semiconductor element housing package for housing semiconductor elements, but may be applied to other uses such as a hybrid integrated circuit board.
[0051]
【The invention's effect】
According to the wiring board of the present invention, a nickel plating layer containing 0.05 to 0.3 ppm of selenium or antimony and a gold plating layer are sequentially deposited on the surface of a wiring layer mainly composed of copper by an electroless method. As a result, the stress of the nickel plating layer, in which the selenium or antimony contained in the nickel plating layer is deposited on the surface of the wiring layer on a small amount of glass and deposits, increases the stress partially. In addition, the nickel plating layer can be formed well on the surface of the wiring layer on the surface of the wiring layer and the deposits, so that a fine crack-like abnormal precipitation in the nickel plating layer is possible. Generation of the part can be suppressed. As a result, it is difficult for the plating solution to remain in the nickel plating layer, so that heat is not applied to the nickel plating layer, and heat is applied to the nickel plating layer by connecting the electronic component to the wiring layer via the low melting point brazing material. It is possible to prevent the remaining plating solution from forming spot spots on the surface of the gold plating layer and causing appearance defects.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of a wiring board according to the present invention.
FIG. 2 is an enlarged cross-sectional view of a main part of the wiring board shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Insulation base | substrate 2 ...
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002197822A JP3866164B2 (en) | 2002-07-05 | 2002-07-05 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002197822A JP3866164B2 (en) | 2002-07-05 | 2002-07-05 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039995A JP2004039995A (en) | 2004-02-05 |
JP3866164B2 true JP3866164B2 (en) | 2007-01-10 |
Family
ID=31705491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002197822A Expired - Fee Related JP3866164B2 (en) | 2002-07-05 | 2002-07-05 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3866164B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5404470B2 (en) * | 2010-02-25 | 2014-01-29 | 京セラ株式会社 | Glass ceramic wiring board |
JP2012087386A (en) * | 2010-10-21 | 2012-05-10 | Toyota Motor Corp | Electroless nickel plating bath and electroless nickel plating method using the same |
JP6329589B2 (en) | 2016-06-13 | 2018-05-23 | 上村工業株式会社 | Film formation method |
-
2002
- 2002-07-05 JP JP2002197822A patent/JP3866164B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004039995A (en) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866164B2 (en) | Wiring board | |
JP3561240B2 (en) | Manufacturing method of wiring board | |
JP2002111188A (en) | Wiring board | |
JP4264091B2 (en) | Wiring board manufacturing method | |
JP2002076189A (en) | Wiring board | |
JP3792642B2 (en) | Wiring board and manufacturing method thereof | |
JP2002057444A (en) | Wiring board | |
JP3857219B2 (en) | Wiring board and manufacturing method thereof | |
JP3898482B2 (en) | Wiring board | |
JP2004281426A (en) | Glass ceramic wiring board | |
JP2006140538A (en) | Wiring board | |
JP4683768B2 (en) | Wiring board | |
JP3512617B2 (en) | Electronic components | |
JP3740407B2 (en) | Wiring board | |
JP2006203163A (en) | Wiring board | |
JPH1065294A (en) | Ceramic wiring board and manufacture thereof | |
JP2003105549A (en) | Circuit wiring board and method of manufacturing the same | |
JP3771854B2 (en) | Wiring board | |
JP2003234552A (en) | Wiring board | |
JP2002110838A (en) | Wiring substrate | |
JP4646373B2 (en) | Wiring board and manufacturing method thereof | |
JP2003008190A (en) | Wiring board | |
JP2000022029A (en) | Wiring board | |
JP2001177222A (en) | Manufacturing method of wiring board | |
JP3145614B2 (en) | Ceramic wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20050725 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061004 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101013 |
|
LAPS | Cancellation because of no payment of annual fees |